JPH10117186A - システム時刻再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＶＣＯ回路を用いて、高速で正確かつ安価な
システム時刻再生装置を提供する。 【解決手段】 ＶＣＯ回路１は、電圧値Ｘを受けて受信
側システムクロックｆ０を生成する。ＶＣＯ特性記憶回
路２には、ＶＣＯ回路１の周波数−電圧値特性に基づ
き、電圧値Ｖに対応するデジタル制御値Ｘと、周波数Ｆ
との対応を記憶しておく。累積加算器８は、送信側シス
テム時刻ＮＳと、受信側システムクロックｆ０を基準と
してカウンタ１６で生成した受信側システム時刻Ｎ０と
から、ＶＣＯ回路１で再生すべき周波数Ｆを算出する。
Ｄ／Ａ変換器１４は、周波数Ｆに対応するデジタル制御
値ＸをＶＣＯ特性記憶回路２から受けてアナログの電圧
値Ｖに変換する。ＶＣＯ回路１は、この電圧値Ｖに基づ
き、受信側システムクロックｆ０を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、システム時刻再生
装置に関し、特に、送信側から受けるシステム時刻に位
相同期したシステムクロックを再生することにより送信
側から受けるシステム時刻を復元するシステム時刻再生
装置に関するものである。

【０００２】

【従来の技術】従来より、デジタルデータを対象とする
デジタルメディアの分野においては、メディア間でのデ
ータの統合化を図る目的で、データ処理に関する国際規
格が設定されている。

【０００３】こうした国際規格の一つであるＭＰＥＧシ
ステム規格では、デジタルデータを送信する送信側のシ
ステム時刻を、このデジタルデータを受信する受信側で
復元すること、および送信側のシステム時刻（以下、送
信側システム時刻ＮＳと呼ぶ）に位相同期した２７ＭHz
のシステムクロック（以下、受信側システムクロックｆ
０と呼ぶ）を再生することが規定されている。

【０００４】したがって、受信側（たとえば、デジタル
ＴＶ）では、上記ＭＰＥＧ規格を満たすシステム時刻再
生装置を用意する必要がある。

【０００５】図３は、従来のシステム時刻再生装置３０
０の全体構成を示す概略ブロック図である。

【０００６】システム時刻再生装置３００は、ＶＣＸＯ
回路１５を用いて、ＶＣＸＯ回路１５から出力される信
号（受信側システムクロックｆ０）を基準として、カウ
ンタ１６で送信側システム時刻ＮＳを復元する（以下、
カウンタ１６で復元したシステム時刻を受信側システム
時刻Ｎ０と呼ぶ）。

【０００７】ここで、ＶＣＸＯ回路１５とは、入力電圧
Ｖによって出力する信号の発振周波数を制御する電圧制
御水晶発振回路をさす。

【０００８】このＶＣＸＯ回路１５を制御する入力電圧
は、送信側システム時刻ＮＳと受信側システム時刻Ｎ０
との時刻差から算出した、送信側システムク時刻を生成
する基準となる送信側システムクロックｆｓと受信側シ
ステムクロックｆ０との周波数誤差△Ｆに基づき、算出
される。

【０００９】この結果、ＶＣＸＯ回路１５によって、送
信側システムクロックｆｓに位相同期した受信側システ
ムクロックｆ０が再生されると共に、この受信側システ
ムクロックｆ０を用いて、送信側システム時刻ＮＳが復
元（すなわち、受信側システム時刻Ｎ０が送信側システ
ム時刻ＮＳと一致）される。

【００１０】以下、図３を参考に、システム時刻再生装
置３００について、その動作を説明する。

【００１１】図３に示すように、システム時刻再生装置
３００は、カウンタ１６と、差分器１０と、周波数検出
器１１とを備える。

【００１２】カウンタ１６は、ＶＣＸＯ回路１５の出力
する発振周波数Ｆの受信側システムクロックｆ０を受け
て、受信側システム時刻Ｎ０を生成する回路である。

【００１３】ここで、受信側システム時刻Ｎ０とは、シ
ステムクロックｆ０を一定回数カウントしたカウント値
である。

【００１４】差分器１０は、送信側システム時刻Ｎｓと
カウンタ１６で生成した受信側システム時刻Ｎ０との時
刻差△Ｎを検出する回路である。

【００１５】差分器１０は、式（１）に示す時刻差△Ｎ
を周波数検出器１１に出力する。 △Ｎ＝ＮＳーＮ０ …（１） 周波数検出器１１は、送信側システムクロックｆｓの周
波数と受信側システムクロックｆ０の周波数との差であ
る周波数誤差△Ｆを検出する回路である。

【００１６】周波数検出器１１は、式（２）にしたがっ
て、周波数誤差△Ｆを算出して、後述する電圧値変換器
１２に出力する。

【００１７】△Ｆ＝△Ｎ／Ｓ …（２） ここで、Ｓとは、あらかじめ送信側と受信側とで取り決
めておいた送信側システム時刻ＮＳの到達時間間隔であ
る。すなわち、送信側は、時間間隔Ｓでシステム時刻Ｎ
Ｓを受信側へ送信する。

【００１８】システム時刻再生装置３００はさらに、電
圧値変換器１２と、累積器１３と、Ｄ／Ａ変換器１４
と、ＶＣＸＯ回路１５とを備える。

【００１９】ＶＣＸＯ回路１５は、前述したように、発
振回路の一つであって、入力電圧Ｖと出力される信号の
発振周波数Ｆとの間には、式（３）に示す関係が成立し
ている。

【００２０】 Ｆ＝Ａ×Ｖ …（３） ここで、Ａとは、係数であり一定値をとる。

【００２１】Ｄ／Ａ変換器１４は、後述する累算器１３
の出力するデジタル制御値Ｘをアナログ値に変換して、
前述した電圧値Ｖを得る回路である。

【００２２】デジタル制御値Ｘと電圧値Ｖとは、式
（４）に示す関係となる。 Ｖ＝Ｂ×Ｘ …（４） ここで、Ｂとは、係数であり一定値をとる。

【００２３】電圧値変換器１２と累積器１３とは、周波
数誤差△Ｆが０となるようにＶＣＸＯ回路１５に印加す
る電圧値を調整するための回路である。

【００２４】電圧変換器１２は、周波数検出器１１の出
力する周波数誤差△Ｆを受けて、デジタル制御値Ｘを更
新するための累積値△Ｘを算出する。

【００２５】ここで、式（３）および式（４）から、式
（５）の関係が成立している。 Ｆ＝Ａ×Ｂ×Ｘ …（５） したがって、電圧変換器１２の出力する累積値△Ｘは、
式（６）を満たす値に設定しておく。

【００２６】 △Ｘ＝△Ｆ／（Ａ×Ｂ） …（６） 累算器１３は、電圧値変換器１２から累積値△Ｘを受け
て、デジタル制御値Ｘを更新する。更新は、式（７）に
したがって行う。

【００２７】 Ｘ←Ｘ＋△Ｘ …（７） この結果、ＶＣＸＯ回路１５は、更新したデジタル制御
値Ｘに基づく電圧値Ｖを受けて、周波数誤差△Ｆが０と
なる受信側システムクロックｆ０を生成することができ
る。

【００２８】

【発明が解決しようとする課題】しかし、従来のシステ
ム時刻再生装置３００は、以上のように構成されいるた
め、価格的に高価なＶＣＸＯ回路を使用しており、これ
を量産品（例えば、デジタルＴＶ）に組み込んで製品と
して生産すると、１台あたりのコストが増大するという
問題があった。

【００２９】一方、同じく入力電圧によって発振周波数
を制御することができる機能をもつＶＣＯ回路（電圧制
御発振回路）を採用すると、ＶＣＸＯ回路に比べてはる
かに安価になるという利点がある。

【００３０】しかし、ＶＣＯ回路を採用するにあたって
は、以下に示す問題がある。図４は、ＶＣＯ回路の周波
数−電圧値特性を説明するための図である。

【００３１】図４に示すように、ＶＣＯ回路の周波数−
電圧特性（以下、ＶＣＯ特性と呼ぶ）は、非線形であ
り、フィルタ係数となる（Ａ×Ｂ）が電圧値Ｖによって
大幅に変化する。

【００３２】さらに、ＶＣＯ回路のＶＣＯ特性は、それ
を構成する部品のばらつきや、実際の実動状況によって
も変化する。

【００３３】したがって、式（１）から式（７）を用い
て、簡単にデジタル制御値Ｘを算出することができな
い。

【００３４】また、ＶＣＯ回路は、入力する電圧値Ｖの
微少な変化に対しても、大きく応答するため、ＶＣＸＯ
回路に比べて、出力する発振周波数Ｆの安定性に欠け
る。

【００３５】そこで、本発明は、かかる問題を解決する
ためになされたものであり、その目的は、安価なＶＣＯ
回路を用いて低コスト化を図ると共に、搭載するＶＣＯ
回路にあわせた適切なデジタル制御値Ｘを瞬時に検出す
ることで、高速でより正確なシステム時刻再生装置を提
供することにある。

【００３６】

【課題を解決するための手段】請求項１の係るシステム
時刻再生装置は、送信側から第１のクロック信号に基づ
き生成された第１のシステム時刻をうけて、第１のクロ
ック信号に位相同期した第２のクロック信号を生成する
とともに、第２のクロック信号をもとに、第１のシステ
ム時刻を復元するシステム時刻再生装置であって、第２
のクロック信号をもとに、第１のシステム時刻を復元す
る分周器と、第１のシステム時刻と、分周器から出力さ
れる第２のシステム時刻とに基づき、第１のクロック信
号と第２のクロック信号との周波数差を検出して、累積
する周波数検出手段と、周波数検出手段から出力される
周波数に対応する制御値を予め記憶する記憶手段と、周
波数検出手段から出力される周波数に対応する制御値を
記憶手段から受けて、制御値をアナログの電圧値に変換
するＤ／Ａ変換回路と、電圧値を受けて、第２のクロッ
ク信号を生成するＶＣＯ回路とを備え、制御値は、予め
測定したＶＣＯ回路の入出力特性に基づき算出したデジ
タル値であって、ＶＣＯ回路が、第１のクロック信号と
の周波数差が０となる第２のクロック信号を生成するた
めに必要とする電圧値に対応する値である。

【００３７】請求項２に係るシステム時刻再生装置は、
送信側から第１のクロック信号に基づき生成された第１
のシステム時刻をうけて、第１のクロック信号に位相同
期した第２のクロック信号を生成するとともに、第２の
クロック信号をもとに、第１のシステム時刻を復元する
システム時刻再生装置であって、制御値を受けて、第２
のクロック信号を生成する電圧発生手段と、外部からの
指示に基づき、電圧発生手段の特性を検出するために、
制御値と、第１、第２および第３の制御信号とを発生す
る制御手段と、制御手段の第１の制御信号に基づき、制
御手段から出力される制御値に対応して電圧発生手段か
ら出力される第２のクロック信号の周波数を測定する測
定手段と、制御手段の第２の制御信号に基づき、測定手
段で測定された周波数と、制御手段から出力される制御
値との対応を記憶する記憶手段と、第２のクロック信号
をもとに、第１のシステム時刻を復元する分周器と、第
１のシステム時刻と、分周器から出力される第２のシス
テム時刻とに基づき、第１のクロック信号と第２のクロ
ック信号との周波数差を検出して、累積する周波数検出
手段と、制御手段の第３の制御信号に基づき、制御手段
から出力される制御値と、周波数検出手段から出力され
る周波数に対応して記憶手段から出力される制御値とを
選択的に切換えて電圧発生手段に出力するスイッチ手段
とを備え、電圧発生手段は、スイッチ手段から出力され
る制御値をアナログの電圧値に変換するＤ／Ａ変換回路
と、電圧値に基づき、第２のクロック信号を発生するＶ
ＣＯ回路とを備える。

【００３８】

【発明の実施の形態】

［実施の形態１］図１は、本発明の実施の形態１におけ
るシステム時刻再生装置１００の全体構成を示す概略ブ
ロック図であり、図３に示した従来のシステム時刻再生
装置３００と共通する構成要素には、同一の参照番号お
よび参照符号を付し、その説明を省略する。

【００３９】本発明の実施の形態１におけるシステム時
刻再生装置１００が、従来のシステム時刻再生装置３０
０と異なるのは、ＶＣＸＯ回路１５に代えて、ＶＣＯ回
路１を備えること、電圧値変換器１２と累積器１３とに
代えて、累積加算器８とＶＣＯ特性記憶回路２とを備え
ること、および周期検出器７を備えることにある。

【００４０】システム時刻再生装置１００は、予め計測
したＶＣＯ回路１（Ｄ／Ａ変換器１４を含む）のＶＣＯ
特性であるデジタル制御値Ｘ（すなわち、電圧値Ｖ）
と、与えられたデジタル制御値Ｘ（すなわち、電圧値
Ｖ）によって発生する信号の周波数との関係を記憶する
ＶＣＯ特性記憶回路２と、ＶＣＯ回路１で再生すべき信
号の周波数Ｆを算出する累積加算器８を用いて、ＶＣＯ
回路１で送信側システム時刻ＮＳに位相同期した受信側
システムクロックｆ０を再生する。

【００４１】すなわち、システム時刻再生装置１００
は、ＶＣＯ特性記憶回路２を用いて、累積加算器８の指
定する周波数Ｆに対応するデジタル制御値Ｘを瞬時に読
み出し、ＶＣＯ回路１を制御すことができるので、高速
でかつ正確な受信側システムクロックｆ０の再生（すな
わち送信側システム時刻の復元）が可能となる。

【００４２】以下、図１を参考に、システム時刻再生装
置１００の動作について説明する。累積加算器８は、周
波数検出器１１から出力される周波数誤差△Ｆから、Ｖ
ＣＯ回路１で再生すべき周波数Ｆを算出する。この周波
数Ｆは、式（８）に従って、求められる。

【００４３】 Ｆ←Ｆ＋△Ｆ …（８） ＶＣＯ特性記憶回路２は、図示しないメモリを備える回
路である。このメモリとして、ＲＯＭ等が挙げられる。

【００４４】メモリには、搭載するＶＣＯ回路１（Ｄ／
Ａ変換器１４を含む）のＶＣＯ特性を予め計測した結果
に基づき、周波数Ｆに対応するデジタル制御値Ｘを記憶
する。

【００４５】ここで、メモリのアドレス指定方法として
は、周波数Ｆをそのままメモリアレイのアドレスとする
方法であっても、周波数Ｆをアドレス変換してアドレス
を算出する方法をもちいてもかまわない。

【００４６】ＶＣＯ特性記憶回路２は、前段の累積加算
器８から周波数Ｆを受けて、対応するメモリセルからデ
ジタル制御値Ｘを読み出して、後段のＤ／Ａ変換器１４
に出力する。

【００４７】なお、周期検出器７は、送信側システム時
刻ＮＳの到着時間間隔Ｓを算出する回路である。

【００４８】デジタルＴＶの分野では、送信側は、常に
一定の時間間隔でシステム時刻ＮＳを送信するとは限ら
ず、また伝送経路で発生するフェージングやジッタ等の
影響によって、その時間間隔Ｓがずれる場合があるから
である。

【００４９】具体的には、周期検出器７は、今回受けた
システム時刻ＮＳと前回受けたシステム時刻ＮＳとの差
をもとに、到着時間間隔Ｓを順次算出して、周波数検出
器１１に出力する。

【００５０】周期検出器７は、式（９）にしたがって、
時間間隔Ｓを算出する。 Ｓ＝［ＮＳ（今回）−ＮＳ（前回）］／ＦＳ …（９） ここで、ＦＳとは、送信側システムクロックｆｓの周波
数を示し、予め送信側と受信側との間で取り決められた
値である。

【００５１】以上の構成によって、システム時刻再生装
置１００は、ＶＣＯ回路を用いて、瞬時にかつ正確に送
信側システム時刻ＮＳに位相同期した受信側システムク
ロックｆ０を再生することができる。

【００５２】［実施の形態２］図２は、本発明の実施の
形態２におけるシステム時刻再生装置２００の全体構成
を示す概略ブロック図であり、図１既にに示したシステ
ム時刻再生装置１００と共通する構成要素には、同一の
参照番号および参照符号を付し、その説明を省略する。

【００５３】本発明の実施の形態２におけるシステム時
刻再生装置２００が、従来のシステム時刻再生装置３０
０と異なるのは、ＶＣＸＯ回路１５に代えて、ＶＣＯ回
路１を備えること、電圧値変換器１２と累積器１３とに
代えて、累積加算器８とＶＣＯ特性記憶回路２とを備え
ること、周期検出器７を備えること、そしてスイッチ５
およびＶＣＯ特性検出回路６を備えることにある。

【００５４】システム時刻再生装置２００は、システム
時刻再生装置１００の機能に加えてさらに、ＶＣＯ特性
検出回路６を用いて、搭載するＶＣＯ回路１（Ｄ／Ａ変
換器１４を含む）のＶＣＯ特性を検出し、ＶＣＯ特性記
憶録回路２に記憶するデジタル制御値Ｘの書換えを行な
うことが可能な機能を有する。

【００５５】すなわち、システム時刻再生装置２００で
は、適宜、ＶＣＯ特性記憶回路２のデータを書換えるこ
とができるので、高速でより正確な受信側システムクロ
ックｆ０の再生（すなわち、システム時刻の復元）が可
能となる。

【００５６】以下、図２を参考にして、システム時刻再
生装置２００の動作について説明する。

【００５７】ＶＣＯ特性検出回路６は、調整制御回路４
と周波数測定器３とを備える。調整制御回路４は、外部
からの指示にしたがい、テスト制御値Ｘ０と後述する制
御信号を生成して出力する。

【００５８】スイッチ５は、ＶＣＯ特性記憶回路２から
デジタル制御値Ｘを受け、調整制御回路４からテスト制
御値Ｘ０を受けて、いずれか一方を後段のＤ／Ａ変換器
１４に出力する回路である。

【００５９】スイッチ５の制御は、調整制御回路４が出
力するスイッチ制御信号ＳＰが行なう。

【００６０】具体的には、通常は、デジタル制御値Ｘを
出力し、スイッチ制御信号ＳＰを受けると、テスト制御
値Ｘ０を出力する。

【００６１】周波数測定器３は、ＶＣＯ回路１の出力す
る受信側システムクロックｆ０の周波数を測定する回路
であり、内部に図示しないクロックカウンタを備える。

【００６２】周波数測定器３の制御は、調整制御回路４
が出力するスタートタイミング信号ＳＴが行なう。な
お、スタートタイミング信号ＳＴを受けるのは、スイッ
チ５が、テスト制御値Ｘ０を出力する場合に限られる。

【００６３】具体的には、スタートタイミング信号ＳＴ
を受けると、クロックカウンタが初期化される。クロッ
クカウンタは、テスト制御値Ｘ０に対応してＶＣＯ回路
１が出力する受信側システムクロックｆ０のをカウント
して、周波数としてカウント値を出力する。

【００６４】ＶＣＯ特性記憶回路２は、調整制御回路４
が出力するライトイネーブル信号ＲＥを受けると、周波
数測定器３の出力するカウント値に基づきメモリの書換
えを行なう。

【００６５】本発明の実施の形態２においては、ＶＣＯ
特性記憶回路２のメモリとして、フラッシュメモリもし
くは、ＥＰＰＲＯＭ等が挙げられる。

【００６６】この結果、ＶＣＯ回路１のＶＣＯ特性が変
化しても、再度メモリセルの内容を書換えることができ
る。

【００６７】以上の構成によって、システム時刻再生装
置２００は、ＶＣＯ特性検出回路６を用いて、ＶＣＯ回
路１のＶＣＯ特性を適宜、検出することによって、瞬時
にかつより正確に、送信側システム時刻ＮＳに位相同期
した受信側システムクロックｆ０を再生することができ
る。

【００６８】

【発明の効果】以上のように、本発明によれば、ＶＣＯ
特性を予め記憶しておくことで、ＶＣＯ回路を用いて、
瞬時にかつ正確に送信側システム時刻ＮＳに位相同期し
た受信側システムクロックｆ０を再生することが可能と
なり、併せて、送信側システム時刻の復元が可能とな
る。

【００６９】さらに、本発明によれば、ＶＣＯ特性を再
測定してＶＣＯ特性の記憶を書換えることで、瞬時にか
つより正確に送信側システム時刻ＮＳに位相同期した受
信側システムクロックｆ０を再生することが可能とな
り、併せて、送信側システム時刻の復元が可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるシステム時刻再
生装置の全体構成を表わした概略ブロック図である。

【図２】本発明の実施の形態２におけるシステム時刻再
生装置の全体構成を表わした概略ブロック図である。

【図３】従来のシステム時刻再生装置の全体構成を表わ
した概略ブロック図である。

【図４】ＶＣＯ回路における周波数−電圧値特性を説明
するための図である。

【符号の説明】 １ ＶＣＯ回路 ２ ＶＣＯ特性記憶回路 ３ 周波数測定器 ４ 調整制御回路 ５ スイッチ ６ ＶＣＯ特性検出回路 ７ 周期検出器 ８ 累積加算器 １０ 差分器 １１ 周波数検出器 １４ Ｄ／Ａ変換器 １６ カウンタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 送信側から第１のクロック信号に基づき
   生成された第１のシステム時刻をうけて、前記第１のク
   ロック信号に位相同期した第２のクロック信号を生成す
   るとともに、前記第２のクロック信号をもとに、前記第
   １のシステム時刻を復元するシステム時刻再生装置であ
   って、 前記第２のクロック信号をもとに、前記第１のシステム
   時刻を復元する分周器と、 前記第１のシステム時刻と、前記分周器から出力される
   第２のシステム時刻とに基づき、前記第１のクロック信
   号と前記第２のクロック信号との周波数差を検出して、
   累積する周波数検出手段と、 前記周波数検出手段から出力される周波数に対応する制
   御値を予め記憶する記憶手段と、 前記周波数検出手段から出力される前記周波数に対応す
   る前記制御値を前記記憶手段から受けて、前記制御値を
   アナログの電圧値に変換するＤ／Ａ変換回路と、 前記電圧値を受けて、前記第２のクロック信号を生成す
   るＶＣＯ回路とを備え、 前記制御値は、予め測定した前記ＶＣＯ回路の入出力特
   性に基づき算出したデジタル値であって、前記ＶＣＯ回
   路が、前記第１のクロック信号との前記周波数差が０と
   なる前記第２のクロック信号を生成するために必要とす
   る前記電圧値に対応する値である、システム時刻再生装
   置。
2. 【請求項２】 送信側から第１のクロック信号に基づき
   生成された第１のシステム時刻をうけて、前記第１のク
   ロック信号に位相同期した第２のクロック信号を生成す
   るとともに、前記第２のクロック信号をもとに、前記第
   １のシステム時刻を復元するシステム時刻再生装置であ
   って、 制御値を受けて、前記第２のクロック信号を生成する電
   圧発生手段と、 外部からの指示に基づき、前記電圧発生手段の特性を検
   出するために、前記制御値と、第１、第２および第３の
   制御信号とを発生する制御手段と、 前記制御手段の前記第１の制御信号に基づき、前記制御
   手段から出力される前記制御値に対応して前記電圧発生
   手段から出力される前記第２のクロック信号の周波数を
   測定する測定手段と、 前記制御手段の前記第２の制御信号に基づき、前記測定
   手段で測定された前記周波数と、前記制御手段から出力
   される前記制御値との対応を記憶する記憶手段と、 前記第２のクロック信号をもとに、前記第１のシステム
   時刻を復元する分周器と、 前記第１のシステム時刻と、前記分周器から出力される
   第２のシステム時刻とに基づき、前記第１のクロック信
   号と前記第２のクロック信号との周波数差を検出して、
   累積する周波数検出手段と、 前記制御手段の前記第３の制御信号に基づき、前記制御
   手段から出力される前記制御値と、前記周波数検出手段
   から出力される周波数に対応して前記記憶手段から出力
   される前記制御値とを選択的に切換えて前記電圧発生手
   段に出力するスイッチ手段とを備え、 前記電圧発生手段は、 前記スイッチ手段から出力される前記制御値をアナログ
   の電圧値に変換するＤ／Ａ変換回路と、 前記電圧値に基づき、前記第２のクロック信号を発生す
   るＶＣＯ回路とを備える、システム時刻再生装置。