KR100238724B1 - Atm망에서 cbr서비스를 위한 클럭 복원회로 - Google Patents

Abstract

본 발명은 ATM망에서 CBR서비스를 위해 동기식 잔여시간 스탬프 방식에 따라 클럭을 복원하는 회로에 관한 것이다. 본 발명의 클럭 복원회로는, ATM망의 송신측으로부터 입력되는 상기 송신측의 망기준클럭과 재생클럭간의 주파수 차에 관한 정보인 잔여시간 스탬프와 수신측의 망기준클럭과 재생클럭을 이용하여 자체적으로 생성된 수신측의 잔여시간 스탬프간의 위상차를 검출하고 이에 따른 결과를 출력하는 위상검출기와, 상기 위상검출기로부터의 출력값을 계수하다가 미리 설정된 값이 계수되는 경우 이를 상기 송신측 클럭과 상기 수신측 클럭의 위상차를 나타내는 값으로 출력하는 계수기와, 상기 계수기로부터 위상차를 나타내는 값이 출력됨에 응답하여 소정 클럭소스의 위상을 제어하여 출력하는 위상제어기와, 상기 위상제어기의 출력 주파수를 미리 설정된 수만큼 승산하여 이 승산결과를 상기 수신측의 재생클럭으로 출력하는 승산기로 이루어진다. 이러한 본 발명은 아날로그 루프필터와 전압제어발진기를 사용하는 대신에 디지털 필터, 위상제어기, 낮은 주파수의 클럭소스 및 디지털 승산기로 대체함으로써 회로의 소형화, 저전력 소모, 저가격 실현, DC드리프트와 부품의 포화에 대한 감도문제 해결, 다양한 신호처리의 적용 등 아날로그 회로에서 구현이 용이하지 않았던 문제점을 해결하는 효과가 있다.

Description

ATM망에서 CBR서비스를 위한 클럭 복원회로{Clock Recovery Ciecuit for Constant Bit Rate Service in a Asynchronous Transfer Mode Network}

본 발명은 ATM망의 수신부에서 CBR서비스를 위한 클럭 복원회로에 관한 것으로, 특히 동기식 잔여시간 스탬프 방식에 따른 클럭 복원회로에 관한 것이다.

일반적으로 ATM(Asynchronous Transfer Mode)망에서 실시간 서비스를 제공하기 위한 AAL(ATM Adaptation Layer)계층의 중요한 기능 중의 하나는 송신측의 소스클럭을 수신측에서 정확하게 복원하는 것이다. ATM망에서 공통된 기준클럭이 있는 경우, 즉 각 노드의 클럭을 단일한 기준클럭에 맞출 수 있는 경우에는 전송율 및 서비스율을 망의 기준 클럭에 동기시키는 것이 가능하다.

ATM망의 수신부에서 CBR서비스를 위해 클럭을 복원시키는 대표적인 방법으로 동기식 잔여시간 스탬프 방식이 이용되고 있다. 상기 동기식 잔여시간 스탬프(SRTS: Synchronous Residual Time Stamp)방식에 따라 클럭을 복원시키는 방법은 망 클럭으로부터 생성된 기준클럭과 서비스클럭간의 주파수 차에 관한 정보를 측정하고 전달하는 데에 잔여시간 스탬프를 이용하여 송신측과 수신측 공히 망으로부터 이끌어 낸 공통된 망 기준 클럭을 얻을 수 있음을 가정한 방법이다.

도 1은 동기식 잔여시간 스탬프 방식을 이용한 종래 기술에 따른 클럭 복원회로의 구성을 보여주는 도면이다.

도 1을 참조하면, 종래 기술에 따른 클럭 복원회로는 SAR-PDU프로세서 102는 망으로부터 수신된 ATM셀을 처리하여 클럭복원부의 위상검출기 104로 잔여시간 스탬프(RTS) 및 잔여시간 스탬프 입력신호를 인가한다. 상기 위상검출기 102는 내부의 잔여시간 스탬프 생성부(도시하지 않음)에서 만들어지는 자체 잔여시간 스탬프와 SAR-PDU프로세서 102로부터 인가된 잔여시간 스탬프를 비교하여 리드펄스(LEAD PULSE)인지 래그펄스(LAG PULSE)인지를 검출한 후 이 검출신호를 아날로그 루프필터 106으로 출력한다. 아날로그 루프필터 106은 상기 위상검출기 104로부터 출력되는 신호가 리드펄스 또는 래그펄스이냐에 따라 전압제어발진기 108을 제어하기 위한 전압을 출력하여 원하는 재생클럭, 즉 송신측의 서비스 클럭에 적합한 재생클럭 Fr을 복원한다.

상기 도 1에 도시된 바와 같이 이루어지는 동기식 잔여시간 방식의 종래 기술에 따른 클럭 복원회로는 아날로그 루프필터를 사용하고 있는 것을 알 수 있다. 이와 같이 아날로그 루프필터를 사용함으로써 클럭 복원회로의 소형화를 기하기 어려우며, 전력소모가 크다는 단점이 있다. 또한 직류전압(DC) 드리프트(drift)와 부품의 포화(saturation)에 대한 감도(sensitivity) 문제를 야기시킬 수 있으며, 다양한 신호처리의 적용이 불가능하다는 단점이 있다.

따라서 본 발명의 목적은 ATM망의 수신부에서 동기식 잔여시간 스탬프 방식에 따라 클럭을 복원하는 회로의 구성을 간단화시키는 데 있다.

본 발명의 다른 목적은 ATM망의 수신부에서 동기식 잔여시간 스탬프 방식에 따라 클럭을 복원하는 회로의 전력소모를 줄이는 데 있다.

본 발명의 또다른 목적은 ATM망의 수신부에서 동기식 잔여시간 스탬프 방식에 따라 클럭을 복원하는 회로를 저가격으로 실현하는 데 있다.

본 발명의 또다른 목적은 ATM망의 수신부에서 동기식 잔여시간 스탬프 방식에 따라 클럭을 복원하는 회로의 DC드리프트와 부품의 포화에 대한 감도를 향상시키는 데 있다.

본 발명의 또다른 목적은 ATM망의 수신부에서 동기식 잔여시간 스탬프 방식에 따라 클럭을 복원하는 회로를 다양한 신호처리에 적용가능하도록 하는 데 있다.

이러한 목적들을 달성하기 위한 본 발명은 기존의 동기식 잔여시간 스탬프 방식의 클럭 복원회로에서 문제점을 야기시켰던 아날로그 루프필터와 전압제어발진기를 디지털 시퀀셜 루프필터와 같은 디지털 필터, 위상제어기, 낮은 주파수의 클럭소스 및 디지털 승산기로 대체함으로써 회로의 소형화, 저전력 소모, 저가격 실현, DC드리프트와 부품의 포화에 대한 감도문제 해결, 다양한 신호처리의 적용 등 아날로그 회로에서 구현이 용이하지 않았던 문제점을 해결하는 것을 특징으로 한다.

본 발명의 제1견지(aspect)에 따른 클럭 복원회로는, ATM망의 송신측으로부터 입력되는 상기 송신측의 망기준클럭과 재생클럭간의 주파수 차에 관한 정보인 잔여시간 스탬프와 수신측의 망기준클럭과 재생클럭을 이용하여 자체적으로 생성된 수신측의 잔여시간 스탬프간의 위상차를 검출하고 이에 따른 결과를 출력하는 위상검출기와, 상기 위상검출기로부터의 출력값을 계수하다가 미리 설정된 값이 계수되는 경우 이를 상기 송신측 클럭과 상기 수신측 클럭의 위상차를 나타내는 값으로 출력하는 계수기와, 상기 계수기로부터 위상차를 나타내는 값이 출력됨에 응답하여 소정 클럭소스의 위상을 제어하여 출력하는 위상제어기와, 상기 위상제어기의 출력 주파수를 미리 설정된 수만큼 승산하여 이 승산결과를 상기 수신측의 재생클럭으로 출력하는 승산기로 이루어진다.

본 발명의 제2견지에 따른 클럭 복원회로는, ATM망의 송신측으로부터 입력되는 상기 송신측의 망기준클럭과 재생클럭간의 주파수 차에 관한 정보인 제1잔여시간 스탬프와 수신측의 망기준클럭과 재생클럭간의 주파수 차에 관한 정보인 자체적으로 생성된 제2잔여시간 스탬프간의 위상차를 검출한 후 상기 제2잔여시간 스탬프가 상기 제1잔여시간 스탬프보다 작은 경우 리드펄스를 출력하고 상기 제2잔여시간 스탬프가 상기 제1잔여시간 스탬프보다 큰 경우 래그펄스를 출력하는 위상검출기와, 상기 리드펄스 및 상기 래그펄스를 각각 계수하다가 미리 설정된 값이 계수되는 경우 이를 상기 송신측과 상기 수신측의 위상차를 나타내는 값으로 출력하는 제1계수기 및 제2계수기와, 상기 제1계수기 또는 상기 제2계수기로부터 위상차를 나타내는 값이 출력됨에 응답하여 소정 클럭소스의 위상을 제어하여 출력하는 위상제어기와, 상기 위상제어기의 출력을 미리 설정된 수만큼 승산하여 이 승산결과를 재생클럭으로 출력하는 승산기로 이루어진다.

도 1은 종래 기술에 따른 ATM망 수신부의 클럭 복원회로의 구성을 보여주는 도면.

도 2는 본 발명에 따른 ATM망 수신부의 클럭 복원회로의 구성을 보여주는 도면.

도 3은 도 2에 도시된 디지털 시퀀셜 루프필터의 구성을 상세하게 보여주는 도면.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 2를 참조하면, 본 발명에 따른 동기식 잔여시간 스탬프 방식 클럭 복원회로는 기존의 동기식 잔여시간 스탬프 방식의 클럭 복원회로에서 사용했던 SAR-PDU프로세서 102와, 클럭 복원회로의 위상검출기 104를 동일하게 사용하고 있다. 그러나 본 발명에 따른 클럭 복원회로는 아날로그 루프필터 106과 전압제어발진기 108을 사용하는 대신에 디지털 시퀀셜 루프필터(Digital Sequencial Loop Filter) 110과, 위상제어기 120과, 클럭소스 122와, 승산기 124를 포함하여 이루어진다는 것을 특징으로 한다.

도 2에서 SAR-PDU프로세서 102는 망으로부터 ATM셀을 수신하여 셀 내부에 있는 망 기준클럭과 서비스(재생)클럭간의 주파수 차에 관한 정보인 잔여시간 스탬프(RTS)와, 상기 잔여시간 스탬프(RTS)가 입력되었음을 나타내는 잔여시간 스탬프 입력신호를 클럭 복원회로의 위상검출기 104에 입력한다.

한편 클럭 복원회로의 위상검출기 104는 송신측에서 잔여시간 스탬프(RTS)를 생성하는 것과 동일한 방식으로 망 기준클럭 Fnx와 재생클럭 Fr을 이용하여 내부에 구비되어 있는 잔여시간 스탬프 생성부에서 자체적으로 잔여시간 스탬프를 생성하고, 이를 SAR-PDU프로세서 102로부터 입력된 잔여시간 스탬프와 비교한다. 이때 자체적으로 생성된 잔여시간 스탬프가 SAR-PDU프로세서 102로부터 입력받은 잔여시간 스탬프보다 클 경우에는 상기 SAR-PDU프로세서 102로부터 입력받은 송신측 클럭이 상기 자체적으로 생성된 수신측 클럭보다 늦음을 나타내는 래그펄스(LAG PULSE)를 출력하고, 이와 반대로 작을 경우에는 상기 SAR-PDU프로세서 102로부터 입력받은 송신측 클럭이 상기 자체적으로 생성된 수신측 클럭보다 빠름을 나타내는 리드펄스(LEAD PULSE)를 출력하여 디지털 시퀀셜 루프필터 110에 입력한다.

도 3은 도 2에 도시된 디지털 시퀀셜 루프필터 110의 구성을 상세하게 보여주는 도면으로, 3개의 계수기 111∼113과, 논리합게이트 114와, 논리곱게이트 115로 이루어진다. N계수기 111은 리드펄스를 입력하여 계수하며, N계수기 113은 래그펄스를 입력하여 계수하며, M계수기 112는 논리합게이트 114에 의해 리드펄스와 래그펄스의 논리합 연산결과를 입력하여 계수한다. 상기 계수기 111이 미리 설정된 최대값 N을 계수하는 경우 ADVANCE(+1)의 값을 출력하고, 계수기 113이 미리 설정된 최대값 N을 계수하는 경우 RETARD(-1)의 값을 출력한다. 상기 계수기 112는 논리합게이트 114에 의해 리드펄스와 래그펄스의 논리합 연산결과가 입력됨에 따라 미리 설정된 최대값 M을 계수하는 경우 이를 나타내는 신호를 출력한다. 그리고 상기 계수기들 111∼113의 출력단에는 논리곱게이트 115가 연결되는데, 이 논리곱게이트 115는 상기 계수기들이 모두 최대값을 계수하는 경우 3개의 계수기들을 모두 리셋시키기 위한 신호 RESET을 출력한다. 즉, 상기 리셋신호 RESET가 발생하는 경우 계수기들 111,113은 최대값 N을 계수하는 경우이고, 계수기 112는 최대값 M을 계수하는 경우이다.

위상제어기 120은 상기 디지털 시퀀셜 루프필터 110으로부터 "+1" 또는 "-1"의 값이 출력되는 경우, 즉 N계수기 111,113이 최대값을 계수하는 경우 클럭소스 122로부터 제공되는 클럭 Fs의 위상을 제어하여 승산기 124로 출력한다. 이때 상기 클럭 Fs는 재생클럭 Fr의 1/M배인 저주파의 클럭으로, 이와 같이 저주파의 클럭으로 변환하여 위상제어기 120의 위상제어 동작을 위해 입력하는 것은 높은 주파수에서 위상을 제어하는 경우보다 낮은 주파수에서 위상을 제어하는 것이 용이하기 때문이다.

상기 위상제어기 120은 디지털 시퀀셜 루프 필터 110으로부터 "+1"이 발생하는 경우는 송신측의 클럭이 수신측의 클럭보다 빠른 경우이므로, 수신측의 클럭소스 Fs의 위상을 빠르게 하여 송신측의 클럭과 수신측의 클럭이 일치하도록 한다. 왜냐하면, 위상검출기 104에서 내부적으로 생성된 잔여시간 스탬프가 SAR-PDU 프로세서 102로부터 입력받은 잔여시간 스탬프보다 작을 경우 이를 나타내는 리드펄스 (LEAD PULSE)가 발생함에 따라 계수기 111은 계수동작을 수행하고, 최대값 N이 계수되는 경우 ADVANCE(+1)를 발생시키기 때문이다.

이와 달리, 상기 위상제어기 120은 디지털 시퀀셜 루프 필터 110으로부터 "-1"이 발생하는 경우는 송신측의 클럭이 수신측의 클럭보다 늦은 경우이므로, 수신측의 클럭소스 Fs의 위상을 늦추어 송신측의 클럭과 수신측의 클럭이 일치하도록 한다. 왜냐하면, 위상검출기 104에서 내부적으로 생성된 잔여시간 스탬프가 SAR-PDU 프로세서 102로부터 입력받은 잔여시간 스탬프보다 클 경우 이를 나타내는 래그펄스(LAG PULSE)가 발생함에 따라 계수기 111은 계수동작을 수행하고, 최대값 N이 계수되는 경우 RETARD(-1)를 발생시키기 때문이다.

승산기 124는 위상제어기 120으로부터 위상제어 출력되는 클럭소스 주파수 Fs를 M배 승산하여 재생클럭 Fr로서 출력한다. 이와 같이 출력된 재생클럭 Fr은 송신측에서 송신한 잔여시간스탬프(RTS)에 포함된 재생클럭, 즉 서비스클럭과 위상이 동기된 클럭으로, 위상검출기 104로 입력된다.

상술한 바와 같이 본 발명은 아날로그 루프필터 및 전압제어발진기를 사용하는 대신에 디지털 루프필터, 위상제어기, 클럭소스, 승산기를 포함하는 클럭 복원회로를 제공한다. 이에 따라 클럭 복원회로의 소형화를 기할 수 있으며, 전력소모를 줄일 수 있고, DC드리프트와 부품의 포화에 대한 감도를 개선할 수 있는 이점이 있다. 또한 다양한 신호처리의 적용을 가능하게 하는 이점이 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (9)

1. ATM망의 수신부에서 CBR서비스를 위한 클럭 복원 회로에 있어서,

   상기 ATM망의 송신측으로부터 입력되는 상기 송신측의 망기준클럭과 재생클럭간의 주파수 차에 관한 정보인 잔여시간 스탬프와 수신측의 망기준클럭과 재생클럭을 이용하여 자체적으로 생성된 수신측의 잔여시간 스탬프간의 위상차를 검출하고 이에 따른 결과를 출력하는 위상검출기와,

   상기 위상검출기로부터의 출력값을 계수하다가 미리 설정된 값이 계수되는 경우 이를 상기 송신측 클럭과 상기 수신측 클럭의 위상차를 나타내는 값으로 출력하는 계수기와,

   상기 계수기로부터 위상차를 나타내는 값이 출력됨에 응답하여 소정 클럭소스의 위상을 제어하여 출력하는 위상제어기와,

   상기 위상제어기의 출력 주파수를 미리 설정된 수만큼 승산하여 이 승산결과를 상기 수신측의 재생클럭으로 출력하는 승산기로 이루어짐을 특징으로 하는 클럭 복원회로.
2. 제1항에 있어서, 상기 위상제어기는 상기 송신측의 클럭이 상기 수신측의 클럭보다 빠름을 나타내는 값이 상기 계수기로부터 출력됨에 응답하여 상기 클럭소스의 위상을 빠르게 제어하는 것을 특징으로 하는 클럭 복원회로.
3. 제1항에 있어서, 상기 위상제어기는 상기 송신측의 클럭이 상기 수신측의 클럭보다 늦음을 나타내는 값이 상기 계수기로부터 출력됨에 응답하여 상기 클럭소스의 위상을 늦추어 제어하는 것을 특징으로 하는 클럭 복원회로.
4. ATM망의 수신부에서 CBR서비스를 위한 클럭 복원회로에 있어서,

   상기 ATM망의 송신측으로부터 입력되는 상기 송신측의 망기준클럭과 재생클럭간의 주파수 차에 관한 정보인 제1잔여시간 스탬프와 수신측의 망기준클럭과 재생클럭간의 주파수 차에 관한 정보인 자체적으로 생성된 제2잔여시간 스탬프간의 위상차를 검출한 후 상기 제2잔여시간 스탬프가 상기 제1잔여시간 스탬프보다 작은 경우 리드펄스를 출력하고 상기 제2잔여시간 스탬프가 상기 제1잔여시간 스탬프보다 큰 경우 래그펄스를 출력하는 위상검출기와,

   상기 리드펄스 및 상기 래그펄스를 각각 계수하다가 미리 설정된 제1설정값이 계수되는 경우 이를 상기 송신측과 상기 수신측의 위상차를 나타내는 값으로 출력하는 제1계수기 및 제2계수기와,

   상기 제1계수기 또는 상기 제2계수기로부터 위상차를 나타내는 값이 출력됨에 응답하여 소정 클럭소스의 위상을 제어하여 출력하는 위상제어기와,

   상기 위상제어기의 출력을 미리 설정된 수만큼 승산하여 이 승산결과를 재생클럭으로 출력하는 승산기로 이루어짐을 특징으로 하는 클럭 복원회로.
5. 제4항에 있어서, 상기 위상제어기는, 상기 송신측의 클럭이 상기 수신측의 클럭보다 빠름을 나타내는 값이 상기 계수기로부터 출력됨에 응답하여 상기 클럭소스의 위상을 빠르게 제어하는 것을 특징으로 하는 클럭 복원회로.
6. 제4항에 있어서, 상기 위상제어기는, 상기 송신측의 클럭이 상기 수신측의 클럭보다 늦음을 나타내는 값이 상기 계수기로부터 출력됨에 응답하여 상기 클럭소스의 위상을 늦추어 제어하는 것을 특징으로 하는 클럭 복원회로.
7. 제4항 내지 제6항중의 어느 한 항에 있어서, 상기 리드펄스와 상기 래그펄스의 논리합 연산결과를 계수하다가 미리 설정된 제2설정값이 계수되는 경우 그 값을 출력하는 제3계수기를 더 구비함을 특징으로 하는 클럭 복원회로.
8. 제7항에 있어서, 상기 제1계수기 내지 상기 제3계수기가 모두 설정값을 계수하는 경우 상기 제1계수기 내지 상기 제3계수기를 리셋시키는 수단을 더 구비함을 특징으로 하는 클럭 복원회로.
9. 제8항에 있어서, 상기 리셋수단은, 상기 제1계수기 내지 상기 제3계수기의 출력을 논리곱 연산하는 논리곱게이트임을 특징으로 하는 클럭 복원회로.

Images