KR19980058545A - 비동기식전송모드(atm)망에서 서비스 클럭 송신 및 복원장치 - Google Patents

비동기식전송모드(atm)망에서 서비스 클럭 송신 및 복원장치 Download PDF

Info

Publication number
KR19980058545A
KR19980058545A KR1019960077870A KR19960077870A KR19980058545A KR 19980058545 A KR19980058545 A KR 19980058545A KR 1019960077870 A KR1019960077870 A KR 1019960077870A KR 19960077870 A KR19960077870 A KR 19960077870A KR 19980058545 A KR19980058545 A KR 19980058545A
Authority
KR
South Korea
Prior art keywords
clock
service
network
phase difference
reference clock
Prior art date
Application number
KR1019960077870A
Other languages
English (en)
Inventor
최승수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960077870A priority Critical patent/KR19980058545A/ko
Publication of KR19980058545A publication Critical patent/KR19980058545A/ko

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
ATM망에서 DS3급 소스클럭 송신 및 복원장치
2. 발명이 해결하려고 하는 기술적 과제
종래 비동기식전송모드망의 송신측에서 4비트 카운터에 의한 RTS(Residual Time Stamp)값을 바로 수신측으로 전달하므로 셀 손실시 한주기(8개의 ATM셀이 한주기)전 셀의 RTS값을 알 수 없기 때문에 서비스 클럭 복원시 오류가 발생하는 문제를 해결하고자 한 것임.
3. 발명의 해결방법의 요지
송신측으로 부터 송신된 서비스 클럭 복원을 위한 클럭(DRTS)과 망기준클럭(Fnx)을 가산하고 그 결과치를 소정 레벨로 분주하여 기준클럭(Fr)을 발생하는 카운터부(70)와; 카운터부(70)에서 얻어지는 지준클럭(Fr)의 위상과 클럭 분주부(80)에서 얻어지는 비교클럭(Fv)의 위상을 비교하여 위상차를 검출하는 위상차 검출부(90)와; 위상차 검출부(90)에서 검출된 위상차값을 저역 필터링하여 제어 전압으로 출력하는 저역 필터(100)와; 저역 필터(100)에서 출력되는 제어전압 따라 서비스 클럭(Fs)을 복원하는전압제어발진기(110)와; 전압제어발진기(110)에서 발생된 복원 서비스 클럭(Fs)을 소정 레벨로 분주하여 상기 위상차 검출부(90)에 비교클럭(Fv)으로 피이드백 시키는 클럭 부주부(80)로 이루어짐을 특징으로 한 것이다.
4. 발명의 중용한 용도
비동기식전송모드망에서 서비스 클럭의 송신 및 복원에 적용되는 것임.

Description

비동기식전송모드(ATM)망에서 서비스 클럭 송신 및 복원장치
본 발명은 비동기식전송모드(ATM)망에서 서비스 클럭 송신 및 복원에 관한 것으로, 특히 송신측에서 타이밍 정보를 효율적으로 전달하기 위해 DRTS(Differential Residual Time Stamp)전송방식으로 타이밍 클럭을 송신해주고 수신측에서 그 타이밍 클럭으로 서비스 클럭을 용이하게 복원하고자 한 비동기식전송모드(ATM)망에서 클럭 송신 및 복원장치에 관한 것이다.
일반적으로, 53옥텟의 고정길이 셀에 정보를 전달하는 비동기식 전송모드(ATM : Asynchronous Transfer Mode)는 다양한 트래픽 특성을 갖는 여러정보들을 통계적으로 다중화함으로써 대역폭을 효율적으로 사용할 수 있는 통신방식이다.
ATM망을 이용 기존 유사동기식 디지탈 계위(PDH : Plesiochronous Digital Hierarchy)의 DS3신호를 서비스하기 위해서는 회선형태의 항등 비트율(Constant Bit Rate)형태로 ATM셀을 구성해야 하며, 항등비트율 서비스에서 요구되는 소스클럭복원이 필요하다.
따라서 송신측에서는 자신의 서비스클럭(Fr)에 관한 타이밍 정보를 타임스템프로 표현한후, RTS(Residual Time Stamp)값을 전달하고, 수신측에서는 이 RTS값을 이용하여 송신측으로 부터 송신된 서비스클럭을 복원하게 된다.
송신측에서 전달하는 타이밍 정보는 8개의 AAL1페이로드를 단위 (N=8개셀*47*8비트=3008비트)로 생성된다. RTS는 서비스클럭의 N주기마다 망클럭(Fnx)으로 표현한 스템프로서, 만일 M이 RTS의 주기동안의 기준 클럭 횟수를 나타낸다고 하면,
M = Fnx * N/Fs로 표현되며 M은 대부분 정수가 아니다.
상기에서, Fnx = 망기준클럭으로 155.52㎒/2 해서 77.78㎒이고, Fs = 서비스 클럭이다.
상기한 M을 16(4비트카운터)으로 나누면 몫에 해당하는 상수부 (Mo : 326 * 16 = 5216)는 변하지 않으므로 전송하지 않으며, 나머지에 해당하는 값을 RTS4비트 값으로 전달함으로써 타임 정보를 수신측에 전달하게 된다.
DS3급(44.736㎒)서비스 신호를 RTS로 표현하면,
M = (3008 * 77.76/44.736) = 5228.497854 = 326 * 16 + 12.497854이다.
여기서 RTS는 12.497854의 값을 전송하게 된다.
도1은 상기와 같은 RTS를 생성하여 수신측으로전송하는 송신측의 서비스 클럭(RTS) 송신장치 블럭 구성도이다.
도시된 바와 같이, 서비스 클럭(Fs)DLS 44.736㎒를 소정 레벨로 분주하는 3008분주기(1)와, 동기식 디지탈 계위(SDH : Synchronous Digital Hierarchy)의 기본 클럭인 155.52㎒를 2분주하여 망 기준클럭(Fnx)을 발생하는 망기준클럭 발생부(2)와, 상기 망기준클럭 발생부(2)에서 생성된 망 기준클럭을 4비트 계수하는 4비트 카운터(3)와, 상기 3008분주기(1)에서 3008분주된 클럭으로 상기 4비트 카운터(3)에서 4비트 카운트된 신호를 래치하여 RTS로 수신측으로 송신하는 래치부(4)로 구성 되었다.
이와 같이 구성된 종래 송신측 서비스클럭(RTS) 송신장치는, 3008분주기(1)에서 서비스 클럭(Fs)인 44.736㎒를 3008분주하여 출력시키게 되고, 망기준클럭 발생부(2)는 동기식 디지탈 계위(SDH : Synchronous Digital Hierarchy)의 기본 클럭(Fn)인 155.52㎒를 2분주하여 77.78㎒의 망 기준클럭(Fnx)을 발생하게 된다.
그러면 4비트 카운터(3)는 상기 망기준클럭 발생부(2)에서 생성된 망 기준클럭(Fnx)을 4비트 계수하여 그 결과치를 래치부(4)에 전달하게 되고, 따라서 래치부(4)는 상기 3008분주기(1)에서 3008분주된 클럭으로 상기 4비트 카운터(3)에서 4비트 카운트된 신호를 래치하여 RTS로 수신측으로 송신하게 된다.
그러면 수신측은 그 수신되는 RTS의 차이를 계산한 후 그 결과치와 정수부분인 Mo를 가산하여 나머지값인 Mq값을 구하여 서비스클럭을 복원하게 된다.
그러나 이러한 종래의 서비스 클럭 송신 및 복원장치는, 송신측에서 4비트 카운터에의한 RTS값을 바로 수신측으로 전달하므로 셀 손실시 하주기(8개의 ATM셀이 한주기)전 셀의 RTS값을 알 수 없어 나머지(Mq)복원에 오류가 발생하기 때문에 서비스 클럭 복원시 오류가 발생하는 문제점이 있었다.
또한, 수신측에서는 수신한 RTS와 이전 RTS를 가산하고 그 결과치로 Mq를 산출하여 서비스 클럭을 복원하므로 수신측 회로구성이 복잡하다는 문제점도 있었다.
따라서 본 발명은 상기와 같은 종래 ATM망에서 서비스 클럭 송신 및 복원장치에서 발생되는 제반 문제점을 해결하기 위해서 제안된 것으로서,
본 발명의 목적은 송신측에서 타이밍 정보를 효율적으로 전달하기 위해 DRTS(Differential Residual Time Stamp)전송방식으로 타이밍 클럭을 송신해주도록 한 비동기식전송모드망에서 서비스 클럭 송신장치를 제공하는데 있다.
본 발명의 다른 목적은 수신측에서 송신측으로 부터 송신된 DRTS타이밍 클럭으로 서비스 클럭을 용이하게 복원토록 한 비동기식 전송모드(ATM)망에서 서비스 클럭 복원장치를 제공하는데 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적인 수단은,
서비스 클럭(Fs)을 소정 레벨로 분주하는 분주기와;
동기식 디지탈 계위(SDH : Synchronous Digital Hierarchy)의 기본 클럭을 분주하여 망 기준클럭(Fnx)을 발생하는 망기준클럭 발생부와;
상기 망기준클럭 발생부에서 생성된 망 기준클럭을 4비트 계수하는 4비트 카운터와;
상기 분주기에서 분주된 클럭으로 상기 상기 4비트 카운터에서 4비트 카우트된 신호를 래치된 RTS를 발생하는 래치부와;
상기 래치부에서 래치된 RTS를 소정 시간 지연시켜 출력하는 지연부와;
상기 지연부에서 지연된 이전 RTS에서 상기 래치부에서 래치된 현재의 RTS를 감산하여 그 차이를 서비스 클럭 복원을 위한 클럭(DRTS)으로 수신측으로 송신하는 감산기로 이루어진다.
본 발명의 다른 목적을 달성하기 위한 기술적인 수단은,
송신측으로 부터 송신된 서비스 클럭 복원을 위한 클럭(DRTS)과 망기준클럭을 가산하고 그 결과치를 소정 레벨로 분주하여 기준클럭(Fr)을 발생하는 카운터부와;
상기 카운터부에서 얻어지는 기준클럭(Fr)의 위상과 클럭 분주부에서 얻어지는 비교클럭(Fv)의 위상을 비교하여 위상차를 검출하는 위상차 검출부와;
상기 위상차 검출부에서 검출된 위상차값을 저역 필터링하여 제어 전압으로 출력하는 저역 필터와;
상기 저역 필터에서 출력되는 제어전압에 따라 서비스 클럭을 복원하는 전압제어발진기와;
상기 전압제어발진기에서 발생된 복원된 서비스 클럭을 소정 레벨로 분주하여 상기 위상차 검출부에 비교클럭으로 피이드백 시키는 클럭 분주부로 이루어진다.
이하, 본 발명의 바람직한 실시예의 작용,효과를 설명하면 다음과 같다.
도 1은 종래 비동기식전송모드(ATM)망에서 서비스클럭(RTS) 송신장치 블록 구성도,
도 2는 본 발명에 의한 비동기식전송모드(ATM)망에서 서비스 클럭 송신장치 블록 구성도,
도 3은 본 발명에 의한 비동기식전송모드(ATM)망에서 서비스 클럭 복원장치 블록 구성도.
* 도명의 주요 부분에 대한 부호의 설명
50 : 지연부, 60 : 감산기, 70 : 카운터부, 80 : 클럭 분주부, 90 : 위상차 검출부, 100 : 저역 필터, 110 : 전압제어발진기
도2는 본 발명에 의한 송신측의 비동기식전송모드망에서 서비스 클럭 송신장치 블럭 구성도이다.
도시된 바와 같이, 서비스 클럭(Fs)을 소정 레벨로 분주하는 분주기(10)와, 동기식 디지탈 계위의 기본 클럭(Fn)을 분주하여 망기준클럭(Fnx)을 발생하는 망기준클럭 4비트 계수하는 4비트 카운터(30)와, 상기 분주기(10)에서 분주된 클럭으로 상기 4비트 카운터(30)에서 4비트 카운트된 신호를 래치하여 RTS를 소정 시간 지연시켜 출력하는 지연부(50)와, 상기 지연부(50)에서 지연된 이전 RTS에서 상기 래치부(40)에서 래치된 현재의 RTS를 감산하여 그 차이를 서비스 클럭 복원을 위한 클럭(DRTS)으로 수신측으로 송신하는 감산기(60)로 구성 되었다.
이와 같이 구성된 본 발명에 의한 서비스 클럭 송신장치의 작용을 설명하면 다음과 같다.
먼저, 분주기(10)는 입력되는 서비스 클럭(Fs)인 44.736㎒클럭을 3008분주하여 출력시키게 되고, 망기준클럭 발생부(20)는 동기식 디지탈 계위(SDH : Synchronous Digital Hierarchy)의 기본 클럭(Fn)인 155.52㎒를 2분주하여 77.78㎒의 망 기준클럭(Fnx)을 발생하게 된다.
그러면 4비트 카운터(30)는 상기 망기준클럭 발생부(20)에서 생성된 망 기준클럭(Fnx)을 4비트 계수하여 그 결과치를 래치부(40)에 전달하게 되고, 따라서 래치부(40)는 상기 분주기(10)에서 3008분주된 클럭으로 상기 4비트 카운터(30)에서 4비트 카운트된 신호를 래치하여 RTS로 출력시키게 된다.
그러면 지연부(50)는 상기 래치부(40)에서 래치된 RTS신호를 일정시간 지연시켜 출력시키게 되고, 감산기(60)는 상기한 래치부(40)에서 래치되어 출력되는 현재의 RTS에서 상기 지연부(50)에서 일정 시간 지연된 이전의 RTS를 감산하여 그 차이를 서비스 클럭을 복원하기 위한 클럭(DRTS)으로 수신측으로 송신하게 된다.
이렇게 송신측으로 부터 DRTS가 송신되면 수신측은 그 수신한 DRTS와 Mo값을 더하여 송신측의 타임 스템프 Mq를 계산하게 된다.
따라서 서비스에 따라 결정되는 상수 N, 망기준클럭인 Fxn와 수신 DRTS에 의해 구한 Mq를 이용하면 미지수인 소스클럭 주파수 Fx(복원하고자 하는 클럭)를 하기한 식에 의해 구할 수 있다.
Fs = N * Fnx/Mq(M=3008, Fnx=155.52Mbps/2=77.76Mbps, Mq는 Mo값인 5216에 수신한 DRTS값을 합한 값).
상기한 서비스 클럭 복원과정을 좀 더 상세히 설명하면 다음과 같다.
도3은 본 발명에 의한 서비스 클럭 복원장치 블록 구성도이다.
도시된 바와 같이, 송신측으로 부터 송신된 서비스 클럭 복원을 위한 클럭(DRTS)과 망기준클럭(Fnx)을 가산하고 그 결과치를 소정 레벨로 분주하여 기준클럭(Fr)의 위상과 클럭 분주부(80)에서 얻어지는 비교클럭(Fv)의 위상차 검출부(90)에서 검출된 위상차값을 저역 필터링하여 제어 전압으로 출력하는 저역 필터(100)와, 상기 저역 필ㅌ(100)에서 출력되는 제어전압에 따라 서비스 클럭(Fs)을 복원하는 전압제어발진기(110)와, 상기 전압제어발진기(110)에서 발생된 복원되 서비스 클럭(Fs)으로 피이드백 시키는 클럭 분주부(80)로 구성 되었다.
이와 같이 구성된 ATM에서 서비스 클럭 복원장치는, 카운터부(70)에서 송신측으로 부터 송신된 서비스 클럭 복원을 위한 클럭(DRTS)과 망기준클럭(Fnx)인 5216을 가산하고 그 결과치를 466분주하여 기준클럭(Fr)이 96KHz가 되도록 다운 카운팅하게 된다.
그러면 위상차 검출부(90)는 상기 카운터부(70)에서 얻어지는 기준클럭(Fr)의 위상과 클럭 분주부(80)에서 얻어지는 비교클럭(Fv)의 위상을 비교하여 위상차를 검출하여 출력시키게 되고, 저역 필터(100)는 그 위상차값을 저역 필터링하여 제어전압으로 전압제어발진기(110)에 인가한다.
여기서 저역 필터(100)는 전압제어발진기(110)의 전압제어 범위가 0 내지 -5V이고, 네가티브 전달특성을 가지므로 비반전 연산증폭기를 이용하여 전압에 따른 출력 주파수 변화를 보완한다.
한편, 전압제어발진기(110)는 그 전달되는 제어전압에 따라 해당 노드의 소요 클럭(Fs)을 발생하게 되고, 이렇게 발생된 소요 클럭(복원클럭;Fs)은 클럭 분주부(80)에서 466분주되어 비교클럭(Fv)으로 상기한 위상차 검출부(90)에 피이드백 된다.
상기에서 전압제어발진기(110)는 입력 제어전압에 대한 출력 주파수 선형성이 좋은 전압 제어 발진기를 선택하여 사용한다.
이상에서 설명한 바와 같이 본 발명은 송신측에서 소스클럭의 복원이 용이토록 현재 발생한 RTS와 이전 RTS를 감산한 DRTS를 송신해주므로서 수신측에서 용이하게 소스 클럭을 복원할 수 있는 효과가 있다.
또한, 송신측에서 DRTS를 송신해줌으로써 셀 손실시에도 Mq의 복원애 가능하여 서비스 클럭에 오류 발생을 억제할 수 있는 효과가 있고, 더불어 수신측에서는 기존과 같이 RTS를 이용하여 DRTS를 추출하는 다수의 회로르 배제할 수 있어 수신단의 회로 구성을 간소화 시킬 수 있는 효과도 있다.

Claims (3)

  1. ATM을 통해 항등비트율 서비스를 제공하는 통신장치에 있어서,
    서비스 클럭(Fs)를 소정 레벨로 분주하는 분주기(10)와;
    동기식 디지탈 계위의 기본 클럭(Fn)을 소정 레벨로 분주하여 망 기준클럭(Fnx)을 발생하는 망기준클럭 발생부(20)와;
    상기 망기준클럭 발생부(20)에서 생성된 망 기준클럭을 4비트 계수하는 4비트 카운터(30)와;
    상기 분주기(10)에서 분주된 클럭으로 상기 4비트 카운터(30)에서 4비트 카운트된 신호를 래치하여 RTS를 발생하는 래치부(40)와;
    상기 지연부(50)에서 지연된 이전 RTS에서 상기 래치부(40)에서 래치된 현재의 RTS를 감산하여 그 차이를 서비스 클럭 복원을 위한 클럭(DRTS)으로 수신측으로 송신하는 감산기(60)를 포함하여 구성된 것을 특징으로 하는 비동기식전송모드(ATM)망에서 클럭 송신장치.
  2. ATM을 통해 항등비트율 서비스를 제공하는 통신장치에 있어서,
    송신측으로 부터 송신된 서비스 클럭 복원을 위한 클럭(DRTS)과 망기준클럭(Fnx)을 가산하고 그 결과치를 소정 레벨로 분주하여 기준클럭(Fr)을 발생하는 카운터부(70)와;
    상기 카운터부(70)에서 얻어지는 기준클럭(Fr)의 위상과 클럭 분주부(80)에서 얻어지는 비교클럭(Fv)의 위상을 비교하여 위상차를 검출하는 위상차 검출부(90)와;
    상기 위상차 검출부(90)에서 검출된 위상차값을 저역 필터링하여 제어 전압으로 출력하는 저역 필터(100)와;
    상기 저역 필터(100)에서 출력되는 제어전압에 따라 서비스 클럭(Fs)을 복원하는 전압제어발진기(110)와;
    상기 전압제어발진기(110)에서 발생된 복원된 서비스 클럭(Fs)을 소정 레벨로 분주하여 상기 위상차 검출부(90)에 비교클럭(Fv)으로 피이드백 시키는 클럭 분주부(80)를 포함하여 구성된 것을 특징으로 하는 비동기식전송모드(ATM)망에서 서비스 클럭 복원장치.
  3. 제2항에 있어서,
    상기 카운터부(70)는 망기준클럭인 5216에 상기 수신된 DRTS를 가산하고 그 결과치를 466분주하여 기준클럭이 96㎒가 되는 기준클럭(Fr)을 발생하는 것을 특징으로 하는 비동기식전송모드(ATM)망에서 서비스 클럭 복원장치.
KR1019960077870A 1996-12-30 1996-12-30 비동기식전송모드(atm)망에서 서비스 클럭 송신 및 복원장치 KR19980058545A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077870A KR19980058545A (ko) 1996-12-30 1996-12-30 비동기식전송모드(atm)망에서 서비스 클럭 송신 및 복원장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077870A KR19980058545A (ko) 1996-12-30 1996-12-30 비동기식전송모드(atm)망에서 서비스 클럭 송신 및 복원장치

Publications (1)

Publication Number Publication Date
KR19980058545A true KR19980058545A (ko) 1998-10-07

Family

ID=66396845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077870A KR19980058545A (ko) 1996-12-30 1996-12-30 비동기식전송모드(atm)망에서 서비스 클럭 송신 및 복원장치

Country Status (1)

Country Link
KR (1) KR19980058545A (ko)

Similar Documents

Publication Publication Date Title
US5608731A (en) Closed loop clock recovery for synchronous residual time stamp
EP0726662B1 (en) Receiver and transmitter-receiver
US5526362A (en) Control of receiver station timing for time-stamped data
JP3062880B2 (ja) 位相測定装置及び方法
US20030056136A1 (en) Technique for synchronizing clocks in a network
KR20010052153A (ko) 서비스 클럭 복원을 위한 회로 및 방법
EP1394975A2 (en) Adaptive Clock Recovery
GB2354919A (en) Bit-rate independent optical receiver
US6999480B2 (en) Method and apparatus for improving data integrity and desynchronizer recovery time after a loss of signal
US7042908B1 (en) Method and apparatus for transmitting arbitrary electrical signals over a data network
EP0960494B1 (en) Synchronisation in an atm over stm transmission system
JPH0766814A (ja) Atmクロック再生装置
EP1436923A2 (en) Method and apparatus for digital data synchronization
JP3398593B2 (ja) ペイロード相対位置変更要求装置及びそれを含む伝送装置
Lau et al. Synchronous techniques for timing recovery in BISDN
KR19980058545A (ko) 비동기식전송모드(atm)망에서 서비스 클럭 송신 및 복원장치
CA2472691A1 (en) Digital processing of sonet pointers
US7599400B2 (en) Methods and systems for reducing waiting-time jitter
US6807180B1 (en) Synchronous method for the clock recovery for CBR services over the ATM network
CA2005194C (en) Synchronizing circuit for reducing waiting-time jitter in a demultiplexer
US6728493B1 (en) Method and arrangement for clock and data recovery
JP2009200608A (ja) タイミング情報採取装置
US5774509A (en) Method for the reduction of phase noise introduced by the SDH network (Synchronous Digital Hierarchy Network) by pointer justification and integrated circuits for the implementation of the method
RU15439U1 (ru) Первичный эталонный генератор импульсов для цифровых систем связи
JP4061210B2 (ja) Srtsクロック再生用pll引込み時間短縮方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Submission of document of abandonment before or after decision of registration