KR20010052153A

KR20010052153A - 서비스 클럭 복원을 위한 회로 및 방법

Info

Publication number: KR20010052153A
Application number: KR1020007008149A
Authority: KR
Inventors: 리차드 앨린 니콜스
Original assignee: 에이디씨 텔레커뮤니케이션스 인코포레이티드
Priority date: 1998-01-26
Filing date: 1999-01-19
Publication date: 2001-06-25
Also published as: EP1050125A1; US6157646A; CN1289489A; JP2002502146A; WO1999038285A1; US20010000071A1; AU2327499A; US6363073B2

Abstract

패킷 망을 통한 회로 에뮬레이션 서비스를 위해, 목적지 노드의 서비스 클럭과 소스 노드의 서비스 클럭을 동기화하기를 위한 회로 및 방법이 개시된다. 본 방법에는 목적지 노드의 적어도 하나의 포트에서, 소스 노드에서 오는 데이터 패킷을 수신하는 것이 포함된다. 목적지 노드에서, 본 방법은 적어도 소스 노드의 서비스 클럭에 기초하여, 데이터 패킷에서, 소스 노드에서 생성된 잔여 시간 스탬프(residual time stamp, RTS)를 제거한다. RTS값은 목적지 노드의 메모리에 저장된다. 본 방법은 메모리에 저장된 RTS값으로부터 소정 기간 동안 RTS의 다수 카운트(majority count)와 소수 카운트(minority count)를 결정한다. 본 방법은 또한, 데이터 패킷을 수신하는데 이용하기 위해, 이 다수 및 소수 카운트를 사용하여 목적지 노드의 서비스 클럭 주파수를 설정한다.

Description

서비스 클럭 복원을 위한 회로 및 방법{CIRCUIT AND METHOD FOR SERVICE CLOCK RECOVERY}

비동기 전송 모드(Asynchronous Transfer Mode, ATM)는 음성, 비디오 및 데이터 중 하나 이상을 포함하는 연속 비트율(continuous bit rate) 신호가 패킷으로 광대역망을 통해 전송될 수 있도록 하는 패킷 지향 기술이다. ATM은, 데이터와 같이 고정 또는 연속 비트율 신호는 물론, 블록 데이터와 같은 버스트 트래픽에 적합하다. 연속 비트율 트래픽, 예컨데 T1, DS3신호를 광대역망에서 전송할 때, 목적지 노드 버퍼를 제어하는 서비스 클럭이 소스 노드의 서비스 클럭의 주파수와 정확히 일치하는 주파수로 동작해야, 버퍼 오버플로(overflow)나 언더플로(underflow) 및 이에 따른 데이터의 손실을 피할 수 있다.

목적지 노드의 서비스 클럭과 소스 노드의 서비스 클럭 동기화에 있어서 하나의 문제점은 "셀 지터(cell jitter)"로서, 이는 ATM 망를 사용하는 데에서 기인한다. 셀 지터는 목적지 노드에 셀이 임의로 지연되어 전달되거나 비주기적으로 전달되는 것을 말한다. 다른 말로 하면, 셀 지터는 소스 노드와 목적지 노드간을 이동하는 셀이나 패킷이 ATM망 상에서 전달되는 시간이 모두 같지 않는 것을 뜻한다. 이로 인해, 목적지 노드의 서비스 클럭 주파수를 서비스 노드의 서비스 클럭과 같게 직접적으로 동기화 하는 데 셀 도착 시간을 사용하는 것은 어렵다.

셀 지터가 존재하는 하에서 목적지 노드와 소스 노드의 서비스 클럭을 동기화 하는 메커니즘이 많이 소개되었다. 이는 "서비스 클럭 복원"라고도 불린다. 이런 여러 방법들을 Fleischer et al. 미합중국 특허 번호 5,260,978('978특허)에서 설명하고 있다. 아마도, 가장 세련되고 널리 받아들여지는 서비스 클럭 복원 방법은 동기적 잔여 시간 스탬프(synchronous residual time stamp(SRTS 또는 RTS)) 인코딩으로 알려진 방법이다. SRTS의 인코딩은 예를 들어 T1.630,ATM망 상에서 T1 전달 서비스를 위한 Annex A에 명세되어 있다.

'978 특허에는 SRTS 인코딩의 실시예가 설명되어 있다. 공통 망 클럭의 싸이클을 카운트하기 위해, 소스 노드에 무료 사용 4비트 카운터(free running four bit counter)를 사용한다. 3008 서비스 클럭 싸이클(즉, 데이터 당 47 바이트, 8셀)에 의해 형성된 잔여 시간 스탬프(RTS) 주기 각각의 마지막에서, 4비트 카운터의 현재 4비트 카운트가 8셀에 대한 AAL1바이트 각각의 한 비트를 사용하여 ATM 적응층상에서 전달된다. AAL1이 데이터의 47바이트에 더해져서 ATM셀의 48바이트 페이로드(payload)를 형성하는 오버헤드 바이트(overhead byte)라는 사실에 주목하라. ATM셀은 또한 헤더 5바이트를 부가적으로 포함하고 있다. 4비트 SRTS는 정해진 범위 내의 망 싸이클 개수를 명확하게 표현하기 위한 충분한 정보를 제공한다.

'978 특허에 따른 목적지 노드에서의 클럭 복원 기법에는, 매 RTS주기마다 수신받은 RTS로부터 망 클럭 싸이클의 개수를 결정하는 것과, 망 클럭으로부터 펄스 신호를 생성하는 것을 포함한다. 여기서 이 펄스의 주기는 해당 RTS주기에서 미리 정해진 망 클럭 개수와 같다. 여기서, 펄스 주파수에 3008을 곱하여 소스 노드 서비스 클럭을 복원한다.

'978 특허의 클럭 복원 기법은 소스 노드의 서비스 클럭을 복원하는 데는 적당할 지 모르지만, 이는 복원 방법 중 하나일 뿐이고, 소스 노드 서비스 클럭 복원을 위한 가장 최적의 방법은 아니다.

제목 "동기적 잔여 시간 스탬프를 위한 폐쇄 루프 클럭 복원(Closed Loop Clock Recovery for Synchronous Residual Time Stamp('731 특허))"인 미합중국 특허 번호 5,608,731은 SRTS를 사용한 또다른 서비스 클럭 복원 기법을 설명하고 있다. '731특허는 목적지 노드에서 디지탈로 제어된 진동자를 포함하는 장치를 설명하고 있다. 국지적 RTS-연관값은 디지탈로 제어된 진동자의 출력에 기초하여 목적지 노드에서 생성된다. 수신 데이터 패킷으로부터의 RTS값을 목적지 노드에서 생성된 국지적 RTS-연관값과 비교한다. 이를 통해 피드백 오차 또는 제어 신호를 제공한다. 제어 신호를 사용하여 목적지에서의 디지털로 제어되는 진동자를 조정한다. 제공된 피드백 루프에서 제공된 바와 같이, 목적지 노드 클럭이 소스 클럭보다 빠를 때는 오차 신호로 인해 목적지 노드 클럭이 느려지고 그 반대도 성립한다. 불행하게도, 이 폐쇄 루프에서 사용하는 복잡한 회로는 목적지 노드의 각 포트마다 복제되어야 한다. 또한, 이 폐쇄 루프에 의한 해결책은 폐쇄 루프 제어 회로에서 나타나는 공통적인 문제들을 모두 안고 있다.

위에서 언급한 이유 외에도 본 발명을 읽고 이해함에 따라 본 발명에 익숙한 자라면 알 수 있는 아래에서 설명될 이유들로 인해, 서비스 클럭 복원을 위한 개선된 회로 및 방법이 필요하다.

본 발명은 일반적으로 전기통신(telecommunications)에 관한 것이다. 보다 더 상세히 말하면, 서비스 클럭 복원(service clock recovery)를 위한 회로 및 방법에 관한 것이다.

도 1은 본 발명의 사상에 따라 만들어진 서비스 클럭 복원에 대한 블록도.

본 발명에서는 비동기적 전송 모드를 사용하는 전화통신 망에서의 서비스 클럭 복원에서 나타나는 위에서 언급한 문제들과 다른 문제들을 언급하는데, 이는 다음 설명을 읽고 연구하면 이해될 수 있을 것이다. 서비스 클럭 복원을 위한 회로 및 방법이 기술되어 있는데, 이는 다이렉트 디지털 합성(direct digital synthesys; DDS) 회로를 사용한다. 이 회로는 RTS값의 대규모 표본 분석에 기초하여 정해진다. 또한, 목적지 노드의 버퍼가 어느정도로 채워지는 지가 동시에 모니터링되고, 이 데이터로부터 도출된 정보를 사용하여 DDS회로에서 버퍼를 채우는 정도의 최적값 결정을 조절한다.

본 발명의 실시예중 하나는, 패킷망 상의 회로 에뮬레이션 서비스에서, 목적지 노드의 서비스 클럭과 소스 노드의 서비스 클럭 동기화를 제공한다. 본 방법에는 목적지 노드의 적어도 하나의 포트에서, 소스 노드에서 오는 데이터 패킷을 수신하는 것이 포함된다. 목적지 노드에서, 본 방법은 적어도 소스 노드의 서비스 클럭에 기초하여, 데이터 패킷에서, 소스 노드에서 생성된 잔여 시간 스탬프(RTS)를 제거한다. RTS값은 목적지 노드의 메모리에 저장된다. 본 방법은 메모리에 저장된 RTS값으로부터 얼마의 시간동안 RTS의 다수 카운트(majority count)와 소수 카운트(minority count)를 결정한다. 본 방법은 또한 이 다수 및 소수 카운트를 목적지 노드의 서비스 클럭 주파수를 정하는 데 이용하여 데이터 패킷 수신에 사용한다.

또다른 실시예에서는, 패킷 교횐망에서 목적지 노드의 서비스 클럭 동기화를 위한 방법을 제공한다. 패킷은 소스 노드에서 목적지 노드로 전송된다. 소스 노드는 데이터 페킷 내에 잔여 시간 스탬프(RTS)값을 계산하여 전송한다. 목적지 노드에서는 RTS값을 데이터 패킷으로부터 제거한다. RTS값은 목적지 노드의 메모리에 저장된다. 몇 주기에 걸쳐 저장되는 RTS값은 다이렉트 디지털 합성 회로를 정하는 데 사용되어, 소스 노드의 서비스 클럭과 충분히 동기화 되는 주파수를 가지는 목적지 노드의 서비스 클럭과 같은 역할을 한다.

또다른 실시예에서는, 패킷망 상에서 회로 에뮬레이션 서비스를 위한 망 노드에서의 서비스 클럭 복원 시스템이 제공된다. 본 시스템은 망 노드의 각 포트에 대한 국지적 서비스 클럭을 생성하는 각 포트를 위한 다이렉트 디지털 합성 회로를 포함한다. 회로는, 망 노드의 포트에서 수신된 데이터 페킷으로부터 RTS값을 제거한다. 마이크로컨트롤러(microcontroller)는 몇 주기에 걸쳐 메모리에 저장된 RTS값을 사용하여 숫자를 하나 생성하는데, 이 숫자를 사용하여 다이렉트 디지털 합성 회로의 주파수를 결정한다.

뒤에 나오는 본 발명에 관한 자세한 살명은 첨부된 도면과 함께 설명된다. 도면은 본 발명이 응용될 수 있는 특정 실시예에 대한 도시이다. 여기서 충분히 이 실시예를 설명함으로서, 본 기술에 숙달된 자라면 본 발명을 익힐 수 있도록 하였다. 또한 본 기술에 숙달된 자라면, 다른 실시예도 이용될 수 있고, 본 발명의 사상에서 벗어나지 않고 논리적, 기계적, 전기적 변형을 가할 수 있다는 것을 이해할 수 있을 것이다. 그러므로 뒤에 나오는 자세한 설명은 제한된 관점에서의 설명이 아니다.

도1은 본 발명의 사상에 따라 목적지 노드(100)에서의 서비스 클럭 복원을 위한 회로의 블록도이다. 목적지 노드(100)은 패킷 망(102)를 통해 소스 노드(104)로부터 데이터 패킷을 정송받는다. 소스 노드(104)는 망(102)상의 회로 에뮬레이션 서비스를 위한 클럭 데이터 패킷에 사용되는 서비스 클럭을 포함한다. 목적지 노드(100)가 전송받은 패킷을 적절히 처리하기 위해, 목적지 노드(100)는 소스 노드(104)의 서비스 클럭을 "복원"해야 한다. 다른 말로 하면, 목적지 노드(100)는 소스 노드(104)의 서비스 클럭과 충분히 동기화 되는 서비스 클럭을 국지적으로 생성하여, 적절한 회로 에뮬레이션 서비스를 제공해야 한다.

서비스 클럭 복원 기법에 대한 설명을 간략화하기 위해, 목적지 노드(100)와 소스 노드(104)는 단방향 전송을 하는 단일 채널의 맥락에서 설명하도록 한다. 그러나, 목적지 노드(100)와 소스 노드(104)는 양방향, 복수채널 노드로 이해한다. 그러므로, 한 실시예에서, 망의 각 노드는 각 채널의 국지적 서비스 클럭을 원단 노드(remote node)의 서비스 클럭과 동기화하는 데 사용되는, 아래에서 설명될 타입의 회로를 포함한다.

소스 노드(104)는 신호를 목적지 노드(100)으로 보내지는 데이터 패킷에 포함시킨다. 이 신호는 목적지 노드(100)에서 서비스 클럭을 복원하기 위해 사용된다. 예를 들어, 소스 노드(104)는 "잔여 시간 스탬프(RTS)"값을 위에서 설명한바와 같이 자신이 전송하는 데이터 패킷의 ATM 적응 레이어에 포함시킨다. 본 기술의 한 실시예가 미 합중극 특허번호 5,608,731, 제목 "동기적 오차 타임 스탬프를 위한 폐쇄 루프 클럭 복원(Closed Loop Clock Recovery for Synchronous Residual Time Stamp)"('731특허)에 설명되어 있다.

목적지 노드(100)에는 RTS값을 제거하고 처리하는 데 사용되는 회로가 포함되는데, 이를 통해 소스 노드(104)의 서비스 클럭과 동기화 되는 국지적 서비스 클럭 신호를 생성한다. ATM 디스어셈블러(disassembler)(108)는 패킷 망(102)로부터 전송되는 패킷으로 연결되어 있다, ATM 디스어셈블러(108)는 패킷을 디스어셈블하여 AAL 오버헤드 프로세서(AAL overhead processor)(110)로 역어셈블 패킷을 전달한다. AAL 오버헤드 프로세서(110)는 RTS값을 뽑아내 그 값을 메모리(112)에 저장한다. 더 나아가, AAL 오버헤드 프로세서(110)는 또한 데이터를 패킷으로부터 버퍼(114)로 전달한다. 버퍼(114)와 메모리(112)는 모두 마이크로컨트롤러(116)에 연결되어 있다.

마이크로컨트롤러(116)은 메모리(112)의 정보와 버퍼(114)가 어느정도 채워졌는지의 레벨를 사용하여 다이렉트 디지털 합성 회로(DDS, 120)를 제어하고 이를 통해 목적지 노드(100)를 위한 국지적 서비스 클럭 신호를 생성한다.

다이렉트 디지털 합성 회로(120)는 참조 클럭 또는 진동자의 비율(즉, 망 클럭(106))인 주파수에서의 출력 사인파를 합성하는 회로를 포함한다. 한 실시예에서, 망 클럭(106)은 페킷 망의 OC-3바이트 클럭이다. 전형적으로, 다이렉트 디지털 합성 회로(120)의 출력 사인파는 참조 클럭 주파수의 3분의 1보다 작은 주파수를 가진다. 전형적으로, 다이렉트 디지털 합성 회로(120)에서 사용되는 비율은 큰 디지털 숫자, 가령 32비트 숫자를 사용하여 정해진다. 이는 출력 사인파의 주파수에 매우 높은 해상도를 가져오는 결과를 유발한다. 다이렉트 디지털 합성 회로에서의 주파수 안정도가 그 참조 클럭과 같다는 것에 유의하라. 그러므로, 온도나 노화(aging)는, '731 특허에서의 디지털 제어 진동자에서 생기는 것과 같은 출력 주파수에 대한 영향력이 없다.

OC-3바이트 클럭 및 32비트 레지스터를 이용하는 다이렉트 디지털 합성 회로에 대해, 출력 클럭 신호는 10억당 5파트(5 parts per billion, PPB)의 내구성(tolerence)을 가지는 주파수를 가지도록 정해질 수 있다. 서비스 클럭에서 요구되는 주파수 범위는PPB이고, T1에 대해서는 오차 시간 카운트 범위가 13에서 15이다. 다이렉트 디지털 합성 회로는 그러므로 오차 시간 카운트보다 더 높은 레벨의 정확성을 가질 수 있다. 그러므로, 서비스 클럭 주파수를 더 정확히 제어하기 위해서는, 목적지 노드(100)가 RTS값의 대규모 표본을 보고 "보간된(interpolated)" 카운트 값을 결정해야 한다. 보간된 카운트 값을 사용하여 다이렉트 디지털 합성 회로(120)의 레지스터에 쓰는 값을 계산하는데, 이를 통해 적절한 그리고 더 정확한 국지 서비스 클럭 주파수를 생성할 수 있다.

다이렉트 디지털 합성 회로(120)는 버퍼(114)와 프레임/라인 인터페이스 단위(frame/line interface unit, frame/LIU)로 국지적 서비스 클럭 신호를 제공한다. 프레임/LIU(118)은 T1출력과 같은 출력 신호를 제공한다. 다이렉트 디지털 합성 회로(120)의 클럭 신호를 통해 버퍼(114)와 프레임/LIU(118)에 의해 처리되는 데이터의 비율을 제어한다. 그러므로, 다이렉트 디지털 합성 회로(120)의 신호 주파수가 너무 낮으면, 버퍼(114)의 데이터의 레벨이 높아질 것이고, 다이렉트 디지털 합성 회로(120)이 조절되지 않는다면, 버퍼(114)가 오버플로(overflow)가 나서 데이터가 손실될 수 있다. 그러므로, 마이크로컨트롤러(116)는 RTS값과 버퍼가 어느정도 채워졌는지에 대한 값을 모두 사용하여 다이렉트 디지털 합성 회로(120)을 제어한다.

마이크로컨트롤러(116)은 몇 주기에 걸쳐 메모리(112)에 저장된 RTS값에 기초하여 다이렉트 디지털 합성 회로(120)의 주파수를 정하는 숫자를 생성한다. 더 나아가, 마이크로컨트롤러(116)은 버퍼(114)가 어느정도 채워졌는지에 대한 지표를 사용하여 다이렉트 디지털 합성 회로(120)의 주파수를 조절한다. 양호하게도, RTS값과 버퍼가 어느정도 채워졌는지에 대한 값에 기초하여 다이렉트 디지털 합성 회로(120)를 제어하는 마이크로컨트롤러(116)을 사용함으로써, 노드의 각 포트마다 복제되어야 하는 폐쇄, 피드백 루프의 복잡성을 피할 수 있다. RTS값과 버퍼가 어느정도 채워졌는지에 대한 값에 관련된 기술이 차례로 아래에서 설명된다.

마이크로컨트롤러(116)는 몇 주기에 걸쳐 RTS값을 효율적으로 보간하는 프로세스를 실행한다. 이로서, 다이렉트 디지털 합성 회로(120)의 출력을 정하는 데 사용하는 숫자를 만들어 낸다. 아래 식을 통해 RTS값과, 레지스터 및 다이렉트 디지털 합성 회로(120)의 FREQ.REG에 쓰여지는 숫자의 관계를 이해할 수 있다. 첫째로, RTS값은 망 클럭으로 카운터를 돌려 소스 노드(104)에서 생성된다. 이는, 카운터의 값이 망 클럭의 한 싸이클마다 증가된다는 것을 의미한다. 카운터의 값은 소스 노드의 서비스 클럭 카운터가 Q, 즉 T1및 E1서비스를 위한 3008 카운트를 완료할 때 마다 "래치(latch)"되거나 카운터에서 읽혀진다. 이러한 물리적 관계를 수학식1과 같이 수학적으로 표현할 수 있다:

수학식 1에서,는 망 클럭 주파수, 즉 T1및 E1서비스에서는이다.는 성분 Q에 의해 곱해지는 서비스 클럭 주기이다. Q서비스 클럭 주기는 카운터가 증가되는 시간의 길이를 나타내고, 망 클럭 주파수는 카운터가 증가되는 추당 횟수를 나타낸다. 그러므로,과의 곱(product)이 카운터의 값이 된다.

수학식 1에 깔려있는 하나의 가정은, 카운터가 수정된 서비스 클럭 주기동안에 망 클럭 싸이클을 카운터하기에 충분한 숫자 비트를 포함하고 있다는 것이다. 그러나, 4비트 카운터는 RTS생성에서 명세되어 있다. 그래서, 카운터가 높은 값에 다다르면, 즉, 4비트 카운터의 경우 15에 다다르면, 다시 0으로 돌아가 재시작된다. 서비스 클럭의 Q주기의 마지막에서, 카운터에 저장된 값이 있다. 이 값이 목적지 노드(100)로 전달되는 RTS값이다.

RTS값을 생성하는 데 사용되는 카운터는, RTS값이 카운터에서 읽힐 때 리셋(reset)되지 않는다. 다음 rTS값을 위해, 카운터에는 일반적으로 0이 아닌 오차 값이 들어있다. 그러므로, 연속적인 RTS값은 일반적으로 같지 않다. 그러나, 식 유도를 간략하게 하기 위해, RTS값은, 카운터에서 연속적으로 읽히는 값의 차이는 16 마이너스라고 고려하도록 한다. 이는 카운터가 15에 도착하면 0으로 다시 돌아간다는 것을 고려한 것이다. 예를 들어, 연속적인 카운터 값 14,12,10,8,6은 14에서부터의 5개의 RTS연속값으로 취급된다.

수학식 1에서 P-비트 카운터가 다시 0으로 되돌아가는 것을 고려하면 수학식2를 만들어 낼 수 있다:

수학식 2에서, 첫번째 항은 RTS값을 생성하는 동안 P-비트 카운터가 다시 시작되는 횟수에 10진수 나머지(residue)를 더한 것이다. 이 항은 유리수, 즉, 10진수의 오른쪽에 한 값을 포함하는 수이다. 그러므로 괄호 안의 두 항의 차이는, 수정된 서비스 클럭에서 래치될 때, P-비트 카운터, 나머지값에 비례하는 분수가 된다. 이 값에를 곱하면, 그 결과는, 카운터가 카운트 주기 이전에 0으로 돌아간다면, 4비트 카운터의 값이 된다. NUMBER OF WRAPS는 서비스 클럭의 Q주기에 대한 4비트 카운터가 0으로 되돌아가는 횟수를 말한다. T1서비스의 경우, NUMBER OF WRAPS는 295이고, E1서비스의 경우는 NUMBER OF WRAPS는 223이다.

수학식 2는 RTS의 보간된 값인 (RTS')의 함수로서의 서비스 클럭 주파수에 대한 수식을 이끌어 내도록 바꿀 수 있다. 이 함수가 아래 수학식3이다:

수학식 3을 사용하면, 목적지 노드(100)는 RTS값만 사용하여 소스 노드(104)의 서비스 클럭 주파수로 복원할 수 있다.

위에서 설명된 대로, 다이렉트 디지털 합성 회로는 참조 클럭의 분수인 주파수를 가지는 신호를 생성한다. 이것을 수학식 4로 표현할 수 있다:

수학식 4에서, X값은 다이렉트 디지털 합성 회로의 출력의 주파수를 정하기 위해 다이렉트 디지털 합성 회로로 쓰여지는 값이다. n은 쓰여지는 값의 비트수를 말하고,는 참조 클럭의 주파수를 말한다. 수학식 4는 수학식 5에서 보여진 바와 같은 서비스 클럭의 주파수의 항의 X에 대해 풀어질 수 있다:

이 등식에서, 적절한 주파수(f)를 수식 F(RTS')으로 치환했다. 그러므로, 수학식5는 RTS값에만 기초하여 다이렉트 디지털 합성 회로의 레지스터로 쓰여지는 횟수간의 관계를 제공한다.

양호하게도, 마이크로컨트롤러(116)는 다이렉트 디지털 합성 회로(120)의 세팅을 조절하기 전에 매우 큰 RTS값을 처리한다. 예를 들어, 한 실시예에서, 마이크로컨트롤러(116)는 다이렉트 디지털 합성 회로(120)에 스여지는 값 X를 결정하기 위해 약 500개의 RTS표본을 본다. 이 갑슬 결정할 때, 마이크로컨트롤러(116)는 수학식 6을 사용하여 수학식 5의 X값을 계산하는 데 사용되는 RTS, RTS'의 보간된 값을 결정한다:

수학식 6은 N(다수 카운트)의 x RTS값과 M(소수 카운트)의 y, x〉y일 때, RTS값의 평균을 계산하는 것을 나타낸다. 대량의 표본을 처리하여, 다이렉트 디지털 합성 회로(120)이 0.1PPM의 정확도로 참조 클럭을 생성하도록 제어될 수 있다. 이 때 망 클럭 주파수가 소스 노드(104)와 목적지 노드(100)에서 같다고 가정한다.

마이크로컨트롤러(116)은 소수점 연산 없이 수학식 5에 의해 구현될 수 있다. 예를 들어, 수학식 5는 참조 클럭이 19.44MHZ인 T1서비스를 전달함에 있어서 다음과 같이 수정될 수 있다:

수식을 정수연산으로 제한함으로서, 소수점 연산을 피할 수 있다. 다른 실시예에서, 적절한 프로세서가 사용 가능하다면 소수점 연산을 사용할 수도 있다.

위에서 언급한 바와 같이, 마이크로컨트롤러(116)는 평균적으로 버퍼가 어느정도 채워졌는지의 레벨 데이터를 사용하여 다이렉트 디지털 합성 회로(120)의 최적값을 계산한다. 마이크로컨트롤러(116)는 버퍼가 어느정도 채워졌는지의 레벨 데이터를 분석하여 목적지 노드(100)의 작동과 연관된 세가지 측면을 계산한다. 첫째로, 마이크로컨트롤러(116)는 버퍼가 어느정도 채워졌는지의 레벨 데이터를 사용하여 위에서 설명한 특정 포트에서의 RTS'서비스 클럭 복원의 질을 모니터링한다. 더 나아가, 마이크로컨트롤러(116)는 모든 포트의 버퍼가 어느정도 채워졌는지의 레벨 데이터를 사용하여 목적지 노드와 소스 노드의 망 클럭의 가능한 차이를 분석한다. 마지막으로, 마이크로컨트롤러(116)는 모든 포트의 버퍼가 어느정도 채워졌는지의 레벨 데이터를 사용하여 목적지 노드의 특정 포트에서의 셀 지연 변화(cell delay variation)를 계산하여 포트의 최적 레벨을 결정한다. 마이크로컨트롤러(116)의 각 함수를 차례로 설명한다.

마이크로컨트롤러(116)는 각 포트의 버퍼가 어느정도 채워졌는지의 레벨을 분석하여 목적지 노드(100)의 서비스 클럭이 그 포트에 대한 소스 노드의 서비스 클럭과 동기화되는 것을 돕는다. 한 실시예에서, 마이크로컨트롤러(116)는 각 새로운 셀이 도착할 때, 버퍼(114)가 어느정도 채워졌는지의 레벨의 갱신값을 수신한다. 만일 목적지 노드(100)의 서비스 클럭이 소스 노드(104)의 서비스 클럭과 충분히 동기화되면, 버퍼(114)가 어느정도 채워졌는지의 평균값은 시간에 따라 대략적으로 고정되어 있어야 하는데 왜냐하면, 소스 노드(104)에서 생성되는 데이터 패킷과 목적지 노드(100)에서 처리되는 속도가 거의 속도가 같기 때문이다. 하지만, 언급된 바와 같이, 망(102)는 자신이 소스 노드(102)와 목적지 노드(100)사이에 전송하는 각 패킷에 대해 가변적 지연을 생성한다. 이 지연을 일반즉으로 "셀 지터(cell jitter)"또는 "셀 지연 변화(cell delay variation)"라고 부른다. 이 셀 지연 변화를 고려하기 위해, 마이크로컨트롤러(116)는 조절이 필요하다면 다이렉트 디지털 합성 회로(120)의 조절을 결정하기 전에 몇 주기동안 버퍼가 어느정도 채워지는 지 레벨을 관찰한다. 예를 들어, 마이크로컨트롤러(116)는 T1서비스의 경우 10초의 주기에 걸쳐 버퍼가 어느정도 채워지는 지의 레벨을 평균을 낸다.

T1서비스의 경우, 목적지 노드의 서비스 클럭이 -1PPM으로 오차가 생기면, 약 5.18초에 걸쳐 한 포트의 버퍼가 평균적으로 채워지는 레벨을 1바이트 증가시킨다. 이 정보를 가지고, 마이크로컨트롤러(116)는 다이렉트 디지털 합성 회로(120)의 적절한 오프셋을 결정하여 국지적 서비스 클럭을 소스 노드(104)의 서비스 클럭과 동기화하도록 한다. 만일 버퍼가 채워지는 레벨이 증가하면, 서비스 클럭 속도가 증가하여 패킷이 더 빨리 처리되도록 한다. 반대로, 만일 버퍼가 채워지는 레벨이 감소하면 서비스 클럭 속도도 감소하여 패킷이 처리되는 속도가 느려지도록 한다.

마이크로컨트롤러(116)는 또한 목적지 노드(100)의 모든 포트에서 버퍼가 채워지는 정도를 분석하여 소스 노드와 목적지 노드간의 망 클럭의 오차를 탐지한다. 모든 포트의 버퍼가 채워지는 레벨의 흐름(drift)에 상당한 연관성이 있으면, 이 연관성을 다이렉트 디지털 합성 회로(120)에 더하여 망 클럭 주파수의 차이를 보충한다. 이러한 차이는 가령 소스 노드와 목적지 노드가 공통된 망 참조 클럭을 가지지 않기 때문이다. 마이크로컨트롤러(116)는 목적지 노드(100)의 각 포트에 대해 이 연관 계수(correlation factor)를 사용할 수 있다.

마지막으로, 마이크로컨트롤러(116)는 또한 버퍼가 채워지는 레벨 데이터를 분석하여 특정 포트에서의 최적 작동점을 결정할 수 있다. 마이크로컨트롤러(116)는 버퍼(114)에서 제공받은 정보를 사용하여 셀간 지연 변화(cell-to-cell delay variation)를 결정한다. 더 나아가, 마이크로컨트롤러(116)는 셀 지연 변화의 극값(extremes)을 사용하여 최고-대-최고 지연 변화(peak-to-peak cell delay variation)를 결정한다. 이 정보를 가지고, 마이크로컨트롤러(116)는 다이렉트 디지털 합성 회로(120)의 주파수를 정하여, 부가적인 과잉 셀 지연 없이, 예상되는 최대-대-최대 셀 지연 변화를 수용(accommodate)하는 버퍼가 채워지는 평균 레벨을 달성하도록 한다.

양호하게도, 다이렉트 디지털 합성 회로를 조절하기 전에, 위의 각 동작에서 10초간 버퍼가 채워지는 레벨의 평균을 계산함으로서, 국지적 서비스 클럭 출력에서 나타나는 최대 방황(wander) 성분 주파수가 0.05Hz가 된다.

여기서는 특정 실시예만 설명되었지만, 본 기술에 숙달된 자라면 같은 목적을 달성하기 위해 계산된 어떤 장치도 본 발명의 특정 실시예를 대체할 수 있다는 것을 알 수 있다. 이 응용은 본 발명의 여러 다양한 변형을 포함하도록 한다. 예를 들어, 서비스 클럭 복원 기법은 T1서비스로만 제한된 것이 아니고, E1 및 다른 종래의 연속 비트율 서비스와 같은 다른 서비스에도 사용될 수 있다. 더 나아가, 몇몇 실시예에서는, SRTS가 지원되지 않는 경우에는, 마이크로컨트롤러에서, 다이렉트 디지털 합성 회로 결정을 조절하기 위해, 버퍼를 어느정도로 채우는 지만을 사용한다. 다른 실시예에서는, RTS값만을 사용한다.

Claims

패킷망을 통한 회로 에뮬레이션(emulation) 서비스를 위하여, 목적지 노드(destination node)의 서비스 클럭(service clock)과 소스 노드(source node)의 서비스 클럭을 동기화하기 위한 방법에 있어서;

상기 목적지 노드의 적어도 하나의 포트에서, 상기 소스 노드에서 오는 데이터 패킷(data packet)을 수신하는 단계;

상기 목적지 노드에서, 상기 데이터 패킷스로부터 적어도 소스 노드의 서비스 클럭에 기초하여, 상기 소스 노드에서 생성된 잔여 시간 스탬프(residual time stamp; RTS)값을 제거하는 단계;

상기 목적지 노드에서 상기 RTS값을 메모리에 저장하는 단계;

소정 기간 동안, 메모리에 저장된 상기 RTS값으로부터 RTS값의 다수 카운트(majority count)와 소수 카운트(minority count)를 결정하는 단계; 및

상기 다수 카운트와 소수 카운트를 이용하여, 데이터 패킷 수신에 사용할 상기 목적지 노드에서의 서비스 클럭 주파수를 설정하는 단계;

을 포함하는 방법.
제1항에 있어서,

상기 목적지 노드의 적어도 하나의 포트와 연관된 버퍼의 충전 레벨(fill level)을 모니터링하여 상기 서비스 클럭 주파수를 조정할 지 여부를 결정하는 단계를 더 포함하는 방법.
제2항에 있어서,

평균 충전 레벨이 시간에 따라 감소할 때, 상기 목적지 노드에서의 서비스 클럭 주파수를 감소시키는 단계; 및

평균 충전 레벨의 시간에 따라 증가할 때, 상기 목적지 노드에서의 서비스 클럭 주파수를 증가시키는 단계

를 포함하는 방법.
제2항에 있어서,

상기 버퍼의 충전 레벨을 모니터링하는 단계가 적어도 10초간 상기 목적지 노드의 각 포트에서의 버퍼 충전 레벨을 평균하는 단계를 포함하는 방법.
제1항에 있어서,

상기 다수 카운트와 소수 카운트를 이용하여 서비스 클럭 주파수를 설정하는 수를 생성하는 단계가, 다음의 수학식을 사용하여 다이렉트 디지털 합성 회로를 위한 n비트의 숫자 X를 계산하는 단계를 포함하는 방법:

여기서 F(RTS')는 상기 소스 노드의 주파수와 소정 기간 동안 저장된 RTS값을 시간에 따라 연관시키는 함수임.
제5항에 있어서, 상기 F(RTS')가 다음 수학식으로 계산되는 방법:

여기서 RTS'는 소정 기간 동안의 RTS값을 나타내고, P는 RTS값을 생성하는 데 사용되는 카운터 내의 비트수를 나타내며,는 망 클럭의 주파수이고, Q는 RTS값을 생성할 때 상기 소스 노드에서 서비스 클럭을 나누는 인자이며, NUMBER OF WRAPS(랩 수)는 Q서비스 클럭 싸이클에서 RTS카운터의 완료 싸이클수(정수)임.
제6항에 있어서, 저장된 RTS값으로부터 다음의 수학식에 의해 RTS'가 계산되는 방법:

여기서, RTS값의 다수 (x)는 값이 N이고, RTS값의 소수 (y)는 값이 M임.
제1항에 있어서, 다음의 수학식을 포함하는 방법:

여기서, X는 19.44MHZ의 참조 클럭을 갖는 T1 서비스용 다이렉트 디지털 합성 회로를 설정하는 데 사용되는 수이고, RTS'는 소정 기간 동안의 RTS값에 따름.
패킷이 소스 노드에서 목적지 노드로 전송되고, 소스 노드가 데이터 패킷의 잔여 시간 스탬프(RTS)를 계산하여 전송하는 패킷 교환망에서, 목적지 노드의 서비스 클럭을 동기화 하기 위한 방법에 있어서,

상기 목적지 노드에서 데이터 패킷으로부터 RTS값을 제거하는 단계;

상기 RTS값을 메모리에 저장하는 단계; 및

소정 기간 동안 저장되는 RTS값을 이용하여 다이렉트 디지털 합성 회로를 정하는 데 사용되어, 상기 소스 노드의 서비스 클럭과 실질적으로 동기화 되는 주파수를 가지는 목적지 노드의 서비스 클럭으로 작용하도록 다이렉트 디지털 합성 회로를 설정하는 단계

를 포함하는 방법.
제9항에 있어서,

상기 RTS값을 이용하여 다이렉트 디지털 합성 회로를 결정하는 단계가, n비트수를 생성하여 이 n비트수를 다이렉트 디지털 합성 회로에 제공하는 단게를 포함하는 방법.
제10항에 있어서, 상기 n비트수를 생성하는 단계는 다음의 수학식을 이용하는 단계를 포함하는 방법:

여기서 X n비트수이고, n은 다이렉트 디지털 합성 회로를 설정하는 데 사용되는 비트수이며, F(RTS')는 몇 소스 노드의 주파수를 소정 기간 동안 저장된 RTS값과 연관시키는 함수임.
제11항에 있어서, F(RTS')가 다음의 수학식에 의해 계산되는 방법:

여기서 RTS'는 소정 기간 동안의 RTS값을 나타내고, P는 RTS값을 생성하는 데 사용되는 카운터 내의 비트수를 나타내며,는 망 클럭의 주파수, Q는 RTS값을 생성할 때 소스 노드에서 서비스 클럭을 나누는 인자, NUMBER OF WRAPS는 Q서비스 클럭 싸이클에서 RTS카운터의 완료 싸이클수임.
제12항에 있어서,

저장된 RTS값으로부터 다음의 수학식에 의해 RTS'가 계산되는 방법:

여기서, RTS값의 다수 (x)는 값이 N이고, RTS값의 소수 (y)는 값이 M임.
제10항에 있어서, 다음의 수학식을 포함하는 방법:

여기서, X는 T1 서비스를 위한 다이렉트 디지털 합성 회로를 설정하는 데 사용되는 수이고, RTS'는 소정 기간 동안의 RTS값에 따름.
제10항에 있어서,

상기 목적지 노드는 비부동소수점 연산(non-floating point calculations)을 사용하여 n비트수의 값을 계산하는 방법.
제9항에 있어서, 상기 목적지 노드의 적어도 하나의 포트와 연관된 버퍼의 충전 레벨을 모니터링하여 서비스 클럭 주파수를 조절할 지 여부를 결정하는 단계를 더 포함하는 방법.
제16항에 있어서,

평균 충전 레벨이 시간에 따라 감소할 때, 상기 목적지 노드에서 서비스 클럭 주파수를 감소시키는 단계; 및

평균 충전 레벨이 시간에 따라 증가할 때, 상기 목적지 노드에서 서비스 클럭 주파수를 증가시키는 단계

를 포함하는 방법.
제16항에 있어서,

상기 버퍼의 충전 레벨을 모니터링하는 단계는, 적어도 10초간 상기 목적지 노드의 각 포트에서의 버퍼의 충전 레벨을 평균하는 단계를 포함하는 방법.
패킷망을 통한 회로 에뮬레이션 서비스를 위해 망 노드의 서비스 클럭을 복원하기 위한 시스템에 있어서,

상기 망 노드의 각 포트용의 로컬 서비스 클럭 신호를 생성하는 각 포트용 다이렉트 디지털 합성 회로;

상기 망 노드의 포트에 결합되어, 상기 망 노드의 포트에서 수신된 데이터 패킷으로부터 잔여 시간 스탬프(RTS)값을 제거하는 회로;

상기 RTS값을 저장하는 메모리; 및

소정 기간동안 상기 메모리에 저장된 RTS값을 사용하여 상기 다이렉트 디지털 합성 회로의 주파수를 설정하기 위한 수를 생성하는 마이크로컨트롤러(microcontroller)

를 포함하는 시스템.
제19항에 있어서, 각 포트와 연관된 버퍼를 더 포함하며, 상기 마이크로컨트롤러가 상기 버퍼의 충전 레벨을 모니터링하여 각 포트용의 다이렉트 디지털 합성 회로의 주파수를 조절할 지 여부를 결정하는 시스템.
제19항의 시스템에 있어서,

상기 마이크로컨트롤러가 다음의 수학식에 따라 다이렉트 디지털 합성 회로의 주파수를 설정하기 위한 n 비트수를 생성하는 시스템:

여기서 F(RTS')는 상기 소스 노드의 주파수와 소정 기간 동안 저장된 RTS값을 시간에 따라 연관시키는 함수임.
제21항에 있어서, 상기 마이크로컨트롤러가

다음의 수학식에 의해 F(RTS')를 계산하는 시스템:

여기서 RTS'는 소정 기간 동안의 RTS값을 나타내고, P는 상기 RTS값을 생성하는 데 사용되는 카운터 내의 비트수를 나타내며,는 망 클럭의 주파수, Q는 RTS값을 생성할 때 소스 노드에서 서비스 클럭을 나누는 인자, NUMBER OF WRAPS는 Q서비스 클럭 싸이클에서 RTS카운터의 완료 싸이클수(정수)임.
제22항에 있어서,

상기 마이크로컨트롤러가 다음의 수학식을 이용하여 저장된 RTS값으로부터 RTS'를 계산하는 시스템:

여기서, RTS값의 다수 (x)는 값이 N이고, RTS값의 소수 (y)는 값이 M임.
제19항에 있어서, 다음의 수학식을 만족하는 시스템:

여기서, X는 T1 서비스를 위한 다이렉트 디지털 합성 회로를 설정하는 데 사용되는 수이고, RTS'는 소정 기간 동안의 RTS값을 따름.