JP4361561B2 - データ受信装置及びデータ受信方法 - Google Patents

データ受信装置及びデータ受信方法 Download PDF

Info

Publication number
JP4361561B2
JP4361561B2 JP2006508505A JP2006508505A JP4361561B2 JP 4361561 B2 JP4361561 B2 JP 4361561B2 JP 2006508505 A JP2006508505 A JP 2006508505A JP 2006508505 A JP2006508505 A JP 2006508505A JP 4361561 B2 JP4361561 B2 JP 4361561B2
Authority
JP
Japan
Prior art keywords
data
received packet
value
clock frequency
packet data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006508505A
Other languages
English (en)
Other versions
JPWO2005088888A1 (ja
Inventor
禎之 井上
利光 佐藤
毅 笠浦
哲郎 志田
卓 藤原
壮一郎 松本
雅啓 辻下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2005088888A1 publication Critical patent/JPWO2005088888A1/ja
Application granted granted Critical
Publication of JP4361561B2 publication Critical patent/JP4361561B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4344—Remultiplexing of multiplex streams, e.g. by modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23608—Remultiplexing multiplex streams, e.g. involving modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/432—Content retrieval operation from a local storage medium, e.g. hard-disk
    • H04N21/4325—Content retrieval operation from a local storage medium, e.g. hard-disk by playing back content from the storage medium
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/43615—Interfacing a Home Network, e.g. for connecting the client to a plurality of peripherals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43637—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wireless protocol, e.g. Bluetooth, RF or wireless LAN [IEEE 802.11]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Databases & Information Systems (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Description

本発明は、例えば、ＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）２システムにおけるトランスポートストリーム（ＴＳ）のような映像・音声データを受信するデータ受信装置及びデータ受信方法に関するものである。
ＴＳのようなストリームを無線伝送するデータ伝送システムに対する要望がある。例えば、データ記録再生装置内の符号化装置から出力されるＴＳを、無線ネットワーク（無線送信装置及び無線受信装置を含む。）を経由して、デジタルチューナ内蔵テレビ（ＴＶ）に伝送するシステムである。このようなデータ伝送システムにおいては、無線送信装置が、データ記録再生装置内の符号化装置から有線ネットワーク（例えば、ＩＥＥＥ１３９４規格に準拠したネットワーク）経由で送られてきたＴＳをパケット化し、無線ネットワークを経由して無線受信装置に送信する。無線受信装置は、受信したＴＳパケットを復元し、有線ネットワーク（例えば、ＩＥＥＥ１３９４規格に準拠したネットワーク）を経由してデジタルチューナ内蔵ＴＶに送信する。デジタルチューナ内蔵ＴＶ内の復号化装置は、受信したＴＳを復号する。
また、このようなデータ伝送システムにおいては、送信側の符号化装置と受信側の復号化装置の間でクロックの同期を取るため、ＴＳに、ＰＣＲ（Ｐｒｏｇｒａｍ Ｃｌｏｃｋ Ｒｅｆｅｒｅｎｃｅ：プログラムクロック基準）が挿入されている。このＰＣＲは、受信側の復号化装置で時刻の基準となるＳＴＣ（Ｓｙｓｔｅｍ Ｔｉｍｅ Ｃｌｏｃｋ：システムタイムクロック）の値を、送信側で意図した値に設定するための情報である。したがって、ＰＣＲが受信側の復号化装置に入力されるタイミングは、送信側で意図したタイミングである必要がある。ＴＳの場合には、ＰＣＲを含むＴＳパケットが少なくとも１００ｍｓに１回伝送される必要がある。このため、ＰＣＲを含むＴＳに関しては、そのジッタを数十μｓ（例えば、５０μｓ）以下に抑制する必要がある。
図３３（ａ）乃至（ｃ）は、従来のデータ伝送方法を説明するための図である。図３３（ａ）には、無線送信装置にＴＳ＿０パケットからＴＳ＿１７パケットまでが入力されるタイミングが図示されており、また、ＰＣＲを含むＴＳ（すなわち、ＴＳ＿０、ＴＳ＿５、ＴＳ＿１３）が矢印で示されている。また、図３３（ｂ）には、無線送信装置から無線受信装置にＴＳパケット（ＴＳ＿０パケットからＴＳ＿１０パケットまでが図示されている。）が伝送されるタイミングが示されている。さらに、図３３（ｃ）には、無線受信装置から受信ＴＳ（ＴＳ＿０からＴＳ＿７までが図示されている。）が出力されるタイミングが示されている。図３３（ａ）乃至（ｃ）に示されるように、無線受信装置は、無線送信装置からのＴＳを、あるデータ遅延量だけ遅延させて出力している。この遅延された受信ＴＳのジッタ量は、所定の範囲内である必要があり、このため、例えば、ＡＴＭ（Ａｓｙｎｃｒｏｎｏｕｓ Ｔｒａｎｆｅｒ Ｍｏｄｅ：非同期転送モード）が用いられている（例えば、特許文献１〜４参照）。
特許文献１〜４は、ＳＲＴＳ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｓｉｄｕａｌ Ｔｉｍｅ Ｓｔａｍｐ：同期残差タイムスタンプ）法による通信方法と適応クロック法による通信方法を説明している。ＳＲＴＳ法は、通信を行う送信側と受信側の共通クロックを参照できる場合に使用する方法である。送信側は、Ｎビットごとの固定データ転送速度情報の間隔で共通クロックを計測し、計測値の中で送信クロック周波数変動によって値が変わる部分だけを同期タイムスタンプ残差情報としてパケットに挿入して送信する。受信側は、送られてきた同期タイムスタンプ残差情報と共通クロックとからＮビットの固定速度情報の間隔を再生し、この間隔に基づいてクロックを再生する。一方、適応クロック法は、受信側が、受信パケットに格納されている固定速度情報をバッファに格納し、格納した情報量が基準値を保持するようにバッファの読み出しクロック情報を制御する方法である。
特開平９−２１４４７７号公報 特開平７−４６２５７号公報 特開平９−３６８４６号公報 特開平５−２１０９１４号公報 特開平１１−３１７７６８号公報（図１、図２）
しかしながら、上記特許文献１〜４に開示されるクロック再生方法は、固定ビットレート（ＣＢＲ：Ｃｏｎｓｔａｎｔ Ｂｉｔ Ｒａｔｅ）でデータの送受信を行う場合を前提としており、可変ビットレート（ＶＢＲ：Ｖａｒｉａｂｌｅ Ｂｉｔ Ｒａｔｅ）でデータの送受信を行う場合には、適切なクロック再生を行うことができないという問題がある。
また、上記特許文献５に開示されるデータ伝送方法は、ＶＢＲのデータ伝送に対応できるが、有効パケットに付加情報を添えて伝送を行う方法であるので、無線伝送に適用した場合にスループットの低下を招くという問題がある。なお、有線でも同様にネットワーク帯域を圧迫する。また、上記特許文献５に開示されるデータ伝送方法では、受信装置が有効パケットと付加情報に基づいて追加された無効パケットをバッファに格納する必要があり、受信装置の回路規模が増大すると共に、受信装置の制御が複雑になるという問題がある。
また、上記特許文献１〜５においては、基本的に受信装置は送信装置と一対一で接続（ピアツーピア接続）されることを想定している。しかし、図３４に示す無線伝送システムを異なる複数の有線系のネットワークを接続する場合に使用する際は、無線受信機１１１は複数の無線送信機１１０から出力されるＴＳを受信する必要がある。しかし、一対一接続を想定している従来の上記ＳＲＴＳ法、及び適応クロック法ではＮ対１、あるいはＮ対Ｍの接続を想定した場合（Ｎ及びＭはそれぞれ、２以上の整数である。）、受信機側でのクロック再生を各ＴＳごと十分に実施できないといった問題点があった。特に、特許文献２ではメモリ残量に応じて、システムクロックにＰＬＬをかけて受信機側のクロック再生を実施する構成をとっており、また、特許文献４ではクロック信号にゲートをかけてクロック再生を実施するため、複数の送信機から送られてきた各々のＴＳのクロック再生を行うことができないという問題点があった。また、特許文献５ではＶＢＲへの対応のため新たなる付加情報をネットワーク上に流すためＴＳの伝送スループットを悪くするといった問題点があった。
そこで、本発明は、上記したような従来技術の課題を解決するためになされたものであり、その目的は、スループットの低下及び受信回路の複雑化を抑制しつつ、受信側メモリにおいてアンダーフロー、あるいはオーバーフローを生じさせることなく連続的にデータを出力することができるデータ受信装置及びデータ受信方法を提供することにある。
本発明のデータ受信装置は、伝送路を介してパケットデータを受信し、予め上記パケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信装置であって、上記受信したパケットデータを記憶する記憶手段と、上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出す制御手段とを有し、上記制御手段にて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成するものである。
また、本発明のデータ受信方法は、伝送路を介してパケットデータを受信し、予め上記受信されたパケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信方法であって、上記受信したパケットデータを記憶手段に一時記憶するステップと、上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出すステップとを有し、上記パケットデータを読み出すステップにて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成するものである。
本発明のデータ受信装置又はデータ受信方法を用いれば、読み出しタイミングを生成する際に、記憶手段に一時記憶されている受信パケットデータの量の積分結果及びこの積分の積分期間の計測結果（計測時間、及び処理した受信パケット数）をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、受信パケットデータの読み出しタイミングに計算された偏差に基づくオフセット量を加えることによって受信パケットデータの読み出しタイミングを生成しているので、ＴＳのジッタを所定値以下に抑えることができるという効果が得られる。
［図１］本発明の実施の形態１〜７に係るデータ受信方法を実施するデータ伝送システムの構成を概略的に示す図である。
［図２］実施の形態１〜７における無線送信装置の構成を概略的に示すブロック図である。
［図３］図２に示される無線送信装置内の送信側メモリ制御回路の構成を概略的に示すブロック図である。
［図４］タイムスタンプが付加されたＴＳの説明図である。
［図５］実施の形態１〜７における無線受信装置（データ受信装置）の構成を概略的に示すブロック図である。
［図６］図５に示される無線受信装置内の受信側メモリ制御回路の構成を概略的に示すブロック図である。
［図７］図５に示される無線受信装置内のメモリの記憶領域を説明するための図である。
［図８］図６に示される受信側メモリ制御回路内のＴＳデータ読み出しタイミング生成回路の構成を概略的に示すブロック図である。
［図９］図６に示される受信側メモリ制御回路内のＴＳメモリ読み出し制御回路の構成を概略的に示すブロック図である。
［図１０］図６に示される受信側メモリ制御回路の動作を示すフローチャートである。
［図１１］実施の形態１における無線受信装置のクロックジッタ検出動作を示すフローチャートである。
［図１２］図１１に示されるフローの中の目標値算出及び設定の動作を示すフローチャートである。
［図１３］実施の形態１〜７の無線受信装置がＶＢＲのＴＳを受信した場合における、無線受信装置内のメモリが記憶するデータ量の変動を示す図である。
［図１４］実施の形態１〜７のデータ伝送システムがクロックジッタを有する場合における、無線受信装置内のメモリが記憶するデータ量の変動を示す図である。
［図１５］実施の形態１における無線受信装置がクロックジッタ補正値を算出するために保有する変換テーブルを示す図である。
［図１６］実施の形態２における無線受信装置のクロックジッタ検出動作を示すフローチャートである。
［図１７］実施の形態２における無線受信装置による変換テーブル選択のために使用されるテーブルを示す図である。
［図１８］実施の形態２における無線受信装置がクロックジッタ補正値を算出するために使用する変換テーブルを示す図である。
［図１９］実施の形態３における無線受信装置のクロックジッタ検出動作を示すフローチャートである。
［図２０］図１９のフロー中の初期値算出及び設定の動作を示すフローチャートである。
［図２１］図１９のフロー中に示されるフローのクロックジッタ補正（クロックジッタ値算出）の動作を説明するためのフローチャートである。
［図２２］図２１のフロー中に示されるフローのクロックジッタ補正値算出時の動作を説明するためのフローチャートである。
［図２３］図２１のフロー中に示されるフローのクロックジッタ値算出時におけるクロックジッタ補正値の収束判定動作を説明するためのフローチャートである。
［図２４］実施の形態３の各補正値算出ステージで使用する計測時間、及び収束判定に使用する閾値テーブル等の一例を示す図である。
［図２５］実施の形態３における無線受信装置がクロックジッタ補正値を算出するために使用する変換テーブルの一例を示す図である。
［図２６］図２１のフロー中に示されるフローの実施の形態４のクロックジッタ補正値の動作を説明するためのフローチャートである。
［図２７］図２１のフロー中に示されるフローの実施の形態４のクロックジッタ値算出時におけるクロックジッタ補正値の収束判定動作を説明するためのフローチャートである。
［図２８］実施の形態４の各補正値算出ステージで使用する計測時間、及び収束判定に使用する閾値テーブル等の一例を示す図である。
［図２９］図２１のフロー中に示されるフローの実施の形態５のクロックジッタ補正値の動作を説明するためのフローチャートである。
［図３０］図１９のフロー中に示されるフローの実施の形態６のクロックジッタ補正（クロックジッタ値算出）の動作を説明するためのフローチャートである。
［図３１］図１９のフロー中に示されるフローの実施の形態７のクロックジッタ補正（クロックジッタ値算出）の動作を説明するためのフローチャートである。
［図３２］図１９のフロー中に示されるフローの実施の形態７の変形例のクロックジッタ補正（クロックジッタ値算出）の動作を説明するためのフローチャートである。
［図３３］（ａ）〜（ｃ）は従来のデータ伝送方法を説明するための図であり、（ａ）は無線送信装置にＰＣＲを含むＴＳが入力されるタイミングを示す図であり、（ｂ）は無線送信装置から無線受信装置にＴＳパケットが伝送されるタイミングを示す図であり、（ｃ）は無線受信装置から受信されたＴＳが出力されるタイミングを示す図である。
［図３４］従来のＴＳの無線伝送システムの構成を説明するための図である。
 符号の説明
１０，２０，３０ 有線ネットワーク、１１ 無線送受信装置（Ａ）、２１ 無線送受信装置（Ｂ）、３１ 無線送受信装置（Ｃ）、４０ 無線送信装置（送信機）、４３ ＣＰＵ、４４ 送信側メモリ制御回路、４５ メモリ、４６ 無線ＬＡＮモジュール、４７ ＣＰＵバス、４４１ タイムスタンプ生成回路、４４２ タイムスタンプ付加回路、４４３ ＴＳメモリ書き込み制御回路、４４４ バスアービタ回路、５０ 無線受信装置（受信機）、５１ 無線ＬＡＮモジュール、５２ 受信側メモリ制御回路、５３ メモリ、５４ ＣＰＵ、５５ ＣＰＵバス、５２１ ＴＳデータ読み出しタイミング生成回路、５２２ ＴＳメモリ読み出し制御回路、５２３ バスアービタ回路、５３１ 第１のＴＳ記憶領域、５３２ 第２のＴＳ記憶領域、５２１３ 時刻計測用カウンタ、５２１４ 時刻計測用カウンタ制御回路、５２１５ 時刻補正値記憶レジスタ、５２１６ 時刻比較回路、５２２５ ＦＩＦＯメモリ、５２２６ ＦＩＦＯメモリ制御回路、５２２７ ＴＳ読み出しアドレス発生回路、５２２８ ＴＳ書き込みアドレス記憶回路、５２２９ メモリ記憶データ量積分回路、５２３０ 積分結果記憶レジスタ、５２３１ ＴＳ出力数計測カウンタ、５２３２ ＴＳ出力数記憶レジスタ、５２３３ 計測時間測定カウンタ、５２３４ 計測時間記憶レジスタ。
実施の形態１．
図１は、本発明の実施の形態１に係るデータ受信方法を実施するデータ伝送システムの構成を概略的に示す図である。図１に示されるデータ伝送システムは、第１の有線ネットワーク１０と、第２の有線ネットワーク２０と、第３の有線ネットワーク３０とを有している。第１、第２、第３の有線ネットワーク１０，２０，３０は互いに無線通信を行うことができるＩＥＥＥ８０２．１１ａ規格（無線ＬＡＮ）に準拠した無線ネットワークをも構成しており、図１の構成全体はホームネットワークを構成している。
第１の有線ネットワーク１０は、無線送受信装置（Ａ）１１と、液晶テレビ（液晶ＴＶ）１２と、ＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）レコーダ（ＤＶＤ記録再生装置）１３とを、例えば、ＩＥＥＥ１３９４規格に準拠した方式で有線接続することによって構成されている。また、第２の有線ネットワーク２０は、無線送受信装置（Ｂ）２１と、ＡＶ−ＨＤＤ記録再生装置（オーディオビジュアル・ハードディスクドライブ記録再生装置）２２と、Ｄ−ＶＨＳ（データ・ビデオホームシステム）記録再生装置２３とを、例えば、ＩＥＥＥ１３９４規格に準拠した方式で有線接続することによって構成されている。また、第３の有線ネットワーク３０は、無線送受信装置（Ｃ）３１と、テレビ（ＴＶ）３２と、セットトップボックス（ＳＴＢ）３３とを、例えば、ＩＥＥＥ１３９４規格に準拠した方式で有線接続することによって構成されている。なお、図１に示された構成は、本発明のデータ受信方法及びデータ受信装置が適用できるシステム構成の一例を示したものであり、本発明のデータ受信方法及びデータ受信装置は、他のシステムにも適用できる。
ＩＥＥＥ１３９４規格に準拠した有線ネットワーク１０，２０，３０のそれぞれは、ジッタの無いネットワークである。一方、ＩＥＥＥ８０２．１１ａ規格に準拠した無線ネットワークは、ジッタを有するネットワークである。実施の形態１においては、図１に示されるＩＥＥＥ１３９４規格に準拠した３つの有線ネットワーク１０，２０，３０間を、ＩＥＥＥ８０２．１１ａ規格に準拠した方式で無線通信可能に構成している。
図１に示されるデータ伝送システムにおいて、例えば、第１の有線ネットワーク１０内の液晶ＴＶ１２が、第３の有線ネットワーク３０内のＳＴＢ３３から、無線送受信装置３１及び無線送受信装置１１（すなわち、無線ネットワーク）を経由して、トランスポートストリーム（ＴＳ）を受信し、また、第１の有線ネットワーク１０内のＤＶＤレコーダ１３が、第２の有線ネットワーク２０内のＡＶ−ＨＤＤ記録再生装置２２に記録されているコンテンツを、無線送受信装置２１及び無線送受信装置１１（すなわち、無線ネットワーク）を経由して受信し記録する場合について説明する。この場合、受信側の無線送受信装置１１は、送信側の無線送受信装置２１が属する第２の有線ネットワーク２０及び送信側の無線送受信装置３１が属する第３の有線ネットワーク３０と同期のとれたクロックを再生する（すなわち、クロック同期をとる）必要がある。実施の形態１においては、ＳＴＢ３３から出力されるＴＳ及びＡＶ−ＨＤＤ記録再生装置２２から出力されるＴＳがいずれも可変符号レート（ＶＢＲ）で出力される場合を説明する。また、実施の形態１においては、説明を簡単にするため、無線送受信装置１１を無線受信装置（後述する図５の符号５０）として、無線送受信装置２１及び無線送受信装置３１を無線送信装置（後述する図２の符号４０）として説明する。なお、実際には、無線送受信装置１１、無線送受信装置２１、及び無線送受信装置３１のそれぞれは、後述する図２に示される無線送信装置４０としての機能と、後述する図５に示される無線送信装置５０としての機能の両方を併せ持つ。
次に、図２から図４までを用いて、無線送信装置４０の構成を説明する。図２は、実施の形態１における無線送信装置４０の構成を概略的に示すブロック図である。無線送信装置４０は、図１に示される無線送受信装置１１，２１，３１のそれぞれに装備される無線送信回路である。図２に示されるように、無線送信装置４０は、ＩＥＥＥ１３９４規格に準拠した有線ネットワークから送られて来るＴＳを受け取る入力端子４１と、ＴＳの先頭、信号エリア等を示すＴＳ制御信号を受け取る入力端子４２と、無線送信装置４０全体を制御するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４３と、送信側メモリ制御回路４４と、メモリ４５と、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）モジュール４６と、ＣＰＵバス４７とを有する。送信側メモリ制御回路４４は、入力端子４１を介して入力されたＴＳにタイムスタンプを付加すると共に、タイムスタンプが付加されたＴＳ（以下「タイムスタンプ付きＴＳ」とも言う。）をメモリ４５に書き込む。また、送信側メモリ制御回路４４は、ＣＰＵ４３から入力される制御信号に基づいて、メモリ４５に記憶されているタイムスタンプ付きＴＳを読み出す。無線ＬＡＮモジュール４６は、ＣＰＵ４３の指令に基づいて、メモリ４５から読み出されたタイムスタンプ付きＴＳを、無線で送信する。
図３は、図２に示される無線送信装置４０内の送信側メモリ制御回路４４の構成を概略的に示すブロック図である。図３に示されるように、送信側メモリ制御回路４４は、タイムスタンプ生成回路４４１と、タイムスタンプ付加回路４４２と、ＴＳメモリ書き込み制御回路４４３と、バスアービタ回路４４４とを有する。タイムスタンプ生成回路４４１は、無線送信装置４０の基準クロックを用いて入力端子４１から入力されるＴＳに付加するタイムスタンプ（時刻情報）を生成する。タイムスタンプ付加回路４４２は、タイムスタンプ生成回路４４１によって生成されたタイムスタンプをＴＳに付加する。ＴＳメモリ書き込み制御回路４４３は、入力端子４２から入力されるＴＳ制御信号に基づいて、タイムスタンプ付加回路４４２より出力されるタイムスタンプ付きＴＳをメモリ４５へ書き込む際の書き込みアドレス等の制御信号を発生する。バスアービタ回路４４４は、ＴＳメモリ書き込み制御回路４４３から出力されるメモリ４５へのＴＳ書き込み制御信号（ＴＳ書き込み要求）と、ＣＰＵ４３から出力されるメモリ４５からのＴＳ読み出し制御信号（ＴＳ読み出し要求）とを調停する。
図４は、実施の形態１のデータ伝送システムにおいて無線によって伝送されるタイムスタンプ付きＴＳの信号フォーマットの一例を示す説明図である。図４に示されるように、実施の形態１においては、ＴＳパケットは１８８バイトで構成されており、各ＴＳの先頭に４バイトのタイムスタンプが付加されている。
次に、無線送信装置４０の動作の概要を説明する。図２に示されるように、入力端子４１に入力されたＴＳは、送信側メモリ制御回路４４でタイムスタンプが付加され、一旦メモリ４５に記憶される。メモリ４５に記憶されたタイムスタンプ付きＴＳは、ＣＰＵ４３から出力されるメモリ読み出し制御信号に基づいて、メモリ４５から読み出され、無線ＬＡＮモジュール４６に入力される。無線ＬＡＮモジュール４６は、入力されたタイムスタンプ付きＴＳに無線伝送用のヘッダを付加し、パケット化して、他の無線送受信装置（後述する無線受信装置５０）に無線送信する。なお、実施の形態１においては、ＴＳを無線伝送する際、無線区間におけるオーバヘッドを極力小さくするため、タイムスタンプ付きＴＳを予め定められた数だけ集めてパケットを構成する。
次に、図２から図４までを用いて、無線送信装置４０を構成する各回路の動作を詳細に説明する。図３に示されるように、入力端子４２を介して送信側メモリ制御回路４４に入力されるＴＳ制御信号Ｔ２は、タイムスタンプ付加回路４４２及びＴＳメモリ書き込み制御回路４４３に入力される。タイムスタンプ付加回路４４２は、入力されたＴＳ制御信号Ｔ２に基づいて、入力端子４１を介して入力されるＴＳ＿Ｔ１の先頭を検出する。タイムスタンプ付加回路４４２は、ＴＳの先頭を検出すると、タイムスタンプ生成回路４４１にタイムスタンプの要求信号Ｔ３を出力する。タイムスタンプ生成回路４４１は、無線送信装置４０における基準時刻を生成しており、タイムスタンプ付加回路４４２からタイムスタンプの要求信号Ｔ３が入力されると、現在の無線送信装置４０における基準時刻Ｔ４をタイムスタンプ付加回路４４２へ出力する。タイムスタンプ付加回路４４２は、タイムスタンプ生成回路４４１から無線送信装置４０における基準時刻Ｔ４を受け取ると、図４に示されるように、入力端子４１から入力されたＴＳの先頭にタイムスタンプを付加し、図３に示されるように、タイムスタンプ付きＴＳ＿Ｔ５をバスアービタ回路４４４へ出力する。実施の形態１においては、入力端子４１を介して入力された１８８バイトのＴＳ＿Ｔ１の先頭に、図４に示されるように、４バイトのタイムスタンプを付加し、これを所定数集めて無線パケットを構成し伝送する。なお、実施の形態１においては、７ＴＳ分のデータで無線パケットを構成する。
一方、図３に示されるように、ＴＳメモリ書き込み制御回路４４３は、入力端子４２を介して入力されたＴＳ制御信号Ｔ２に基づいて、タイムスタンプ付加回路４４２から出力されるタイムスタンプ付きＴＳ＿Ｔ５のメモリ４５への書き込みアドレス及び書き込み制御信号Ｔ６を出力する。図３に示されるように、バスアービタ回路４４４は、７ＴＳ分のデータのメモリ４５への書き込みが終了すると、ＣＰＵバス４７を経由してＣＰＵ４３（図２）に対してデータ読み出し要求信号Ｔ７を発生する。図２に示されるＣＰＵ４３は、バスアービタ回路４４４からデータ読み出し要求信号Ｔ７を受け取ると、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ：ダイレクト メモリ アクセス）を起動し、タイムスタンプを含む７ＴＳ分のデータをメモリ４５から読み出し、ＣＰＵバス４７を経由して無線ＬＡＮモジュール４６に書き込む。具体的には、図２に示されるように、ＣＰＵ４３は、入力されたＴＳが所定数集まると、メモリ４５に対して読み出し制御信号（読み出しアドレス等）を出力する。また、図３に示されるように、バスアービタ回路４４４は、ＣＰＵ４３（図２）から出力される読み出し制御信号Ｔ７と、ＴＳメモリ書き込み制御回路４４３から出力されるＴＳデータ書き込み制御信号Ｔ６とを調停する。具体的には、バスアービタ回路４４４は、ＣＰＵ４３からデータの読み出されていない期間（ＣＰＵ４３によりＤＭＡが起動された場合であっても、メモリ４５へのアクセスは少なくとも２クロックに１回は空く。）に入力されたＴＳを、メモリ４５に書き込むように制御する。
図２に示される無線ＬＡＮモジュール４６は、７ＴＳ分のデータが入力されると、入力された７ＴＳ分のデータの先頭に無線ヘッダを付加し、無線パケットを構成する。実施の形態１においては、無線ヘッダには、ＴＳデータか機器制御用データか等を識別するデータタイプ情報、無線パケット長情報、無線送信装置４０を識別するＭＡＣアドレス（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ Ａｄｄｒｅｓｓ：メディア アクセス コントロール アドレス）、無線送信装置４０に固有の機器識別情報（例えば、ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ：インターネットプロトコル）アドレス）等の情報、及び無線送信装置５０に固有の機器識別情報（例えば、ＩＰアドレス）等の情報が付加される。図２に示される無線ＬＡＮモジュール４６は、無線ヘッダが付加されパケット化されたデータを、無線で送信する。
次に、図５から図９までを用いて、本発明の実施の形態１に係るデータ受信方法を実施する無線受信装置（データ受信装置）５０の構成を説明する。図５は、実施の形態１における無線受信装置５０の構成を概略的に示すブロック図である。無線受信装置５０は、図１に示される無線送受信装置１１，２１，３１のそれぞれに装備される無線受信回路である。実施の形態１においては、無線受信装置５０は、最大で２本のＴＳを同時に受信できる機能を持つ。図５に示されるように、無線受信装置５０は、無線送信装置４０から送信された無線パケットを受信する無線ＬＡＮモジュール５１と、受信側メモリ制御回路５２と、メモリ５３と、無線受信装置５０全体を制御するＣＰＵ（中央演算ユニット）５４と、ＣＰＵバス５５と、ＴＳを出力する出力端子５６と、ＴＳ制御信号を出力する出力端子５７とを有する。受信側メモリ制御回路５２は、無線ＬＡＮモジュール５１で受信されたＴＳを、ＣＰＵ５４から出力される書き込み制御信号（書き込みアドレス信号等）に基づいて、メモリ５３に書き込むと共に、メモリ５３に書き込まれた（その結果、一時記憶された）ＴＳをタイムスタンプに基づくタイミングで読み出して出力する。実施の形態１においては、図５に示されるように、ＴＳ＿Ｒ１は出力端子５６を介して、ＴＳ制御信号Ｒ２は出力端子５７を介して、ＩＥＥＥ１３９４規格に準拠して接続された機器に出力される。
図６は、図５に示される無線受信装置５０内の受信側メモリ制御回路５２の構成を概略的に示すブロック図である。図６に示されるように、受信側メモリ制御回路５２は、ＴＳデータ読み出しタイミング生成回路５２１と、ＴＳメモリ読み出し制御回路５２２と、バスアービタ回路５２３とを有する。図６に示されるＴＳデータ読み出しタイミング生成回路５２１は、無線ＬＡＮモジュール５１（図５）により受信されメモリ５３（図５）に一時記憶されたＴＳのメモリ５３（図５）からの読み出しタイミングＲ４を生成する。図６に示されるＴＳメモリ読み出し制御回路５２２は、ＴＳデータ読み出しタイミング生成回路５２１から出力されるＴＳ読み出しタイミング信号Ｒ４に基づいて、ＴＳの読み出し制御信号Ｒ６を発生する。また、図６に示されるＴＳデータ読み出しタイミング生成回路５２１には、ＣＰＵバス５５を経由して、ＴＳデータ読み出しタイミング生成回路５２１により生成されるＴＳ読み出しタイミングを補正するための時刻補正値（本実施の形態１ではクロックジッタ補正値とも言う。）Ｒ５が入力される。図６に示されるバスアービタ回路５２３は、ＣＰＵ５４（図５）から出力されＣＰＵバス５５を経由して入力されるメモリ５３（図５）へのデータ書き込み要求と、ＴＳメモリ読み出し制御回路５２２から出力されるデータ読み出し要求とを調停する。
図７は、図５に示される無線受信装置５０内のメモリ５３の記憶領域の構成を概略的に示す説明図である。実施の形態１においては、無線受信装置５０は、最大２本のＴＳを同時に扱うので、メモリ５３（図５）は、第１のＴＳを記憶する第１のＴＳ記憶領域５３１と、第２のＴＳを記憶する第２のＴＳ記憶領域５３２とを有する。なお、無線受信装置５０が同時に扱うＴＳの数は３本以上であってもよく、この場合には、同時に扱うＴＳの数に応じて記憶領域の数を増やす必要がある。また、図示はしていないが受信側メモリ制御回路５２中（図５）のＴＳデータ読み出しタイミング生成回路５２１、及びＴＳメモリ読み出し制御回路５２２は上記メモリ５３内のＴＳを記憶する領域の数だけ独立して設ける構成となる。（各記憶領域にそれぞれ独立して上記ＴＳデータ読み出しタイミング生成回路５２１、及びＴＳメモリ読み出し制御回路５２２が配置される。）
図８は、図６に示される受信側メモリ制御回路５２内のＴＳデータ読み出しタイミング生成回路５２１の構成を概略的に示すブロック図である。図８に示されるように、ＴＳデータ読み出しタイミング生成回路５２１は、ＴＳメモリ読み出し制御回路５２２（図６）から送られるタイムスタンプ信号Ｒ３が入力される入力端子５２１１と、ＴＳ読み出しタイミング信号Ｒ４を出力する出力端子５２１２と、時刻計測用カウンタ５２１３と、時刻計測用カウンタ制御回路５２１４と、時刻補正値記憶レジスタ５２１５と、時刻比較回路５２１６とを有する。図８に示される時刻計測用カウンタ５２１３は、受信したＴＳの出力タイミングを計測する。図８に示される時刻補正値記憶レジスタ５２１５は、ＣＰＵ５４（図５）から出力されＣＰＵバス５５を経由して入力された時刻補正値Ｒ５を記憶する。図８に示される時刻計測用カウンタ制御回路５２１４は、時刻補正値記憶レジスタ５２１５に記憶された時刻補正値に基づいて時刻計測用カウンタ５２１３のカウント値を制御する。図８に示される時刻比較回路５２１６は、入力端子５２１１を介して入力されるタイムスタンプ信号の値（タイムスタンプ値）Ｒ３と時刻計測用カウンタ５２１３から出力される時刻計測カウンタ値Ｒ９とを比較し、時刻計測カウンタ値Ｒ９がタイムスタンプ値Ｒ３より大きくなったときにＴＳ読み出しタイミング信号Ｒ４を生成する。
図９は、図６に示される受信側メモリ制御回路５２内のＴＳメモリ読み出し制御回路５２２の構成を概略的に示すブロック図である。図９に示されるように、ＴＳメモリ読み出し制御回路５２２は、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）メモリ５２２５と、ＦＩＦＯメモリ５２２５を制御するＦＩＦＯメモリ制御回路５２２６と、ＴＳ読み出しアドレス発生回路５２２７と、ＴＳ書き込みアドレス記憶回路５２２８と、メモリ記憶データ量積分回路５２２９と、積分結果記憶レジスタ５２３０と、ＴＳの出力数を計測するＴＳ出力数計測カウンタ５２３１と、ＴＳ出力数計測カウンタ５２３１のカウント結果を記憶するＴＳ出力数記憶レジスタ５２３２と、計測時間測定カウンタ５２３３と、計測時間測定カウンタ５２３３のカウント結果を記憶する計測時間記憶レジスタ５２３４とを有する。
図９に示されるＴＳ読み出しアドレス発生回路５２２７は、ＴＳデータ読み出しタイミング生成回路５２１（図６）の端子５２１２を経由して入力されるＴＳ読み出しタイミング信号Ｒ４に基づいて、メモリ５３（図５）からのＴＳの読み出し制御信号Ｒ６を生成し、端子５２２３から出力する。ＴＳ書き込みアドレス記憶回路５２２８は、ＣＰＵ５４（図５）から端子５２２４経由で入力されるアドレス情報、すなわち、無線ＬＡＮモジュール５１（図５）で受信したＴＳをメモリ５３（図５）へ書き込む際のアドレス情報Ｒ７を記憶する。
図９に示されるメモリ記憶データ量積分回路５２２９は、ＴＳ読み出しアドレス発生回路５２２７から出力されるメモリ５３（図５）からのＴＳの読み出しアドレス情報、及び、ＴＳ書き込みアドレス記憶回路５２２８から出力される書き込みアドレス情報に基づいて、メモリ５３（図５）に書き込まれる（一時記憶される）データ量を積分して積分結果（後述する図１３の斜線領域の面積に相当する）を出力する。図９に示される積分結果記憶レジスタ５２３０は、メモリ記憶データ量積分回路５２２９から出力される積分結果を記憶する。なお、実施の形態１においては、ＣＰＵ５４（図５）により積分結果記憶レジスタ５２３０がアクセスされた際には、メモリ記憶データ量積分回路５２２９で計測する積分値、及び積分結果記憶レジスタ５２３０の値を初期値‘０’にセットするように構成する。
図９に示されるＴＳ出力数計測カウンタ５２３１は、ＴＳの出力数を計測し、ＴＳ出力数記憶レジスタ５２３２は、ＴＳ出力数計測カウンタ５２３１のカウント結果を記憶する。また、図９に示される計測時間測定カウンタ５２３３は、メモリ記憶データ量積分回路５２２９、及びＴＳ出力数計測カウンタ５２３１で計測している計測時間を測定する。図９に示される計測時間記憶レジスタ５２３４は、計測時間測定カウンタ５２３３から出力される測定結果を記憶する。なお、実施の形態１においては、ＣＰＵ５４（図５）によりＴＳ出力数記憶レジスタ５２３２、及び計測時間記憶レジスタ５２３４がアクセスされた際には、ＴＳ出力数計測カウンタ５２３１の値、ＴＳ出力数記憶レジスタ５２３２の値、計測時間測定カウンタ５２３３の値、及び計測時間記憶レジスタ５２３４の値を初期値‘０’にセットする。
図１０は、ＴＳ受信時の無線受信装置５０内の受信側メモリ制御回路５２の動作を示すフローチャートである。また、図１１は、実施の形態１の無線受信装置５０内のＣＰＵ５４によるクロックジッタ検出動作を示すフローチャートであり、図１２は、図１１に示されるフローの中の目標値算出及び設定（図１１のステップＳ１６）の動作を示すフローチャートである。また、図１３は、無線受信装置５０内のメモリ５３が記憶するデータ量（ＴＳライン数）の変動を概略的に示す図であり、図１４は、実施の形態１におけるデータ伝送システムがクロックジッタを有する場合（無線受信装置５０内の基準クロックが無線送信装置４０内の基準クロックよりも速い場合）に、無線受信装置５０内のメモリ５３が一時記憶するデータ量（ＴＳライン数）の変動を概略的に示す図である。さらに、図１５は、実施の形態１における無線受信装置５０が時刻補正値（以下「クロックジッタ補正値」とも言う。）を算出する各補正値算出段階（各補正値算出ステージとも言う。）でのクロックジッタ補正値を算出する際の振幅変換テーブルの一例を示す図である。
以下に、図５から図１５までを用いて、無線送信装置４０から送信されたＴＳを含む無線パケットを受信した無線受信装置５０の動作を説明する。無線受信装置５０が無線送信装置４０から伝送された無線パケットを受信すると、無線受信装置５０内の無線ＬＡＮモジュール５１（図５）は、無線パケットの先頭に付加されている無線ヘッダを解析し、受信したパケットがどの無線送信装置（送信元）から送信されたものであり、どの無線受信装置（送信先）へ送信されたものであるかを検出する。この検出の結果、無線パケットが自身の無線受信装置５０に送られて来たものでない場合は、その無線受信装置５０内の無線ＬＡＮモジュール５１（図５）は、無線パケットを破棄する。無線パケットが自身の無線受信装置５０に送られて来たものである場合は、その無線受信装置５０内の無線ＬＡＮモジュール５１（図５）は、無線パケットの種類の識別等を実施し、その結果を無線受信装置５０内のＣＰＵ５４（図５）に出力する。無線ＬＡＮモジュール５１（図５）から検出結果を受け取ったＣＰＵ５４（図５）は、受信したデータがタイムスタンプ付きＴＳである場合は、タイムスタンプ付きＴＳを無線受信装置５０内のメモリ５３（図５）へ転送するようにＤＭＡを起動する。なお、無線ＬＡＮモジュール５１（図５）により受信されたデータが機器制御用データである場合は、ＣＰＵ５４（図５）内で機器制御用データに所定の処理を施した後、機器制御用データをＩＥＥＥ１３９４インターフェイスを介し接続された機器へ送出する。なお、ＩＥＥＥ１３９４インターフェイスは上記映像ストリーム（ＴＳ信号、ＤＶ信号）、及びＡＶ／Ｃコマンド（機器制御用信号）を同一の信号線に時分割に多重して伝送する。本実施の形態１では、ＴＳストリームの送受信について詳細に説明するため、図において、ＩＥＥＥ１３９４インターフェイス、及び機器制御信号（ＡＶ／Ｃコマンド）の入出力端子は省略した。
次に、無線受信装置５０内の受信側メモリ制御回路５２（図５）は、ＣＰＵ５４（図５）からＣＰＵバス５５を経由して送られたＴＳ書き込み制御信号に基づいて、無線ＬＡＮモジュール５１（図５）が受信したＴＳをメモリ５３（図５）に書き込み、メモリ５３に一時記憶させる。実施の形態１においては、受信したＴＳがメモリ５３（図５）内の第１のＴＳ記録領域５３１（図７）に書き込まれるものとする。メモリ５３（図５）にＴＳが書き込まれると、図１０に示されるフローに従い、ＴＳデータ読み出しタイミング生成回路５２１（図６）によりＴＳ読み出しタイミング信号Ｒ４が生成される。なお、無線送信装置４０からのＴＳの受信を開始したときに、ＣＰＵ５４（図５）は、メモリ５３（図５）内にＴＳを記憶できる空き領域が有るか無いかを確認し、図７に示す２つの記憶領域５３１，５３２が既に使用されている場合は、ＴＳを受信できないことを、無線ＬＡＮモジュール５１（図５）を経由して無線送信装置４０に通知する。
次に、受信したＴＳを記憶領域に格納する動作を説明する。図１０に示されるように、無線ＬＡＮモジュール５１（図５）によりＴＳの受信が開始されると、無線受信装置５０内のＣＰＵ５４（図５）は、受信されたＴＳを記憶するメモリ５３（図５）内の記憶領域を決定し、この決定された記憶領域を、受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）に通知する。ＴＳメモリ読み出し制御回路５２２（図６）は、決定されたメモリ５３（図５）内の記憶領域に基づいて、ＴＳを読み出すメモリ５３（図５）内の記憶領域を決定する。そして、ＴＳの受信開始後に、受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）は、受信された先頭のＴＳのメモリ５３（図５）への書き込みが完了したことを確認する（図１０のステップＳ１）。実施の形態１においては、メモリ５３（図５）内の第１のＴＳ記憶領域５３１（図７）の先頭に、受信開始後、最初に書き込まれたＴＳを、「先頭ＴＳ」と言う。受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）は、ＴＳメモリ読み出し制御回路５２２（図６）内のＴＳ書き込みアドレス記憶回路５２２８（図９）から出力される書き込みアドレス情報の変化を検出することによって（すなわち、書き込みアドレス情報が２ライン目のアドレスに変化したことを確認することによって）、メモリ５３（図５）内の第１のＴＳ記憶領域５３１（図７）に対する先頭ＴＳの書き込みが完了したこと確認することができる。
先頭ＴＳのメモリ５３（図５）への書き込みが確認できた後に、受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）は、メモリ５３（図５）に記憶された先頭ＴＳに付加されているタイムスタンプを読み出す（図１０のステップＳ２）。
図１０のステップＳ２においてタイムスタンプの読み出しが終了すると、受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）は、メモリ５３（図５）内の記憶データ量が所定値以上になるまで待機する（図１０のステップＳ３）。この待機は、ＶＢＲのＴＳに対して、無線受信装置５０のクロック周波数を用いたクロック再生を行うために実施する。
ＶＢＲのＴＳを受信した際のメモリ５３（図５）に記憶されているＴＳの記憶データ量は、例えば、図１３に示されるように変化する。なお、図１３は無線送信装置４０と無線受信装置５０の間のクロック信号の同期が取れていた場合の例である。図１３において、縦軸はメモリ５３（図５）に記憶されているＴＳの記憶データ量、横軸は時間を示す。図１３は、ＡＶ−ＨＤＤ記録再生装置２２（図１）等から出力されるＴＳで、例えば、ＭＰＥＧ２システムで圧縮された映像データを１フレーム単位で読み出すような制御を実施した場合に相当する。具体的には、ＭＰＥＧ２システムで２０ＭｂｐｓのＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ：高精細度）の映像ストリームをＴＳ形式で伝送した場合について説明する。なお、実施の形態１においては、ＧＯＰ（Ｇｒｏｕｐ ｏｆ Ｐｉｃｔｕｒｅｓ）を１５フレームで構成し、１ＧＯＰ内のイントラフレーム（Ｉｎｔｒａ Ｆｒａｍｅ）のデータ量は、１ＧＯＰの全データ量の２０％であると仮定する。また、実施の形態１においては、メモリ５３（図５）内の第１のＴＳ記憶領域５３１（図７）は、１ＧＯＰ分のデータを記憶できる記憶容量を有するものとする。
本実施の形態１では、説明をわかりやすくするため、ＰＣＲ（Ｐｒｏｇｒａｍ Ｃｌｏｃｋ Ｒｅｆｅｒｅｎｃｅ：プログラムクロック基準）は各フレームの先頭ＴＳに付加されており、３３ｍｓ毎に伝送されるものとして説明を続ける。無線送信装置４０と無線受信装置５０との間の無線伝送区間におけるスループットは、２０Ｍｂｐｓ程度であり、無線経由で受信されるＴＳの量はほぼ一定の割合で無線受信装置５０に入力される。しかし、無線受信装置５０内のメモリ５３（図５）からのデータの読み出しは、送信時に送信側クロック周波数に基づいてＴＳに付加されたタイムスタンプを基準に行われる。メモリ５３（図５）からイントラフレームを読み出す場合には、非常に短い時間で１ＧＯＰのデータ量の２０％のデータが読み出されるので、図１３に示されるように、メモリ５３（図５）のＴＳの記憶データ量が急激に低下する（図１３の期間ｔ１１〜ｔ１２、線分Ｄ１１Ｄ１２、又は、期間ｔ１３〜ｔ１４、線分Ｄ１３Ｄ１４）。そして、１ＧＯＰの期間をかけてメモリ５３の記憶データ量は徐々に初期値Ｆ０に戻る（図１３の線分Ｄ１２Ｄ１３、線分Ｄ１４Ｄ１５）。なお、実際には、メモリ５３（図５）におけるＴＳの記憶データ量の変化は、図１３に示されるような直線（線分Ｄ１１Ｄ１２、線分Ｄ１２Ｄ１３、線分Ｄ１３Ｄ１４、線分Ｄ１４Ｄ１５）にはならないが、実施の形態１においては、発明の理解を容易にするために、直線で描いている。無線受信装置５０においては、メモリ５３（図５）に記憶されているＴＳがオーバーフロー又はアンダーフローを起こさないようにするため、受信開始時には、メモリ５３（図５）に所定量のＴＳが記憶されるまで、メモリ５３（図５）からのデータの読み出しを開始しない。実施の形態１においては、メモリ５３（図５）に１ＧＯＰの半分のデータ量（図１３のＦ０）のＴＳが記憶された時点で、受信されたＴＳの読み出しを開始する。
図１０のステップＳ３において、メモリ５３（図５）の記憶データ量が所定値以上になると、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測用カウンタ制御回路５２１４（図８）は、時刻制御用カウンタ５２１３（図８）に、受信された先頭ＴＳに付加されていたタイムスタンプ値を初期値としてセットすると共に、時刻計測用カウンタ５２１３（図８）に時刻計測のためのカウントアップ動作を開始するよう制御信号を出力する（図１０のステップＳ４）。そして、図１０のステップＳ４において、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測用カウンタ５２１３（図８）のカウントアップ動作が開始され、その後に、時刻比較回路５２１６（図８）は、ＴＳ読み出しタイミング信号Ｒ４を出力する。ＴＳ読み出しアドレス発生回路５２２７（図９）は、ＴＳ読み出しタイミング信号Ｒ４に基づいて、メモリ５３（図５）に記憶されている１ＴＳ分のデータの読み出し制御信号Ｒ６を端子５２２３から出力する（図１０のステップＳ５）。
メモリ５３（図５）から読み出されたＴＳは、受信側メモリ制御回路５２（図５）内のバスアービタ回路５２３（図６）を経由して、ＴＳメモリ読み出し制御回路５２２（図６）内のＦＩＦＯメモリ５２２５（図９）に入力される。ＦＩＦＯメモリ５２２５（図９）は、ＣＰＵ５４（図５）からのＴＳ書き込み制御信号とＴＳメモリ読み出し制御回路５２２（図６）からのＴＳ読み出し制御信号との間の、バスアービタ回路５２３（図６）によるバス調停時に発生した読み出しデータの遅延時間等を吸収する。実施の形態１においては、受信側メモリ制御回路５２（図５）内のＴＳデータ読み出しタイミング生成回路５２１（図６）から入力されるＴＳ読み出しタイミング信号Ｒ４を基準にし、一定時間の遅延量を持たせてＦＩＦＯメモリ５２２５（図９）からＴＳを読み出すように、ＦＩＦＯメモリ制御回路５２２６（図９）はＦＩＦＯメモリ５２２５（図９）に対して読み出し制御信号を出力する。受信側メモリ制御回路５２（図５）におけるＴＳメモリ読み出し制御回路５２２（図６）内のＦＩＦＯメモリ５２２５（図９）への書き込み制御は、ＴＳ読み出しアドレス発生回路５２２７（図９）から出力されるＴＳデータ読み出し制御信号Ｒ６ａ（図９）と、受信側メモリ制御回路５２（図５）内のバスアービタ回路５２３（図６）から出力されるデータ読み出し完了信号（図９には示さず。図６に信号Ｒ８として示す。）、すなわち、メモリ５３（図５）からデータの読み出しが完了したことを示す信号とを用いて実施する。なお、バスアービタ回路５２３（図６）から出力されるデータ読み出し完了信号（図９には示さず。図６に信号Ｒ８として示す。）は、ＴＳ読み出しアドレス発生回路５２２７（図９）によって、ＴＳ読み出しアドレスを発生する際に使用される。
図１０のステップＳ６において、メモリ５３（図５）から１ＴＳ分のデータの読み出しが完了すると、ＴＳメモリ読み出し制御回路５２２（図６）内のＴＳ読み出しアドレス発生回路５２２７（図９）は、ＴＳ書き込みアドレス記憶回路５２２８（図９）に記憶されている書き込みアドレス情報に基づいて、メモリ５３（図５）に次のラインのＴＳが記憶されているか確認し、記憶されている場合には、次のラインのＴＳのタイムスタンプを読み出すためのＴＳデータ読み出し制御信号Ｒ６を発生する（図１０のステップＳ７）。なお、メモリ５３（図５）に次のラインのＴＳが記憶されていない場合は、メモリ５３（図５）にアンダーフローが起こったものとして、アンダーフローが発生したことをＣＰＵ５４（図５）に通知する。実施の形態１では、ＣＰＵ５４（図５）は、アンダーフロー発生が通知されると、一旦、受信側メモリ制御回路５２（図５）を所定の初期状態にリセットし、再度、ＴＳ受信（図１０のステップＳ１から始まる処理）を実行するものとする。
図１０のステップＳ７において、次のラインのＴＳ（「次ＴＳ」とも記す。）のタイムスタンプを受け取ると、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻比較回路５２１６（図８）は、タイムスタンプ信号Ｒ３と、時刻計測用カウンタ５２１３（図８）から出力される時刻計測カウント値Ｒ９とを比較し、時刻計測カウント値Ｒ９が入力されたタイムスタンプ信号Ｒ３の値より大きくなったときに（図１０のステップＳ８）、ＴＳ読み出しタイミング信号Ｒ４を出力する。ＴＳ読み出しタイミング信号Ｒ４を受け取ったＴＳ読み出しアドレス発生回路５２２７（図９）はＴＳデータ読み出し制御信号Ｒ６を出力する（図１０のステップＳ５）。
受信側メモリ制御回路５２（図６）は、図１０のステップＳ５〜Ｓ８（すなわち、破線で囲うステップＳ９）の動作を繰り返す。無線受信装置５０の発振子が発振する受信側基準クロックが無線送信装置４０の発振子が発振する送信側基準クロックよりも速く（すなわち、無線受信装置５０における受信側クロック周波数が無線送信装置４０における送信側クロック周波数よりも高く）なったときに、時刻計測用カウンタ５２１３（図８）のカウンタ値に基づいて得られる受信側基準時刻（受信側クロック周波数）とタイムスタンプ信号に基づいて得られる送信側基準時刻（送信側クロック周波数）との間に偏差が生じるので、この偏差に基づいた時間だけ、メモリ５３（図５）に一時記憶されたＴＳの読み出しタイミングを遅らせるように、受信側メモリ制御回路５２（図６）を制御するよう実施の形態１は構成されている。
次に、実施の形態１におけるクロック再生フローを、図１１及び図１２のフローチャートを用いて説明する。無線受信装置５０内のＣＰＵ５４（図５）は、ＴＳの受信が開始されると、無線パケットに付加されているヘッダ情報に基づいて、送信機（無線送信装置４０に相当する。）の識別を実施する（図１１のステップＳ１１）。送信機の識別は、例えば、無線パケットのヘッダ情報に付加されているＭＡＣアドレス、及び、送信機に固有の機器識別情報（例えば、ＩＰアドレス）の一方又は両方を用いて、実施する。機器識別情報として、ＭＡＣアドレス、又は、ＩＰアドレスを用いれば無線パケットに新たな情報を付加することなく機器識別情報が入手できるので、無線送信装置４０及び無線受信装置５０の処理負荷を軽減できると共に、通信帯域に負荷をかけることなく送受信を行うことができる。
送信機の識別を実施した後、ＣＰＵ５４（図５）は、送信機の機器識別情報に基づいて、無線受信装置５０内の記憶部（例えば、メモリ５３の一部、又は、図示しない他のメモリ）に、識別した送信機の時刻補正値（以前の時刻補正値）が既に記憶されているか否かを確認する（図１１のステップＳ１２）。無線受信装置５０内に識別した送信機の時刻補正値（すなわち、クロックジッタ補正値）が既に記憶されている場合は、ＣＰＵ５４（図５）は、記憶されている時刻補正値（クロックジッタ補正値）を初期値としてＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻補正値記憶レジスタ５２１５（図８）にセットする（図１１のステップＳ１３）。無線受信装置５０内に識別した送信機の時刻補正値が記憶されていない場合は、ＣＰＵ５４（図５）は、時刻補正値記憶レジスタ５２１５（図８）に初期値‘０’をセットする（図１１のステップＳ１４）。このように、無線受信装置５０内に記憶されている時刻補正値（例えば、過去のデータ受信によって取得した以前の時刻補正値）がある場合に、記憶されている以前の時刻補正値を初期値として利用する理由は、以下の通りである。無線受信装置５０は、ＶＢＲのＴＳのクロック再生を実施する。ＶＢＲのＴＳの平均データ伝送レートは２０Ｍｂｐｓ程度であるが、短い時間単位においては、平均データ伝送レートは大きく変動する。このため、ある程度長い時間で評価すれば、平均データ伝送レートはほぼ一定であり、クロックジッタ値の推定が可能になる。そこで、実施の形態１においては、最小の計測時間を１ＧＯＰの期間としている。このように、クロックジッタ値の推定には非常に時間がかかるので、無線受信装置５０に、以前ＴＳ受信を実施した際に計測した計測結果（以前の時刻補正値）が記憶されている場合には、クロック再生の開始時点において、既に記憶されている以前の時刻補正値を使用することによって、時刻補正値が所定範囲内に収束するまでの時間（後述する図１１のステップＳ１７において時刻補正値が収束するまでに要する時間）の短縮を図ることができる。
ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻補正値記憶レジスタ５２１５（図８）に初期値のセットが完了した後、ＣＰＵ５４（図５）は、ＴＳメモリ読み出し制御回路５２２（図６）内の積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に、初期値‘０’をセットする。その際、ＴＳメモリ読み出し制御回路５２２（図６）内のメモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１（図９）、及び計測時間測定カウンタ５２３３（図９）にも、初期値‘０’をセットする（図１１のステップＳ１５）。各種レジスタの初期化が終了すると、ＣＰＵ５４（図５）は、目標値の計測及び設定を実施する（図１１のステップＳ１６）。以下、図１２を用いて目標値の計測方法について説明する。
ＴＳの受信が開始されると、目標値の計測が開始される。目標値の計測に際しては、ＣＰＵ５４（図５）は、はじめに、メモリ５３（図５）からＴＳの読み出しが開始されたか否かを確認する（図１２のステップＳ３１）。メモリ５３（図５）からのＴＳの読み出しが開始されたことを確認すると、ＣＰＵ５４（図５）は、目標値を計測するための時間（目標値計測時間）を内部のタイマーにセットする（図１２のステップＳ３２）。例えば、目標値計測時間を１ＧＯＰの時間である０．５秒に設定する。なお、目標値計測時間を複数ＧＯＰ分の時間に設定することもできる。
次に、タイマーにセットされた目標値計測時間が経過するまで、ＣＰＵ５４（図５）は待機する（図１２のステップＳ３３）。目標値計測時間の経過後、ＣＰＵ５４（図５）は、ＴＳメモリ読み出し制御回路５２２（図６）内の積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込み（図１２のステップＳ３４）、その後、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に初期値‘０’をセットする（図１２のステップＳ３５）。このとき、ＴＳメモリ読み出し制御回路５２２（図６）内のメモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１（図９）、及び計測時間測定カウンタ５２３３（図９）をも初期値‘０’にセットする。
次に、ＣＰＵ５４（図５）は、各種レジスタ値を用いて目標値の算出を実施する。具体的には、ＴＳメモリ読み出し制御回路５２２（図６）内のＴＳ出力数記憶レジスタ５２３２（図９）に記憶されている値Ａ１１０を計測時間記憶レジスタ５２３４（図９）に記憶されている値Ｂ１１０で除算することによって、ＴＳの平均読み出しレートＣ１１０（＝Ａ１１０／Ｂ１１０）を算出する。次に、積分結果記憶レジスタ５２３０（図９）に記憶されている値Ｄ１１０を、ＴＳの平均読み出しレートＣ１１０で除算することによって、目標値Ｅ１１０（＝Ｄ１１０／Ｃ１１０）を算出する（図１２のステップＳ３６）。なお、実施の形態１においては、メモリ記憶データ量積分回路５２２９（図９）における積分は、図１３に示されるように、基準容量Ｆ０とメモリ記憶データ量との差分ΔＦを積分するものとする。従って、図１３において斜線で示した部分の面積がメモリ記憶データ量積分回路５２２９（図９）における積分結果Ｄ１１０として出力される。また、実施の形態１においては、メモリ記憶データ量積分回路５２２９（図９）における積分を、メモリ５３（図５）からＴＳが読み出されるタイミングで実施する。以上の処理によって、目標値Ｅ１１０の計測及び設定が完了する。
以上の処理によって目標値Ｅ１１０の計測及び設定が完了すると、時刻補正値（クロックジッタ補正値）の算出が開始される。ＣＰＵ５４（図５）は、予め定められた計測時間が経過するまで待機する（図１１のステップＳ１８）。図１１のステップＳ１８における計測時間は、目標値設定の際に用いた目標値計測時間（図１２のステップＳ３２）と同様に、１ＧＯＰの時間とする。図１１のステップＳ１８において計測時間が経過した後、目標値計測の場合と同様に、ＣＰＵ５４（図５）は、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込み（図１１のステップＳ１９）、その後、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）を初期値‘０’にセットする（図１１のステップＳ２０）。このとき、メモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１、及び計測時間測定カウンタ５２３３をも初期値‘０’にセットする。
次に、ＣＰＵ５４（図５）は、各種レジスタ値を用いて、目標値計測の場合（図１２のステップＳ３６）と同様に、ＴＳ出力数記憶レジスタ５２３２（図９）に記憶されている値Ａ１１１を計測時間記憶レジスタ５２３４（図９）に記憶されている値Ｂ１１１で除算することによって、上記期間におけるＴＳの平均読み出しレートＣ１１１（＝Ａ１１１／Ｂ１１１）を算出する。次に、積分結果記憶レジスタ５２３０（図９）に記憶されている値Ｄ１１１をＴＳの平均読み出しレートＣ１１１で除算することによって、計測値Ｅ１１１（＝Ｄ１１１／Ｃ１１１）を算出する。
そして、上記計測値Ｅ１１１と上記目標値Ｅ１１０との偏差（すなわち、差分）を計算し、計算された偏差に対応する値を時刻補正値（クロックジッタ補正値）とする。実施の形態１においては、クロックジッタ補正値に関しては、図１５に示すような予め定められた変換テーブル、すなわち、算出された偏差とクロックジッタ補正値とを対応付けた変換テーブルを２つ準備しておき、クロックジッタ補正値を算出する。なお、準備しておく変換テーブルの数は１つ又は３つ以上であってもよい。
次に、図１４を用いて、クロックジッタ値ｄＳＵＭを具体的に説明する。図１４は、無線受信装置５０の受信側クロック周波数が無線送信装置４０の送信側クロック周波数よりも高く、無線受信装置５０の基準クロックが無線送信装置４０の基準クロックよりも速い場合を示している。なお、実際のクロック周波数の偏差は、無線送信装置４０の発振子と無線受信装置５０の発振子の精度に依存し、水晶発振子を使用した場合、最大のクロック偏差は、±１００ｐｐｍ（ｐａｒｔｓ ｐｅｒ ｍｉｌｌｉｏｎ）程度となる。なお、図１４においては、説明をわかりやすくするため、クロックジッタ値ｄＳＵＭを強調して描いている（すなわち、線分Ｄ２１Ｄ２５に対する線分Ｄ２１Ｄ２５ａの勾配を実際よりも急に描いている）。このように、無線受信装置５０の受信側クロック周波数が無線送信装置４０の送信側クロック周波数よりも高いので、無線受信装置５０内の時刻計測用カウンタ５２１３（図８）のカウント値が速く進み、メモリ５３（図５）に記憶されているＴＳのデータ量が徐々に（図１４の線分Ｄ２１Ｄ２５ａのように）減ってくる。この場合、受信側クロック周波数と送信側クロック周波数クロック周波数との間の偏差は、一定である（すなわち、ＴＳの入力レートの変化等に起因して変動しない）。したがって、図１４に示した斜線部分がクロックジッタ値ｄＳＵＭ（上記計測値Ｅ１１１と上記目標値Ｅ１１０との差分に対応する値）になる。よって、ＣＰＵ５４（図５）は、クロックジッタ値に応じたクロックジッタ補正値を算出する。そして、ＣＰＵ５４（図５）は、算出したクロックジッタ補正値を時刻補正値記憶レジスタ５２１５（図８）にセットする（図１１のステップＳ２１）。なお、算出したクロックジッタ補正値は、既に時刻補正値記憶レジスタ５２１５（図８）によって制御されている制御結果に基づいたものであるので、上記アルゴリズムで算出されるクロックジッタ値はその差分である。従って、時刻補正値記憶レジスタ５２１５（図８）にクロックジッタ補正値をセットする場合は、現在のセットされているクロックジッタ補正値に、上記算出したクロックジッタ補正値を加算する。
実施の形態１においては、クロックジッタ補正値算出の際、ＴＳの平均読み出しレートＣ１１０（目標値Ｅ１１０算出時）及びＣ１１１（計測値Ｅ１１１算出時）を使用する。これは以下の理由による。メモリ記憶データ量積分回路５２２９（図９）でメモリ５３（図５）内に書き込まれた記憶データ量を積分するタイミングの制御を簡単にするために、ＴＳ読み出しアドレス発生回路５２２７（図９）でＴＳをメモリ５３（図５）から読み出すタイミングに同期して読み出すよう構成した。従って、平均データ転送レートが２０ＭｂｐｓのＴＳを受信している場合と、平均データ転送レートが５ＭｂｐｓのＴＳを受信している場合とでは、求めるクロックジッタ値（図１４の斜線領域の積分値に相当する。）の大きさが異なるため、それを正規化するためにＴＳの平均読み出しレートで正規化するよう構成した。
次に、クロックジッタ補正値を用いたクロック再生方法について説明する。ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測用カウンタ制御回路５２１４（図８）においては、予め定められた時間間隔ごとに（実施の形態１においては１００ｍｓごとに）、時刻補正値記憶レジスタ５２１５（図８）に記憶されているクロックジッタ補正値を時刻計測用カウンタ５２１３のカウント値に加算することによって、時刻計測用カウンタ５２１３（図８）の出力値を補正する。図１４に示されるケースは、無線受信装置５０内の受信側クロック周波数が無線送信装置４０内の送信側クロック周波数よりも高く、メモリ５３（図５）の記憶データ量が減少しつつある場合を示している。この場合には、時刻計測用カウンタ５２１３は、１００ｍｓに１度、クロックジッタ補正値分、時刻が戻される（強制的に時刻を遅らせる。）。このようにクロックジッタ補正値分、時刻を戻すことによって、無線受信装置５０内におけるクロック周波数に基づく基準時刻を、無線送信装置４０内のクロック周波数に基づく基準時刻に近づけることができる。
実施の形態１に示されるように、無線受信装置５０においてはクロック再生（クロックジッタ補正）の際に、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測カウンタ５２１３（図８）のカウンタ値に、一定の周期で時刻補正値記憶レジスタ５２１５（図８）に記憶されている時刻補正値（クロックジッタ補正値）をオフセットとして加えるよう構成しているので、無線受信装置５０内のシステムクロック周波数を変えることなく、適切なクロック再生を実現できる。従って、実施の形態１の無線受信装置５０を用いれば（すなわち、実施の形態１のデータ受信方法を用いれば）、複数の無線送信装置から送られてきたＴＳのそれぞれをメモリ５３（図５）内の異なる記憶領域に記憶すると共に、それぞれの記憶領域に対応した時刻計測カウンタ５２１３（図８）を備えることにより、複数の無線送信装置から送られてきたＴＳのそれぞれの読み出しタイミングを発生すれば、受信した複数のＴＳのクロック再生を並行して実行できる。
クロックジッタ補正値の算出及びセットが終了すると、ＣＰＵ５４（図５）は、クロックジッタ補正値が、収束したか否かを判断する。具体的には、計算されたクロックジッタ補正値が所定範囲内に入っていた場合に、収束したと判断する（図１１のステップＳ２２）。収束していないと判断された場合は、再度、同一の計測条件でクロックジッタ計測を開始する。収束したと判断した場合は、計測時間を変更し（図１１のステップＳ２３）、再度、クロックジッタの計測を開始する（図１１のステップＳ１８以降）。その際、クロックジッタ補正値算出用の変換テーブルも、図１５に示される実線の変換テーブル（勾配の急な直線）から、破線の変換テーブル（勾配の緩やかな直線）に変更することが望ましい。これは、以下の理由による。クロックジッタ値はシステムクロック周波数の偏差に依存するため、機器が特定されればほぼ一定の値になる。従って、クロックジッタ補正値をある一定の収束範囲内まで引き込む際（例えば、受信開始直後）には、クロックジッタ補正値算出の際のゲイン（変換テーブルを示す直線の勾配）を大きくして、引き込み時間を短縮する。そして、クロックジッタ補正値をある一定の収束範囲内まで引き込んだ後には、ゲインを小さくして、システムの安定性を重視するよう構成する。これにより、クロックジッタ補正値を収束範囲内までの引き込む時間を短縮できると共に、クロックジッタ補正値を収束範囲内にした後には無線受信装置５０を安定に動作させることができる。また、実施の形態１において、計測時間を長くする理由は、計測時間を長くして計測値の精度を向上させ、クロックジッタ補正値の収束後に無線受信装置５０を安定に動作させることができるようにするためである。なお、実施の形態１においては、クロックジッタ値が収束しても、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）制御等を採用していないので、データ受信時にはクロックジッタ補正値を更新し続ける必要がある。
以上に説明したように、実施の形態１のデータ受信方法（実施の形態１の無線受信装置５０）を用いれば、ジッタを有する無線を介して伝送されたＶＢＲのＴＳを受信する場合であっても、アンダーフロー、あるいはオーバーフローを生じさせることなく連続的にＴＳを出力することができる。このため、ＭＰＥＧ２システムのＴＳを受信側の機器で復号し再生する場合に、映像を途切れさせることなくＭＰＥＧ２データを再生することができる。
また、実施の形態１のデータ受信方法（実施の形態１の無線受信装置５０）を用いれば、受信側メモリ５３が複数の記憶領域を有するので、１台の無線受信装置５０で複数のデータ送信装置から出力されるパケットデータを受信することができ、各々の受信パケットデータごとにアンダーフロー、あるいはオーバーフローを生じさせることなく連続的にデータを出力することができる。また、受信側メモリ５３が複数の記憶領域を有するので、簡単な回路構成で複数のストリームを扱うことができ、回路規模の抑制、及び、消費電力及び製造コストの低減を図ることができる。
実施の形態２．
図１６は、本発明の実施の形態２における無線受信装置のクロックジッタ検出動作を示すフローチャートである。また、図１７は、実施の形態２における無線受信装置による変換テーブル選択のために使用されるテーブルを示す図である。また、図１８は、実施の形態２における無線受信装置がクロックジッタ補正値を算出するために使用する変換テーブルを示す図である。
実施の形態２におけるデータ受信方法は、メモリ記憶データ量積分回路５２２９（図９）における積分方法、クロックジッタ補正値の収束判定方法、及びクロックジッタ検出方法を除き、上記実施の形態１におけるデータ受信方法と同じである。具体的に言えば、実施の形態１と実施の形態２は、以下の相違点を持つ。実施の形態１においては、メモリ記憶データ量積分回路５２２９（図９）によってメモリ５３（図５）に記憶されているＴＳの記憶データ量を積分するタイミングは、制御を簡単にするために、ＴＳメモリ読み出し制御回路５２２（図６）内のＴＳ読み出しアドレス発生回路５２２７（図９）によりメモリ５３（図５）からＴＳを読み出すタイミングに同期するように構成している。これに対し、実施の形態２においては、ＴＳの記憶データ量を積分するタイミングは、無線受信装置内の受信側クロック周波数に基づいて作成した予め定められたタイミングになるように構成している。なお、以下の実施の形態２の説明においては、上記実施の形態１において用いた図１〜図１０及び図１２をも参照する。また、図１６において、図１１のステップと同じ処理を行うステップには、同じ符号を付す。
実施の形態２における無線送信装置４０から送信されたＴＳを含む無線パケットを受信した際の無線受信装置５０におけるクロック再生フローについて、図１６及び図１２を用いて説明する。図１６に示されるように、無線受信装置５０内のＣＰＵ５４（図５）は、ＴＳの受信が開始されると、無線パケットに付加されているヘッダ情報に基づいて、送信機（無線送信装置４０に相当する。）の識別を実施する（図１６のステップＳ１１）。送信機の識別は、例えば、無線パケットのヘッダ情報に付加されているＭＡＣアドレス、及び、送信機に固有の機器識別情報（例えば、ＩＰアドレス）の一方又は両方を用いて、実施する。機器識別情報として、ＭＡＣアドレス、又は、ＩＰアドレスを用いれば、無線パケットに新たな情報を付加することなく機器識別情報が入手できるので、無線送信装置４０及び無線受信装置５０の処理負荷を軽減することができると共に、通信帯域に負荷をかけることなく送受信を行うことができる。
送信機の識別を実施した後、無線受信装置５０内のＣＰＵ５４（図５）は、送信機の機器識別情報に基づいて、無線受信装置５０内の記憶部（例えば、メモリ５３の一部、又は、図示しない他のメモリ）に、過去に識別された送信機の時刻補正値（「以前の時刻補正値」とも言う。）が既に記憶されているか否かを確認する（図１６のステップＳ１２）。
図１６のステップＳ１２において、無線受信装置５０内に以前の時刻補正値（クロックジッタ補正値）が既に記憶されている場合は、ＣＰＵ５４（図５）は、記憶されている以前の時刻補正値を初期値としてＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻補正値記憶レジスタ５２１５（図８）にセットする（図１６のステップＳ１３）。その後、目標値を計測するために用いる計測時間Ｔ（ｎ）をセットし、クロックジッタ補正値算出用の変換テーブルをＴａｂｌｅ（ｎ）をセットする（図１６のステップＳ４１）。ここで、ｎはｉであり、図１７に示されるように、実施の形態２においては、ｉは０から４までの５通りの値をとることがでる。また、クロックジッタ補正値算出の際の収束結果に応じてｉの値を切り替えることにより、計測時間Ｔ（ｎ）及びクロックジッタ補正値算出用の変換テーブルＴａｂｌｅ（ｎ）を切り換えることができるように構成している。
図１６のステップＳ１２において、無線受信装置５０内に以前の時刻補正値が記憶されていない場合は、時刻補正値記憶レジスタ５２１５（図８）に初期値‘０’をセットする（図１６のステップＳ１４）。その後、ｎ＝ｉ＝０とし、計測時間をＴ（０）にセットし、クロックジッタ補正値算出用の変換テーブルをＴａｂｌｅ（０）にセットする（図１６のステップＳ４２）。これは、以下の理由による。実施の形態１の場合と同様に、ＶＢＲのＴＳのクロック再生を実施する場合には、計測時間が短い時間単位においては平均データ伝送レートが大きく変動する。このため、ある程度長い時間で評価すれば、平均データ伝送レートはほぼ一定であり、クロックジッタ値の推定が可能になる。しかし、実施の形態１において用いた１ＧＯＰの受信データ量が常に一定である保証はない。従って、クロックジッタ値をより一層高精度に推定しようとした場合、計測時間を長くする必要がある。一方、無線送信装置４０と無線受信装置５０の間の水晶発振子のクロック周波数の偏差が、無線送信装置４０については中心周波数に対して−１００ｐｐｍ（ｐａｒｔｓ ｐｅｒ ｍｉｌｌｉｏｎ）であり、無線受信装置５０については中心周波数に対して＋１００ｐｐｍである場合に、システムクロックを２７ＭＨｚとすると、それぞれのシステムクロック周波数は以下のようになる。
無線送信装置４０のクロック周波数＝２６．９９７３ＭＨｚ
無線受信装置３０のクロック周波数＝２７．００２７ＭＨｚ
従って、１秒間のクロック数の差は、５４００クロック（＝２７．００２７ＭＨｚ−２６．９９７３ＭＨｚ＝０．００５４ＭＨｚ）になる。よって、１秒当たりの時間のずれ量は（５４００／２７ＭＨｚ）秒、すなわち、約２００μｓとなる。
一方、ＴＳに許容されるジッタの最大値は５０μｓであるので、無線受信装置５０は、できるだけ早くクロックジッタの補正を収束させる必要がある。ＶＢＲの場合、最小の制御単位は１ＧＯＰであり、送受信開始時には１ＧＯＰ単位によるクロックジッタ補正制御になるため、なるべく早く所定のクロック周波数偏差以下にクロックジッタ値を抑え込まなければならない。従って、クロックジッタ値の推定のために複数の計測時間、及び複数のジッタ補正テーブルを持つよう構成し、送受信開始時（及び送受信開始時直後の期間）にはクロックジッタ値の急速な収束のための粗調整（ラフなクロックジッタ補正）を実施し、クロックジッタ値の収束の程度に応じて、徐々に微調整（精度の高いクロックジッタ補正）を実行するように構成した。また、実施の形態２においては、実施の形態１と同様に、無線送信装置４０と以前ＴＳ受信を実施した際に計測した計測結果が記憶されていた場合は、記憶されていた時刻補正値を使用することによって（すなわち、クロック周波数の偏差を小さく抑えることができる時刻補正値を使用することによって）、受信開始時からシステム動作の安定化を図ることができる。
計測時間Ｔ（ｎ）及びクロックジッタ補正値算出用の変換テーブルＴａｂｌｅ（ｎ）のセットを完了した後、ＣＰＵ５４（図５）は、ＴＳメモリ読み出し制御回路５２２（図６）内の積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に初期値‘０’をセットする。このとき、ＴＳメモリ読み出し制御回路５２２（図６）内のメモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１、及び計測時間測定カウンタ５２３３をも初期値‘０’にセットする（図１６のステップＳ１５）。各種レジスタの初期化が終了すると、次に目標値の計測及び設定を実施する（図１６のステップＳ１６）。以下、実施の形態２における目標値の計測方法について、図１２を用いて説明する。
実施の形態２における無線受信装置５０は、実施の形態１の場合と同様に、ＴＳの受信が開始されると、目標値の計測を開始する。なお、図１２のステップＳ３１〜Ｓ３３における動作は、実施の形態１の場合と同様である。なお、実施の形態２においては、目標値の計測の際の計測時間（以下「目標値計測時間」と言う。）を２秒とした場合について説明する。目標値計測時間の経過後（受信した先頭のＴＳが読み出されてから２秒後）、ＣＰＵ５４（図５）は、ＴＳメモリ読み出し制御回路５２２（図６）内の積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込む（図１２のステップＳ３４）と共に、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）を初期値‘０’にセットする（図１２のステップＳ３５）。このとき、ＴＳメモリ読み出し制御回路５２２（図６）内のメモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１（図９）、及び計測時間測定カウンタ５２３３（図９）をも初期値‘０’にセットする。
次に、ＣＰＵ５４（図５）は、各種レジスタ値を用いて目標値の算出を実施する。具体的には、ＴＳメモリ読み出し制御回路５２２（図６）内のＴＳ出力数記憶レジスタ５２３２（図９）に記憶されている値Ａ１２０を計測時間記憶レジスタ５２３４（図９）に記憶されている値Ｂ１２０で除算することによって、ＴＳの平均読み出しレートＣ１２０（＝Ａ１２０／Ｂ１２０）を算出し、算出結果を記憶する。次に、ＣＰＵ５４（図５）は、積分結果記憶レジスタ５２３０（図９）に記憶されている値Ｄ１２０を計測時間記憶レジスタ５２３４（図９）に記憶されている値Ｂ１２０で除算することによって、目標値Ｅ１２０（＝Ｄ１２０／Ｂ１２０）を算出する（図１２のステップＳ３６）。なお、実施の形態２においては、実施の形態１と同様に、図１３に示されるように、基準容量Ｆ０とメモリ記憶データ量との差分ΔＦを積分するものとする。従って、図１３において斜線で示した部分の面積に相当する値がメモリ記憶データ量積分回路５２２９（図９）における積分結果Ｄ１２０として出力される。なお、実施の形態２においては、メモリ記憶データ量積分回路５２２９（図９）における積分タイミングを無線受信装置５０内の基準クロックに基づいて作成する点で、メモリ記憶データ量積分回路５２２９（図９）における積分タイミングをＴＳ読み出しタイミングに一致させた実施の形態１の場合と異なる。このため、目標値を設定する際には、実施の形態１の場合のように、メモリ記憶データ量積分回路５２２９（図９）の積分値をメモリ５３（図５）から読み出したＴＳの平均読み出しレートで除算するのではなく、メモリ記憶データ量積分回路５２２９（図９）の積分値を計測時間で除算することによって、目標値を求める。
上記方法で目標値の計測及び設定が完了すると、クロックジッタ補正値の算出が開始される。ＣＰＵ５４（図５）は、予め定められた計測時間Ｔ（ｎ）が経過するまで待機する（図１６のステップＳ１８）。実施の形態２においては、計測時間Ｔ（ｎ）は図１７に示すｉ＝ｎの値に基づき設定される。既に、クロックジッタ補正値を取得している場合（ｉ＝４の場合）には計測時間Ｔ（ｎ）は８秒（図１７におけるｉ＝４）に設定され、クロックジッタ補正値を取得していない場合には計測時間Ｔ（ｎ）は０．５秒（図１７におけるｉ＝０）とする。計測時間Ｔ（ｎ）経過後に、目標値計測の場合と同様に、ＣＰＵ５４（図５）は、ＴＳメモリ読み出し制御回路５２２（図６）内の積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込む（図１６のステップＳ１９）と共に、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）を初期値‘０’にセットする（図１６のステップＳ２０）。このとき、メモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１（図９）、及び計測時間測定カウンタ５２３３（図９）も初期値‘０’にセットする。
次に、ＣＰＵ５４（図５）は、各種レジスタ値を用いて、目標値計測の場合（図１２のステップＳ３６）と同様に、計測値の算出を実施する。具体的には、ＴＳ出力数記憶レジスタ５２３２（図９）に記憶されている値Ａ１２１を計測時間記憶レジスタ５２３４（図９）に記憶されている値でＢ１２１除算することによって、上記期間におけるＴＳの平均読み出しレートＣ１２１（＝Ａ１２１／Ｂ１２１）を算出する。そして、上記ＴＳの平均読み出しレート情報に基づいて、計測期間内でＴＳの受信データレートが所定値よりも大きく変化したか否かを確認する。ＴＳの平均読み出しレートＣ１２１が所定値よりも大きく変化した場合は、実施の形態２においては、再度、目標値の設定ルーチンに入り、目標値を変更する。これは、以下の理由による。クロックジッタ値は、無線送信装置４０及び無線受信装置５０の間のシステムクロックの周波数偏差に起因するものである。従って、受信中に受信レートが変化してもクロックジッタ値は変化しない。実施の形態２においては、メモリ５３（図５）内に所定量のＴＳを記憶した後、読み出し制御を開始する。従って、無線受信装置５０においてはＴＳの平均受信レートが変化した場合、メモリ５３（図５）に記憶する所定のＴＳ数分の遅れ時間を有する。例えば、平均受信データレートが２０Ｍｂｐｓから１２Ｍｂｐｓに変化した場合は、メモリ５３（図５）に記憶されるＴＳの量は２０ＭｂｐｓのＴＳを受信していた場合と比較して遅れ時間分のＴＳ受信レート差（８Ｍｂｐｓ）分だけメモリ５３（図５）に記憶されている平均記憶データ量が減少する。一方、平均受信データレートが８Ｍｂｐｓから２０Ｍｂｐｓに上がった場合は、反対に遅れ時間分のＴＳ受信レート差（１２Ｍｂｐｓ）分だけメモリ５３（図５）に記憶されている平均記憶データ量が増加する。従って、実施の形態２においては、ＴＳの平均読み出しレートの算出結果を用いて、目標値を再度設定し直すか否かを判断する。
目標値の再設定の必要がない場合は、ＴＳメモリ読み出し制御回路５２２（図６）内の積分結果記憶レジスタ５２３０（図９）に記憶されている値Ｄ１２１を計測時間記憶レジスタ５２３４（図９）に記憶されている値Ｂ１２１で除算することによって、計測値Ｅ１２１（＝Ｄ１２１／Ｂ１２１）を算出する。
そして、上記計測値Ｅ１２１（すなわち、先頭ＴＳより後に受信されたＴＳについて得られた計測値）と上記目標値Ｅ１２０（すなわち、先頭ＴＳについて得られた計測値）との偏差（すなわち、差分）を計算し、計算された偏差に対応する値を時刻補正値（クロックジッタ補正値）とする。実施の形態２においては、クロックジッタ補正値に関しては、図１８に示すような予め定められた計算結果（偏差）とクロックジッタ補正値とを対応付けた変換テーブルを複数準備しておき（実施の形態２においては５つ）、ｉの値に応じてクロックジッタ補正用のテーブルを切り換えてクロックジッタ補正値を算出する。そして、算出結果をクロックジッタ補正値として時刻補正値記憶レジスタ５２１５（図８）にセットする（図１６のステップＳ２１）。なお、算出したクロックジッタ補正値は、既に時刻補正値記憶レジスタ５２１５（図８）によって制御されている制御結果に基づいたものであるので、実施の形態１と同様に、上記アルゴリズムで算出されるクロックジッタ値はその差分である。従って、ＴＳデータ読み出しタイミング制御回路５２１（図６）内の時刻補正値記憶レジスタ５２１５（図８）にクロックジッタ補正値をセットする場合は、現在セットされているクロックジッタ補正値に上記算出したクロックジッタ補正値を加算した値をセットする。
次に、クロックジッタ補正値を用いたクロック再生方法に関して説明する。実施の形態１と同様に、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測用カウンタ制御回路５２１４（図８）においては、予め定められた時間間隔ごとに（実施の形態２においては１００ｍｓごと）、時刻補正値記憶レジスタ５２１５（図８）に記憶されているクロックジッタ補正値を時刻計測用カウンタ値に加算することによって、時刻計測用カウンタ５２１３（図８）の出力値を補正する。図１４に示されるケースは、無線受信装置５０内の受信側クロック周波数が無線送信装置４０内の送信側クロック周波数よりも高く、メモリ５３（図５）の記憶データ量が減少しつつある場合を示している。この場合には、時刻計測用カウンタ５２１３は、１００ｍｓに１度、クロックジッタ補正値分、時刻が戻される（強制的に時刻を遅らせる。）。このようにクロックジッタ補正値分、時刻を戻すことによって、無線受信装置５０内におけるクロック周波数に基づく基準時刻を、無線送信装置４０内のクロック周波数に基づく基準時刻に近づけることができる。
クロックジッタ補正値の算出及びセットが終了すると、ＣＰＵ５４（図５）は、クロックジッタ補正値が、収束したか否かを判断する。具体的には、計算されたクロックジッタ補正値が所定値の範囲内に入っている場合に、収束したと判断する（図１６のステップＳ２２）。収束していないと判断された場合は、再度、同一の計測条件でクロックジッタ計測を開始する。収束したと判断された場合は、計測時間Ｔ（ｎ）及びクロックジッタ算出用のテーブルＴａｂｌｅ（ｎ）を変更し、再度、クロックジッタの計測を開始する（このとき、ｉ＝ｉ＋１も実施する。）（図１６のステップＳ４３）。その際、クロックジッタ補正値算出用の変換テーブルも、図１８に示されるように変更する。なお、ｉ＝４の場合には、収束は完了しているものと判断し、計測時間及びクロックジッタ補正用のテーブルの変更は行わない。
以上の制御を行う理由は、実施の形態１の場合と同様に、以下のとおりである。クロックジッタは、システムクロック周波数の偏差に依存するため、機器が特定されればほぼ一定の値になる。従って、クロックジッタ補正値をある一定の収束範囲内まで引き込む際にはクロックジッタ補正値算出の際のゲイン（図１８の直線の勾配）を大きくして引き込み時間を早くする。そして、クロックジッタ補正値をある収束範囲内まで引き込んだ後には、クロックジッタ補正値算出の際のゲインを小さくしてシステムの安定性を重視するよう構成する。このような制御を複数の段階に分けて切り換えることによって、システムの収束を早めると共に、収束前の段階においてもシステムをより安定に動作させることができる。同様に、計測時間を長くするのは、計測時間を長くして計測値の精度を向上させ、収束時のシステムの安定化を図るためである。なお、実施の形態２においては、クロックジッタに関しては、収束してもＰＬＬ制御等を採用していないので、データ受信時にはクロックジッタ補正値を更新し続ける必要がある。
以上に説明したように、実施の形態２のデータ受信方法を用いれば、ジッタを有する無線を介して伝送されたＶＢＲのＴＳを受信する場合であっても、アンダーフロー、あるいはオーバーフローを生じさせることなく連続的にＴＳを出力することができる。このため、ＭＰＥＧ２システムのＴＳを受信側の機器で復号し再生する場合に、映像を途切れさせることなくＭＰＥＧ２データを再生することができる。なお、実施の形態２において、上記以外の点は、上記実施の形態１の場合と同じである。
また、実施の形態２のデータ受信方法を用いれば、平均受信レートが大きく変化した場合はクロック周波数の偏差を計算する際の目標値を再設定するように制御するので、受信したデータの平均受信レートが変化した場合であっても、クロック再生を行うことができる。このため、ＭＰＥＧ２システムのＴＳを受信側の機器で復号し再生する場合に、映像を途切れさせることなくＭＰＥＧ２データを再生することができる。
実施の形態３．
本発明の実施の形態３に係るデータ受信方法は、無線受信装置５０内のＣＰＵ５４によるクロックジッタ検出動作の点において、上記実施の形態１に係るデータ受信方法と異なる。この点を除き、実施の形態３に係るデータ受信方法は、上記実施の形態１に係るデータ受信方法と同じである。したがって、実施の形態３においては、上記実施の形態１において用いた図１から図１０まで、並びに、図１３及び図１４をも参照する。
図１９は、実施の形態３における無線受信装置５０内のＣＰＵ５４によるクロックジッタ検出動作を示すフローチャートであり、図２０は、図１９に示されるフローの中の初期値計測、及び設定（図１９のステップＳ２１６）の動作を示すフローチャートである。また、図２１は、実施の形態３におけるクロックジッタ値の算出の動作を示すフローチャートである。図２２は、実施の形態３におけるクロックジッタ補正値の算出の動作を示すフローチャートである。図２３は、実施の形態３におけるクロックジッタ値算出時におけるクロックジッタ補正値の収束判定の動作を示すフローチャートである。さらに、図２４は、実施の形態３における無線受信装置５０が時刻補正値（クロックジッタ補正値）を算出する際に使用する各補正値算出段階（各補正値算出ステージ）での計測時間、及び収束判定に使用する閾値、収束判定条件を定めるテーブルの一例を示す図である。また、図２５は、実施の形態３における無線受信装置がクロックジッタ補正値を算出するために使用する変換テーブル（計測値に乗算するゲインテーブル）の一例を示す図である。
以下に、図５〜図１０、図１３、図１４、図１９〜図２５を用いて、無線送信装置４０から送信されたＴＳを含む無線パケットを受信した実施の形態３における無線受信装置５０の動作を説明する。実施の形態３における無線受信装置５０が無線送信装置４０から伝送された無線パケットを受信すると、無線受信装置５０内の無線ＬＡＮモジュール５１（図５）は、無線パケットの先頭に付加されている無線ヘッダを解析し、受信したパケットがどの無線送信装置（送信元）から送信されたものであり、どの無線受信装置（送信先）へ送信されたものであるかを検出する。この検出の結果、無線パケットが自身の無線受信装置５０に送られて来たものでない場合は、その無線受信装置５０内の無線ＬＡＮモジュール５１（図５）は、無線パケットを破棄する。無線パケットが自身の無線受信装置５０に送られて来たものである場合は、その無線受信装置５０内の無線ＬＡＮモジュール５１（図５）は、無線パケットの種類の識別等を実施し、その結果を無線受信装置５０内のＣＰＵ５４（図５）に出力する。無線ＬＡＮモジュール５１（図５）から検出結果を受け取ったＣＰＵ５４（図５）は、受信したデータがタイムスタンプ付きＴＳである場合は、タイムスタンプ付きＴＳを無線受信装置５０内のメモリ５３（図５）へ転送するようにＤＭＡを起動する。なお、無線ＬＡＮモジュール５１（図５）により受信されたデータが機器制御用データである場合は、ＣＰＵ５４（図５）内で機器制御用データに所定の処理を施した後、機器制御用データをＩＥＥＥ１３９４インターフェイスを介し接続された機器へ送出する。なお、ＩＥＥＥ１３９４インターフェイスは上記映像ストリーム（ＴＳ信号、ＤＶ信号）、及びＡＶ／Ｃコマンド（機器制御用信号）を同一の信号線に時分割に多重して伝送する。本実施の形態３では、ＴＳストリームの送受信について詳細に説明するため、図において、ＩＥＥＥ１３９４インターフェイス、及び機器制御信号（ＡＶ／Ｃコマンド）の入出力端子は省略した。
次に、無線受信装置５０内の受信側メモリ制御回路５２（図５）は、ＣＰＵ５４（図５）からＣＰＵバス５５を経由して送られたＴＳ書き込み制御信号に基づいて、無線ＬＡＮモジュール５１（図５）が受信したＴＳをメモリ５３（図５）に書き込み、メモリ５３に一時記憶させる。実施の形態３においては、受信したＴＳがメモリ５３（図５）内の第１のＴＳ記録領域５３１（図７）に書き込まれるものとする。メモリ５３（図５）にＴＳが書き込まれると、図１０に示されるフローに従い、ＴＳデータ読み出しタイミング生成回路５２１（図６）によりＴＳ読み出しタイミング信号Ｒ４が生成される。なお、無線送信装置４０からのＴＳの受信を開始したときに、ＣＰＵ５４（図５）は、メモリ５３（図５）内にＴＳを記憶できる空き領域が有るか無いかを確認し、図７に示す２つの記憶領域５３１，５３２が既に使用されている場合は、ＴＳを受信できないことを、無線ＬＡＮモジュール５１（図５）を経由して無線送信装置４０に通知する。
次に、受信したＴＳを記憶領域に格納する動作を説明する。図１０に示されるように、無線ＬＡＮモジュール５１（図５）によりＴＳの受信が開始されると、無線受信装置５０内のＣＰＵ５４（図５）は、受信されたＴＳを記憶するメモリ５３（図５）内の記憶領域を決定し、この決定された記憶領域を、受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）に通知する。ＴＳメモリ読み出し制御回路５２２（図６）は、決定されたメモリ５３（図５）内の記憶領域に基づいて、ＴＳを読み出すメモリ５３（図５）内の記憶領域を決定する。そして、ＴＳの受信開始後に、受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）は、受信された先頭のＴＳのメモリ５３（図５）への書き込みが完了したことを確認する（図１０のステップＳ１）。実施の形態３においては、メモリ５３（図５）内の第１のＴＳ記憶領域５３１（図７）の先頭に、受信開始後、最初に書き込まれたＴＳを、「先頭ＴＳ」と言う。受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）は、ＴＳメモリ読み出し制御回路５２２（図６）内のＴＳ書き込みアドレス記憶回路５２２８（図９）から出力される書き込みアドレス情報の変化を検出することによって（すなわち、書き込みアドレス情報が２ライン目のアドレスに変化したことを確認することによって）、メモリ５３（図５）内の第１のＴＳ記憶領域５３１（図７）に対する先頭ＴＳの書き込みが完了したこと確認することができる。
先頭ＴＳのメモリ５３（図５）への書き込みが確認できた後に、受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）は、メモリ５３（図５）に記憶された先頭ＴＳに付加されているタイムスタンプを読み出す（図１０のステップＳ２）。
図１０のステップＳ２においてタイムスタンプの読み出しが終了すると、受信側メモリ制御回路５２（図５）内のＴＳメモリ読み出し制御回路５２２（図６）は、メモリ５３（図５）内の記憶データ量が所定値以上になるまで待機する（図１０のステップＳ３）。この待機は、ＶＢＲのＴＳに対して、無線受信装置５０のクロック周波数を用いたクロック再生を行うために実施する。
ＶＢＲのＴＳを受信した際のメモリ５３（図５）に記憶されているＴＳの記憶データ量は、例えば、図１３に示されるように変化する。なお、図１３は無線送信装置４０と無線受信装置５０の間のクロック信号の同期が取れていた場合の例である。図１３において、縦軸はメモリ５３（図５）に記憶されているＴＳの記憶データ量、横軸は時間を示す。図１３は、ＡＶ−ＨＤＤ記録再生装置２２（図１）等から出力されるＴＳで、例えば、ＭＰＥＧ２システムで圧縮された映像データを１フレーム単位で読み出すような制御を実施した場合に相当する。具体的には、ＭＰＥＧ２システムで２０ＭｂｐｓのＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ：高精細度）の映像ストリームをＴＳ形式で伝送した場合について説明する。なお、実施の形態３においては、ＧＯＰを１５フレームで構成し、１ＧＯＰ内のイントラフレームのデータ量は、１ＧＯＰの全データ量の２０％であると仮定する。また、実施の形態３においては、メモリ５３（図５）内の第１のＴＳ記憶領域５３１（図７）は、１ＧＯＰ分のデータを記憶できる記憶容量を有するものとする。
本実施の形態３では、説明をわかりやすくするため、ＰＣＲは各フレームの先頭ＴＳに付加されており、３３ｍｓ毎に伝送されるものとして説明を続ける。無線送信装置４０と無線受信装置５０との間の無線伝送区間におけるスループットは、２０Ｍｂｐｓ程度であり、無線経由で受信されるＴＳの量はほぼ一定の割合で無線受信装置５０に入力される。しかし、無線受信装置５０内のメモリ５３（図５）からのデータの読み出しは、送信時に送信側クロック周波数に基づいてＴＳに付加されたタイムスタンプを基準に行われる。メモリ５３（図５）からイントラフレームを読み出す場合には、非常に短い時間で１ＧＯＰのデータ量の２０％のデータが読み出されるので、図１３に示されるように、メモリ５３（図５）のＴＳの記憶データ量が急激に低下する（図１３の期間ｔ１１〜ｔ１２、線分Ｄ１１Ｄ１２、又は、期間ｔ１３〜ｔ１４、線分Ｄ１３Ｄ１４）。そして、１ＧＯＰの期間をかけてメモリ５３の記憶データ量は徐々に初期値Ｆ０に戻る（図１３の線分Ｄ１２Ｄ１３、線分Ｄ１４Ｄ１５）。なお、実際には、メモリ５３（図５）におけるＴＳの記憶データ量の変化は、図１３に示されるような直線（線分Ｄ１１Ｄ１２、線分Ｄ１２Ｄ１３、線分Ｄ１３Ｄ１４、線分Ｄ１４Ｄ１５）にはならないが、実施の形態３においては、発明の理解を容易にするために、直線で描いている。無線受信装置５０においては、メモリ５３（図５）に記憶されているＴＳがオーバーフロー又はアンダーフローを起こさないようにするため、受信開始時には、メモリ５３（図５）に所定量のＴＳが記憶されるまで、メモリ５３（図５）からのデータの読み出しを開始しない。実施の形態３においては、メモリ５３（図５）に１ＧＯＰの半分のデータ量（図１３のＦ０）のＴＳが記憶された時点で、受信されたＴＳの読み出しを開始する。
図１０のステップＳ３において、メモリ５３（図５）の記憶データ量が所定値以上になると、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測用カウンタ制御回路５２１４（図８）は、時刻計測用カウンタ５２１３（図８）に、受信された先頭ＴＳに付加されていたタイムスタンプ値を初期値としてセットすると共に、時刻計測用カウンタ５２１３（図８）に時刻計測のためのカウントアップ動作を開始するよう制御信号を出力する（図１０のステップＳ４）。そして、図１０のステップＳ４において、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測用カウンタ５２１３（図８）のカウントアップ動作が開始され、その後に、時刻比較回路５２１６（図８）は、ＴＳ読み出しタイミング信号Ｒ４を出力する。ＴＳ読み出しアドレス発生回路５２２７（図９）は、ＴＳ読み出しタイミング信号Ｒ４に基づいて、メモリ５３（図５）に記憶されている１ＴＳ分のデータの読み出し制御信号Ｒ６を端子５２２３から出力する（図１０のステップＳ５）。
メモリ５３（図５）から読み出されたＴＳは、受信側メモリ制御回路５２（図５）内のバスアービタ回路５２３（図６）を経由して、ＴＳメモリ読み出し制御回路５２２（図６）内のＦＩＦＯメモリ５２２５（図９）に入力される。ＦＩＦＯメモリ５２２５（図９）は、ＣＰＵ５４（図５）からのＴＳ書き込み制御信号とＴＳメモリ読み出し制御回路５２２（図６）からのＴＳ読み出し制御信号との間の、バスアービタ回路５２３（図６）によるバス調停時に発生した読み出しデータの遅延時間等を吸収する。実施の形態３においては、受信側メモリ制御回路５２（図５）内のＴＳデータ読み出しタイミング生成回路５２１（図６）から入力されるＴＳ読み出しタイミング信号Ｒ４を基準にし、一定時間の遅延量を持たせてＦＩＦＯメモリ５２２５（図９）からＴＳを読み出すように、ＦＩＦＯメモリ制御回路５２２６（図９）はＦＩＦＯメモリ５２２５（図９）に対して読み出し制御信号を出力する。受信側メモリ制御回路５２（図５）におけるＴＳメモリ読み出し制御回路５２２（図６）内のＦＩＦＯメモリ５２２５（図９）への書き込み制御は、ＴＳ読み出しアドレス発生回路５２２７（図９）から出力されるＴＳデータ読み出し制御信号Ｒ６ａ（図９）と、受信側メモリ制御回路５２（図５）内のバスアービタ回路５２３（図６）から出力されるデータ読み出し完了信号（図９には示さず。図６に信号Ｒ８として示す。）、すなわち、メモリ５３（図５）からデータの読み出しが完了したことを示す信号とを用いて実施する。なお、バスアービタ回路５２３（図６）から出力されるデータ読み出し完了信号（図９には示さず。図６に信号Ｒ８として示す。）は、ＴＳ読み出しアドレス発生回路５２２７（図９）によって、ＴＳ読み出しアドレスを発生する際にも使用される。
図１０のステップＳ６において、メモリ５３（図５）から１ＴＳ分のデータの読み出しが完了すると、ＴＳメモリ読み出し制御回路５２２（図６）内のＴＳ読み出しアドレス発生回路５２２７（図９）は、ＴＳ書き込みアドレス記憶回路５２２８（図９）に記憶されている書き込みアドレス情報に基づいて、メモリ５３（図５）に次のラインのＴＳが記憶されているか確認し、記憶されている場合には、次のラインのＴＳのタイムスタンプを読み出すためのＴＳデータ読み出し制御信号Ｒ６を発生する（図１０のステップＳ７）。なお、メモリ５３（図５）に次のラインのＴＳが記憶されていない場合は、メモリ５３（図５）にアンダーフローが起こったものとして、アンダーフローが発生したことをＣＰＵ５４（図５）に通知する。本実施の形態３では、ＣＰＵ５４（図５）は、アンダーフロー発生が通知されると、一旦、受信側メモリ制御回路５２（図５）を所定の初期状態にリセットし、再度、ＴＳ受信（図１０のステップＳ１から始まる処理）を実行するものとする。
図１０のステップＳ７において、次のラインのＴＳ（次ＴＳ）のタイムスタンプを受け取ると、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻比較回路５２１６（図８）は、タイムスタンプ信号Ｒ３と、時刻計測用カウンタ５２１３（図８）から出力される時刻計測カウント値Ｒ９とを比較し、時刻計測カウント値Ｒ９が入力されたタイムスタンプ信号Ｒ３の値より大きくなったときに（図１０のステップＳ８）、ＴＳ読み出しタイミング信号Ｒ４を出力する。ＴＳ読み出しタイミング信号Ｒ４を受け取ったＴＳ読み出しアドレス発生回路５２２７（図９）はＴＳデータ読み出し制御信号Ｒ６を出力する（図１０のステップＳ５）。
受信側メモリ制御回路５２（図６）は、図１０のステップＳ５〜Ｓ８（すなわち、破線で囲うステップＳ９）の動作を繰り返す。無線受信装置５０の発振子が発振する受信側基準クロックが無線送信装置４０の発振子が発振する送信側基準クロックよりも速く（すなわち、無線受信装置５０における受信側クロック周波数が無線送信装置４０における送信側クロック周波数よりも高く）なったときに、時刻計測用カウンタ５２１３（図８）のカウンタ値に基づいて得られる受信側基準時刻（受信側クロック周波数）とタイムスタンプ信号に基づいて得られる送信側基準時刻（送信側クロック周波数）との間に偏差が生じるので、この偏差に基づいた時間だけ、メモリ５３（図５）に一時記憶されたＴＳの読み出しタイミングを遅らせるように、受信側メモリ制御回路５２（図６）を制御するよう実施の形態３は構成している。
次に、実施の形態３におけるクロック再生フローを、図１９〜図２３のフローチャートを用いて説明する。無線受信装置５０内のＣＰＵ５４（図５）は、ＴＳの受信が開始されると、無線パケットに付加されているヘッダ情報に基づいて、送信機（無線送信装置４０に相当する。）の識別を実施する（図１９のステップＳ２１１）。送信機の識別は、例えば、無線パケットのヘッダ情報に付加されているＭＡＣアドレス、及び、送信機に固有の機器識別情報（例えば、ＩＰアドレス）の一方又は両方を用いて、実施する。機器識別情報として、ＭＡＣアドレス、又は、ＩＰアドレスを用いれば無線パケットに新たな情報を付加することなく機器識別情報が入手できるので、無線送信装置４０及び無線受信装置５０の処理負荷を軽減できると共に、通信帯域に負荷をかけることなく送受信を行うことができる。
送信機の識別を実施した後、ＣＰＵ５４（図５）は、送信機の機器識別情報に基づいて、無線受信装置５０内の記憶部（例えば、メモリ５３の一部、又は、図示しない他のメモリ）に、識別した送信機の時刻補正値（以前の時刻補正値）が既に記憶されているか否かを確認する（図１９のステップＳ２１２）。無線受信装置５０内に識別した送信機の時刻補正値（すなわち、クロックジッタ補正値）が既に記憶されている場合は、ＣＰＵ５４（図５）は、記憶されている時刻補正値（クロックジッタ補正値）を初期値としてＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻補正値記憶レジスタ５２１５（図８）にセットする（図１９のステップＳ２１３）。なお、その際にクロックジッタ補正の際に使用する各種制御閾値を記憶したテーブルをセットする（図１９中‘ｔａｂｌｅ＝α’と記す。）。なお、本実施の形態３の無線受信装置５０は、図２４、及び図２５に示すように０から４まで（ｔａｂｌｅ０からｔａｂｌｅ４まで）の５段階のテーブルを持っており、上記時刻補正値を記憶した際に使用していた上記テーブルが４であった場合は、例えばα＝３をセットするよう本実施の形態３では制御するものとする。一方、無線受信装置５０内に識別した送信機の時刻補正値が記憶されていない場合は、ＣＰＵ５４（図５）は、時刻補正値記憶レジスタ５２１５（図８）に初期値０をセットすると共に‘ｔａｂｌｅ＝０’をセットする（図１９のステップＳ２１４）。
このように、無線受信装置５０内に記憶されている時刻補正値（例えば、過去のデータ受信によって取得した以前の時刻補正値）がある場合に、記憶されている以前の時刻補正値を初期値として利用する理由は、以下の通りである。無線受信装置５０は、ＶＢＲのＴＳのクロック再生を実施する。ＶＢＲのＴＳの平均データ伝送レートは２０Ｍｂｐｓ程度であるが、短い時間単位においては、平均データ伝送レートは大きく変動する。このため、ある程度長い時間で評価すれば、平均データ伝送レートはほぼ一定であり、クロックジッタ値の推定が可能になる。そこで、実施の形態３においては、最小の計測時間を１ＧＯＰの期間（約０．５秒程度）としている。このように、１回のクロックジッタ値の推定には非常に時間がかかるので、無線受信装置５０に、以前ＴＳ受信を実施した際に計測した計測結果（以前の時刻補正値）が記憶されている場合には、クロック再生の開始時点において、既に記憶されている以前の時刻補正値を使用することによって、時刻補正値が所定範囲内に収束するまでの時間（後述する図１９のステップＳ２１７において時刻補正値が収束するまでに要する時間）の短縮を図ることができ、ＭＥＰＧ２復号化装置にて受信したＴＳを復号して画像を再生する際も映像信号が途切れることなく再生できる効果がある。
ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻補正値記憶レジスタ５２１５（図８）に初期値のセットが完了した後、ＣＰＵ５４（図５）は、ＴＳメモリ読み出し制御回路５２２（図６）内の積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に、初期値‘０’をセットする。その際、ＴＳメモリ読み出し制御回路５２２（図６）内のメモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１（図９）、及び計測時間測定カウンタ５２３３（図９）にも、初期値‘０’をセットする（図１９のステップＳ２１５）。また、ＣＰＵ５４は時刻補正値（以下、クロックジッタ補正値と記す。）を算出する際に使用する各種パラメータに初期値をセットする（図１９のステップＳ２１５）。なお、図中ＣＯＮＶＦは収束判定フラグで、各クロックジッタ補正値算出する段階（各ステージ）でクロックジッタ補正値が収束した場合には収束判定フラグＣＯＮＶＦを‘１’にセットする（後述する図２３のステップＳ８５）。ＣＯＮＶ＿ＣＮＴは、各クロックジッタ補正値を算出する段階（ステージ）で後述するクロックジッタ補正値の差分値ｄＣＯＲＲＥＣＴＴＭが予め定められた収束域に連続して何回入ったかをカウントするカウンタのカウント値である（後述する図２３のステップＳ８３）。ｎは、後述する他の実施の形態で使用するＴＳレートが大きく変化した場合にメモリ５３（図５）内のＴＳの記憶容量の急激な変化が収束するまでクロックジッタ補正値の算出動作を停止する際、その停止期間をカウントするカウンタのカウンタ値である。各種レジスタの初期化が終了すると、ＣＰＵ５４（図５）は、初期値の計測及び設定を実施する（図１９のステップＳ２１６）。以下、図２０を用いて初期値の計測、及び設定方法について説明する。
ＴＳの受信が開始されると、初期値の計測が開始される。初期値の計測に際しては、ＣＰＵ５４（図５）は、はじめに、メモリ５３（図５）からＴＳの読み出しが開始されたか否かを確認する（図２０のステップＳ２３１）。メモリ５３（図５）からのＴＳの読み出しが開始されたことを確認すると、ＣＰＵ５４（図５）は、初期値を計測するための時間（初期値計測時間）を内部のタイマーにセットする（図２０のステップＳ２３２）。例えば、初期値計測時間を１ＧＯＰの時間である０．５秒に設定する。なお、初期値計測時間を複数ＧＯＰ分の時間に設定することもできる。
次に、タイマーにセットされた初期値計測時間が経過するまで、ＣＰＵ５４（図５）は待機する（図２０のステップＳ２３３）。初期値計測時間の経過後、ＣＰＵ５４（図５）は、ＴＳメモリ読み出し制御回路５２２（図６）内の積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込み（図２０のステップＳ２３４）、その後、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に初期値‘０’をセットする（図２０のステップＳ２３５）。このとき、ＴＳメモリ読み出し制御回路５２２（図６）内のメモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１（図９）、及び計測時間測定カウンタ５２３３（図９）をも初期値‘０’にセットする。
次に、ＣＰＵ５４（図５）は、各種レジスタ値を用いて初期値の算出を実施する。具体的には、積分結果記憶レジスタ５２３０（図９）に記憶されている値Ｄ１０を、計測時間記憶レジスタ５２３４（図９）に記憶されている値Ｂ１０で除算することによって、初期値ＭＥＭＳＵＭ（＝Ｄ１０／Ｂ１０）を算出する（図２０のステップＳ２３６）。次に、ＴＳメモリ読み出し制御回路５２２（図６）内のＴＳ出力数記憶レジスタ５２３２（図９）に記憶されている値Ａ１０を計測時間記憶レジスタ５２３４（図９）に記憶されている値Ｂ１０で除算することによって、ＴＳの平均読み出しレートＴＳＲａｔｅ（＝Ａ１０／Ｂ１０）を算出する（図２０のステップＳ２３７）。なお、実施の形態３においては、メモリ記憶データ量積分回路５２２９（図９）における積分は、図１３に示されるように、基準容量Ｆ０とメモリ記憶データ量との差分ΔＦを積分するものとする。従って、図１３において斜線で示した部分の面積がメモリ記憶データ量積分回路５２２９（図９）における積分結果Ｄ１０として出力される。また、実施の形態３においては、メモリ記憶データ量積分回路５２２９（図９）における積分は、メモリ記憶容量積分回路５２２９（図９）中に設けられた（図示していない）積分値計測時刻発生カウンタより発生される制御信号を元に、一定時間ごとに上記差分ΔＦが計測され、積分されるものとする。以上の処理によって、初期値ＭＥＭＳＵＭの計測及び設定が完了する。なお、本実施の形態３では、上記メモリ記憶データ量積分回路５２２９（図９）にてメモリ５３（図５）内に記憶されているＴＳ数を計測し、積分する場合、上記メモリ記憶容量積分回路５２２９（図９）中に設けられた（図示していない）積分値計測時刻発生カウンタより発生される制御信号を元に、一定時間ごとに上記差分ΔＦが計測され、積分される場合について述べたが、これに限るものではなく、例えば、ＴＳデータ読み出しタイミング生成回路５２１（図６）より出力されるＴＳ読み出しタイミング信号を基準に上記差分ΔＦを計測してもよい。
以上の処理によって初期値ＭＥＭＳＵＭの計測及び設定が完了する（図２０のステップＳ２３８）と、時刻補正値（クロックジッタ補正値）を算出する際の計測時間（ＴＩＭＥ［ｔａｂｌｅ］）をセットする（図２０のステップＳ２３９）。計測時間の設定は、上述したように無線受信装置５０内に識別した送信機の時刻補正値（すなわち、クロックジッタ補正値）が既に記憶されている場合は、例えば本実施の形態３では計測時間を４秒（ｔａｂｌｅ＝３）にセットする。一方、無線受信装置５０内に識別した送信機の時刻補正値が記憶されていなかった場合は、計測時間を０．５秒（ｔａｂｌｅ＝０）にセットする。このように、無線受信装置５０内に過去に計測した時刻補正値が記憶されている場合は、この時刻補正値を使用することで、映像ストリーム送受信開始時から時刻補正値のなされたストリームの送受信が可能となる。特に、無線送信装置４０、及び無線受信装置５０内の基準クロックが水晶精度（例えば周波数偏差の最大が１００ｐｐｍ程度）であればそれほど問題にはならないが、１％程度の周波数偏差を持つ場合、クロックジッタ補正値がある程度の範囲に引き込まれるまではＭＰＥＧ２復号化回路内のＰＬＬが引き込まれず、画像が乱れる場合がある。しかし、本実施の形態３に示すように、クロックジッタ補正値を最初から計測するのではなく、前回の補正結果を用いることで、送受信開始直後からクロックジッタ補正値を収束値まで持って来ることができるので、上述した場合でも画像は最初から乱れず送受信が可能となる効果がある。
さらに、クロックジッタ補正は、図２４の各テーブルの計測時間を見てもわかるように、１回の計測時間が非常に長い。よって、クロックジッタ補正値が収束するまでには（ｔａｂｌｅ０からｔａｂｌｅ１までの収束時間）、数十秒から数分程度かかる。従って、通常、ｔａｂｌｅ０のステージでは、クロックジッタ補正値を早く収束させるため、計測時間を短くすると共に、計測結果からクロックジッタ補正値を計算する際のシステムのゲインｇ［ｔａｂｌｅ］（図２５の直線の傾き）を大きくする。計測時間を短くした場合は、入力されるＴＳの入力レートの変化が外乱となり、クロックジッタ補正値の収束値付近での安定性が低い。つまり、入力されるＴＳのレート変化に制御が敏感に反応してしまう。また、クロックジッタ補正を計算する際のシステムゲインｇ［ｔａｂｌｅ］を大きくすると、収束するまでの時間は速くなるが、やはりクロックジッタ補正値の収束値付近での安定性が低い。よって、本実施の形態３では、クロックジッタ補正値を算出する際、複数のステージを設け、各ステージで計測時間、収束判定の際の閾値、及びクロックジッタ補正値を算出する際のシステムゲインを切り換えることにより、無線送信機４０と無線受信機５０の間でＴＳストリームの送受信開始時には早く収束するよう、計測時間を短くすると共に、システムゲインｇ［ｔａｂｌｅ］を大きくする。一方、クロックジッタ補正値がほぼ収束した場合は、上記計測時間を長くし、ＶＢＲ等に起因するＴＳレートの変化による外乱を小さくすると共に、システムゲインｇ［ｔａｂｌｅ］を小さくすることによりシステムの安定化を図ることができるよう構成する。これにより、クロックジッタ補正値を算出する際の収束時間を短くすることができると共に、クロックジッタ補正値が収束した領域ではＶＢＲ等に起因するＴＳレートの変化等の影響を受けにくくすることができ、システムを安定に動作させることができる効果がある。
図２０のステップＳ２３９で時刻補正値（クロックジッタ補正値）を算出する際の計測時間（ＴＩＭＥ［ｔａｂｌｅ］）のセットが完了すると時刻補正値の算出が開始される。ＣＰＵ５４（図５）は、予め定められた計測時間が経過するまで待機する（図２１のステップＳ５１）。本実施の形態３では図２１のステップＳ５１における計測時間は、初期値設定の際に用いた初期値計測時間（図２０のステップＳ２３２）と同様に、１ＧＯＰの時間とする。図２１のステップＳ５１において計測時間が経過すると、まずはじめ、前回計測した計測値ＭＥＭＳＵＭ、及び平均読み出しレートＴＳＲａｔｅを、一旦、前回の計測値ＰＭＥＭＳＵＭと前回の平均読み出しレートＰＴＳＲａｔｅとして退避する（図２１のステップＳ５２）。その後、初期値計測の場合と同様に、ＣＰＵ５４（図５）は、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込み（図２１のステップＳ５３）、その後、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）を初期値‘０’にセットする（図２１のステップＳ５４）。このとき、メモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１、及び計測時間測定カウンタ５２３３をも初期値‘０’にセットする。次に、ＣＰＵ５４（図５）は、上記各種レジスタ値を用いて、初期値計測の場合（図２０のステップＳ２３６）と同様に、積分結果記憶レジスタ５２３０（図９）に記憶されている値Ｄ１０を、計測時間記憶レジスタ５２３４（図９）に記憶されている値Ｂ１０で除算することによって、ＭＥＭＳＵＭ（＝Ｄ１０／Ｂ１０）を算出する（図２１のステップＳ５５）。次に、ＴＳメモリ読み出し制御回路５２２（図６）内のＴＳ出力数記憶レジスタ５２３２（図９）に記憶されている値Ａ１０を計測時間記憶レジスタ５２３４（図９）に記憶されている値Ｂ１０で除算することによって、ＴＳの平均読み出しレートＴＳＲａｔｅ（＝Ａ１０／Ｂ１０）を算出する（図２１のステップＳ５６）。
そして、上記計測値ＭＥＭＳＵＭと上記初期値ＰＭＥＭＳＵＭとの偏差（すなわち、差分）を次式で計算し、クロックジッタ値ｄＳＵＭを得る（図２１のステップＳ５７）。
ｄＳＵＭ＝ＰＭＥＭＳＵＭーＭＥＭＳＵＭ
そして、ステップＳ５８にて、該算出されたクロックジッタ値ｄＳＵＭを用いてクロックジッタ補正値を算出する。以下、図２２を用いて本実施の形態３に示すクロックジッタ補正値算出フローを説明する。ステップＳ７１では、上記クロックジッタ値ｄＳＵＭを用いてクロックジッタ補正値の差分値ｄＣＯＲＲＥＣＴＴＭ（「クロックジッタ補正差分値」又は「ｄＣＯＲＲＥＣＴＴＭ値」とも言う。）を算出する（図２２のステップＳ７１）。具体的には、次式
ｄＣＯＲＲＥＣＴＴＭ＝ｄＳＵＭ／ＴＳＲａｔｅ×ｇ［ｔａｂｌｅ］
にて算出する。図２５において、縦軸はクロックジッタ補正差分値（ｄＣＯＲＲＥＣＴＴＭ値）、横軸は計測値（ｄＳＵＭ／ＴＳＲａｔｅ）を示す。図中、直線の傾きが各ｔａｂｌｅのシステムゲインｇ［ｔａｂｌｅ］に対応する。なお、ｄＣＯＲＲＥＣＴＴＭ値を算出する際、実際は各々測定した時点でのＴＳの平均読み出しレートＴＳＲａｔｅにて計測値ＭＥＭＳＵＭ（ＰＭＥＭＳＵＭ）を除算し、その結果同士の差分をとり、偏差ｄＳＵＭを計算するが、本実施の形態３では計測時間が同一であれば、ほぼ受信するＴＳのレートはほぼ一定であるので、説明を簡単にするためステップＳ７１では、直前に計測した平均読み出しレートで除算した。
なお、本実施の形態３では、ｄＣＯＲＲＥＣＴＴＭ値を算出する際、クロックジッタ値ｄＳＵＭをＴＳの平均読み出しレートＴＳＲａｔｅで除算する。これは以下の理由による。メモリ記憶データ量積分回路５２２９（図９）でメモリ５３（図５）内に書き込まれた記憶データ量を積分する場合、平均データ転送レートが２０ＭｂｐｓのＴＳを受信している場合と、平均データ転送レートが５ＭｂｐｓのＴＳを受信している場合とでは、求めるクロックジッタ値（図１４の斜線領域の積分値に相当する。）の大きさが異なる。それを正規化するためにＴＳの平均読み出しレートで正規化するよう構成した。ｄＣＯＲＲＥＣＴＴＭ値の算出が完了すると前回補正したクロックジッタ補正値（ＣＯＲＲＥＣＴＴＭ値）と今回算出したクロックジッタ補正差分値（ｄＣＯＲＲＥＣＴＴＭ値）を加算しクロックジッタ補正値を算出する（図２２のステップＳ７２）。これは、算出したｄＣＯＲＲＥＣＴＴＭ値は、既に時刻補正値記憶レジスタ５２１５（図８）によって制御されている制御結果に基づいたものであるので、上記アルゴリズムで算出されるクロックジッタ補正差分値はその差分である。従って、時刻補正値記憶レジスタ５２１５（図８）にクロックジッタ補正値をセットする場合は、現在のセットされているクロックジッタ補正値に、上記算出したクロックジッタ補正差分値を加算する。
次に、図１４を用いて、クロックジッタ値ｄＳＵＭを具体的に説明する。図１４は、無線受信装置５０の受信側クロック周波数が無線送信装置４０の送信側クロック周波数よりも高く、無線受信装置５０の基準クロックが無線送信装置４０の基準クロックよりも速い場合を示している。なお、実際のクロック周波数の偏差は、無線送信装置４０の発振子と無線受信装置５０の発振子の精度に依存し、水晶発振子を使用した場合、最大のクロック偏差は、±１００ｐｐｍ程度となる。なお、図１４においては、説明をわかりやすくするため、クロックジッタ値ｄＳＵＭを強調して描いている（すなわち、線分Ｄ２１Ｄ２５に対する線分Ｄ２１Ｄ２５ａの勾配を実際よりも急に描いている）。このように、無線受信装置５０の受信側クロック周波数が無線送信装置４０の送信側クロック周波数よりも高いので、無線受信装置５０内の時刻計測用カウンタ５２１３（図８）のカウント値が速く進み、メモリ５３（図５）に記憶されているＴＳのデータ量が徐々に（図１４の線分Ｄ２１Ｄ２５ａのように）減ってくる。この場合、受信側クロック周波数と送信側クロック周波数クロック周波数との間の偏差は、一定である（すなわち、ＴＳの入力レートの変化等に起因して変動しない。）したがって、図１４に示した斜線部分がクロックジッタ値ｄＳＵＭ（上記計測値ＭＥＭＳＵＭと上記初期値ＰＭＥＭＳＵＭとの差分に対応する値）になる。
実施の形態３ではクロックジッタ補正ＣＯＲＲＥＣＴＴＭを算出する際、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭを予め定められた値の範囲（図２２中εと記す。）になるようにステップＳ７３〜ステップＳ７６でクリップを実施する。上述したように、無線送信装置４０、及び無線受信装置５０の基準クロックを水晶発振子を用いて発生させた場合、両装置間で発生するクロック周波数の偏差（クロックジッタ補正値）の最大は発振子である水晶の最大クロック周波数偏差内の値になる。従って、本実施の形態３では図２２に示すフローチャートに従いクロックジッタ補正値を算出し、上記水晶の周波数精度で決まる補正値の範囲を超える補正値が算出された場合は、それは、両装置間の基準クロックの周波数偏差とは別の要因で発生したと考え、本実施の形態３ではクロックジッタ補正値ＣＯＲＲＥＣＴＴＭを予め定められた値の範囲になるように制御するよう構成する。このように、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭを予め定められた範囲内に振幅を制限し制御することで、無線受信装置５０のシステム制御（クロックジッタ補正制御）の安定化を図ることが可能となる効果がある。上記理由により本実施の形態３ではステップＳ７３でクロックジッタ補正値ＣＯＲＲＥＣＴＴＭが所定の範囲（−ε≦ＣＯＲＲＥＣＴＴＭ≦ε）内であるか確認する。所定の範囲内であれば、クロックジッタ補正値の算出動作を終了する。一方、所定の範囲を超えていた場合はステップＳ７４でＣＯＲＲＥＣＴＴＭが正であるか確認する。そして、ＣＯＲＲＥＣＴＴＭが正であればＣＯＲＲＥＣＴＴＭ＝εとしてクロックジッタ補正値の算出動作を終了する（図２２のステップＳ７５）。また、ＣＯＲＲＥＣＴＴＭが負であれば、ＣＯＲＲＥＣＴＴＭ＝−εとしてクロックジッタ補正値の算出動作を終了する（図２２のステップＳ７６）。
上述のように構成することで、無線送信装置４０−無線受信装置５０間の基準クロックの周波数偏差以外に起因する外乱が本システムに入力された場合でも、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭを両装置間のクロック周波数精度で決まる予め定められた値の範囲内に制御することにより極端なクロックジッタ補正が行われず、ＭＰＥＧ２復号化回路を含めたシステム全体を安定に動作させることができる効果がある。また、クロック同期が所定値以上は外れないため、ＴＳストリームのジッタを所定値以下に抑えることができると共に、メモリ５３のオーバーフロー、アンダーフローを抑えることができ映像信号を途切れなくＭＰＥＧ２復号化回路で復号することができる効果がある。クロックジッタ補正値ＣＯＲＲＥＣＴＴＭの算出が終了すると、ＣＰＵ５４（図５）は、上記算出されたクロックジッタ補正値ＣＯＲＲＥＣＴＴＭをＴＳデータ読み出しタイミング生成回路５２１内（図６）の時刻補正値記憶レジスタ５２１５にセットする（図２１のステップＳ５９）。クロックジッタ補正値ＣＯＲＲＥＣＴＴＭのセットが終了すると、ＣＰＵ５４（図５）はクロックジッタ補正値ＣＯＲＲＥＣＴＴＭが収束したかを判断する（図２１のステップＳ６０）。
以下、図２３を用いて、本実施の形態３におけるクロックジッタ補正値ＣＯＲＲＥＣＴＴＭの収束判定フローについて説明する。ＣＰＵ５４（図５）はクロックジッタ補正値ＣＯＲＲＥＣＴＴＭをＴＳデータ読み出しタイミング生成回路５２１内（図６）の時刻補正値記憶レジスタ５２１５にセットすると、上記クロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭが所定の範囲内に入っているか（｜ｄＣＯＲＲＥＣＴＴＭ｜＜ＣＯＮＶ［ｔａｂｌｅ］であるか）を確認する（図２３のステップＳ８１）。図２４に各ステージでの収束判定閾値（ＣＯＮＶ［ｔａｂｌｅ］）を示す。図中、ＣＲＣＴＭＬは、予め定められた定数である。図２４に示すように、各ステージでの閾値はステージが上がる（クロックジッタ補正値ＣＯＲＲＥＣＴＴＭが収束に向かう）につれ小さくなる。これは、上述したがクロックジッタ補正値ＣＯＲＲＥＣＴＴＭを算出する際、上述したが、１回の計測時間はステージ０（ｔａｂｌｅ０）においても０．５秒と非常に長い。従って、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭをなるべく早く収束させるためには、最初はラフにクロックジッタ補正値を算出し、その後複数のステージに分けてその精度を上げていく必要がある。特に、無線送信装置４０と無線受信装置５０との間のクロッ周波数の偏差が大きい場合は、ラフにすばやくクロックジッタ補正値を収束させなければ、映像ストリームの送受信開始時、しばらくの間（無線送信装置４０と無線受信装置５０との間のクロッ周波数の偏差が所定の範囲まで引き込まれるまでの間）ＴＳジッタを十分吸収できないため、ＭＥＰＧ２復号化回路にてクロック同期を取ることができず表示画像が乱れてしまう。従って、本実施の形態３では、収束判定ステージを５段階に分け、徐々にクロックジッタ値の収束精度を上げていくように構成することにより、送受信開始時にはラフにすばやくクロックジッタ値を収束域付近まで引き込むため、ＭＥＰＧ２復号化回路にてクロック同期を取ることができず表示画像が乱れてしまう期間を最小限に抑えることができると共に、一旦クロックジッタ補正値が収束すると、ＴＳのレート変化等に起因する外乱に対しても安定した動作でクロック同期を補償することができる効果がある。なお、本実施の形態３では、収束判定のステージを５段階に分けて制御した場合について説明したが、本発明はこれに限るものではなく、例えば、２段階、３段階、１０段階等のように５段階以外に設定しても同様の効果を奏する。また、本実施の形態３では、各ステージのパラメータを全て異なるように構成したが、これに限るものではなく、例えば、収束判定条件をｔａｂｌｅ３から切り替わるように（ｔａｂｌｅ０〜ｔａｂｌｅ２は同一の値になるように）構成しても同様の効果を奏する。
ステップＳ８１にてクロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭが所定の範囲に入っていないと判断された場合は、ＣＰＵ５４（図５）は、変数ＣＯＮＶ＿ＣＮＴを０とし収束判定動作を終了する（図２３中のステップＳ８２）。一方、ステップＳ８１にてクロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭが所定の範囲に入っていた場合、ＣＰＵ５４（図５）は、ＣＯＮＶ＿ＣＮＴに１を加え（図２３のステップＳ８３）、その結果をＣＯＮＶ＿ＮＵＭ［ｔａｂｌｅ］と比較する（図２３のステップＳ８４）。この比較の結果、ＣＯＮＶ＿ＮＵＭ［ｔａｂｌｅ］以下であった場合は収束判定を終了する。一方、比較の結果、ＣＯＮＶ＿ＮＵＭ［ｔａｂｌｅ］を超えていた場合は収束したと判断し、収束判定フラグ（ＣＯＮＶＦ）に‘１’をセットすると共に、ＣＯＮＶ＿ＣＮＴを‘０’とし収束判定動作を終了する。本実施の形態３では、複数回連続してクロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭが所定の範囲に入っていた場合、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭが収束したと判断する。これにより、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭが収束していないにもかかわらず、ＴＳのレート変化等の要因により、偶然にクロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭが所定の範囲に入っていた場合を排除することができる。このように構成することにより、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭの収束判定を確実に実施することができ、システムを安定に動作させることができる効果がある。なお、本実施の形態３では上述したように複数回連続してクロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭが所定の範囲に入っていた場合、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭが収束したと判断したが、本発明はこれに限るものではなく、例えば、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭが予め定められた閾値の範囲内で連続して算出されたとき収束したと判断しても同様の効果を奏する。
収束判定の結果、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭが収束したと判断（ＣＯＮＶＦ＝１の場合）した場合（図２１のステップＳ６０）、ＣＰＵ５４（図５）は、ｔａｂｌｅ値に１を加えると共に、収束判定フラグに‘０’をセットする（図２１のステップＳ６１）。ステップＳ６２ではｔａｂｌｅ値を所定の値β（本実施の形態３ではβ＝４）と比較し（図２１のステップＳ６２）、βを超えていた場合はｔａｂｌｅ値にβをセットする（図２１のステップＳ６３）。なお、本実施の形態３ではβは４となる。収束判定を終了すると、ＣＰＵ５４（図５）は、計測時間を設定する（図２１のステップＳ６４）。計測時間の設定が終了すると、ＣＰＵ５４（図５）は、無線送信装置４０からのストリームの受信が終了したかを検出し、終了していない場合は、次のクロックジッタ補正値を算出するため、ステップＳ６４にて設定された計測時間が経過するのを待ち（図２１のステップＳ５１）、再度クロックジッタ補正値の算出を実施する。一方、ストリームの受信が終了していた場合は、上記収束判定のステージ（ｔａｂｌｅ値）がγ以上であるかを判別する（図１９のステップＳ２１９）。ｔａｂｌｅ値がγ未満であれば、ＴＳ受信動作を終了する。一方、ｔａｂｌｅ値がγ以上であれば、現在のｔａｂｌｅ値とクロックジッタ補正値ＣＯＲＲＥＣＴＴＭを記憶し（図１９のステップＳ２２０）、ＴＳ受信動作を終了する。
次に、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭを用いたクロック再生方法について説明する。ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測用カウンタ制御回路５２１４（図８）においては、予め定められた時間間隔ごとに（実施の形態３においては１００ｍｓごとに）、時刻補正値記憶レジスタ５２１５（図８）に記憶されているクロックジッタ補正値ＣＯＲＲＥＣＴＴＭを時刻計測用カウンタ５２１３のカウント値に加算することによって、時刻計測用カウンタ５２１３（図８）の出力値を補正する。図１４に示されるケースは、無線受信装置５０内の受信側クロック周波数が無線送信装置４０内の送信側クロック周波数よりも高く、メモリ５３（図５）の記憶データ量が減少しつつある場合を示している。この場合には、時刻計測用カウンタ５２１３は、１００ｍｓに１度、クロックジッタ補正値ＣＯＲＲＥＣＴＴＭ分、時刻が戻される（強制的に時刻を遅らせる。）。このようにクロックジッタ補正値ＣＯＲＲＥＣＴＴＭ分、時刻を戻すことによって、無線受信装置５０内におけるクロック周波数に基づく動作時刻を、無線送信装置４０内のクロック周波数に基づく動作時刻に近づけることができる。
実施の形態３に示されるように、無線受信装置５０においてはクロック再生（クロックジッタ補正）の際に、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測カウンタ５２１３（図８）のカウンタ値に、一定の周期で時刻補正値記憶レジスタ５２１５（図８）に記憶されている時刻補正値（クロックジッタ補正値）をオフセットとして加えるよう構成しているので、無線受信装置５０内のシステムクロック周波数を変えることなく、適切なクロック再生を実現できる。従って、実施の形態３の無線受信装置５０を用いれば（すなわち、実施の形態３のデータ受信方法を用いれば）、複数の無線送信装置から送られてきたＴＳのそれぞれをメモリ５３（図５）内の異なる記憶領域に記憶すると共に、それぞれの記憶領域に対応した時刻計測カウンタ５２１３（図８）を備えることにより、複数の無線送信装置から送られてきたＴＳのそれぞれの読み出しタイミングにて制御するよう構成すれば、受信した複数のＴＳのクロック再生を独立に実施できる効果がある。
以上に説明したように、実施の形態３のデータ受信方法（実施の形態３の無線受信装置５０）を用いれば、ジッタを有する無線を介して伝送されたＶＢＲのＴＳを受信する場合であっても、無線送信装置４０−無線受信装置５０間のクロック同期を取ることができ、無線受信装置５０内のメモリ５３（図５）をアンダーフロー、あるいはオーバーフローを生じさせることなく制御できるので連続的にＴＳを出力することができる。このため、ＭＰＥＧ２システムのＴＳを受信側の機器で復号し再生する場合に、映像を途切れさせることなくＭＰＥＧ２データを再生することができる効果がある。
また、実施の形態３のデータ受信方法（実施の形態３の無線受信装置５０）を用いれば、受信側メモリ５３が複数の記憶領域を有するので、１台の無線受信装置５０で複数のデータ送信装置から出力されるパケットデータを受信することができ、各々の受信パケットデータごとにアンダーフロー、あるいはオーバーフローを生じさせることなく連続的にデータを出力することができる効果がある。また、受信側メモリ５３が複数の記憶領域を有するので、簡単な回路構成で複数のストリームを扱うことができ、回路規模の抑制、及び、消費電力及び製造コストの低減を図ることができる効果がある。さらに、上述したがクロックジッタ値はシステムクロック周波数の偏差に依存するため、機器が特定されればほぼ一定の値になる。従って、クロックジッタ補正値をある一定の収束範囲内まで引き込む際（例えば、受信開始直後）には、クロックジッタ補正値算出の際のゲイン（変換テーブルを示す直線の勾配）を大きくして、引き込み時間を短縮する。そして、クロックジッタ補正値をある一定の収束範囲内まで引き込んだ後には、ゲインを小さくして、システムの安定性を重視するよう構成する。これにより、クロックジッタ補正値を収束範囲内までの引き込む時間を短縮できると共に、クロックジッタ補正値を収束範囲内にした後には無線受信装置５０を安定に動作させることができる。また、実施の形態３において、計測時間を長くする理由は、計測時間を長くして計測値の精度を向上させ、クロックジッタ補正値の収束後に無線受信装置５０を安定に動作させることができるようにするためである。なお、実施の形態３においては、クロックジッタ値が収束しても、ＰＬＬ制御等を採用していないので、データ受信時にはクロックジッタ補正値を更新し続ける必要がある。
実施の形態４．
図２６は、本発明の実施の形態４における無線受信装置のクロックジッタ補正値算出時の動作を示すフローチャートである。図２７は、実施の形態４における無線受信装置のクロックジッタ補正値算出時の収束判定動作を示すフローチャートである。図２８は、実施の形態４における各補正値算出ステージで使用する計測時間、及び収束判定に使用する閾値テーブル等の一例を示す図である。なお、実施の形態４においては、実施の形態３と比較して、クロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭ（「ｄＣＯＲＲＥＣＴＴＭ値」とも言う。）の補正範囲を制限するフローが新たに追加されている。また、実施の形態４におけるデータ受信方法は、上記クロックジッタ補正値算出時の動作フローと、クロックジッタ補正値の収束判定フローを除き、上記実施の形態３におけるデータ受信方法と同じである。具体的に言えば、実施の形態３と実施の形態４は、以下に示す２つの相違点を持つ。
第１の相違点は、クロックジッタ補正値算出の際に算出されるｄＣＯＲＲＥＣＴＴＭ値の振幅に制限を設けたことである。これは、以下に理由による。特にクロックジッタ算出の際、本システムでは入力されるＴＳはＣＢＲ（固定ビットレート）ではなくＶＢＲを対象としている。従って、ＶＢＲを対象としたシステムのクロック同期に関しては、クロックジッタ補正値を求める際に算出したｄＣＯＲＲＥＣＴＴＭ値には、該無線送信装置４０−無線受信装置５０間のクロック周波数偏差に起因するクロックジッタ値（図１４斜線部参照）以外に、ＶＢＲに起因するＴＳの受信レートの変動、無線区間での無線パケットの再送制御等の影響等が含まれる。本実施の形態４では、上記クロックジッタ値以外の要因（外乱）に対してもより安定に動作するシステムを構成するため、クロックジッタ補正値算出の際に算出されるｄＣＯＲＲＥＣＴＴＭ値の振幅に制限を設けた。これにより、ＶＢＲに基づきＴＳの受信レートが変動し、ｄＣＯＲＲＥＣＴＴＭ値が大きく変化した場合でも、該振幅が所定の範囲内に数値がクリップされるので、本来のクロックジッタ補正値から大きく離れることなくクロックジッタ補正を行うことができる。
第２の相違点は、クロックジッタ補正値の収束判定を実施する際のフローにオブザーバーＯＢＳを導入したことである。実施の形態３では、クロックジッタ補正値そのものを収束判定条件に使用していたが、本実施の形態４では、オブザーバーを導入することで収束判定の精度を向上させている。具体的には、クロックジッタ補正値の低域成分を抽出するフィルタを設け、そのフィルタ出力を用いてクロックジッタ補正値の収束を判定する。これにより、上述したＶＢＲに起因するＴＳの受信レートの変動、無線区間での無線パケットの再送制御等の外乱の影響を最小限に抑え、クロックジッタ補正値の収束判定を実施することができる。
以下、実施の形態４における無線送信装置４０から送信されたＴＳを含む無線パケットを受信した際の無線受信装置５０におけるクロック再生フローについて、図２６〜図２８を用いて説明する。なお、以下の実施の形態４の説明においては、上記実施の形態３において用いた図１〜図１０、図１３、図１４、及び図１８〜図２５をも参照する。また、図２６、及び図２７において、図２２、及び図２３のステップと同じ処理を行うステップには、同じ符号を付す。実施の形態３と同様に、無線受信装置５０内のＣＰＵ５４（図５）は、ＴＳの受信が開始されると、無線パケットに付加されているヘッダ情報に基づいて、送信機（無線送信装置４０に相当する。）の識別を実施する（図１９のステップＳ２１１）。送信機の識別は、例えば、無線パケットのヘッダ情報に付加されているＭＡＣアドレス、及び、送信機に固有の機器識別情報（例えば、ＩＰアドレス）の一方又は両方を用いて実施する。
送信機の識別を実施した後、無線受信装置５０内のＣＰＵ５４（図５）は、送信機の機器識別情報に基づいて、無線受信装置５０内の記憶部（例えば、メモリ５３の一部、又は、図示しない他のメモリ）に、過去に識別された送信機の時刻補正値（「以前の時刻補正値」とも言う。）が既に記憶されているか否かを確認する（図１９のステップＳ２１２）。図１９のステップＳ２１２において、無線受信装置５０内に以前の時刻補正値（クロックジッタ補正値）が既に記憶されている場合は、ＣＰＵ５４（図５）は、記憶されている以前の時刻補正値を初期値としてＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻補正値記憶レジスタ５２１５（図８）にセットすると共に、補正テーブルｔａｂｌｅに値αをセット（すなわち、ｔａｂｌｅ＝α）する（図１９のステップＳ２１３）。無線受信装置５０内に以前の時刻補正値（クロックジッタ補正値）が記憶されていない場合は、ＣＰＵ５４（図５）は、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻補正値記憶レジスタ５２１５（図８）に初期値‘０’をセットすると共に、補正テーブルｔａｂｌｅに値０をセット（すなわち、ｔａｂｌｅ＝０）する（図１９のステップＳ２１４）。次に、ＣＰＵ５４（図５）は、ＴＳメモリ読み出し制御回路５２２（図６）内の積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に、初期値‘０’をセットする（図１９のステップＳ２１５）。その際、ＴＳメモリ読み出し制御回路５２２（図６）内のメモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１（図９）、及び計測時間測定カウンタ５２３３（図９）にも、初期値‘０’をセットする。また、ＣＰＵ５４は、時刻補正値を算出する際に使用する各種パラメータＣＯＮＶＦ，ＣＯＮＶ＿ＣＮＴ，ｎに初期値をセットする（図１９のステップＳ２１５）。なお、ＣＯＮＶＦは収束判定フラグで、各クロックジッタ補正値算出する段階（各ステージ）でクロックジッタ補正値が収束した場合には収束判定フラグＣＯＮＶＦを‘１’にセットし、ＣＯＮＶ＿ＣＮＴは、各クロックジッタ補正値を算出する段階で後述するクロックジッタ補正値の差分値ｄＣＯＲＲＥＣＴＴＭが予め定められた収束域に連続して何回入ったかをカウントするカウンタのカウント値であり、ｎは、ＴＳレートが大きく変化した場合にメモリ５３（図５）内のＴＳの記憶容量の急激な変化が収束するまでクロックジッタ補正値の算出動作を停止する際、その停止期間をカウントするカウンタのカウンタ値である。
そして、図１９のステップＳ２１６にて、図２０に示すフローに基づき初期値を計測しセットする。図１９のステップＳ２１６にて初期値の設定が完了すると、ＣＰＵ５４（図５）は、クロックジッタ補正値の算出を開始する。次に、図２１を用いてクロックジッタ補正値算出時の動作について説明する。ステップＳ２３９（図２０参照）でクロックジッタ補正値を算出する際の計測時間のセットが完了すると、ＣＰＵ５４（図５）は、予め定められた計測時間が経過するまで待機する（図２１のステップＳ５１）。ステップＳ５１において計測時間が経過すると、ステップＳ５２で前回計測した計測値ＭＥＭＳＵＭ、及び平均読み出しレートＴＳＲａｔｅを、一旦、ＰＭＥＭＳＵＭとＰＴＳＲａｔｅに退避する。その後、ステップＳ５３にて、ＣＰＵ５４（図５）は、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込み、ステップＳ５４にて積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）を初期値‘０’にセットする。このとき、メモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１、及び計測時間測定カウンタ５２３３をも初期値‘０’にセットする。次に、ＣＰＵ５４（図５）は、上記各種レジスタ値を用いて、実施の形態３で説明した要領で、計測値ＭＥＭＳＵＭ、及び平均読み出しレートＴＳＲａｔｅを算出する（図２１のステップＳ５５、及びステップＳ５６）。
そして、ステップＳ５７にて、上記計測値ＭＥＭＳＵＭと上記初期値ＰＭＥＭＳＵＭとの偏差（すなわち、差分）を計算し、クロックジッタ値ｄＳＵＭを算出する。そして、ステップＳ５８にて該算出されたクロックジッタ値ｄＳＵＭを用いてクロックジッタ補正値ＣＯＲＲＥＣＴＴＭを算出する。以下、図２６を用いて本実施の形態４に示すクロックジッタ補正値算出フローを説明する。ステップＳ７１では、実施の形態３と同様に、上記クロックジッタ値ｄＳＵＭを用いてクロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭを算出する。ＣＰＵ５４（図５）は、クロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭの算出を終了すると、ステップＳ９１にて、その振幅の絶対値を所定の定数ｄＣＲＣＴＬＩＭ［ｔａｂｌｅ］と比較する。そして、その絶対値がｄＣＲＣＴＬＩＭ［ｔａｂｌｅ］を超えていた場合、その振幅を制限する。具体的には、ステップＳ９２でクロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭが正である場合は
ｄＣＥＲＲＥＣＴＴＭ＝ｄＣＲＣＴＬＩＭ［ｔａｂｌｅ］
とする（図２６のステップＳ９３）。一方、クロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭが負である場合は
ｄＣＥＲＲＥＣＴＴＭ＝−ｄＣＲＣＴＬＩＭ［ｔａｂｌｅ］
とする（図２６のステップＳ９４）。
これは、以下の理由に基づく。上述したように、クロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭの算出に際しては、上記無線送信装置４０−無線受信装置５０間のクロック周波数偏差に起因するクロックジッタ値（図１４斜線部参照）以外に、ＶＢＲに起因するＴＳの受信レートの変動、無線区間での無線パケットの再送制御等の影響等が含まれる。一方、クロックジッタ補正値の算出に当たっては、上記クロックジッタ値以外の外乱に対してシステムを安定に動作させる必要がある。従って、本実施の形態４ではクロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭの振幅に制限を設けることにより、外部から大きな外乱が入力されてもクロックジッタ補正値の補正範囲を制限することにより、クロックジッタ補正値が所定の範囲を大きく外れることがないよう制御することができる。これにより、クロックジッタ補正値を各収束判定ステージにて定められた範囲内で制御することができるため、システムを安定に動作させることができる効果がある。また、ｄＣＲＣＴＬＩＭ［ｔａｂｌｅ］値を各収束判定ステージにて変える事により、ＴＳ受信開始直後では、クロックジッタ値ｄＳＵＭを早く収束させることができると共に、収束したステージではクロックジッタ補正値を大きな外乱が入力された場合でも所定の範囲内にとどめることができる効果がある。
クロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭの算出が完了すると、前回補正したクロックジッタ補正値と今回算出したクロックジッタ補正差分値ｄＣＯＲＲＥＣＴＴＭを加算することによって、クロックジッタ補正値を算出する（図２６のステップＳ７２）。これは、算出したクロックジッタ補正差分値は、既に時刻補正値記憶レジスタ５２１５（図８）によって制御されている制御結果に基づいたものであるので、上記アルゴリズムで算出されるクロックジッタ補正差分値はその差分である。従って、時刻補正値記憶レジスタ５２１５（図８）にクロックジッタ補正値をセットする場合は、現在のセットされているクロックジッタ補正値に、上記算出したクロックジッタ補正差分値を加算する。
また、実施の形態４では、実施の形態３と同様に、クロックジッタ補正値を算出する際クロックジッタ補正値ＣＯＲＲＥＣＴＴＭを予め定められた値の範囲（図２６中εと記す。）になるように、ステップＳ７３〜ステップＳ７６でクリップを実施する。具体的には、ステップＳ７３でＣＯＲＲＥＣＴＴＭ値が所定の範囲（−ε≦ＣＯＲＲＥＣＴＴＭ≦ε）内であるか確認する。所定の範囲内であれば、クロックジッタ補正値の算出動作を終了する。一方、ＣＯＲＲＥＣＴＴＭ値が所定の範囲を超えていた場合は、ステップＳ７４でＣＯＲＲＥＣＴＴＭ値が正であるか確認する。そして、ＣＯＲＲＥＣＴＴＭ値が正であれば、ＣＯＲＲＥＣＴＴＭ＝εとして、クロックジッタ補正値の算出動作を終了する（図２６のステップＳ７５）。ＣＯＲＲＥＣＴＴＭ値が負であれば、ＣＯＲＲＥＣＴＴＭ＝−εとしてクロックジッタ補正値の算出動作を終了する（図２６のステップＳ７６）。クロックジッタ補正値（ＣＯＲＲＥＣＴＴＭ値）の算出が終了すると、ＣＰＵ５４（図５）は上記算出されたクロックジッタ補正値をＴＳデータ読み出しタイミング生成回路５２１内（図６）の時刻補正値記憶レジスタ５２１５にセットする（図２１のステップＳ５９）。クロックジッタ補正値のセットが終了すると、ＣＰＵ５４（図５）はクロックジッタ補正値が収束したかを判断する（図２１のステップＳ６０）。
次に、図２７、及び図２８を用いて本実施の形態４におけるクロックジッタ補正値の収束判定フローについて説明する。本実施の形態４では、上述したようにクロックジッタ補正値の収束判定にオブザーバーＯＢＳを用いる。具体的には、算出したクロックジッタ補正値を時定数が比較的大きい低域通過フィルタに入力し、その低域成分を抽出する。そして、抽出した上記クロックジッタ補正値の低域成分を用いて、各収束ステージの収束判定を行う。以下、図２７に示すフローに従い、本実施の形態４の収束判定フローについて説明する。ＣＰＵ５４（図５）は、クロックジッタ補正値をＴＳデータ読み出しタイミング生成回路５２１内（図６）の時刻補正値記憶レジスタ５２１５にセットすると、次に、図２６に示す収束判定フローに基づき、収束判定を実施する。収束判定の実施に当たってはステップＳ１０１にて前回計測したオブザーバーＯＢＳをＰＯＢＳとして退避する。なお、ＴＳ受信開始直後はオブザーバーＯＢＳは算出されていないのでＰＯＢＳには‘０’を代入する。また、本実施の形態４に示すオブザーバーＯＢＳを用いたクロックジッタ補正値の収束判定に当たっては、上述したように、クロックジッタ補正値の低域成分を抽出し収束判定を実施する。従って、本実施の形態４では、ＴＳ受信直後の予め定められた回数は、クロックジッタ補正値の収束判定を行わずクロックジッタ補正値の低域成分の抽出のみを実施する（図２７のステップＳ１０２）。
ステップＳ１０２で予め定められた回数（例えば１０回）以上クロックジッタ補正動作の実施が完了していない場合は、ステップＳ１０２にて、クロックジッタ補正値の収束判定動作はバイパスされる。ステップＳ１０２で予め定められた回数（例えば１０回）以上クロックジッタ補正動作の実施が完了していないと判断されると、ＣＰＵ５４（図５）は、ステップＳ１０４にて初期化後１回目の処理化を判断する。初期化後１回目の処理であった場合は、初期値としてオブザーバーＯＢＳにＣＯＲＲＥＣＴＴＭ値を代入する（図２７のステップＳ１０５）。初期化直後でなかった場合は、クロックジッタ補正値の低域成分を抽出するため、次式に従いオブザーバーＯＢＳが算出される（図２７のステップＳ１０６）。
ＯＢＳ＝０．９９＊ＯＢＳ＋０．０１＊ＣＯＲＲＥＣＴＴＭ
上記要領で、予め定められた回数上記処理を繰り返しオブザーバーＯＢＳの初期設定が終了すると、次に、クロックジッタ補正値の収束判定を開始する（図２７のステップＳ１０２）。
ＯＢＳの初期設定が完了すると、ＣＰＵ５４（図５）は、ステップＳ１０３にてオブザーバーＯＢＳを算出する。なお、実施の形態４では、ステップＳ１０６でのオブザーバーＯＢＳ算出時の時定数と、ステップＳ１０３でのオブザーバーＯＢＳ算出時の時定数が同一の場合について示しているが、これに限るものではなく、例えば、ステップＳ１０６の時定数をステップＳ１０３の時定数と比較して小さくしても同様の効果を奏する。また、実施の形態４では、ステップＳ１０３での時定数を図２７に示すように各収束ステージで同一の値としたが、これに限るものではなく、収束判定ステージが上がるにつれてオブザーバーＯＢＳを算出する際の時定数を大きく設定しても同様の効果を奏する。
ステップＳ１０３にてオブザーバーＯＢＳの算出が終了すると、ＣＰＵ５４（図５）は、｜ＯＢＳ−ＰＯＢＳ｜が所定の範囲（ＯＢＳＣＯＮＶ［ｔａｂｌｅ］）に入っているかを確認する（図２７のステップＳ１０７）。図２８に各ステージでの収束判定閾値（ＯＢＳＣＯＮＶ［ｔａｂｌｅ］）を示す。図中、ＯＢＳＣＲＣＴＭＬは、予め定められた定数である。図に示すように、各ステージでの閾値はステージが上がる（クロックジッタ補正値が収束に向かう）につれ、実施の形態３の場合と同様に小さくなる。なお、本実施の形態４では、各ステージのパラメータを、図２８に示すように設定したが、これに限るものではない。
ステップＳ１０７にて、｜ＯＢＳ−ＰＯＢＳ｜が所定の範囲に入っていないと判断された場合は、ＣＰＵ５４（図５）は、変数ＣＯＮＶ＿ＣＮＴを０とし収束判定動作を終了する（図２７のステップＳ８２）。一方、｜ＯＢＳ−ＰＯＢＳ｜が所定の範囲に入っていた場合、ＣＰＵ５４（図５）は、ＣＯＮＶ＿ＣＮＴに１を加え（図２７のステップＳ８３）、その結果をＣＯＮＶ＿ＮＵＭ［ｔａｂｌｅ］と比較する（図２７のステップＳ８４）。比較の結果、ＣＯＮＶ＿ＮＵＭ［ｔａｂｌｅ］以下であった場合は、収束判定を終了する。一方、比較の結果ＣＯＮＶ＿ＮＵＭ［ｔａｂｌｅ］を超えていた場合は、収束したと判断し収束判定フラグ（ＣＯＮＶＦ）に１をセットすると共に、ＣＯＮＶ＿ＣＮＴを０とし収束判定動作を終了する。本実施の形態４では、実施の形態３と同様に複数回連続して｜ＯＢＳ−ＰＯＢＳ｜が所定の範囲に入っていた場合、クロックジッタ補正値が収束したと判断する。
収束判定の結果、クロックジッタ補正値が収束したと判断（ＣＯＮＶＦ＝１の場合）した場合（図２１のステップＳ６０）、ＣＰＵ５４（図５）は、ｔａｂｌｅ値に１を加えると共に収束判定フラグに０をセットする（図２１のステップＳ６１）。ステップＳ６２では、ｔａｂｌｅ値を所定の値β（本実施の形態３では４）と比較し（図２１のステップＳ６２）、βを超えていた場合はｔａｂｌｅ値にβをセットする（図２１のステップＳ６３）。なお、本実施の形態４ではβは４となる。収束判定を終了すると、ＣＰＵ５４（図５）は計測時間を設定する（図２１のステップＳ６４）。計測時間の設定が終了すると、ＣＰＵ５４（図５）は無線送信装置４０からのストリームの受信が終了したかを検出し、終了していない場合は、次のクロックジッタ補正値を算出するためステップＳ６４にて設定された計測時間が経過するのを待ち（図２１のステップＳ５１）、再度クロックジッタ補正値の算出を実施する。一方、ストリームの受信が終了していた場合は、上記収束判定のステージ（ｔａｂｌｅ値）がγ以上であるかを判別する（図１９のステップＳ２１９）。γ未満であればＴＳ受信動作を終了する。一方、γ以上であれば現在のｔａｂｌｅ値とクロックジッタ補正値を記憶し（図１９のステップＳ２２０）、ＴＳ受信動作を終了する。なお、クロックジッタ補正値を用いたクロック再生法に関しては実施の形態３と同一であるので説明は省略する。
実施の形態４では、上述したようにクロックジッタ補正値の算出、及びクロックジッタ補正値の収束判定を実施するので、ｄＣＯＲＲＥＣＴＴＭ値の算出に際しては、外部から大きな外乱が入力されてもクロックジッタ補正値の補正範囲を制限するので、クロックジッタ補正値が所定の範囲を大きく外れることがない。よって、クロックジッタ補正値を各収束判定ステージにて定められた範囲内で制御することができ、システムを安定に動作させることができる効果がある。また、クロックジッタ補正値の収束判定の際、上述したようにオブザーバーを導入することにより、外部から大きな外乱が入力されてもクロックジッタ補正値の収束判定を誤判定することなく実施できるので、システムをより安定的に制御できる（制御精度を向上することができる）効果がある。具体的には、クロックジッタ補正値より抽出した低域成分を用いてクロックジッタ補正値の収束を判定するので、上述したＶＢＲに起因するＴＳの受信レートの変動、無線区間での無線パケットの再送制御等の影響等を最小限に抑えクロックジッタ補正値の収束判定を実施することができる効果がある。
以上に説明したように、実施の形態４のデータ受信方法を用いれば、ジッタを有する無線を介して伝送されたＶＢＲのＴＳを受信する場合であっても、無線送信装置４０無線受信装置５０間のクロック同期を安定してとることができるので、アンダーフロー、あるいはオーバーフローを生じさせることなく連続的にＴＳを出力することができる。このため、ＭＰＥＧ２システムのＴＳを受信側の機器で復号し再生する場合に、映像を途切れさせることなくＭＰＥＧ２データを再生することができる効果がある。
実施の形態５．
図２９は、本発明の実施の形態５における無線受信装置５０のクロックジッタ補正値算出時の動作を示すフローチャートである。なお、本実施の形態５は、新たにメモリ５３（図５）内のＴＳの記憶量に応じてクロックジッタ補正値に強制的にオフセットを加え、クロックジッタ補正を実施する際の制御目標値を所定の範囲内に入るように制御するフローを追加した点が、実施の形態３と相違する。このような構成を採用することにより、クロックジッタ補正値が収束した後でも、より安定的にクロックジッタ補正を実施することができるようになる。以下、本実施の形態５の原理について図１４を用いて簡単に説明する。図１４は、無線受信装置５０の受信側クロック周波数が無線送信装置４０の送信側クロック周波数よりも高く、無線受信装置５０の基準クロックが無線送信装置４０の基準クロックよりも速い場合を示している。図に示すように、クロックジッタ補正値を算出している場合、クロックジッタ補正値が収束するまではメモリ５３（図５）内に一時記憶される平均ＴＳ数は徐々に少なくなっていく。なお、無線受信装置５０の受信側クロック周波数が無線送信装置４０の送信側クロック周波数よりも低い場合は反対にメモリ５３（図５）内に一時記憶される平均ＴＳ数は徐々に多くなっていく。
従って、図１４に示す例では、クロックジッタ補正値は、メモリ５３（図５）内に一時記憶されるＴＳの記憶容量の最大値が図中Ｆ０の位置より下がった位置で収束する。従って、入力されるＴＳの平均レートが急に変化した場合（例えば、ＨＤストリームからＳＤストリームに変化した場合）、メモリ５３（図５）がアンダーフローを起こす。これは、クロックジッタ補正差分値（「ｄＣＯＲＲＥＣＴＴＭ値」とも言う。）を算出する際、ＰＭＥＭＳＵＭとＭＥＭＳＵＭの偏差のみを用いて制御しているため、クロックジッタ補正値が収束した際のメモリ５３（図５）内の平均記憶ＴＳ数がメモリのセンターではなく偏った位置で制御されているため発生する。本実施に形態３では、クロックジッタ補正値が収束後、クロックジッタ補正値に強制的にオフセットを加えることで上記メモリ５３（図５）内の平均記憶ＴＳ数がメモリのセンターになるよう制御することにより、入力されるＴＳの平均レートの変化にも対応できるようクロックジッタ補正値の算出制御を実施する。
以下、図２９に示すフローチャートを用いてクロックジッタ補正値の算出フローを説明する。なお、本実施の形態５は、図２９に示すクロックジッタ算出フローのみ実施の形態３と異なる（実施の形態３では図２２）。よって、実施の形態３と同一部分に関しては詳細な動作の説明は省略する。ステップＳ２１６（図１９）にて初期値の計測、及び設定が終了すると、ＣＰＵ５４（図５）は、クロックジッタ補正動作を開始する。クロックジッタ補正動作が開始されると、ＣＰＵ５４は、まずはじめステップＳ５１（図２１）で、計測時間が経過するまで待機する。計測時間が経過すると、ＣＰＵ５４（図５）は、計測値ＭＥＭＳＵＭ、及び平均読み出しレートＴＳＲａｔｅを、一旦、ＰＭＥＭＳＵＭ及びＰＴＳＲａｔｅとして退避させ、その後に、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込み、その後、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）を初期値‘０’にセットすると共に、メモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１、及び計測時間測定カウンタ５２３３をも初期値‘０’にセットする。次に、ＣＰＵ５４（図５）は、計測値ＭＥＭＳＵＭ、平均読み出しレートＴＳＲａｔｅ、及びクロックジッタ値ｄＳＵＭを算出しクロックジッタ補正値の算出を実施する（図２１のステップＳ５２からステップＳ５８）。
クロックジッタ補正値の算出を開始すると、ＣＰＵ５４（図５）は、ステップＳ１１１（図２９）で現在使用している収束判定テーブルが４（すなわち、ｔａｂｌｅ＝４）であるか確認する。そして、補正テーブル（ｔａｂｌｅ値）が４未満であった場合は、ステップＳ１１６にて、実施の形態３で説明した図２２に示すクロックジッタ補正値ＣＯＲＲＥＣＴＴＭ算出フローに従い、クロックジッタ補正値を算出する。一方、ステップＳ１１１で現在使用している収束判定テーブルが４であった場合は、計測値ＭＥＭＳＵＭが所定値（ＭＥＭＳＵＭ値の上限値）より大きいか判断する（図２９のステップＳ１１２）。計測値ＭＥＭＳＵＭが所定値（ＭＥＭＳＵＭ値の上限値）より大きい場合は、現在のＣＯＲＲＥＣＴＴＭ値に予め定められた数値（ＣＯＭＰＴＭ）を加えクロックジッタ補正値の算出動作を終了する（図２９のステップＳ１１３）。なお、ステップＳ１１３において、前回のＣＯＲＲＥＣＴＴＭ値の算出時に本ルーチンを通り強制的にオフセット値がＣＯＲＲＥＣＴＴＭ値に加えられていた場合は、ＣＯＲＲＥＣＴＴＭ値に何も処理を施さずそのまま出力する（なお、該フローは図示していない。）。
一方、ステップＳ１１２で計測値ＭＥＭＳＵＭが所定値（ＭＥＭＳＵＭ値の上限値）より小さいと判断された場合は、ステップＳ１１４で計測値ＭＥＭＳＵＭが所定値（ＭＥＭＳＵＭ値の下限値）より小さいかを判断する。所定値（ＭＥＭＳＵＭ値の下限値）より小さい場合は、現在のＣＯＲＲＥＣＴＴＭ値から予め定められた数値（ＣＯＭＰＴＭ）を減算し、補正値算出動作を終了する（ステップＳ１１５）。なお、前回のＣＯＲＲＥＣＴＴＭ算出時に本ルーチンを通り強制的にオフセット値がＣＯＲＲＥＣＴＴＭ値に加えられていた場合は、ＣＯＲＲＥＣＴＴＭ値に何も処理を施さずそのまま出力する（なお、該フローは図示していない。）。ステップＳ１１４で計測値ＭＥＭＳＵＭが所定値（ＭＥＭＳＵＭ値の下限値）より大きい場合は、ステップＳ１１６にて、実施の形態３で説明した図２２に示すクロックジッタ補正値算出フローに従い、クロックジッタ補正値を算出する。なお、本実施の形態５では、ステップＳ１１６でクロックジッタ補正値を算出する際、前回のクロックジッタ補正値算出の際、ステップＳ１１３、あるいはステップＳ１１５でＣＯＲＲＥＣＴＴＭ値に強制的にオフセットが加えられていた場合は、図２２中のステップ７２に示すように現在のＣＯＲＲＥＣＴＴＭ値にｄＣＯＲＲＥＣＴＴＭ値を加算するのではなく、強制的に加えたオフセット値を現在のＣＯＲＲＥＣＴＴＭ値より減算するように構成する。このように、通常のクロックジッタ補正値算出フローに復帰する最初のステージで、クロックジッタ補正値の算出をマスクし、強制的に加えたオフセット値を現在のＣＯＲＲＥＣＴＴＭ値に加えることにより、以降の制御において、上記収束したＣＯＲＲＥＣＴＴＭ値に加えたオフセット値が外乱になることはなく、システムを安定して制御できる効果がある。
また、本実施の形態５では、クロックジッタ補正値算出の際、図２９に示すフローに従い、クロックジッタ補正値が収束している場合、強制的にクロックジッタ補正値のオフセットを加え、メモリ５３（図５）内の平均記憶ＴＳ数がメモリのセンターになるよう制御するので、入力されるＴＳの平均レートの変化にも対応できるようクロックジッタ補正値算出制御（メモリアンダーフロー、あるいはオーバーフローの起こらない制御）を実施することができる効果がある。なお、本実施の形態５では強制的にオフセットを加える条件をｔａｂｌｅ＝４の場合について説明したが、これに限るものではなく、各収束判定ステージにおいて、計測値ＭＥＭＳＵＭの閾値を決めておき、上記制御を各収束ステージで実施するように構成しても同様の効果を奏する。
実施の形態６．
図３０は、本発明の実施の形態６における無線受信装置のクロックジッタ補正値算出時の動作を示すフローチャートである。なお、本実施の形態６は、新たにＴＳの受信レートを監視し、ＴＳ受信レートが大きく変化した場合、クロックジッタ補正値算出、及びクロックジッタ補正値収束判定をマスクするフローを追加した点が、上記実施の形態３と相違する。上述したように、例えば、放送番組が切り替わり受信ストリームがＨＤストリーム（２０Ｍｂｐｓ）からＳＤストリーム（６Ｍｂｐｓ）に変化すると、実施の形態３では計測値ＭＥＭＳＵＭ（「ＭＥＭＳＵＭ値」とも言う。）が大きく変化する。これは、クロックジッタ値に起因するものではなく、受信ストリームの平均受信レートの変化に起因するものである。よって、実施の形態３に示すフロー（図２１）に従い制御した場合、クロックジッタ補正値が大きく外れる。よって、本実施の形態６では、計測したＴＳ平均レートの変化に着目し、大きく変化した場合、クロックジッタ補正算出動作をマスクすることにより、システムを安定に動作させるよう構成する。
以下、図３０に示すフローチャートを用いてクロックジッタ補正値の算出フローを説明する。なお、本実施の形態６は、図３０に示すクロックジッタ補正値算出フローのみが、実施の形態３と異なる（実施の形態３では図２１）。よって、実施の形態６においては、実施の形態３と同一部分に関しては詳細な動作の説明は省略する。ステップＳ２１６（図１９）にて初期値の計測、及び設定が終了するとＣＰＵ５４（図５）はクロックジッタ補正動作を開始する。クロックジッタ補正動作が開始されると、ＣＰＵ５４はまずはじめステップＳ５１（図２１）で計測時間が経過するまで待機する。計測時間が経過すると、ＣＰＵ５４（図５）は、計測値ＭＥＭＳＵＭ及び平均読み出しレートＴＳＲａｔｅを、一旦ＰＭＥＭＳＵＭ及びＰＴＳＲａｔｅとして退避させ、その後に、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込み、その後、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）を初期値‘０’にセットすると共に、メモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１、及び計測時間測定カウンタ５２３３をも初期値‘０’にセットする。次に、ＣＰＵ５４（図５）は、計測値ＭＥＭＳＵＭ、平均読み出しレートＴＳＲａｔｅ、及びクロックジッタ値ｄＳＵＭを算出し補正値の算出を実施する（図３０のステップＳ５２からステップＳ５７）。
クロックジッタ値ｄＳＵＭの算出を終了すると、ＣＰＵ５４（図５）は、ステップＳ１２１（図３０）でＴＳレートが大きく変化したか判断する。ＴＳ平均レートが大きく変化したと判断された場合は、ステップＳ１２３でｎに‘０’が入力される。一方、大きく変化していなかったと判断された場合は、ｎの値を１つインクリメントする（図３０のステップＳ１２２）。そして、ステップＳ１２４でｎが所定値（Ｎ）を超えているか判断し、ｎが所定値Ｎを超えていた場合は、ステップＳ５８以降のクロックジッタ補正値算出フローを実施する。一方、ｎが所定値Ｎ以下の場合は、クロックジッタ補正値算出フローをスキップし、クロックジッタ補正値算出フローを終了する。
本実施の形態６は上述のようにクロックジッタ補正値算出フローを制御するので、ＴＳ受信レートが大きく変化した場合においても、クロックジッタ補正値算出、及びクロックジッタ補正値収束判定をマスクするので、例えば、放送番組が切り替わり受信ストリームがＨＤストリーム（２０Ｍｂｐｓ）からＳＤストリーム（６Ｍｂｐｓ）に変化した場合においても、クロックジッタ補正値が大きく外れることなく、システムを安定に動作させることができる効果がある。なお、本実施の形態６では、ＴＳレートが大きく変化した後は所定回クロックジッタ値の補正をマスクする。これは、以下の理由による。上述したように受信したＴＳはＴＳの先頭に付加されているタイムスタンプ情報を元にメモリ５３（図５）から読み出される。従って、ＴＳの平均受信レートが大きく変化した場合は、実施の形態５でも説明したように、上記メモリ５３内での制御ポイントが変化する。従って、本実施の形態６では受信ＴＳレートが大きく変化した場合は、上記メモリ５３内での制御ポイントが安定するまでクロックジッタ補正値の算出をマスクすることにより、システムを安定に動作させるよう構成する。
なお、本実施の形態６では受信ＴＳレートの変化を、ＴＳ出力数記憶レジスタ５２３２より読み出したＴＳ数の変化を元に算出したが、これに限るものではない。メモリ５３に入力されるＴＳ数を計測するＴＳ入力数計測カウンタを準備し、該ＴＳ入力数計測カウンタのカウンタ値をもとに受信ＴＳレートを判断するよう構成しても、受信ＴＳレートの変化を検出することができるので、受信ＴＳレートが大きく変化したことを検出でき、上記メモリ５３内での制御ポイントが安定するまでクロックジッタ補正値の算出をマスクすることにより、システムを安定に動作させることができる効果がある。また、受信ＴＳレートの変化は上述したものに限るものではなく、例えば、Ｄ−ＶＨＳにて通常再生から高速再生に切り換えた場合でも、受信ＴＳレートは大きく変化する。そのような場合においても、上述したように制御することでシステムを安定に動作させることができる効果がある。
実施の形態７．
図３１は、本発明の実施の形態７における無線受信装置のクロックジッタ補正値算出時の動作を示すフローチャートである。なお、本実施の形態７では、実施の形態３（図２１）と比較して、新たにメモリ残量積分差分値（クロックジッタ値ｄＳＵＭ）を監視し、クロックジッタ値ｄＳＵＭが大きく変化した場合、クロックジッタ補正値算出、及びクロックジッタ補正値収束判定をマスクするフローを追加した点が、上記実施の形態３（図２１）と相違する。上述したが、例えば放送番組が切り替わり受信ストリームがＨＤストリーム（２０Ｍｂｐｓ）からＳＤストリーム（６Ｍｂｐｓ）に変化すると、計測値ＭＥＭＳＵＭ（「ＭＥＭＳＵＭ値」とも記す。）が大きく変化する。これは、クロックジッタ値に起因するものではなく、受信ストリームの平均受信レートの変化に起因するものである。よって、実施の形態７では、クロックジッタ値ｄＳＵＭを用いて受信ストリームの平均ＴＳレートの変化を検出するよう構成した。（なお、実施の形態６では、受信ＴＳレートで判断した。）
以下、図３１に示すフローチャートを用いてクロックジッタ補正値の算出フローを説明する。なお、本実施の形態７は、図３１に示すクロックジッタ補正のマスクフローのみ実施の形態６と異なる（実施の形態６では図３０）。よって、実施の形態６と同一部分に関しては詳細な動作の説明は省略する。ステップＳ２１６（図１９）にて初期値の計測、及び設定が終了するとＣＰＵ５４（図５）はクロックジッタ補正動作を開始する。クロックジッタ補正動作が開始されるとＣＰＵ５４はまずはじめステップＳ５１（図２１）で計測時間が経過するまで待機する。計測時間が経過するとＣＰＵ５４（図５）は、計測値ＭＥＭＳＵＭ、及び平均読み出しレートＴＳＲａｔｅを一旦退避させて後に、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）に記憶されている計測結果を読み込み、その後、積分結果記憶レジスタ５２３０（図９）、ＴＳ出力数記憶レジスタ５２３２（図９）、及び計測時間記憶レジスタ５２３４（図９）を初期値‘０’にセットすると共に、メモリ記憶データ量積分回路５２２９（図９）、ＴＳ出力数計測カウンタ５２３１、及び計測時間測定カウンタ５２３３をも初期値‘０’にセットする。次に、ＣＰＵ５４（図５）は、計測値ＭＥＭＳＵＭ、平均読み出しレートＴＳＲａｔｅ、及びクロックジッタ値ｄＳＵＭを算出し補正値の算出を実施する（図３１のステップＳ５２からステップＳ５７）。
クロックジッタ値ｄＳＵＭの算出を終了すると、ＣＰＵ５４（図５）は、ステップＳ１３１（図３１）でクロックジッタ値ｄＳＵＭが大きく変化したか判断する。クロックジッタ値ｄＳＵＭが大きく変化したと判断された場合は、ステップＳ１３３でｎに‘０’が入力される。一方、大きく変化していなかった場合は、ｎの値を１つインクリメントする（図３１のステップＳ１３２）。そして、ステップＳ１３４でｎが所定値Ｎを超えているか判断し、ｎが所定値Ｎを超えていた場合は、ステップ５８以降のクロックジッタ補正値算出フローを実施する。一方、ｎが所定値Ｎ以下の場合は、クロックジッタ補正値算出フローをスキップし、クロックジッタ補正値算出動作を終了する。
本実施の形態７は、上述のようにクロックジッタ補正値算出フローを制御するので、クロックジッタ値ｄＳＵＭ（ＴＳ受信レート）が大きく変化した場合においても、クロックジッタ補正値算出、及びクロックジッタ補正値収束判定をマスクするので、例えば、放送番組が切り替わり受信ストリームがＨＤストリーム（２０Ｍｂｐｓ）からＳＤストリーム（６Ｍｂｐｓ）に変化した場合においてもクロックジッタ補正値が大きく外れることなく、システムを安定に動作させることができる効果がある。なお、本実施の形態７では、実施の形態６と同様、クロックジッタ値ｄＳＵＭが大きく変化した後は、所定回クロックジッタ値の補正をマスクする。これは、以下の理由による。上述したように、受信したＴＳはＴＳの先頭に付加されているタイムスタンプ情報を元にメモリ５３（図５）から読み出される。従って、ＴＳの平均受信レートが大きく変化した場合は、実施の形態６でも説明したように、上記メモリ５３内での制御ポイントが変化する。従って、本実施の形態７では、受信ＴＳレートが大きく変化した場合は、上記メモリ５３内での制御ポイントが安定するまでクロックジッタ補正値の算出をマスクすることにより、システムを安定に動作させるよう構成できる。
また、本実施の形態７ではクロックジッタ値ｄＳＵＭの振幅をもとに、クロックジッタ補正値の算出動作をマスクするよう構成したが、これに限るものではなく、例えば、図３２に示す動作フロー（ステップＳ１４１〜Ｓ１４４）に示すように、クロックジッタ補正値算出中にメモリ５３（図５）のオーバーフロー、あるいはアンダーフローを検出した場合においても、予め定められた回数、クロックジッタ補正値の算出をマスクするように構成すれば、クロックジッタ補正値が大きくはずれる事はなく、システムを安定に制御することができる効果がある。特に、クロックジッタ補正値が収束していた場合は、上記受信ＴＳレートの大きな変化が発生したとき（例えばＤ−ＶＨＳが通常再生から高速再生に移行する場合、数秒間ＴＳの受信が途絶えることがある。）においても、クロックジッタ補正値が大きく外れることがなく、システムを安定に動作させることができる効果がある。
変形例の説明．
上記実施の形態１〜７においては、図４に示されるように、１８８バイトのＴＳの先頭に４バイトのタイムスタンプを付加し伝送する場合について説明したが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではなく、例えば、２バイトのタイムスタンプを付加する、又は、無線伝送の際に発生するランダム誤りを訂正するためにリード・ソロモン符号等の誤り訂正符号を、図４に示される１９２バイトのデータの後に付加する等の変更を加えてもよい。また、誤り訂正符号は、ＴＳのみに付加してもよく、また、タイムスタンプとＴＳのそれぞれに対して付加してもよい。
また、上記実施の形態１〜７においては、ＴＳを無線伝送する際に、無線区間におけるオーバヘッドを極力小さくするため、タイムスタンプ付きＴＳを予め定められた数（７個のＴＳ）を集め無線パケットを構成する場合について説明したが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではなく、例えば、８個以上のＴＳを集めて無線パケットを構成してもよく、又は、６個以下のＴＳを集めて無線パケットを構成してもよい。さらに、無線区間のパケットエラー率に応じて伝送するパケット長を変えてもよい。例えば、パケットエラー率が高い場合は、無線パケット長を短くし、再送制御によるオーバヘッドを極力小さくするよう制御すれば、効率よくＴＳを送受信することができる。
また、上記実施の形態１〜７においては、無線受信装置５０で最大２本のＴＳを扱う場合について説明したが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではなく、３本以上のＴＳを同時に扱うようにすることもできる。３本以上のＴＳを無線受信装置５０で扱う場合は、扱う最大のＴＳ数分の記憶領域をメモリ５３（図５）内に確保すると共に、各々の記憶領域に対応したＴＳデータ読み出しタイミング生成回路５２１（図６）を用いてメモリ５３（図５）に記憶されたＴＳの読み出しタイミングを発生すれば、受信した各々のＴＳごとにクロック再生（クロックジッタ補正）を行うことができる。
また、上記実施の形態１〜７においては、受信パケットの平均伝送レートをメモリ５３（図５）から読み出されるＴＳのパケット数で求めるよう構成したが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではなく、例えば、受信した無線パケット内のＴＳをメモリ５３（図５）へ書き込む際のパケット数から算出してもよい。また、受信パケットの平均伝送レートを、直接無線ＬＡＮモジュール５１（図５）で受信した際に、求めるように構成してもよい。
また、上記実施の形態１〜７においては、送信機（無線送信装置）の機器識別に、ＭＡＣアドレス又はＩＰアドレスを使用する場合について説明したが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではなく、送信機と一対一で決まる情報であれば、他の機器固有情報を用いてもよい。
また、上記実施の形態１〜７においては、クロックジッタ計測のための初期値を算出する際に、計測時間を１ＧＯＰの期間（０．５秒）にセットしたが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではなく、計測時間を１秒又は２秒等の他の値に設定してもよい。
また、上記実施の形態１〜７においては、ＴＳデータ読み出しタイミング生成回路５２１（図６）内の時刻計測用カウンタ５２１３（図８）の時刻補正間隔を１００ｍｓとした場合を説明したが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではなく、１０ｍｓ又は２００ｍｓ等の他の値に設定してもよく、使用している発振機、又は、発振子の精度に基づいて決定すればよい。
また、上記実施の形態１〜７においては、ＭＰＥＧ２システムのＴＳをジッタを有する無線ネットワークを介して伝送する場合について説明したが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではなく、例えば、他の圧縮方式で伝送されるビデオデータ、ＭＰＥＧ２システムのＰＥＳ（Ｐａｃｋｅｔｉｚｅｄ Ｅｌｅｍｅｎｔａｒｙ Ｓｔｒｅａｍ）フォーマット、電話等の音声データ、又はＣＤ等から再生されたデジタルオーディオデータ等のようにリアルタイム性を要求されるデータをジッタを有するネットワークを介して伝送する場合等に広く適用できる。
また、上記実施の形態１〜７においては、有線ネットワークがＩＥＥＥ１３９４規格に準拠するシステムであり、無線ネットワークがＩＥＥＥ８０２．１１ａ規格準拠するシステムである場合について説明したが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではない。本発明のデータ受信装置及びデータ受信方法は、無線ネットワークのようにデータを送受信する際にネットワークジッタ（クロックジッタ）が保証されていないＩＥＥＥ８０２．１１関連のネットワーク、イーサネット（Ｅｔｈｅｒｎｅｔ）によるネットワーク、超広帯域（ＵＷＢ：Ｕｌｔｒａ Ｗｉｄｅｂａｎｄ）通信を用いたネットワーク、ブルートゥース（Ｂｌｕｅｔｏｏｔｈ）を用いたネットワーク等のような他の無線ネットワークに適用することができる。さらに、本発明のデータ受信装置及びデータ受信方法は、高速電力線通信（ＰＬＣ：Ｐｏｗｅｒ Ｌｉｎｅ Ｃｏｎｔｒｏｌ）、あるいはＲＦ線を使用した通信等の有線のネットワークに適用することもできる。
また、上記実施の形態１〜７においては、無線送受信装置がＩＥＥＥ１３９４規格に準拠した有線ネットワークの一部を構成としている場合について説明したが、本発明のデータ受信装置（無線受信装置）及びデータ受信方法の適用範囲はこのような場合に限定されるものではなく、ＴＳが直接入力される無線送受信装置、又は、ＭＰＥＧ２エンコーダが内蔵されておりアナログビデオ信号又はデジタルビデオ信号が入力される無線送受信装置から構成されるネットワークにも適用できる。
また、本発明は、無線ＬＡＮ等のジッタを有するネットワークを用いたオーディオビジュアル系のホームネットワークシステム、又は、映像ストリームを配信する映像監視システム等に適用することができる。

Claims (26)

  1. 伝送路を介してパケットデータを受信し、予め上記パケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信装置において、
    上記受信したパケットデータを記憶する記憶手段と、
    上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出す制御手段とを有し、
    上記制御手段にて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成し、
    上記制御手段は、
    データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングを生成する際に、
    パケットデータの受信開始時から予め定められた目標値計測時間に、上記記憶手段に書き込まれる受信パケットデータの量を積分して得られた第１の積分結果を求め、
    上記受信パケットデータの読み出しタイミングにおいて、上記積分の積分期間内に上記記憶手段から読み出された受信パケットデータ量を上記目標値計測時間で除算することによって第１の受信パケット読み出しレートを求め、
    上記第１の積分結果を上記第１の受信パケット読み出しレートで除算することによって目標値を計算し、
    上記目標値計測時間の後に、予め定められた計測値計測時間に、上記記憶手段に書き込まれる受信パケットデータの量を積分して得られた第２の積分結果を求め、
    上記受信パケットデータの読み出しタイミングにおいて、上記積分の積分期間内に上記記憶手段から読み出された受信パケットデータ量を上記計測値計測時間で除算することによって第２の受信パケット読み出しレートを求め、
    上記第２の積分結果を上記第２の受信パケット読み出しレートで除算することによって計測値を計算し、
    上記目標値と上記計測値との間の差分を、上記クロック周波数の偏差とする
    ことを特徴とするデータ受信装置。
  2. 伝送路を介してパケットデータを受信し、予め上記パケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信装置において、
    上記受信したパケットデータを記憶する記憶手段と、
    上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出す制御手段とを有し、
    上記制御手段にて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成し、
    上記制御手段は、
    データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングを生成する際に、
    パケットデータの受信開始時から予め定められた期間に、上記記憶手段に書き込まれる受信パケットデータの量の積分結果を、この積分の積分期間で除算することによって目標値を計算し、
    上記予め定められた期間の後に、上記記憶手段に書き込まれる受信パケットデータの量の積分結果を、この積分の積分期間で除算することによって計測値を計算し、
    上記目標値と上記計測値との間の差分を、上記クロック周波数の偏差とする
    ことを特徴とするデータ受信装置。
  3. 上記制御手段は、上記記憶手段から受信パケットデータを読み出す速度を示す受信パケット読み出しレートを計算し、計算された上記受信パケット読み出しレートが所定値よりも大きく変化した場合に、上記目標値を再度計算し設定することを特徴とする請求項２に記載のデータ受信装置。
  4. 伝送路を介してパケットデータを受信し、予め上記パケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信装置において、
    上記受信したパケットデータを記憶する記憶手段と、
    上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出す制御手段とを有し、
    上記制御手段にて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成し、
    以前のパケットデータの受信完了時に、データ送信装置とデータ受信装置間のクロック周波数の偏差に基づいて算出された以前のオフセット量、及び、この以前のオフセット量の算出時におけるデータ送信装置に固有の機器識別情報を記憶する第２の記憶手段を有し、
    上記制御手段は、新たにパケットデータの受信を開始する際に、上記受信された新たなパケットデータを送信したデータ送信装置が、上記第２の記憶手段に記憶されている機器識別情報を有するデータ送信装置である場合に、上記第２の記憶手段に記憶されているオフセット量を初期値として上記読み出しタイミングを生成する
    ことを特徴とするデータ受信装置。
  5. 上記データ送信装置を識別する機器識別情報が、上記データ送信装置のＩＰアドレス又はＭＡＣアドレスの少なくとも一方であることを特徴とする請求項４に記載のデータ受信装置。
  6. 伝送路を介してパケットデータを受信し、予め上記パケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信装置において、
    上記受信したパケットデータを記憶する記憶手段と、
    上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出す制御手段とを有し、
    上記制御手段にて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成し、
    上記制御手段は、
    上記受信したパケットデータに付加された上記時刻情報を分離する時刻情報分離手段と、
    上記時刻情報分離手段より分離された時刻情報をもとに上記記憶手段よりパケットデータを読み出すデータ読み出しタイミング生成手段と、
    上記記憶手段に一時記憶されている受信パケットの量の積分結果、処理したパケット数、及び上記積分期間の計測結果をもとに、上記記憶手段に一時記憶されている受信パケット量の正規化された積分値を算出する積分値算出手段とを有し、
    上記データ読み出しタイミング生成手段にて読み出しタイミングを生成する際、上記積分値算出手段より出力される該正規化された受信パケットの積分値から、前回のクロック周波数偏差を算出する際に上記積分値算出手段にて算出した該正規化された受信パケットの積分値を減算し、該減算結果をもとにデータ送信装置とデータ受信装置間のクロック周波数の偏差を算出し、該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加え、該受信パケットの読み出しタイミングを生成するよう制御し、
    前記データ受信装置は、
    該クロック周波数の偏差算出の際、予め定められた回数以上該クロック周波数の偏差の算出結果の絶対値が連続して所定値以下の場合、データ送信装置とデータ受信装置間のクロック周波数の偏差が収束したと判断するクロック周波数偏差収束判定手段と、
    上記クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングに加えるオフセット値の低域成分を抽出する低域成分抽出手段とを有し、
    上記制御手段は、上記クロック周波数偏差収束判定手段にて該クロック周波数の偏差が収束したか判定する際、該低域成分抽出手段の出力が予め定められた回数以上連続して所定の範囲内の振幅であった場合、データ送信装置とデータ受信装置間のクロック周波数の偏差が収束したと判断するよう制御する
    ことを特徴とするデータ受信装置。
  7. 伝送路を介してパケットデータを受信し、予め上記パケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信装置において、
    上記受信したパケットデータを記憶する記憶手段と、
    上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出す制御手段とを有し、
    上記制御手段にて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成し、
    上記制御手段は、
    上記受信したパケットデータに付加された上記時刻情報を分離する時刻情報分離手段と、
    上記時刻情報分離手段より分離された時刻情報をもとに上記記憶手段よりパケットデータを読み出すデータ読み出しタイミング生成手段と、
    上記記憶手段に一時記憶されている受信パケットの量の積分結果、処理したパケット数、及び上記積分期間の計測結果をもとに、上記記憶手段に一時記憶されている受信パケット量の正規化された積分値を算出する積分値算出手段とを有し、
    上記データ読み出しタイミング生成手段にて読み出しタイミングを生成する際、上記積分値算出手段より出力される該正規化された受信パケットの積分値から、前回のクロック周波数偏差を算出する際に上記積分値算出手段にて算出した該正規化された受信パケットの積分値を減算し、該減算結果をもとにデータ送信装置とデータ受信装置間のクロック周波数の偏差を算出し、該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加え、該受信パケットの読み出しタイミングを生成するよう制御し、
    前記データ受信装置は、該クロック周波数の偏差算出の際、予め定められた回数以上該クロック周波数の偏差の算出結果の絶対値が連続して所定値以下の場合、データ送信装置とデータ受信装置間のクロック周波数の偏差が収束したと判断するクロック周波数偏差収束判定手段を有し、
    上記制御手段は、上記クロック周波数偏差収束判定手段にてクロック周波数が収束されたと判断された場合、上記受信パケットの読み出しタイミングに加えるオフセットを強制的に加え、上記記憶手段に一時記憶されている受信パケット量の正規化された積分値が予め定められた範囲に入るよう制御することを特徴とするデータ受信装置。
  8. 上記受信パケットの読み出しタイミングに加えるオフセットを強制的に加え、上記記憶手段に一時記憶されている受信パケット量の正規化された積分値が予め定められた範囲に入るよう制御した直後の、データ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクするよう構成することを特徴とする請求項７に記載のデータ受信装置。
  9. 上記クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加える際に、上記オフセット値がデータ送信装置、及びデータ受信装置に使用されているクロック発生手段の周波数精度より求められる所定の範囲内にない場合、該オフセット値を所定の範囲内になるよう振幅制限をかけるよう構成することを特徴とする請求項６乃至８のいずれか１項に記載のデータ受信装置。
  10. 該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加え、該受信パケットの読み出しタイミング生成する際、上記処理したパケット数が、前回計測した数値と比較し大きく変化していた場合、受信パケットの受信レートが大きく変化したと判断し、データ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクするよう構成することを特徴とする請求項６乃至８のいずれか１項に記載のデータ受信装置。
  11. 該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加え該受信パケットの読み出しタイミング生成する際、上記記憶手段に入力されるパケット数を計測する入力パケット数計測手段を有し、
    該入力パケット計測手段より出力される入力パケット数が、前回計測した入力パケット数と比較し大きく変化していた場合、受信パケットの受信レートが大きく変化したと判断しデータ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクするよう構成すること
    を特徴とする請求項６乃至８のいずれか１項に記載のデータ受信装置。
  12. 該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加え該受信パケットの読み出しタイミング生成する際、上記積分値算出手段より出力される該正規化された受信パケットの積分値から、前回のクロック周波数偏差を算出する際に上記積分値算出手段にて算出した該正規化された受信パケットの積分値を減算した結果が所定の範囲を超えていた場合、受信パケットの受信レートが大きく変化したと判断しデータ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクするよう構成することを特徴とする請求項６乃至８のいずれか１項に記載のデータ受信装置。
  13. 該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングに加えるオフセット値を算出する際、上記記憶手段に一時記憶されている受信パケットの量の積分結果、処理したパケット数、及び上記積分期間の計測中に上記記憶手段にてオーバーフロー、あるいはアンダーフローが発生した場合、データ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクするよう構成することを特徴とする請求項６乃至８のいずれか１項に記載のデータ受信装置。
  14. 上記データ受信装置は、複数のデータ送信装置から送信された複数のパケットデータを受信し、
    上記記憶手段が、上記受信された上記複数のパケットデータのそれぞれを記憶する複数の記憶領域を有し、
    上記制御手段が、上記複数の記憶領域に対応した複数の上記読み出しタイミングを生成する
    ことを特徴とする請求項１乃至１３のいずれか１項に記載のデータ受信装置。
  15. 伝送路を介してパケットデータを受信し、予め上記受信されたパケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信方法において、
    上記受信したパケットデータを記憶手段に一時記憶するステップと、
    上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出すステップとを有し、
    上記パケットデータを読み出すステップにて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成し、
    データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングを生成する際に、
    パケットデータの受信開始時から予め定められた目標値計測時間に、上記記憶手段に書き込まれる受信パケットデータの量を積分して得られた第１の積分結果を求め、
    上記受信パケットデータの読み出しタイミングにおいて、上記積分の積分期間内に上記記憶手段から読み出された受信パケットデータ量を上記目標値計測時間で除算することによって第１の受信パケット読み出しレートを求め、
    上記第１の積分結果を上記第１の受信パケット読み出しレートで除算することによって目標値を計算し、
    上記目標値計測時間の後に、予め定められた計測値計測時間に、上記記憶手段に書き込まれる受信パケットデータの量を積分して得られた第２の積分結果を求め、
    上記受信パケットデータの読み出しタイミングにおいて、上記積分の積分期間内に上記記憶手段から読み出された受信パケットデータ量を上記計測値計測時間で除算することによって第２の受信パケット読み出しレートを求め、
    上記第２の積分結果を上記第２の受信パケット読み出しレートで除算することによって計測値を計算し、
    上記目標値と上記計測値との間の差分を、上記クロック周波数の偏差とする
    ことを特徴とするデータ受信方法。
  16. 伝送路を介してパケットデータを受信し、予め上記受信されたパケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信方法において、
    上記受信したパケットデータを記憶手段に一時記憶するステップと、
    上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出すステップとを有し、
    上記パケットデータを読み出すステップにて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成し、
    データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングを生成する際に、
    パケットデータの受信開始時から予め定められた期間に、上記記憶手段に書き込まれる受信パケットデータの量の積分結果を、この積分の積分期間で除算することによって目標値を計算し、
    上記予め定められた期間の後に、上記記憶手段に書き込まれる受信パケットデータの量の積分結果を、この積分の積分期間で除算することによって計測値を計算し、
    上記目標値と上記計測値との間の差分を、上記クロック周波数の偏差とする
    ことを特徴とするデータ受信方法。
  17. 上記記憶手段から受信パケットデータを読み出す速度を示す受信パケット読み出しレートを計算し、計算された上記受信パケット読み出しレートが所定値よりも大きく変化した場合に、上記目標値を再度計算し設定することを特徴とする請求項１６に記載のデータ受信方法。
  18. 伝送路を介してパケットデータを受信し、予め上記受信されたパケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信方法において、
    上記受信したパケットデータを記憶手段に一時記憶するステップと、
    上記受信したパケットデータに付加された上記時刻情報を分離し、上記分離された時刻情報をもとに上記記憶手段からパケットデータを読み出すステップとを有し、
    上記パケットデータを読み出すステップにて読み出しタイミングを生成する際に、上記記憶手段に一時記憶されている受信パケットデータの量の積分結果及び上記積分の積分期間の計測結果をもとに、データ送信装置とデータ受信装置間のクロック周波数の偏差を計算し、上記受信パケットデータの読み出しタイミングに上記偏差に基づくオフセット量を加え上記受信パケットデータの読み出しタイミングを生成し、
    以前のパケットデータの受信完了時に、データ送信装置とデータ受信装置間のクロック周波数の偏差に基づいて算出された以前のオフセット量、及び、この以前のオフセット量の算出時におけるデータ送信装置に固有の機器識別情報を第２の記憶手段に記憶するステップをさらに有し、
    新たにパケットデータの受信を開始する際に、上記受信された新たなパケットデータを送信したデータ送信装置が、上記第２の記憶手段に記憶されている機器識別情報を有するデータ送信装置である場合に、上記第２の記憶手段に記憶されているオフセット量を初期値として上記読み出しタイミングを生成する
    ことを特徴とするデータ受信方法。
  19. 伝送路を介してパケットデータを受信し、予め上記パケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信方法において、
    上記受信したパケットデータを記憶手段に記憶する記憶ステップと、
    上記受信したパケットデータに付加された上記時刻情報を分離する時刻情報分離ステップと、
    上記時刻情報分離ステップより分離された時刻情報をもとに上記記憶手段よりパケットデータを読み出すデータ読み出しタイミングを指示する読み出しタイミング生成ステップと、
    上記記憶ステップにて一時記憶されている受信パケットの量を積分する積分ステップと、
    上記積分ステップでの積分時間、及び処理したパケット数を計測する積分時間計測ステップと、上記積分ステップでの積分結果、及び積分時間計測ステップでの積分期間の計測結果、及び処理したパケット数をもとに上記記憶ステップに一時記憶されている受信パケット量の正規化された積分値を算出する積分値算出ステップと、
    上記積分値算出ステップにおいて算出された該正規化された受信パケットの積分値から、前回のクロック周波数偏差を算出する際に上記積分値算出ステップにて算出した該正規化された受信パケットの積分値を減算し、該減算結果をもとにデータ送信装置とデータ受信装置間のクロック周波数の偏差を算出するクロック周波数偏差計算ステップを有し、
    上記読み出しタイミング生成ステップにて読み出しタイミングを生成する際、クロック周波数偏差計算ステップにて算出されたクロック周波数の偏差情報をもとに読み出しタイミングにオフセットを加えるよう制御し、
    該クロック周波数の偏差算出の際、予め定められた回数以上該クロック周波数の偏差の算出結果の絶対値が連続して所定値以下の場合、データ送信装置とデータ受信装置間のクロック周波数の偏差が収束したと判断するクロック周波数偏差収束判定ステップと、
    上記クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングに加えるオフセット値の低域成分を抽出する低域成分抽出ステップとを有し、
    上記クロック周波数偏差収束判定ステップにて該クロック周波数の偏差が収束したか判定する際、該低域成分抽出ステップの出力が予め定められた回数以上連続して所定の範囲内の振幅であった場合、データ送信装置とデータ受信装置間のクロック周波数の偏差が収束したと判断するよう制御する
    ことを特徴とするデータ受信方法。
  20. 伝送路を介してパケットデータを受信し、予め上記パケットデータに付加された時刻情報をもとにパケットデータを出力するデータ受信方法において、
    上記受信したパケットデータを記憶手段に記憶する記憶ステップと、
    上記受信したパケットデータに付加された上記時刻情報を分離する時刻情報分離ステップと、
    上記時刻情報分離ステップより分離された時刻情報をもとに上記記憶手段よりパケットデータを読み出すデータ読み出しタイミングを指示する読み出しタイミング生成ステップと、
    上記記憶ステップにて一時記憶されている受信パケットの量を積分する積分ステップと、
    上記積分ステップでの積分時間、及び処理したパケット数を計測する積分時間計測ステップと、上記積分ステップでの積分結果、及び積分時間計測ステップでの積分期間の計測結果、及び処理したパケット数をもとに上記記憶ステップに一時記憶されている受信パケット量の正規化された積分値を算出する積分値算出ステップと、
    上記積分値算出ステップにおいて算出された該正規化された受信パケットの積分値から、前回のクロック周波数偏差を算出する際に上記積分値算出ステップにて算出した該正規化された受信パケットの積分値を減算し、該減算結果をもとにデータ送信装置とデータ受信装置間のクロック周波数の偏差を算出するクロック周波数偏差計算ステップを有し、
    上記読み出しタイミング生成ステップにて読み出しタイミングを生成する際、クロック周波数偏差計算ステップにて算出されたクロック周波数の偏差情報をもとに読み出しタイミングにオフセットを加えるよう制御し、
    該クロック周波数の偏差算出の際、予め定められた回数以上該クロック周波数の偏差の算出結果の絶対値が連続して所定値以下の場合、データ送信装置とデータ受信装置間のクロック周波数の偏差が収束したと判断するクロック周波数偏差収束判定ステップを有し、
    上記クロック周波数偏差収束判定ステップにてクロック周波数が収束されたと判断された場合、上記受信パケットの読み出しタイミングに加えるオフセットを強制的に加え、上記記憶手段に一時記憶されている受信パケット量の正規化された積分値が予め定められた範囲に入るよう制御することを特徴とするデータ受信方法。
  21. 上記受信パケットの読み出しタイミングに加えるオフセットを強制的に加え、上記記憶手段に一時記憶されている受信パケット量の正規化された積分値が予め定められた範囲に入るよう制御した直後の、データ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクすることを特徴とする請求項２０に記載のデータ受信方法。
  22. 上記クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加える際に、上記オフセット値がデータ送信装置、及びデータ受信装置に使用されているクロック発生手段の周波数精度より求められる所定の範囲内にない場合、該オフセット値を所定の範囲内になるよう振幅制限をかけることを特徴とする請求項１９乃至２１のいずれか１項に記載のデータ受信方法。
  23. 該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加え、該受信パケットの読み出しタイミング生成する際、上記処理したパケット数が、前回計測した数値と比較し大きく変化していた場合、受信パケットの受信レートが大きく変化したと判断し、データ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクすることを特徴とする請求項１９乃至２１のいずれか１項に記載のデータ受信方法。
  24. 該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加え該受信パケットの読み出しタイミング生成する際、上記記憶手段に入力されるパケット数を計測する入力パケット数計測ステップを有し、
    該入力パケット計測ステップより出力される入力パケット数が、前回計測した入力パケット数と比較し大きく変化していた場合、受信パケットの受信レートが大きく変化したと判断しデータ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクする
    ことを特徴とする請求項１９乃至２１のいずれか１項に記載のデータ受信方法。
  25. 該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングにオフセットを加え該受信パケットの読み出しタイミング生成する際、上記積分値算出ステップにおいて出力される該正規化された受信パケットの積分値から、前回のクロック周波数偏差を算出する際に上記積分値算出ステップにて算出した該正規化された受信パケットの積分値を減算した結果が所定の範囲を超えていた場合、受信パケットの受信レートが大きく変化したと判断しデータ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクすることを特徴とする請求項１９乃至２１のいずれか１項に記載のデータ受信方法。
  26. 該クロック周波数の偏差算出結果をもとに上記受信パケットの読み出しタイミングに加えるオフセット値を算出する際、上記記憶ステップにおいて上記記憶手段に一時記憶されている受信パケットの量の積分結果、処理したパケット数、及び上記積分期間の計測中に上記記憶手段にてオーバーフロー、あるいはアンダーフローが発生した場合、データ送信装置とデータ受信装置間のクロック周波数の偏差の算出はマスクすることを特徴とする請求項１９乃至２１のいずれか１項に記載のデータ受信方法。
JP2006508505A 2004-03-10 2005-02-02 データ受信装置及びデータ受信方法 Expired - Fee Related JP4361561B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004067332 2004-03-10
JP2004067332 2004-03-10
PCT/JP2005/001459 WO2005088888A1 (ja) 2004-03-10 2005-02-02 データ受信装置及びデータ受信方法

Publications (2)

Publication Number Publication Date
JPWO2005088888A1 JPWO2005088888A1 (ja) 2007-08-09
JP4361561B2 true JP4361561B2 (ja) 2009-11-11

Family

ID=34975953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006508505A Expired - Fee Related JP4361561B2 (ja) 2004-03-10 2005-02-02 データ受信装置及びデータ受信方法

Country Status (4)

Country Link
US (1) US7756233B2 (ja)
EP (1) EP1724960A4 (ja)
JP (1) JP4361561B2 (ja)
WO (1) WO2005088888A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907517B2 (ja) * 2004-03-22 2012-03-28 トムソン ライセンシング タイムスレービング装置
US20060268931A1 (en) * 2005-05-31 2006-11-30 Assaf Sella Method, device and computer readable medium for exchanging information in a hybrid environment
JP4907277B2 (ja) * 2006-09-15 2012-03-28 パナソニック株式会社 電力線通信装置、電力線通信方法、及び電力線通信システム
JP4973169B2 (ja) * 2006-12-13 2012-07-11 ソニー株式会社 映像機器及びジッタ／ワンダの測定方法
FI120284B (fi) 2007-07-20 2009-08-31 Tellabs Oy Huojuntapuskurin täyttöasteen säätö
US8094576B2 (en) 2007-08-07 2012-01-10 Net Optic, Inc. Integrated switch tap arrangement with visual display arrangement and methods thereof
JP5105072B2 (ja) * 2008-02-19 2012-12-19 Ｎｅｃエンジニアリング株式会社 タイミング情報採取装置
WO2009118885A1 (ja) * 2008-03-28 2009-10-01 パイオニア株式会社 受信装置、その制御方法、プログラム及び記憶媒体
WO2009118884A1 (ja) * 2008-03-28 2009-10-01 パイオニア株式会社 送信装置、受信装置、及びコンテンツ再生システム
US8194756B2 (en) * 2008-05-28 2012-06-05 Broadcom Corporation Using program clock references to assist in transport of video stream to wireless device
JP5375021B2 (ja) * 2008-10-16 2013-12-25 沖電気工業株式会社 クロック再生システムおよび方法
US8191033B1 (en) * 2008-11-20 2012-05-29 Marvell International Ltd. In situ clock jitter measurement
US8634023B2 (en) * 2009-07-21 2014-01-21 Qualcomm Incorporated System for video frame synchronization using sub-frame memories
JP5625290B2 (ja) * 2009-09-09 2014-11-19 富士通株式会社 信号処理回路、インタフェースユニット、フレーム伝送装置及びセグメントデータの読み出し方法
US9813448B2 (en) 2010-02-26 2017-11-07 Ixia Secured network arrangement and methods thereof
US8755293B2 (en) * 2010-02-28 2014-06-17 Net Optics, Inc. Time machine device and methods thereof
US9749261B2 (en) 2010-02-28 2017-08-29 Ixia Arrangements and methods for minimizing delay in high-speed taps
US8848746B2 (en) * 2010-06-30 2014-09-30 Vitesse Semiconductor Corporation Packet protocol processing with precision timing protocol support
EP2523372A1 (en) * 2011-05-09 2012-11-14 British Telecommunications Public Limited Company Content delivery system
US8514329B2 (en) 2011-05-31 2013-08-20 Motorola Mobility Llc Jitter estimation for MPEG receivers
US9578319B2 (en) * 2012-03-02 2017-02-21 Broadcom Corporation Transmission variable delay and jitter indication
JP6032945B2 (ja) * 2012-05-28 2016-11-30 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ 信号処理装置、及び、信号処理方法
KR101577708B1 (ko) * 2014-04-29 2015-12-15 주식회사 펀진 패킷분석 장치
CN104283740A (zh) * 2014-10-23 2015-01-14 天津市德力电子仪器有限公司 一种以太网频偏在线测量方法
US10433004B2 (en) * 2015-04-13 2019-10-01 Sony Semiconductor Solutions Corporation Reception apparatus, receiving method, and program
US10412341B2 (en) * 2016-05-16 2019-09-10 Nec Display Solutions, Ltd. Image display device, frame transmission interval control method, and image display system
US9998213B2 (en) 2016-07-29 2018-06-12 Keysight Technologies Singapore (Holdings) Pte. Ltd. Network tap with battery-assisted and programmable failover
CN110337679B (zh) * 2017-02-17 2021-12-31 日本电信电话株式会社 感测系统及时间戳校正方法
US10992402B2 (en) * 2018-10-12 2021-04-27 Qualcomm Incorporated Clock synchronization over a wireless connection
CN113260039B (zh) * 2020-02-13 2023-04-07 维沃移动通信有限公司 信息控制方法及通信设备
CN114499728A (zh) * 2020-11-11 2022-05-13 迈普通信技术股份有限公司 E1链路的随路时钟抖动抑制方法、装置及电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US387A (en) * 1837-09-21 Machine foe cutting veneebs
US5255132A (en) 1991-09-04 1993-10-19 International Business Machines Corporation Adaptable clock control methods and apparatus for a direct access disk drive system
US5396492A (en) 1993-04-28 1995-03-07 At&T Corp. Method and apparatus for adaptive clock recovery
US5566174A (en) 1994-04-08 1996-10-15 Philips Electronics North America Corporation MPEG information signal conversion system
JP3090591B2 (ja) 1995-07-13 2000-09-25 松下電器産業株式会社 クロック再生装置
US5966387A (en) * 1995-09-25 1999-10-12 Bell Atlantic Network Services, Inc. Apparatus and method for correcting jitter in data packets
JP3333376B2 (ja) 1996-02-02 2002-10-15 松下電器産業株式会社 クロック再生装置
JP3687188B2 (ja) * 1996-04-05 2005-08-24 ソニー株式会社 パケット伝送方法
JP3045715B2 (ja) 1998-01-23 2000-05-29 松下電器産業株式会社 伝送システム、送信装置、記録再生装置、および記録装置
US6157646A (en) 1998-01-26 2000-12-05 Adc Telecommunications, Inc. Circuit and method for service clock recovery
SG71835A1 (en) 1998-09-07 2000-04-18 Victor Company Of Japan A dejittering and clock recovery technique for real-time audio/visual network applications
US6452950B1 (en) * 1999-01-14 2002-09-17 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive jitter buffering
JP3660517B2 (ja) 1999-03-01 2005-06-15 三菱電機株式会社 データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
AUPQ896300A0 (en) * 2000-07-24 2000-08-17 Nec Australia Pty Ltd A clock synchronisation method for usb sink devices
JP2003110537A (ja) 2001-06-21 2003-04-11 Hitachi Ltd デジタルデータストリームのデータレート平滑化方法およびそのデータレート平滑化装置

Also Published As

Publication number Publication date
EP1724960A4 (en) 2008-03-05
WO2005088888A1 (ja) 2005-09-22
EP1724960A1 (en) 2006-11-22
US20070140398A1 (en) 2007-06-21
US7756233B2 (en) 2010-07-13
JPWO2005088888A1 (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
JP4361561B2 (ja) データ受信装置及びデータ受信方法
WO2010007749A1 (ja) 送信装置、受信装置、レート制御装置、送信方法及び受信方法
US20120207215A1 (en) Video information reproduction method and system, and video information content
US7940805B2 (en) Receiving device, clock synchronizing method, and computer program
JP2003258894A (ja) データ受信再生方法およびデータ通信装置
JP2002064788A (ja) データストリーム処理装置および方法、並びにプログラム格納媒体
CN108810656B (zh) 一种实时直播ts流的去抖处理方法及处理系统
US20150030088A1 (en) Clock recovery for media stream in bursty network channel
US7706400B2 (en) Transport stream processing device and transport stream processing method
KR20070008069A (ko) 음성/영상신호의 동기화 장치 및 방법
JPH11308203A (ja) クロック再生装置
JP5958008B2 (ja) ストリーム処理装置、ストリーム処理方法およびストリーム処理プログラム
JP4612688B2 (ja) 受信装置
JP3419607B2 (ja) クロック再生装置
JP2005151463A (ja) ストリームデータ受信装置およびストリームデータ受信方法
US20130100811A1 (en) Output Rate Controller and Output Rate Control Method
JP6259227B2 (ja) クロック再生制御装置と映像信号受信装置
JP5149404B2 (ja) 映像受信装置
US20090210588A1 (en) Output Circuit, Control Program Product, and Control Method
JP4224749B2 (ja) 通信装置、通信方法、および記録媒体
JP2007295491A (ja) ストリーミングデータ受信装置及びジッタ除去回路
JP3801043B2 (ja) データ受信装置及び方法
JP4212404B2 (ja) ストリーム受信機のシステムクロック制御装置及びシステムクロック制御方法
US20050265369A1 (en) Network receiving apparatus and network transmitting apparatus
JP4874272B2 (ja) 映像信号処理装置および映像信号処理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees