CN1934810B - 分组数据传输网络中的时间从动设备及时间从动方法 - Google Patents

分组数据传输网络中的时间从动设备及时间从动方法 Download PDF

Info

Publication number
CN1934810B
CN1934810B CN2005800091067A CN200580009106A CN1934810B CN 1934810 B CN1934810 B CN 1934810B CN 2005800091067 A CN2005800091067 A CN 2005800091067A CN 200580009106 A CN200580009106 A CN 200580009106A CN 1934810 B CN1934810 B CN 1934810B
Authority
CN
China
Prior art keywords
time
local
regeneration
clock
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800091067A
Other languages
English (en)
Other versions
CN1934810A (zh
Inventor
让-吕克·苏拉尔
劳伦特·玛丽
休伯特·普里尔
曹晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Priority claimed from PCT/EP2005/050937 external-priority patent/WO2005093978A1/en
Publication of CN1934810A publication Critical patent/CN1934810A/zh
Application granted granted Critical
Publication of CN1934810B publication Critical patent/CN1934810B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种分组数据传输网络中的时间从动设备,每个数据分组包括时间标签,所述设备包括暂存器装置。根据本发明,所述设备的特征在于:暂存器装置具有能够记录在取决于网络特性的预定时间(IPDV)内接收的数据的存储容量,所述设备还包括再生装置,用于再生本地接收时钟,作为输入分组的时间标签的函数,读取装置,用于在取决于所述预定时间(IPDV)和再生的本地时钟的时刻读取时间暂存器装置中的数据。

Description

分组数据传输网络中的时间从动设备及时间从动方法
技术领域
本发明涉及一种具有有限漂移的时间从动(temporal slaving)设备。
更具体地,本发明涉及在因特网类型(IP)的网络中在发送方终端和接收方终端之间实时地传输数据。
背景技术
在传输网络中,数据经常会受到噪声的影响,使得在接收层难以重构数字流。
本发明尤其关注数据序列所遭受的时间噪声以及按照满足接收设备要求的精确度、根据每个分组所发送的时间信息对分组进行时间重新定位。
本领域技术人员公知的解决方案包括直接对接收到的时间信息应用锁相环。因为传输延迟引起的变化妨碍了锁相环的闭锁,这种解决方案不适用于特别嘈杂的环境。
时钟恢复的另一种解决方案包括在接收设备的输入处作为缓冲存储器的满载程度的函数来驱动频率分析器。当网络上的数据吞吐量变化时,该解决方案不适用,因此尤其在IP协议的情况下不适用。
发明内容
本发明通过提出一种分组数据传输网络中的时间从动设备,解决了这些缺点的至少一部分,其中,每个数据分组包括时间标签,所述设备包括暂存器装置。根据本发明:
-暂存器装置具有能够记录在取决于网络特性的预定时间内接收的数据的存储容量,
-所述设备还包括
-用于再生本地接收时钟、作为输入分组的时间标签的函数的装置,
-用于在取决于所述预定时间(IPDV)和再生的本地时钟的时刻读取时间暂存器装置中的数据的装置。
根据优选实施例,读取暂存器装置中的数据的装置适用于在所述预定时间和再生的本地时钟之间的差值为正时,读取暂存器装置中的数据。
根据优选实施例,再生本地时钟的装置能够对在取决于本地时钟和数据分组的发送时钟的频率的两个时刻接收的数据分组的本地接收时钟和数据分组的时间标签之间的差异进行求和。
根据优选实施例,该设备包括减少启动时的收敛时间(convergence time)的装置。
根据优选实施例,该设备包括减少相位噪声的装置。
有利地,减少相位噪声的装置包括数字低通滤波器。
根据优选实施例,该设备包括产生伪噪声的装置。
本发明还涉及一种分组数据传输网络中的时间从动方法,每个数据分组包括时间标签,所述方法包括暂存(6)从所述网络接收到的分组的步骤,并且特征在于
-在存储步骤期间,在取决于网络特性的预定时间(IPDV)内存储数据,
-所述方法还包括步骤:
-步骤,再生本地接收时钟,作为输入分组的时间标签的函数,
-步骤,在取决于所述预定时间(IPDV)和再生的本地接收时钟的时刻读取暂存器装置中的数据。
附图说明
参考附图,利用决不作为限制的有利示范实施例和实施方式,可以更好地理解和示出本发明,其中:
图1表示具有接收和发送模块的示例网络,
图2表示根据本发明的设备的优选实施例,
图3表示用于再生本地接收时钟的优选实施例,
图4表示用于再生时钟以改进闭锁时间的模块的改进,
图5表示用于估计网络中分组的传播延迟的模块,
图6表示用于再生时钟使得可以使相位噪声最小化的模块的改进,
图7表示用于再生时钟使得可以使相位噪声最小化的模块的第二示例,
图8表示用于相位噪声的改进的示范低通滤波器,
图9表示伪噪声生成器的实施方式。
具体实施方式
所表示的模块是功能单元,可以与物理上可区分的单元相对应,也可以不与之相对应。例如,可以将这些模块或其中-些分组为单个组件,或者组成同一个软件功能块。相反地,一些模块可以由分离的物理实体组成。
本发明以通用方式应用于以分组发送数据的网络,其数据帧具有时戳。根据优选实施例,帧与RTP协议(“real time prorocol”的首字母缩写)兼容。
图1示出了网络设备的示例,该网络设备包括:装置1,用于发送数据流;以及装置2,用于适配该流使之与IP协议兼容。装置2通过IP类型的网络上向IP适配装置3发送IP数据,IP适配装置3使IP流解封装,以便产生作为流的目的地的装置4可理解的数据流。
在优选实施例中,装置1和4是用于编码和解码MPEG类型的流以及尤其是MPEG-2类型的流的设备。
IP网络5是在其上数据分组的延迟也许会遭受非常明显变化的网络。这在装置4接收数据分组时产生了问题:装置4不再能够正确地解码数据分组。产生的时间噪声阻碍了接收设备4中数据流的重构。
图2部分地表示在IP数据流的接收处用于适配数据的模块3。
从网络5接收到IP分组,并将其加载到缓冲存储器6中,缓冲存储器6也被称为暂存器装置。例如,缓冲存储器6是FIFO类型(“First-in First out”的首字母缩写)的存储器,意欲当在接收装 置3中接收到分组时记录从IP网络5接收到的分组。
缓冲存储器6具有取决于网络特性的容量。具体地,其取决于IP网络5的参数,该参数是IP网络5上传输延迟的变化的最大幅度。
该参数(IPDV,“IP Delay Variation”的首字母缩写)是常数,并且例如可以由用户输入,或者对于网络设备的各个项而言是公知的。
还将接收到的分组发送到模块7,在图3中详细示出了模块7,其使得可以修改本地接收时钟,作为在发送和接收端的振荡器的相对漂移的函数(振荡器8)。
用于再生接收时钟的模块7必须补偿本地振荡器Tx和本地振荡器Rx8之间的实际频率差异,本地振荡器Tx是时基振荡器Tx,负责用于传递插入到发送的RTP分组中的时间标签的值。
因此,模块7在输出13产生再生本地时间Rx。该再生本地时间被发送到减法器9。减法器9计算参考本地时钟Rx的IPDV延迟和再生本地时间13的值之间的差值。
作为该减法结果的函数(信号11),将数据读入缓冲存储器6。模块10将读信号12发送到缓冲存储器6。
如果“再生本地时间Rx减去IPDV”的差值大于要从缓冲器6输出的下一个分组的时间标签的值,则读取数据并且激活读信号12。
否则,只要该差值不大于要从缓冲器6输出的下一个分组的时间标签的值,就不读取数据,并且不激活读信号12。
图3示出了用于再生本地时间Rx的模块7的实施例。
模块7包括差分器15,一方面接收输入分组的时间标签作为输入,另一方面接收再生本地时间Rx13作为反馈。
差分器15在输出19传递时间标签和再生的本地时间Rx13之间的差值。
由累加器16接收该差值。累加器16从差分器15接收瞬时差异19,并且对这些差异求和。
瞬时差异的和被发送到判决获取自动机17。
判决获取自动机17命令定期更新本地时间计数器18。该更新的周期Tupdate取决于本地时钟Rx和发送时钟Tx的频率之间的最大可能差异,从为两个时钟选择的振荡器组件的技术特性推导出该差异。 如果发送振荡器Rx具有+/-10ppm的精确度,而接收振荡器具有+/-5ppm的精确度,则两个振荡器之间的最大差异可以是30ppm(即对应于+/-15ppm)。
为了获得最可能再生的本地时间Rx13,每次更新的校正幅度被局限于本地振荡器Rx8的周期T。
因此,获得:
Tupdate<1/abs([Frx-Ftx]max)
其中,abs表示“绝对值”函数,
Frx和Ftx分别表示本地时间Rx(由振荡器8产生的)频率和发送时钟Tx的频率。通过在RTP分组中传输的90KHz时间标签来发送时钟Tx的采样。
模块17估计本地时钟Rx相对于发送时钟Tx的提前或延迟。
根据累加器16所执行的在接收到的分组中包含的时间标签的值和内地时钟Rx8之间测量到的瞬时差异的和的符号,推导出提前或延迟的估计。对在两个判决时刻Tupdate之间接收到的分组来计算和。在每个Tupdate处,(由信号RTZ)将模块16复位为零。
模块17产生信号21JUMP、22FREEZE和由模块18用于将本地时间计数器设置为时间的23INIT。
本地时间计数器Rx表示从动时间Rx的相位。将该相位与RTP分组的时间标签所传输的相位采样相比较(15)。
当本地时间基准Rx相对于发送时钟Tx落后时,激活信号JUMP 21。因此使时钟Rx提前。
当本地时钟基准Rx相对于发送时钟Tx领先时,激活信号FREEZE22。因此使时钟Rx延迟。
模块17激活信号21JUMP、22FREEZE、23INIT和具有Tupdate周期的20RTZ。
当网络传输延迟中的变化超过缓冲存储器6的补偿容量IPDV时,通过激活信号INIT来重新初始化本地时间计数器18。重新初始化值是接收到的分组的时间标签的值。
模块18接收信号21JUMP、22FREEZE和23INIT作为输入。
模块18将本地时间计数器18设置为时间。
信号JUMP使本地时间计数器增加2,即1个时钟片刻(clocktick):Rx+1 jump=2。
信号FREEZE使本地时间计数器的增加失效,即1个时钟片刻:Rx-1freeze=0。
在两个判决时刻Tupdate之间,以定期方式在本地时钟Rx8的频率的定时处增加本地时钟计数器18。
计数器18对时钟Rx(8)和jump 21和freeze 22信号所发出的校正进行积分(数学意义)。因此向差分器9提供了新的本地时间13。
图4和5表示在图3中描述的设备的改进。
该改进通过添加估计器24形式的快速收敛模块,使得可以改进启动时的收敛时间。
快速收敛大大地减少了定时恢复系统的锁定时间。
估计器24如图5所示地执行学习阶段。一旦结束了学习阶段,则前进到如图4所示地校正平均延迟的阶段。
学习阶段调用估计理论。按照该术语的数学意义,任何平均数估计器都适用于执行模块24的估计功能。例如,实验平均数计算是本领域技术人员公知的完全适当的无偏估计器。
从输入减法器15的结果中减去估计器24所计算的平均延迟估计值。由于到达它的采样具有两个相位,所以模块15还被称为相位比较器。
RTP分组承载有90KHz时间标签,该标签是27mHz处的时钟Tx的采样。
当接收到RTP分组时,对信号13(从动时钟Rx的相位)进行采样。
减法器的输出19确定相位变化或延迟。由于从动信号的相位并不精确地跟随FTP分组中包含的相位,所以该延迟也被称为相位误差。
估计器24目的在于计算从动电路启动处的平均延迟。模块30驱动该估计器。对通过从动电路接收的前n个分组进行计数。一旦接收到了n个分组,模块30传递使算术平均计算有效的估计结束信号。为了简化硬件实现,可以从2的幂中选择n。
根据最大容忍估计误差来确定采样的数目n。该数目n取决于使 用设备的环境,尤其取决于从动电路和希望的性能。估计理论以及尤其是Studdent定律的应用使得可以快速确定要考虑的采样数目m。在优选实施例中,n固定在8192。
在前n个分组期间,系统累积相位误差,以便获得其平均数并且将平均数存储在模块24中。
模块32修改RTP分组的时间标签值(90KHz处的采样),以便在接收处获得与本地时间计数器Rx一致的值。
模块26产生通过分频本地时钟Rx8使用的27MHx时钟而获得的100Hz的采样时钟。模块26所产生的该时钟使得可以基于边缘地触发获取模块17所做出的判决,并且在有效时使得可以对图6中描述的数字滤波器31进行采样。
相位校正与从信号Jump(21)中减去信号FREEZE(22)相对应。然后,通过加法器28将该校正提供给由本地时钟驱动的计数器18。如果在时钟片刻期间,决定要进行相位校正,即jump或freeze,则使计数器增加值1+x,其中x严格地为正(+1)或负(-1)。X也可以是1的倍数,以便增加从动电路的增益。
图6表示用于再生图2的时钟使得可以使相位噪声最小化的模块7的改进。
具体地,本发明基于非线性核函数。非线性系统的属性之一使输出噪声与输入噪声不相关。噪声的概念应该被认为是随机的。它赋予输入和输出信号不可预测的变化,仅知道这些信号的期望和方差。输入噪声是施加到RTP分组的网络抖动。输出噪声与该非线性从动电路的判决误差(jump或freeze)相关。这引起判决误差,判决误差是相位噪声。该相位噪声也许大于例如MPEG标准的特定标准的稳定性需求。
因此,本实施例提出了要执行时钟恢复设备的信号上游和/或下游的数字处理,以便将相位噪声的传播仅限制于希望的组件。
因此,图6的设备包括数字低通滤波器31。
数字低通滤波器31可以是IIR或FIR类型。
作为应用所希望的函数,来确定滤波器31的斜率。
例如,在MPEG的情况下,要实现的目的是频率漂移。在这种情况 下,必需40dB/dec的衰减或-2的斜率。
定位滤波器31的极点,使得一方面低频部分(LF)中的相位调制模板能够容忍不希望的相位调制(即相位噪声)的幅度LF,另一方面截止频率处于低频相位调制幅度和滤波器的特定斜率(例如对于在MPEG框架中接受的漂移为2)相交部分处。
图7表示图6所示的改进设备的第二实施例,其中不同地设置计数器。
图8表示可以用于图6和7中的、应用于符合MPEG-2标准设备的低通滤波器的示例模板。确定截止频率,使得相位误差的幅度LF(以秒表示)与MPEG-2标准的相位图兼容。
经常使用两个需要注意的值:
·HF相位误差(抖动)和LF相位误差(漂移)之间的界限在10mHz(相位调制频率)处
·HF部分(抖动>10mHz)中的相位误差的幅度小于或等于500ns。
可以包括第二上游处理,以便可以进行滤波器的最佳操作,而与系统的输入噪声无关。因此,图9提出了包括伪噪声生成模块32的本发明的另一个改进。
模块32被放置于设备的输入处,并且可以与系统的输入噪声无关地进行滤波器的最佳操作。根据最大噪声标准值,伪噪声的添加可以使从动电路的操作稳定。由于从动电路是非线性的,所以并不直接将输入噪声转送到输出。伪噪声的添加并不修改整体性能,而限制噪声的整体漂移。如果伪噪声具有与输入噪声相同的功率,则变化局限于因子2,而不是对数尺度上几十量级的变化。如果伪噪声的方差等于输入噪声的方差,则在输入处的噪声的漂移以2的比率发生变化。噪声的漂移从伪噪声的方差(没有网络抖动)变化到伪噪声和网络噪声的方差和。
伪噪声生成器的极点用于向系统的输入噪声叠加随机噪声,以便使从动电路的原生极点(native pole)稳定,并且使其远离低通滤波器的极点。伪噪声的另一个目的是使从动电路的性能稳定,而与配置条件无关。
可以使用由其期望和其方差限定的任意伪噪声发生器。在优选实 施例中,使用表现出均匀规律的噪声的发生器。
根据控制理论,当伪噪声的方差等于输入噪声的方差时,实现了极点的最大稳定性。
添加伪噪声还使得可以控制这种系统的瞬间启动相位,并使它们可预测,而与输入噪声无关。
应该注意到,可以将本发明所述的各个改进组合到一起,或者单独使用这些改进。

Claims (5)

1.一种分组数据传输网络中的时间从动设备,所述分组数据传输网络包括本地接收时钟,每个数据分组包括时间标签,所述设备包括暂存器装置(6),用于接收从所述网络接收到的分组并具有能够记录在取决于网络(5)特性的预定时间(IPDV)内接收的数据的存储容量,
所述设备还包括:
用于再生本地接收时钟的装置,所述再生本地接收时钟作为输入分组的时间标签的函数(7),
用于当再生本地接收时钟减去所述预定时间(IPDV)的差值大于要从暂存器装置输出的下一个分组的时间标签的值时读取所述暂存器装置中的数据的装置;
其特征在于所述用于再生本地接收时钟的装置包括:
差分器(15),用于得到所述时间标签和再生的本地接收时钟之间的差值;
用于在一个时间段(Tupdate)期间将输入数据分组的时间标签和再生本地接收时钟之间的差值求和的装置(16);
本地时间计数器(18);以及
判决获取自动机,用于命令定期更新所述本地时间计数器,更新的周期取决于本地时钟和发送时钟的频率之间的最大可能差异。
2.根据权利要求1所述的设备,其特征在于,所述设备包括减少相位噪声的装置(31)。
3.根据权利要求2所述的设备,其特征在于,减少相位噪声的装置(31)包括数字低通滤波器。
4.根据权利要求1所述的设备,其特征在于,所述设备包括产生伪噪声的装置(32)。
5.一种分组数据传输网络的设备中的时间从动方法,每个数据分组包括时间标签,所述设备包括本地时钟,所述方法包括步骤:
暂存器装置(6)在取决于网络(5)特性的预定时间(IPDV)内存储从所述网络接收到的分组;
再生本地接收时钟,作为输入分组的时间标签的函数,
当再生的本地接收时钟减去所述预定时间(IPDV)的差值大于要从暂存器装置输出的下一个分组的时间标签的值时读取暂存器装置中的数据;
其特征在于在所述再生步骤期间:
得到所述时间标签和再生的本地接收时钟之间的差值;
在一个时间段(Tupdate)期间将输入数据分组的时间标签和再生的本地接收时钟之间的差值求和;以及
命令定期更新本地时间计数器,更新的周期取决于本地时钟和发送时钟的频率之间的最大可能差异。
CN2005800091067A 2004-03-22 2005-03-03 分组数据传输网络中的时间从动设备及时间从动方法 Expired - Fee Related CN1934810B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0402958 2004-03-22
FR0402958 2004-03-22
FR0451383 2004-07-01
FR0451383 2004-07-01
PCT/EP2005/050937 WO2005093978A1 (en) 2004-03-22 2005-03-03 Temporal slaving device

Publications (2)

Publication Number Publication Date
CN1934810A CN1934810A (zh) 2007-03-21
CN1934810B true CN1934810B (zh) 2011-08-31

Family

ID=34945707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800091067A Expired - Fee Related CN1934810B (zh) 2004-03-22 2005-03-03 分组数据传输网络中的时间从动设备及时间从动方法

Country Status (1)

Country Link
CN (1) CN1934810B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8462819B2 (en) * 2010-01-06 2013-06-11 Lsi Corporation Adaptive clock recovery with step-delay pre-compensation
CN110336635B (zh) * 2019-06-11 2021-03-02 深圳市英特瑞半导体科技有限公司 一种时间噪声传递方法、装置和网络节点

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134768A (zh) * 1994-08-31 1996-10-30 摩托罗拉公司 通信系统中的分组校准方法和装置
US5966387A (en) * 1995-09-25 1999-10-12 Bell Atlantic Network Services, Inc. Apparatus and method for correcting jitter in data packets
CN1289489A (zh) * 1998-01-26 2001-03-28 Adc长途电讯有限公司 业务时钟恢复的电路和方法
CN1443403A (zh) * 2000-07-20 2003-09-17 汤姆森特许公司 异步数字家庭网络中的多媒体抖动消除
CN1215951C (zh) * 2003-11-06 2005-08-24 北京世纪东方国铁电讯科技有限公司 列尾锁紧钩

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134768A (zh) * 1994-08-31 1996-10-30 摩托罗拉公司 通信系统中的分组校准方法和装置
US5966387A (en) * 1995-09-25 1999-10-12 Bell Atlantic Network Services, Inc. Apparatus and method for correcting jitter in data packets
CN1289489A (zh) * 1998-01-26 2001-03-28 Adc长途电讯有限公司 业务时钟恢复的电路和方法
CN1443403A (zh) * 2000-07-20 2003-09-17 汤姆森特许公司 异步数字家庭网络中的多媒体抖动消除
CN1215951C (zh) * 2003-11-06 2005-08-24 北京世纪东方国铁电讯科技有限公司 列尾锁紧钩

Also Published As

Publication number Publication date
CN1934810A (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
RU2407171C2 (ru) Способ синхронизации тактовых сигналов модуля экспорта и возбудителя
US7664145B2 (en) Jitter correcting apparatus capable of ensuring synchronism between transmitter apparatus and receiver apparatus
US7020791B1 (en) Clock recovery using a double-exponential smoothing process
CN1969563B (zh) 用于程序时钟参照消除抖动的速度限制的控制方法和系统
KR101355338B1 (ko) 클록 조정 방법, 클록 조정 시스템 및 컴퓨터 판독가능한매체
US7992174B2 (en) Method and system for downstream time stamp in an adaptive modulation based satellite modem termination system
JP2005534219A (ja) ウォールクロックを持つシステムに対するジッタ補正方法
CN1934810B (zh) 分组数据传输网络中的时间从动设备及时间从动方法
CN104270218A (zh) 频率校正方法
US7012982B1 (en) Method and system for de-jittering of transmitted MPEG-2 and MPEG-4 video
JP3642180B2 (ja) クロック再生装置
WO2006099327A1 (en) Methods and apparatus for providing power efficient time management for mobile media
KR100527849B1 (ko) 레퍼런스 클럭 복원 장치 및 그 방법
JPH01273464A (ja) オフセット四分割位相シフトキーイング用同期回路
EP1728342B1 (en) Temporal slaving device
US7567814B2 (en) Time synchronized radio transmission system
JP3700817B2 (ja) ソースクロック再生回路
Maya et al. A high data rate BPSK receiver implementation in FPGA for high dynamics applications
US20040223578A1 (en) Clock recovery circuit
US8654669B2 (en) Packet receiver and packet processing method thereof
US6829304B1 (en) Method for clock recovery in MPEG systems
JP2004023136A (ja) デジタル放送受信機
JP3082757B2 (ja) ガードインターバル相関器及びその相関取得方法
JP2002111645A (ja) クロック周波数情報転送システム
CN103179434B (zh) 封包接收器及其封包处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110831