JP2002111645A - クロック周波数情報転送システム - Google Patents

Abstract

(57)【要約】 【課題】 簡易な回路構成で送信側の周波数を受信側で
常に正確に再生することのできるクロック周波数情報転
送システムを実現する。 【解決手段】 送信側の生成回路１０４では、送信側ク
ロックパルスを伝送路１０３を伝送されるフレームの１
周期ごとに順次計数して読み取った計数値を対応するフ
レームに組み込んで受信側に伝送する。受信側の再生回
路１０５では、フレームに組み込まれた計数値を取り出
す。取り出された計数値を１つ前のフレームで取り出さ
れた計数値で差し引いた差分からフレームの１フレーム
分の周期に対応する送信側クロックパルスの個数を算出
する。フレームの１周期に相当する伝送路１０３のクロ
ックパルス数をフレームごとに算出された送信側クロッ
クパルスの個数で割った相対比を算出する。相対比を伝
送路１０３のクロックパルスの周期に掛けてフレームご
とに送信側クロックパルスを正確に再生することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は伝送路でクロックの
周波数情報を転送するクロック周波数情報転送システム
に係わり、特に一方の装置で使用するクロック周波数と
同一のクロック周波数を伝送路を経た他方の装置で使用
することのできるクロック周波数情報転送システムに関
する。

【０００２】

【従来の技術】一般に、多種多様のデータを伝送する際
に、伝送を行う２つの装置の間で接続可能なネットワー
クを伝送路としてデータを伝送する場合が多い。このと
き、データの再生のために一方の装置で使用しているク
ロック周波数を他方の装置で使用する必要のある場合が
ある。このような場合には、送信側がそのクロック周波
数を表わした周波数情報を伝送路で伝送し、受信側がこ
の周波数情報を受信して再生すれば、送信側と同一のク
ロック周波数を得ることができる。したがって、このク
ロック周波数を使用して受信側で送信側から送られてき
たデータの再生を行うことができる。

【０００３】ところで、以上の説明は送信側のクロック
周波数が時間的に変動しないことを前提としている。送
信側のクロック周波数が時間的に変動しており、そのク
ロック周波数でデータを作成しているような場合には、
送信側の周波数変動の様子を受信側に逐一伝えながらそ
の作成したデータを受信側に送信する必要がある。

【０００４】送信側と受信側の間にパケット信号等の間
欠的に送られる信号（以下単にパケット信号と称す
る。）用の伝送路が存在する状況を考える。この場合
に、それぞれのパケット信号を伝送するためのクロック
信号の周波数が完全に狂いのないものであるとすると、
前回送信側からパケット信号が送出されたときから今回
の送出タイミングまでの送信側のクロック信号の数を計
数し、これを受信側に順次伝送するようにすれば受信側
で送信側のクロック信号の周波数の変化を知ることがで
きる。ところが、伝送路のクロック信号自体が変動する
ものとすると、そのパケット信号が送信側から受信側に
伝送される時間が微妙に変動する。したがって、受信側
で送信側から送られてきたクロック信号の数を基にして
送信側のクロック信号の変動を正確に把握することがで
きない。そこで、この問題を解決するための提案が行わ
れている。

【０００５】図１２は、この提案のクロック周波数情報
転送システムの送信側の周波数情報生成回路を表わした
ものである。送信側の周波数情報生成回路１１は、送信
側の装置で使用されるクロックとしての送信側クロック
１２を入力して計数する計数器１３を備えている。計数
器１３によって計数された計数値１４は計数器１３の出
力側に接続された第１のレジスタ１５の入力端子に供給
されている。第１のレジスタ１５に登録された値は第２
のレジスタ１６の入力端子に供給されている。一方、分
周器１７は図示しない伝送路で使用される伝送路クロッ
ク１８を入力して分周し、送信側クロック１２に比べて
十分長い周期のクロック１９を生成するようになってい
る。クロック１９は第１のレジスタ１５および第２のレ
ジスタ１６のクロック端子に供給されている。第１のレ
ジスタ１５の登録した第１の計数値２０と第２のレジス
タ１６の登録した第２の計数値２１は減算器２２の２つ
の入力端子に供給されている。減算器２２はこれら第１
の計数値２０と第２の計数値２１の差をとって、周波数
情報２３を生成する。

【０００６】次に特許２５９４６６６号公報で提案され
たこのクロック周波数情報転送システムにおける送信側
の周波数情報生成回路の動作について説明する。計数器
１３は、送信側クロック１２の計数値１４を第１のレジ
スタ１５の入力端子に供給している。一方、分周器１７
は伝送路クロック１８を入力して分周し、送信側クロッ
ク１２に比べて十分長い周期のクロック１９に変換す
る。クロック１９は第１のレジスタ１５のクロック端子
に供給されている。したがって、第１のレジスタ１５は
クロック１９の出力されるタイミングで計数値１４を取
り込み、その出力側からこれを表わした第１の計数値２
０を出力する。第１の計数値２０は、クロック１９の次
の周期で第２のレジスタ１６に取り込まれ、第２の計数
値２１を出力する。減算器２２はこれにより得られた第
１および第２の計数値２０、２１を減算する。これによ
り、減算器２２は伝送路クロック１８を分周して得られ
たクロック１９の１周期で計数される送信側クロック１
２の計数値を表わした周波数情報２３を生成する。周波
数情報２３は送信データの一部に組み込まれたりして図
示しない伝送路を介して受信側に伝送される。

【０００７】図１３は、このクロック周波数情報転送シ
ステムの受信側のクロック同期回路を表わしたものであ
る。受信側のクロック同期回路３１は、図１２に示した
送信側の周波数情報生成回路１１から伝送されてきた第
１の周波数情報２３と受信側で生成する第２の周波数情
報３２の差をとる減算器３３を備えている。これによっ
て得られた差３４は積分器３５で積分されるようになっ
ている。これによって得られた積分値３６はディジタル
・アナログ変換器（Ｄ／Ａ）３７に入力される。これに
よって得られたアナログ信号３８は電圧制御発振器３９
の電圧制御端子に入力されるようになっている。電圧制
御発振器３９は、入力電圧によって発振周波数を変化さ
せる回路である。電圧制御発振器３９は再生クロック４
０を出力する。周波数情報生成回路４１は、図１２で示
した送信側の周波数情報生成回路１１の構成と同一であ
り、伝送路クロック１８および再生クロック４０を入力
して第２の周波数情報３２を生成するようになってい
る。

【０００８】次にこの受信側のクロック同期回路の動作
について説明する。第１の周波数情報２３は送信側で周
波数情報を生成した周期で減算器３３の２つの入力端子
のうちの一方に入力される。減算器３３のもう一方の入
力端子には、１周期前の再生クロック４０によって周波
数情報生成回路４１で生成された第２の周波数情報３２
が入力される。減算器３３は２つの周波数情報の差３４
を出力する。差３４は積分器３５およびディジタル・ア
ナログ変換器３７を介して電圧制御発振器３９の制御電
圧として入力される。電圧制御発振器３９は、この制御
電圧に対応した発振周波数の再生クロック４０を出力す
る。再生クロック４０は周波数情報生成回路４１の計数
器（図１２の計数器１３参照）に入力される。一方、伝
送路クロック１８は周波数情報生成回路４１の分周器
（図１２の分周器１７参照）に入力される。周波数情報
生成回路４１は図１２に示した送信側の周波数情報生成
回路１０と同様にして第２の周波数情報３２を生成す
る。以上の動作によって、再生クロック４０を生成す
る。

【０００９】したがって、図１２および図１３で示した
クロック周波数情報転送システムは、伝送路のクロック
信号を時間基準として送信側クロックの相対値を周波数
情報として伝送しているといえる。受信側では、電圧制
御発振器によって送信側の周波数情報と受信側の周波数
情報の差が０となるように発振周波数を制御して再生ク
ロックを生成するようにしている。すなわち、周波数情
報を一定値にすることで、受信側で送信側クロックと同
一のクロックを再生することができる。

【００１０】

【発明が解決しようとする課題】しかしながら以上説明
した動作は周波数情報の時間的変動が少ないと仮定した
ときに成立する。周波数情報の変動が大きい状況では、
この変動幅が大きいほど、電圧制御発振器３９の応答に
時間を要することになる。従って、受信側では周波数情
報を取得してからある程度の遅延時間を置かないと送信
側クロックと同一のクロックを安定して得ることができ
ず、このための回路部品を追加する必要があった。これ
により、電圧制御発振器とこれに追加する回路部品とに
よって回路装置の構成が複雑化し、コストダウンを図り
にくいという問題があった。

【００１１】そこで本発明の目的は、簡易な回路構成で
送信側の周波数を受信側で常に正確に再生することので
きるクロック周波数情報転送システムを提供することに
ある。

【００１２】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）送信側装置が送信データのクロックタイミン
グとして使用する所定周期の送信側クロックパルスを順
次計数する計数手段と、（ロ）この計数手段の計数値を
送信側と受信側を結ぶ伝送路を伝送されるフレームの１
周期ごとに読み取る読取手段と、（ハ）この読取手段で
読み取ったフレームごとの計数値を対応するフレームに
組み込む計数値組込手段と、（ニ）この計数値組込手段
によって組み込まれた計数値を受信側で取り出す計数値
取出手段と、（ホ）この計数値取出手段によって今回取
り出された計数値を１つ前のフレームで取り出された計
数値で差し引き、これによって得られた差分から今回送
られてきたフレームの１フレーム分の周期に対応する送
信側クロックパルスの個数を算出する過程をフレームご
とに繰り返すクロックパルス数算出手段と、（ヘ）伝送
路を伝送されるフレームの１周期に相当する伝送路のク
ロックパルス数をクロックパルス数算出手段でフレーム
ごとに算出された送信側クロックパルスの個数で割った
相対比を算出する相対比算出手段と、（ト）フレームご
とに相対比算出手段で得られた相対比を伝送路のクロッ
クパルスの周期に掛けて受信側でフレームごとに送信側
クロックパルスを再生するクロックパルス再生手段とを
クロック周波数情報転送システムに具備させる。

【００１３】すなわち請求項１記載の発明では、送信側
装置が送信データのクロックタイミングとして使用する
所定周期の送信側クロックパルスを送信側と受信側を結
ぶ伝送路を伝送されるフレームの１周期ごとに順次計数
して読み取った計数値を対応するフレームに組み込んで
伝送する。受信側では、フレームに組み込まれた計数値
を取り出す。この取り出された計数値を１つ前のフレー
ムで取り出された計数値で差し引いた差分からフレーム
の１フレーム分の周期に対応する送信側クロックパルス
の個数をクロックパルス数算出手段によって算出する。
フレームの１周期に相当する伝送路のクロックパルス数
をクロックパルス数算出手段でフレームごとに算出され
た送信側クロックパルスの個数で割った相対比を算出す
る。この相対比を伝送路のクロックパルスの周期に掛け
てクロックパルス再生手段によってフレームごとに送信
側クロックパルスを再生する。したがって、フレームご
とに送信側クロックパルスと伝送路のクロックパルスと
の相対値をフレームごとのクロックパルスの個数として
表わす転送情報を受信側に伝送して、受信側で転送情報
が表わすクロックパルスの個数の相対比から送信側クロ
ックパルスを正確に再生することができる。

【００１４】請求項２の発明では、（イ）送信側装置が
送信データのクロックタイミングとして使用する所定周
期の送信側クロックパルスを、送信側と受信側を結ぶ伝
送路に伝送されるフレームの１周期ごとに読み取り、フ
レームごとのクロックパルス数の差分を表わしたクロッ
クパルス数差分情報を作成するクロックパルス数差分情
報作成手段と、（ロ）このクロックパルス数差分情報作
成手段で作成したクロックパルス数差分情報を対応する
フレームに組み込んで伝送路に順次送出するクロックパ
ルス数差分情報送出手段と、（ハ）所定のフレームに対
してフレーム１周期分に相当する送信側装置の送信側ク
ロックパルスの個数を組み込んで送出するクロックパル
ス数送出手段と、（ニ）クロックパルス数差分情報送出
手段によって送出されたそれぞれのフレームからクロッ
クパルス数差分情報を受信側で取り出すクロックパルス
数差分情報取出手段と、（ホ）クロックパルス数送出手
段によって送出されたそれぞれのフレームからクロック
パルス数を受信側で取り出すクロックパルス数取出手段
と、（ヘ）このクロックパルス数取出手段によってクロ
ックパルス数を取り出したフレームの次のフレームのク
ロックパルス数差分情報取出手段によって取り出された
クロックパルス数差分情報で表わされたクロックパルス
数をクロックパルス数を取り出したフレームのクロック
パルス数から差し引いて次のフレームのクロックパルス
数を算出し、更にこの算出されたクロックパルス数から
次のクロックパルス数差分情報で表わされたクロックパ
ルス数を算出するというように差分の演算を繰り返すこ
とで送信側クロックパルスをフレームの１周期ごとに読
み取ったクロックパルス数を受信側で再生するクロック
パルス数再生手段と、（ト）伝送路を伝送されるフレー
ムの１周期に相当する伝送路のクロックパルス数をクロ
ックパルス数再生手段でフレームごとに再生された送信
側クロックパルスの個数で割った相対比を算出する相対
比算出手段と、（チ）フレームごとに相対比算出手段で
得られた相対比を伝送路のクロックパルスの周期に掛け
て受信側でフレームごとに送信側クロックパルスを再生
するクロックパルス再生手段とをクロック周波数情報転
送システムに具備させる。

【００１５】すなわち請求項２記載の発明では、送信側
装置が送信データのクロックタイミングとして使用する
所定周期の送信側クロックパルスを、送信側と受信側を
結ぶ伝送路に伝送されるフレームの１周期ごとに読み取
り、フレームごとのクロックパルス数の差分を表わした
クロックパルス数差分情報を作成して対応するフレーム
に組み込んで伝送路に順次送出する。また、所定のフレ
ームに対してフレーム１周期分に相当する送信側装置の
送信側クロックパルスの個数を組み込んで送出する。受
信側では、フレームに組み込まれたクロックパルス数差
分情報および送信側クロックパルスの個数を取り出す。
この所定のフレームから取り出したクロックパルス数か
らフレームの取り出されたクロックパルス数差分情報を
差し引いてフレームのクロックパルス数を算出し、更に
この算出されたクロックパルス数から次のクロックパル
ス数差分情報で表わされたクロックパルス数を算出する
というように差分の演算を繰り返すことで送信側クロッ
クパルスをフレームの１周期ごとに読み取ったクロック
パルス数をクロックパルス数再生手段で再生する。フレ
ームの１周期に相当する伝送路のクロックパルス数をク
ロックパルス数再生手段でフレームごとに再生された送
信側クロックパルスの個数で割った相対比を算出する。
この相対比を伝送路のクロックパルスの周期に掛けてク
ロックパルス再生手段によってフレームごとに送信側ク
ロックパルスを再生する。したがって、フレームごとに
送信側クロックパルスと伝送路のクロックパルスとの相
対値をフレームごとのクロックパルスの個数として表わ
す転送情報を受信側に伝送して、受信側で転送情報が表
わすクロックパルスの個数の相対比から送信側クロック
パルスを正確に再生することができる。

【００１６】請求項３の発明では、（イ）送信側装置が
送信データのクロックタイミングとして使用する所定周
期の送信側クロックパルスを順次計数するカウンタと、
（ロ）このカウンタの出力を送信側と受信側を結ぶ伝送
路を伝送されるフレームの１周期ごとにラッチする第１
のフリップフロップと、（ハ）この第１のフリップフロ
ップの出力を転送情報として対応するフレームに組み込
む組込手段と、（ニ）この組込手段によって組み込まれ
た転送情報を受信側で受信して記憶する第２のフリップ
フロップと、（ホ）転送情報を受信するたびに第２のフ
リップフロップによって記憶された転送情報でこれを差
し引いて差分情報を算出する減算器と、（ヘ）この減算
器によって得られた差分情報から今回送られてきたフレ
ームの１フレーム分の周期に対応する送信側クロックパ
ルスの個数を判別する過程をフレームごとに繰り返すク
ロックパルス数判別手段と、（ト）伝送路を伝送される
フレームの１周期に相当する伝送路のクロックパルス数
をクロックパルス数判別手段でフレームごとに判別され
た送信側クロックパルスの個数で割って、得られた余り
としての整数値を第１の設定値とし、クロックパルス数
判別手段でフレームごとに判別された送信側クロックパ
ルスの個数を第２の設定値として出力する設定値出力手
段と、（チ）加算器と第３のフリップフロップで構成さ
れ、加算器の２つの入力のうち一方には設定値出力手段
の第１の設定値を入力し、もう一方には加算器の２つの
入力に入力される値の和を設定値出力手段の第２の設定
値で割って得られた余りとしての整数値を表わした加算
器の和出力を第３のフリップフロップでラッチした出力
を入力する加算器が設定値出力手段の第２の設定値と同
じ回数の加算動作を行い、その加算動作を行うたびに加
算器の和出力が設定値出力手段の第２の設定値を越える
か越えないかを表わした桁上げ出力を出力する過程をフ
レームごとに行う累算器と、（リ）この累算器の桁上げ
出力によって伝送路のクロックパルスを分周する分周比
を切り替えてパルスを出力し、またこのパルスを第３の
フリップフロップのラッチ信号として出力する可変分周
回路と、（ヌ）この可変分周回路の出力されたパルスの
数を送られてきたフレームの周期で発生させるクロック
パルスをフレームごとに生成するクロックパルス生成手
段とをクロック周波数情報転送システムに具備させる。

【００１７】すなわち請求項３記載の発明では、送信側
装置が送信データのクロックタイミングとして使用する
所定周期の送信側クロックパルスが計数されたカウンタ
の出力を第１のフリップフロップによって伝送路を伝送
するフレームの１周期ごとにラッチする。ラッチされた
値を転送情報として伝送路を伝送するそれぞれのフレー
ムに組み込んで伝送する。受信側では、今回受信した転
送情報から第２のフリップフロップによって記憶された
転送情報を差し引いて差分情報を減算器によって算出す
る。この得られた差分情報によって今回送られてきたフ
レームの１フレーム分の周期に対応する送信側クロック
パルスの個数を判別する。フレームの１周期に相当する
伝送路のクロックパルス数をクロックパルス数判別手段
でフレームごとに判別された送信側クロックパルスの個
数で割って伝送路のクロックパルスを分周する分周比を
算出する。可変分周回路によって分周するとき加算器の
桁上げ出力によって分周比を切り替えて、累算器の累算
動作を行うたびにパルスを発生させ、送信側クロックパ
ルスの個数と同数のパルスを出力する。出力されたパル
スの数を送られてきたフレームの周期で発生させるクロ
ックパルスをフレームごとに生成する。したがって、フ
レームごとに送信側クロックパルスと伝送路のクロック
パルスとの相対値をフレームごとのクロックパルスの個
数として表わす転送情報を受信側に伝送して、受信側で
転送情報が表わすクロックパルスの個数の相対比から送
信側クロックパルスを正確に再生することができる。

【００１８】請求項４記載の発明では、請求項３記載の
可変分周回路の分周を切り替えるとき設定値出力手段の
第３の設定値によって切り替えることができることを特
徴としている。

【００１９】すなわち請求項４記載の発明では、計数さ
れる値の変動を考慮して、３種類の分周を行う場合にお
いて、可変分周回路の分周を設定値出力手段の第３の設
定値によって切り替えることができる。したがって、適
宜設定値出力手段の必要な設定値によって３種類以上の
分周に対応することができる。

【００２０】請求項５記載の発明では、請求項３記載の
第１のフリップフロップの出力に誤り訂正ビットを付加
する誤り訂正ビット付加手段を具備することを特徴とし
ている。

【００２１】すなわち請求項５記載の発明では、第１の
フリップフロップの出力に訂正ビット付加手段によって
誤り訂正ビットを付加することができる。したがって、
伝送路のビット誤りの影響を軽減することができる。

【００２２】請求項６記載の発明では、請求項３および
請求項５記載のカウンタの出力をグレイコードに変換す
るバイナリ・グレイ変換回路を具備し、第１のフリップ
フロップがこのバイナリ・グレイ変換回路出力をラッチ
することを特徴としている。

【００２３】すなわち請求項６記載の発明では、グレイ
コードの隣り合う符号は必ず１ビットしか異なっていな
いという性質を利用している。すなわち、複数のビット
が同時に変化するとき本来の変化する前後の計数値では
なく異なる計数値を第１のフリップフロップがラッチす
る恐れを避けることができる。

【００２４】

【発明の実施の形態】

【００２５】

【実施例】以下実施例につき本発明を詳細に説明する。

【００２６】図１は、本発明の一実施例におけるクロッ
ク周波数情報転送システムの構成を表わしたものであ
る。このシステムは、第１の放送局１０１と第２の放送
局１０２およびこれらを結ぶ伝送路１０３から構成され
ている。伝送路１０３はこれら放送局１０１、１０２間
の映像データをディジタル伝送する通信路である。第１
の放送局１０１は、大量の映像データを第２の放送局１
０２で放送するために定期的にあるいは不定期に伝送し
ている。大量の映像データを効率良く速く伝送するため
にフレーム構造を持つ伝送路１０３が使用されている。
第１の放送局１０１、第２の放送局１０２および伝送路
１０３は、それぞれ独自のクロック発生源を備えてい
る。したがって、第２の放送局１０２は伝送路１０３か
ら映像データを取り出して再生するために、そのクロッ
ク周波数を第１の放送局１０１のクロック周波数に合わ
せる必要がある。このため、伝送路のフレーム周期を基
準として、第１の放送局１０１のクロック周波数で発生
するパルス信号の相対値を表わした転送情報を映像デー
タと共に第２の放送局１０２に伝送している。

【００２７】ところで、一般にクロック周波数はデータ
処理時の雑音の影響などによって瞬時的な位相変動を生
じる。したがって、この変動に対応するため第１の放送
局１０１は転送情報を各フレームに組み込んで第２の放
送局１０２に転送している。第１の放送局１０１の内部
には転送情報を生成する生成回路１０４が備えられてお
り、第２の放送局１０２の内部には受信した転送情報か
ら第１の放送局１０１のクロック周波数を再生する再生
回路１０５が備えられている。

【００２８】図２は、第１の放送局に配置された生成回
路の回路構成を表わしたものである。生成回路１０４
は、送信側である第１の放送局１０１（図１参照）のク
ロック周波数で発生するパルス信号１１１を入力するＰ
ビットカウンタ１１２と、伝送路１０３（図１参照）の
フレーム周期で発生させるフレームパルス１１３によっ
てＰビットカウンタ１１２のカウンタ出力１１４をラッ
チするＤタイプフリップフロップ１１５と、Ｄタイプフ
リップフロップ１１５のラッチされた転送出力１１６を
受信側に転送するフレーム転送器１１７を備えている。
図示を簡略化するためＤタイプフリップフロップ１１５
は１つしか示していないが、実際にはＰビット分パラレ
ルに配置されている。

【００２９】次にこの生成回路１０４の動作について説
明する。Ｐビットカウンタ１１２には、送信側である第
１の放送局１０１のクロック周波数で発生するパルス信
号１１１が入力され、Ｐビットパラレルのカウンタ出力
１１４が出力されている。Ｐビットパラレルのカウンタ
出力１１４はＤタイプフリップフロップ１１５の入力端
子Ｄに供給されている。入力端子Ｄに供給されているカ
ウンタ出力１１４は、伝送路のフレーム周期で発生する
パルス信号であるフレームパルス１１３がＤタイプフリ
ップフロップ１１５の入力端子Ｔに入力されるたびにラ
ッチされる。ラッチされたカウンタ出力１１４はフレー
ムパルス１１３がＤタイプフリップフロップ１１５の入
力端子Ｔに入力されるたびにＤタイプフリップフロップ
１１５の出力端子Ｑから出力される。Ｄタイプフリップ
フロップ１１５の出力端子Ｑから出力された転送出力１
１６は、フレーム転送器１１７に入力される。フレーム
転送器１１７は、入力された転送出力１１６をフレーム
のオーバヘッド部あるいはペイロード部に挿入して受信
側にＰビットの転送情報として転送するようになってい
る。伝送路のフレーム周期で発生させるフレームパルス
１１３はフレーム転送器１１７から出力されて、Ｄタイ
プフリップフロップ１１５の入力端子Ｔに入力するよう
になっている。

【００３０】Ｐビットの転送情報について補足説明をす
る。送信側のクロック周波数をＦＨｚ（ヘルツ）、伝送
路のフレーム周期をＳとする。図２で示したように、伝
送路のフレーム周期Ｓごとに発生するフレームパルス１
１３の入力によってＤタイプフリップフロップ１１５か
ら出力された転送出力１１６が転送されるＰビットの転
送情報になっている。このとき、フレーム周期ＳにＰビ
ットカウンタ１１２がカウントを行うカウント値Ｍは次
式（１）で表わされる。

【００３１】Ｍ＝Ｓ×Ｆ ・・・（１）

【００３２】ここで、送信側のクロック周波数ＦＨｚの
公称値は予め知られており、この変動範囲も予め知られ
ていて通常小さいと仮定する。このとき、カウント値Ｍ
の変動範囲も小さくなる。そこで、カウント値Ｍの主要
部が送信側と受信側で図示しない他の手段によって通知
されたり、あるいはシステムの起動時にプリセットして
いるならば、カウント値Ｍの主要部からの変動量のみを
転送情報として転送すれば十分である。したがって、カ
ウント値の変動のみを転送情報とすればＰビットのＰの
値は小さくなる。カウント値Ｍの変動範囲を最小値Ｍmi
nから最大値Ｍmaxとしたとき、最大変動Ｍｖ（Ｍmax−
Ｍmin）のカウント値より多い表示数２^Pの大きさがあれ
ばよいといえる。カウンタの公称値Ｍｎとして、カウン
ト値Ｍの主要部Ｍ_Lは次式（２）で表わされる。

【００３３】Ｍ_L＝[Ｍｎ]−２^P-1 ・・・（２）

【００３４】[Ｍｎ]の括弧はガウス記号の括弧で、カウ
ンタの公称値Ｍｎを越えない最大の整数を表わしてい
る。（２）式は変動するカウント値の中で中間のカウン
ト値を主要部Ｍ_Lにすることを表わしている。このと
き、前回の転送情報をＭ₁とし、今回の転送情報をＭ₂と
すれば、次式（３）が成立する。

【００３５】Ｍ≡Ｍ₂−Ｍ₁mod２^P ・・・（３）

【００３６】（３）式は今回の転送情報Ｍ₂から前回の
転送情報Ｍ₁を引いた値を値２^Pで割った余りが等しい値
は同じカウント値Ｍとすることを表わしている。（３）
式を用いると、次式（４）の条件でカウント値Ｍは一意
に決定することができる。

【００３７】Ｍ_L≦Ｍ＜Ｍ_L＋２^P ・・・（４）

【００３８】したがって、受信側がカウント値Ｍの主要
部Ｍ_Lを他の手段で通知し、あるいはシステムの起動時
にプリセットしているならば、カウント値の変動のみの
Ｐビットの値を転送情報として転送することによって、
受信側でカウント値Ｍを決定することができる。

【００３９】ここでは、カウント値Ｍの主要部が送信側
と受信側で図示しない他の手段によって通知されたり、
あるいはシステムの起動時にプリセットすると仮定して
いる。他の手段として、はじめのフレームに送信側のカ
ウント値を組み込んで送信して、次のフレームからはカ
ウント値の差分情報を生成して送信することが考えられ
る。このとき、受信側ではじめに送られた送信側のカウ
ント値から差分情報を差し引いてカウント値を算出し、
更にこの算出されたカウント値から次の差分情報で表わ
されたカウント値を算出することを繰り返して送信側の
カウント値を算出する変形例として考えられる。また、
送信側のカウント値をはじめのフレームだけでなく所定
のフレームに組み込んで送信して、他のフレームにはカ
ウント値の差分情報を生成して送信することが考えられ
る。このとき、受信側では前述と同様に所定のフレーム
を基に送信側のカウント値を算出する変形例として考え
られる。

【００４０】たとえば具体的な数値例として、ＩＴＵ−
Ｔ勧告Ｇ．７０７（InternationalTelecommunication U
nion- Telecommunication Standardization Sector：国
際電気通信連合電気通信標準化部門）で定義されている
ＳＴＭ−１（SynchronousTransport Module-1：同期ト
ランスポート・モジュール−１）のオーバヘッドを用い
て北米のＤＳ３（Digital Signal Level 3）のビットレ
イトのクロック周波数情報を転送する場合を説明する。

【００４１】図３は、ＩＴＵ−Ｔ勧告Ｇ．７０７で定義
されているＳＴＭ−１のフレームの構成を表わしてい
る。ＳＴＭ−１の１フレームは、１行が２７０バイトで
９行の合計２４３０バイト（１９４４０ビット）で構成
されて、各行の先頭９バイトはオーバヘッド部２０１、
他の部分はペイロード部２０２として用いられる。

【００４２】このとき、北米のＤＳ３のクロック周波数
の公称値は４４．７３６ＭＨｚ（メガヘルツ）であり、
その変動範囲は±２０ｐｐｍである。また伝送路フレー
ムの周期は１２５μ秒（マイクロ）であるから、カウン
タの公称値Ｍｎは“５５９２”、最小値Ｍminは“５５
９１．８”、最大値Ｍmaxは“５５９２．１”になる。
このとき、図２に示したＰビットカウンタ１１２のカウ
ント値は“５５９１”、“５５９２”、および“５５９
３”の変動が考えられる。したがって、この３通りのカ
ウント値の変動を示すには２ビットで十分である。この
とき主要部Ｍ_Lは（２）式より“５５９０”となる。転
送されるクロック周波数情報はカウント値の変動のみを
表わす“０”、“１”、“２”、“３”の４種類で十分
であり、（３）式を用いて求めた差分情報も同じく
“０”、“１”、“２”、“３”の４種類になる。

【００４３】図４は、差分情報とカウント値Ｍの対応関
係を表わしたものである。この図の左欄は（３）式を用
いて求めた差分情報であり、右欄はそれぞれの差分情報
に対応したカウント値Ｍである。この対応関係を用いて
差分情報からＰビットの転送情報からカウント値Ｍを求
めることができる。

【００４４】図５は、第２の放送局に配置された再生回
路の構成を表わしたものである。図１で示した再生回路
１０５は、伝送路１０３（図１参照）のフレーム周期で
発生させるフレームパルス２１１によって送信側である
第１の放送局からのＰビットの転送情報２１２をラッチ
するＤタイプフリップフロップ２１３と、Ｄタイプフリ
ップフロップ２１３にラッチされた前回の転送情報２１
４と今回の転送情報２１２を差分計算して差分情報２１
５を出力する減算器２１６と、伝送路のフレーム周期に
同期した参照クロック周波数で発生するパルス信号２１
７を分周してパルス信号２１８を出力する可変分周回路
２１９と、この可変分周回路２１９の分周比を制御する
ためのデコーダ２２０、エンコーダ２２１、加算器２２
２、およびＤタイプフリップフロップ２２３と、可変分
周回路２１９のパルス信号２１８をフレーム周期で再生
クロック周波数２２４として出力する位相同期発振回路
２２５とを備えている。図示を簡略化するためＤタイプ
フリップフロップ２１３は１つしか示していないが、実
際にはＰビット分パラレルに配置されている。また、図
示を簡略化するためＤタイプフリップフロップ２２３は
１つしか示していないが、実際にはｎビット分パラレル
に配置されている。

【００４５】次に再生回路１０５の動作について説明す
る。この再生回路１０５では、伝送路のフレーム周期で
Ｐビットの転送情報がＤタイプフリップフロップ２１３
の入力端子Ｄに供給されている。このＰビットの転送情
報は、伝送路のフレーム周期Ｓで発生させるフレームパ
ルス２１１が入力端子Ｔに入力されるたびにラッチされ
る。ラッチされたＰビットの転送情報は、フレームパル
ス２１１が入力端子Ｔに入力されるたびに出力端子Ｑか
ら出力されている。減算器２１６では、転送されたＰビ
ットの転送情報を入力端子Ａに、Ｄタイプフリップフロ
ップ２１３にラッチされた前回転送されたＰビットの転
送情報をその入力端子Ｂに入力する。その出力端子Ｙか
らは（３）式から求めた差分情報２１５が出力される。

【００４６】可変分周回路２１９の分周比を制御するた
めのデコーダ２２０、エンコーダ２２１、加算器２２
２、およびＤタイプフリップフロップ２２３の動作を説
明をする。デコーダ２２０では、減算器２１６から出力
された差分情報２１５を入力して図４に基づきカウント
値Ｍを識別して識別結果信号２２６を出力するようにし
ている。エンコーダ２２１では、デコーダ２２０から出
力された識別結果信号２２６を入力して設定信号２２７
および設定信号２２８を生成して出力するようにしてい
る。設定信号２２７および設定信号２２８の生成につい
てはあとで具体的な数値例で説明する。加算器２２２
は、エンコーダ２２１から出力された設定信号２２７を
入力端子ｍに、設定信号２２８を入力端子Ｂに入力して
次式（５）を計算するようにしている。

【００４７】Ａ＋Ｂmodｍ ・・・（５）

【００４８】（５）式を計算して、入力端子Ａの値と入
力端子Ｂの値の和を入力端子ｍの値で割って得られた値
を出力端子Ｓに、入力端子Ａの値と入力端子Ｂの値の和
が入力端子ｍの値を越えるか越えないかを表わした桁上
げを出力端子Ｃに出力するようにしている。ｎビットの
和出力２２９はｎビット分のＤタイプフリップフロップ
２２３の入力端子Ｄに供給される。供給された入力端子
Ｄのデータは、可変分周回路２１９のパルス信号２１８
がＤタイプフリップフロップ２２３の入力端子Ｔに入力
されるたびにラッチされる。

【００４９】ラッチ結果２３０は可変分周回路２１９の
パルス信号２１８がＤタイプフリップフロップ２２３の
入力端子Ｔに入力されるたびに出力端子Ｑから出力され
る。出力されたラッチ結果２３０は、加算器２２２の入
力端子Ａに入力される。加算器２２２とＤタイプフリッ
プフロップ２２３はｍ回加算を繰り返す累算動作を行う
ようにしている。

【００５０】加算器２２２の桁上げ出力２３１は可変分
周回路２１９の分周比を切り替えるようにしている。可
変分周回路２１９は、切り替えられた分周比によって伝
送路のフレーム周期に同期した参照クロック周波数で発
生するパルス信号２１７を分周してパルス信号２１８を
出力するようにしている。位相同期発振回路２２５は、
可変分周回路２１９のパルス信号２１８のパルス数を伝
送路のフレームの周期で発生する再生クロック周波数２
２４として出力するようにしている。伝送路のフレーム
周期Ｓで発生させるフレームパルス２１１は、Ｄタイプ
フリップフロップ２２３および可変分周回路２１９に入
力してリセットされるようにしている。したがって、再
生回路１０５を１周期ごとに初期状態に戻すようにして
いる。

【００５１】次に設定信号２２７および設定信号２２８
について説明する。可変分周回路２１９の分周比を制御
するために設定信号２２７および設定信号２２８を決定
する。したがって、伝送路のフレーム周期に同期した参
照クロック周波数で発生するパルス信号２１７を可変分
周回路２１９でどのように分周すればよいかということ
になる。

【００５２】具体的な数値例で説明する。再びＳＴＭ−
１のオーバヘッドを用いて北米のＤＳ３のビットレイト
の転送情報を転送する場合を説明する。参照クロック周
波数はＳＴＭ−１のクロック周波数である１５５．５２
ＭＨｚとする。伝送路のフレームの転送周期は１２５μ
秒である。転送された転送情報の差分情報２１５によっ
て送信側のカウント値Ｍが求められることになる。すな
わち、１２５μ秒間にＭ個のパルス信号を出力すること
になる。可変分周回路２１９は、１２５μ秒間にＭ個の
パルス信号を出力するように、１５５．５２ＭＨｚの参
照クロック周波数で発生するパルス信号２１７を分周す
ればよいことになる。参照クロック周波数の１５５．５
２ＭＨｚは、１２５μ秒では１９４４０個のパルス信号
を出力することになる。

【００５３】分周比の値は平均して３．４８（１９４４
０個÷５５９２個）となる。可変分周回路２１９は３分
周あるいは４分周を適当に混ぜて行い、平均して３．４
８分周になるようにする。たとえばカウント値Ｍが“５
５９２”のとき、以下の（６）式で表わされ、書き換え
ると（７）式に表わされる。

【００５４】 １９４４０÷５５９２＝３＋２６６４÷５５９２ ・・・（６）

【００５５】 １９４４０＝３×２９２８＋４×２６６４ ・・・（７）

【００５６】すなわち、可変分周回路２１９が３分周を
２９２８回と４分周を２６６４回行うと、ちょうど参照
クロック周波数の１９４４０個のパルスが発生する間に
５５９２個のパルス信号が発生することになる。

【００５７】そこで、加算器２２２とＤタイプフリップ
フロップ２２３の累算動作において、加算器２２２の入
力端子Ｂの値を“２６６４”、入力端子ｍの値を“５５
９２”として入力端子Ｂの値を５５９２回加算すると、
その間にｍの値を越える桁上げは２６６４回発生するこ
とになる。この累算動作を可変分周回路２１９がフレー
ムパルス２１１の１周期の分周操作を完了するたびに実
行すれば、参照クロック周波数の１９９４０個のパルス
が発生する間に加算器２２２の桁上げ出力２３１は５５
９２回の累算動作において２６６４回だけ“１”とな
り、それ以外では“０”となることになる。そこで可変
分周回路２１９が、桁上げ出力２３１が“１”のときに
４分周動作を行い、桁上げ出力２３１が“０”のときに
３分周動作を行うようにすれば、可変分周回路２１７は
参照クロック周波数の１９９４０個のパルス信号が発生
する間にちょうど５５９２個のパルス信号が発生するよ
うになる。可変分周によってばらばらのパルス信号２１
８の間隔を伝送路のフレーム周期ごとに平滑にする位相
同期発振回路２２５によって再生クロック周波数２２４
として送信側のクロック周波数を再生することができ
る。同様にして、差分情報２１５が他の値である場合に
も、加算器２２２に与える入力端子ｍの値および入力端
子Ｂの値を決めることができる。

【００５８】図６は、図５に示した差分情報とカウント
値Ｍに対応した加算器に与える入力端子ｍの値および入
力端子Ｂの値を表わしたものである。この図の左欄は
（３）式を用いて求めた差分情報であり、次の欄はそれ
ぞれの差分情報に対応したカウント値Ｍである。更に次
の欄のｍおよびＢは前述の計算により求めた加算器２２
２に与える入力端子ｍの値および入力端子Ｂの値であ
る。エンコーダ２２１は設定信号２２７および設定信号
２２８を加算器２２２に出力し、加算器２２２の桁上げ
出力２３１によって可変分周回路２１９の分周比を切り
替えることができる。

【００５９】一般に、参照クロック周波数が伝送路のフ
レーム周期ＳにＫ個のパルス信号を発生するならば、差
分情報２１５から求めたカウント値Ｍを用いて、加算器
２２２に与える入力端子ｍの値および入力端子Ｂの値は
それぞれ以下の（８）式および（９）式で求めることが
できる。（９）式の[Ｋ／Ｍ]の括弧はガウス記号の括弧
である。

【００６０】ｍ＝Ｍ ・・・（８）

【００６１】Ｂ＝Ｋ−[Ｋ／Ｍ]×Ｍ ・・・（９）

【００６２】図５に示した再生回路１０５の動作を
（８）式および（９）式を用いて説明する。差分情報２
１５はデコーダ２２０でカウント値Ｍが識別され、識別
結果信号２２６によってエンコーダ２２１は（８）式お
よび（９）式によって加算器２２２の入力端子ｍの値お
よび入力端子Ｂの値を決定してそれぞれ設定信号２２７
および設定信号２２８として出力する。可変分周回路２
１９は、加算器２２２の桁上げ出力２３１が“１”の場
合には[Ｋ／Ｍ]＋１分周、“０”の場合には[Ｋ／Ｍ]分
周を行うようにする。

【００６３】以上説明したように、図１に示した第１の
放送局１０１の内部に備えている生成回路１０４によっ
て転送情報を生成することができる。図１に示した第２
の放送局１０２の内部に備えている再生回路１０５によ
って受信した転送情報から第１の放送局１０１のクロッ
ク周波数を再生することができる。したがって、第１の
放送局１０１は転送情報を各フレームに組み込んで第２
の放送局１０２に転送することができる。この実施例で
は第１の放送局１０１から第２の放送局１０２へクロッ
ク周波数情報を伝送する場合を示したが、第２の放送局
１０２から第１の放送局１０１へクロック周波数情報を
伝送する場合は、同じように第２の放送局１０２に生成
回路１０４を、第１の放送局１０１に再生回路１０５を
備える。

【００６４】一方、ＡＴＭ（Asynchronous Transfer Mo
de：非同期転送モード）を用いて伝送する際、従来から
ＳＲＴＳ（Synchronous Residual Time Stamp：同期差
分タイムスタンプ）技術が提案されている。このＳＲＴ
Ｓ技術では、送信側と受信側で共通である伝送路のクロ
ック周波数が得られることを前提として、伝送路のクロ
ック周波数と送信側のクロック周波数が非同期の場合、
伝送路のクロック周波数と送信側のクロック周波数との
差分情報を表わすＲＴＳ情報を転送情報としている。

【００６５】図７は、ＳＲＴＳ技術におけるクロック周
波数情報転送システムの転送情報生成回路の構成を表わ
したものである。転送情報生成回路３０１は、伝送路の
クロック周波数に同期した参照クロック周波数のパルス
信号３０２を入力するＰビットカウンタ３０３と、送信
側のクロック周波数のパルス信号３０４が入力されてＮ
ビットをカウントするとパルス信号３０５を出力するＮ
分周カウンタ３０６と、Ｎ分周カウンタ３０６のパルス
信号３０５が入力するたびにＰビットカウンタのカウン
タ出力３０７をラッチするＤタイプフリップフロップ３
０８とを備えている。ここで図示を簡略化するためＤタ
イプフリップフロップ３０８は１つしか示していない
が、実際にはＰビット分パラレルに配置されている。Ｄ
タイプフリップフロップ３０８によってラッチされたカ
ウンタ出力３０７は、ＲＴＳ情報３０９として受信側に
転送される。Ｎ分周カウンタ３０６の値Ｎは、ＡＴＭセ
ルの８セルで転送される送信側の信号のビット数に等し
くする。

【００６６】たとえばＩＴＵ−Ｔ勧告Ｉ．３６３．１に
よれば、ＡＡＬ（ATM Adaptation Layer：ＡＴＭアダプ
テーション・レイヤ）タイプ１において“non−Ｐフォ
ーマット”のみを用いる場合、ＡＴＭセルの８セルのビ
ット数は３００８ビットである。このとき値Ｎは“３０
０８”となる。ＲＴＳ情報３０９は送信信号のＮビット
に一回の割合で生成され、ＡＴＭセルの８セルに一回の
割合で転送される。すなわち、ＲＴＳ情報３０９の生成
周期と転送周期が一致している。したがって、ＲＴＳ情
報３０９を用いて受信側では送信側のクロック周波数に
一致したクロック周波数を再生することができる。これ
は送信側がＡＴＭセルで伝送する場合について示してい
るが、フレームで伝送する場合は問題が生じる。

【００６７】たとえば図３で示したＳＴＭ−１のフレー
ムを用いた場合を考える。ＳＲＴＳ技術のＲＴＳ情報を
転送するとき、ＲＴＳ情報の転送周期は伝送路のフレー
ム周期に一致させる必要がある。また、ＳＲＴＳ技術で
は、ＲＴＳ情報の生成周期は送信側のクロック周波数の
Ｎビット周期であるが、伝送路のクロック周波数と送信
側のクロック周波数は非同期である。したがって、たと
え値ＮをＳＴＭ−１の１フレームのビット数である“１
９４４０”に設定しても、ＲＴＳ情報の生成周期と転送
周期が一致しない。このため、ＲＴＳ情報を正しく転送
することができない。また、ＳＴＭ−１の他にも伝送速
度が４倍のＳＴＭ−４や伝送速度が１６倍のＳＴＭ−１
６があるが同様の問題が発生する。したがって、このＳ
ＲＴＳ技術はＡＴＭを用いて伝送する場合に適用できる
が、フレームで伝送する場合は適用できないことにな
る。

【００６８】第１の変形例

【００６９】次に別の数値例として、図３で示したＳＴ
Ｍ−１のオーバヘッドを用いて公称値として１９．４４
ＭＨｚの転送情報を転送する場合を考える。このクロッ
ク周波数１９．４４ＭＨｚはＳＴＭ−１のクロック周波
数１５５．５２ＭＨｚのちょうど８分周である。送信側
のクロック周波数の変動を考慮すると、図５の再生回路
１０５を用いる場合、可変分周回路２１９は７分周、８
分周、９分周の３種類を行う必要がある。ところが、図
５の再生回路１０５においては可変分周回路２１９の分
周比は加算器２２２の桁上げ出力２３１のみで制御され
るため、可能な分周比は２種類に限られる。このため、
本数値例では図５の再生回路１０５をそのまま適用する
ことはできない。

【００７０】図８は、本発明の第１の変形例におけるク
ロック周波数情報転送システムの再生回路の構成を表わ
したものである。この第１の変形例で図５に示した実施
例と同一部分には同一の符号を付しており，これらの説
明を適宜省略する。この第１の変形例の再生回路４０１
では、エンコーダ２２１は制御信号出力２３２を用いて
可変分周回路２１９の分周比を切り替える制御ができる
ようになっており、３種類以上の分周比を実現すること
ができる。本数値例における動作をさらに具体的に示す
ため、転送情報を２ビットとして計算する。

【００７１】図９は、差分情報、カウント値Ｍ、入力端
子ｍの値、入力端子Ｂの値および分周比を表わしたもの
である。この図の左欄は図５に示した減算器２１６の出
力の差分情報２１５であり、次の欄はそれぞれの差分情
報に対応したカウント値Ｍである。更に次の欄のｍ、Ｂ
および分周比は（８）式および（９）式の計算により求
めた加算器２２２に与える入力端子ｍの値、入力端子Ｂ
の値および可変分周回路２１９の分周比である。

【００７２】図９を用いて第１の変形例の動作について
説明する。差分情報２１５が“０”または“１”の場
合、エンコーダ２２１の制御信号出力２３２は可変分周
回路２１９が８分周と９分周のいずれかを行うように設
定して、可変分周回路２１９は加算器２２２の桁上げ出
力２３１が“０”の場合には８分周、“１”の場合には
９分周を行うようにする。また差分情報２１５が“３”
の場合、エンコーダ２２１の制御信号出力２３２は可変
分周回路２１９が７分周と８分周のいずれかを行うよう
に設定して、可変分周回路２１９は加算器２２２の桁上
げ出力２３１が“０”の場合には７分周、“１”の場合
には８分周を行うようにする。なお差分情報２１５が
“２”の場合、Ｂの値は０であるために加算器２２２の
桁上げ出力２３１が常に“０”であるから、エンコーダ
２２１の制御信号出力２３２は差分情報２１５が“０”
または“１”の場合と同じように可変分周回路２１９を
設定してもよいし、常に８分周のみを行うように設定し
てもよいようにする。したがって、分周比の種類が増え
ても、エンコーダ２２１は制御信号出力２３２によって
可変分周回路２１９の分周比を制御することができる。

【００７３】第２の変形例

【００７４】図１０は、本発明の第２の変形例における
クロック周波数情報転送システムの生成回路の構成を表
わしたものである。この第２の変形例で図２に示した実
施例と同一部分には同一の符号を付しており、これらの
説明を適宜省略する。この第２の変形例の生成回路５０
１では、Ｄタイプフリップフロップ１１５とフレーム転
送器１１７の間に誤り訂正ビット付加手段１１８を設け
ている。この誤り訂正ビット付加手段１１８は、Ｐビッ
トの転送出力１１６を入力して誤り訂正ビットを付加し
た信号１１９を出力するようにしている。ここで、誤り
訂正ビットはたとえば一般にもよく知られているハミン
グ符号や拡大ハミング符号を用いることができる。誤り
訂正ビットを付加した転送情報を受信した受信側では、
付与されている誤り訂正ビットを用いて必要ならば誤り
訂正を行ってから、たとえば図５の生成回路１０５によ
って送信側のクロック周波数を再生することができる。
したがって、伝送路のビット誤りの影響を低減すること
ができる。

【００７５】第３の変形例

【００７６】図２および図１０の生成回路において、Ｄ
タイプフリップフロップ１１５の入力端子Ｄに入力する
カウンタ出力１１４は送信側のクロック周波数に同期
し、入力端子Ｔに入力するフレームパルス１１３は伝送
路のフレーム周期に同期している。したがって、互いに
非同期であり、Ｄタイプフリップフロップ１１５の入力
端子Ｄに入力するカウンタ出力１１４をラッチする時点
とカウンタ出力１１４が変化する時点が一致する恐れが
ある。これが実際に発生すると、Ｄタイプフリップフロ
ップ１１５がラッチする結果は変化する前後の正しい値
をラッチできたのかがわからなくなって不定となる。

【００７７】Ｐビットカウンタが２ビット以上の場合、
Ｄタイプフリップフロップ１１５は２ビット以上を同時
にラッチするため、前述のようにＤタイプフリップフロ
ップ１１５が入力端子Ｄに入力するカウンタ出力１１４
をラッチする時点において、入力端子Ｄに入力するカウ
ンタ出力１１４が２ビット以上同時に変化してしまう恐
れがある。Ｄタイプフリップフロップ１１５のラッチ結
果は２ビット以上が不定となり、まったく予期されない
値が転送出力１１６として出力されてしまう恐れがあ
る。

【００７８】たとえばＰビットカウンタが２ビットであ
る場合、Ｄタイプフリップフロップ１１５が入力端子Ｄ
に入力するカウンタ出力１１４をラッチする時点におい
て、入力端子Ｄに入力するカウンタ出力１１４が“０
０”から“１１”に変化した場合、ラッチ結果は“０
０”、“０１”、“１０”、および“１１”の４通りが
考えられる。したがって、本来ラッチされるべきものは
“００”あるいは“１１”であるが、予期されない“０
１”あるいは“１０”がラッチされてしまう恐れがあ
る。この結果として、受信側では本来の送信側のクロッ
ク周波数とは異なるクロック周波数を再生してしまう恐
れがある。このような状況を避けるために、グレイコー
ドを用いることができる。グレイコードは、隣り合う符
号は必ず１ビットしか異なっていないという性質を持っ
ている。たとえば“００”から“１１”に変化するとい
うことはありえない。グレイコードを用いてラッチする
結果が不定となることを避けることができる。

【００７９】図１１は、本発明の第３の変形例における
クロック周波数情報転送システムの生成回路の構成を表
したものである。この第３の変形例で図２に示した実施
例と同一部分には同一の符号を付しており、これらの説
明を適宜省略する。この第３の変形例の生成回路６０１
では、Ｐビットカウンタ１１２とＤタイプフリップフロ
ップ１１５の間にバイナリ・グレイ変換手段１２０およ
びＤタイプフリップフロップ１１５とフレーム転送器１
１７の間にグレイ・バイナリ変換手段１２１が設けられ
ている。バイナリ・グレイ変換手段１２１は、Ｐビット
カウンタ１１２の出力１１４のバイナリコード信号をグ
レイコード信号１２２に変換するようにしている。

【００８０】たとえばＰビットカウンタ１１２のＰが２
ビットの場合では、Ｄフリップフロップ１１５のＤ入力
信号１２２は“００”から“１１”に変化することはな
く、“００”から変化するのは“０１”または“１０”
に限られる。したがって、たとえＤフリップフロップ１
１５がＤ入力信号１２２をラッチする時点においてグレ
イコード信号１２３がたとえば“００”から“０１”に
変化した場合、ラッチ結果は“００”または“０１”の
いずれかであって、予期されない値がラッチされること
はない。また、グレイ・バイナリ変換手段１２２は、Ｄ
フリップフロップ１１５のラッチ出力１１６をバイナリ
コードに戻してバイナリコード信号１２３を出力してい
る。したがって、受信側において正しく送信側のクロッ
ク周波数を再生することができる。

【００８１】図５の再生回路１０５においても同様に、
グレイコードを適用することができる。なお、図１１の
第３の変形例では、バイナリ・グレイ変換手段１２０を
用いたが、Ｐビットカウンタ１１２がグレイコードを直
接出力することも可能である。さらに、グレイ・バイナ
リ変換手段１２１を用いずにグレイコードのまま転送し
て、受信側においてグレイコードをバイナリコードに変
換することも可能である。このように、グレイコードを
どの範囲で使用するかは適宜変更が可能である。

【００８２】

【発明の効果】以上説明したように請求項１記載の発明
によれば、フレームごとに送信側クロックパルスと伝送
路のクロックパルスとの相対値をフレームごとのクロッ
クパルスの個数として表わす転送情報を受信側に伝送し
て、受信側で転送情報が表わすクロックパルスの個数の
相対比から送信側クロックパルスを正確に再生すること
ができる。このため、フレームごとに変動する転送情報
に正確に対応することができる。また、転送情報を表わ
す情報量を多くすることで変動幅が大きい転送情報に対
して正確に対応することができる。

【００８３】また請求項２記載の発明によれば、フレー
ムごとに送信側クロックパルスと伝送路のクロックパル
スとの相対値をフレームごとのクロックパルスの個数と
して表わす転送情報を受信側に伝送して、受信側で転送
情報が表わすクロックパルスの個数の相対比から送信側
クロックパルスを正確に再生することができる。また、
クロックパルスの差分情報を転送情報とすることで、転
送情報の情報量を最小限の値にしてフレームごとの伝送
の負担を軽くしている。

【００８４】更に請求項３記載の発明によれば、フレー
ムごとに送信側クロックパルスと伝送路のクロックパル
スとの相対値をフレームごとのクロックパルスの個数と
して表わす転送情報を受信側に伝送して、受信側で転送
情報が表わすクロックパルスの個数の相対比から送信側
クロックパルスを正確に再生することができる。また、
第１のフリップフロップを増やすことによって転送情報
を表わす情報量を多くすることができる。これにより、
変動幅が大きい転送情報に対して正確に対応することが
できる。

【００８５】また請求項４の発明によれば、可変分周回
路の分周を設定値出力手段の設定値によって切り替える
ことができる。したがって、計数される値の変動を考慮
して、適宜設定値出力手段の必要な設定値によって複数
の分周に対応して正確な値を再生できる。

【００８６】更に請求項５記載の発明によれば、第１の
フリップフロップの出力に訂正ビット付加手段によって
誤り訂正ビットを付加することができる。したがって、
伝送路のビット誤りの影響を軽減して受信側で正確な転
送情報を受信できる。

【００８７】また請求項６の発明によれば、グレイコー
ドの隣り合う符号は必ず１ビットしか異なっていないと
いう性質を利用している。すなわち、複数のビットが同
時に変化するとき本来の変化する前後の計数値ではなく
異なる計数値を第１のフリップフロップがラッチする恐
れを避けることができる。したがって、正確な転送情報
を生成できる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるクロック周波数情報
転送システムの構成を表わしたシステム構成図である。

【図２】本発明の一実施例における第１の放送局に配置
された生成回路の構成を表わした回路図である。

【図３】ＩＴＵ−Ｔ勧告Ｇ．７０７で定義されているＳ
ＴＭ−１のフレームの構成を表わした説明図である。

【図４】本発明の一実施例における差分情報とカウント
値Ｍの対応関係を表わした説明図である。

【図５】本発明の一実施例における第２の放送局に配置
された再生回路の構成を表わした回路図である。

【図６】本発明の一実施例における差分情報とカウント
値Ｍの対応した加算器に与える入力端子ｍの値および入
力端子Ｂの値を表わした説明図である。

【図７】ＳＲＴＳ技術におけるクロック周波数情報転送
システムの転送情報生成回路の構成を表わした回路図で
ある。

【図８】本発明の第１の変形例として３種類以上の分周
比を実現するクロック周波数情報転送システムの再生回
路の構成を表わした回路図である。

【図９】第１の変形例における差分情報とカウント値Ｍ
の対応した加算器に与える入力端子ｍの値および入力端
子Ｂの値と可変分周回路の分周比の対応関係を表わした
説明図である。

【図１０】本発明の第２の変形例として誤り訂正符号を
併用したクロック周波数情報転送システムの生成回路の
構成を表わした回路図である。

【図１１】本発明の第３の変形例としてグレイコードを
併用したクロック周波数情報転送システムの生成回路の
構成を表わした回路図である。

【図１２】従来のクロック周波数情報転送システムの送
信側の周波数情報生成回路の構成を表わした回路図であ
る。

【図１３】従来のクロック周波数情報転送システムの受
信側のクロック同期回路の構成を表わした回路図であ
る。

【符号の説明】

１０３ 伝送路 １０４ 生成回路 １０５ 再生回路 １１１ 送信側のクロック周波数で発生するパルス信号 １１２ Ｐビットカウンタ １１３ フレームパルス １１５、２１３、２２３ Ｄタイプフリップフロップ １１７ フレーム転送器 １１８ 誤り訂正ビット付加手段 １２０ バイナリ・グレイ変換手段 １２１ グレイ・バイナリ変換手段 ２１１ 転送情報 ２１２ フレームパルス ２１６ 減算器 ２１７ 参照クロック周波数で発生するパルス信号 ２１８ パルス信号 ２１９ 可変分周回路 ２２０ デコーダ ２２１ エンコーダ ２２２ 加算器 ２２４ 再生クロック周波数 ２２５ 位相同期発振回路 ２３２ 制御信号出力

Claims (6)

【特許請求の範囲】
1. 【請求項１】 送信側装置が送信データのクロックタイ
   ミングとして使用する所定周期の送信側クロックパルス
   を順次計数する計数手段と、 この計数手段の計数値を送信側と受信側を結ぶ伝送路を
   伝送されるフレームの１周期ごとに読み取る読取手段
   と、 この読取手段で読み取ったフレームごとの計数値を対応
   するフレームに組み込む計数値組込手段と、 この計数値組込手段によって組み込まれた計数値を受信
   側で取り出す計数値取出手段と、 この計数値取出手段によって今回取り出された計数値を
   １つ前のフレームで取り出された計数値で差し引き、こ
   れによって得られた差分から今回送られてきたフレーム
   の１フレーム分の周期に対応する前記送信側クロックパ
   ルスの個数を算出する過程をフレームごとに繰り返すク
   ロックパルス数算出手段と、 前記伝送路を伝送されるフレームの１周期に相当する伝
   送路のクロックパルス数をクロックパルス数算出手段で
   フレームごとに算出された送信側クロックパルスの個数
   で割った相対比を算出する相対比算出手段と、 フレームごとに相対比算出手段で得られた相対比を前記
   伝送路のクロックパルスの周期に掛けて受信側でフレー
   ムごとに送信側クロックパルスを再生するクロックパル
   ス再生手段とを具備することを特徴とするクロック周波
   数情報転送システム。
2. 【請求項２】 送信側装置が送信データのクロックタイ
   ミングとして使用する所定周期の送信側クロックパルス
   を、送信側と受信側を結ぶ伝送路に伝送されるフレーム
   の１周期ごとに読み取り、フレームごとのクロックパル
   ス数の差分を表わしたクロックパルス数差分情報を作成
   するクロックパルス数差分情報作成手段と、 このクロックパルス数差分情報作成手段で作成したクロ
   ックパルス数差分情報を対応するフレームに組み込んで
   前記伝送路に順次送出するクロックパルス数差分情報送
   出手段と、 所定のフレームに対してフレーム１周期分に相当する送
   信側装置の前記送信側クロックパルスの個数を組み込ん
   で送出するクロックパルス数送出手段と、 前記クロックパルス数差分情報送出手段によって送出さ
   れたそれぞれのフレームから前記クロックパルス数差分
   情報を受信側で取り出すクロックパルス数差分情報取出
   手段と、 前記クロックパルス数送出手段によって送出されたそれ
   ぞれのフレームから前記クロックパルス数を受信側で取
   り出すクロックパルス数取出手段と、 このクロックパルス数取出手段によってクロックパルス
   数を取り出したフレームの次のフレームの前記クロック
   パルス数差分情報取出手段によって取り出されたクロッ
   クパルス数差分情報で表わされたクロックパルス数を前
   記クロックパルス数を取り出したフレームのクロックパ
   ルス数から差し引いて前記次のフレームのクロックパル
   ス数を算出し、更にこの算出されたクロックパルス数か
   ら次のクロックパルス数差分情報で表わされたクロック
   パルス数を算出するというように差分の演算を繰り返す
   ことで前記送信側クロックパルスを前記フレームの１周
   期ごとに読み取ったクロックパルス数を受信側で再生す
   るクロックパルス数再生手段と、 前記伝送路を伝送されるフレームの１周期に相当する伝
   送路のクロックパルス数をクロックパルス数再生手段で
   フレームごとに再生された送信側クロックパルスの個数
   で割った相対比を算出する相対比算出手段と、 フレームごとに相対比算出手段で得られた相対比を前記
   伝送路のクロックパルスの周期に掛けて受信側でフレー
   ムごとに送信側クロックパルスを再生するクロックパル
   ス再生手段とを具備することを特徴とするクロック周波
   数情報転送システム。
3. 【請求項３】 送信側装置が送信データのクロックタイ
   ミングとして使用する所定周期の送信側クロックパルス
   を順次計数するカウンタと、 このカウンタの出力を送信側と受信側を結ぶ伝送路を伝
   送されるフレームの１周期ごとにラッチする第１のフリ
   ップフロップと、 この第１のフリップフロップの出力を転送情報として対
   応するフレームに組み込む組込手段と、 この組込手段によって組み込まれた転送情報を受信側で
   受信して記憶する第２のフリップフロップと、 転送情報を受信するたびに第２のフリップフロップによ
   って記憶された転送情報でこれを差し引いて差分情報を
   算出する減算器と、 この減算器によって得られた差分情報から今回送られて
   きたフレームの１フレーム分の周期に対応する前記送信
   側クロックパルスの個数を判別する過程をフレームごと
   に繰り返すクロックパルス数判別手段と、 前記伝送路を伝送されるフレームの１周期に相当する伝
   送路のクロックパルス数をクロックパルス数判別手段で
   フレームごとに判別された送信側クロックパルスの個数
   で割って、得られた余りとしての整数値を第１の設定値
   とし、前記クロックパルス数判別手段でフレームごとに
   判別された送信側クロックパルスの個数を第２の設定値
   として出力する設定値出力手段と、 加算器と第３のフリップフロップで構成され、加算器の
   ２つの入力のうち一方には設定値出力手段の第１の設定
   値を入力し、もう一方には加算器の２つの入力に入力さ
   れる値の和を設定値出力手段の第２の設定値で割って得
   られた余りとしての整数値を表わした加算器の和出力を
   第３のフリップフロップでラッチした出力を入力する加
   算器が設定値出力手段の第２の設定値と同じ回数の加算
   動作を行い、その加算動作を行うたびに加算器の和出力
   が設定値出力手段の第２の設定値を越えるか越えないか
   を表わした桁上げ出力を出力する過程をフレームごとに
   行う累算器と、 この累算器の桁上げ出力によって前記伝送路のクロック
   パルスを分周する分周比を切り替えてパルスを出力し、
   またこのパルスを前記第３のフリップフロップのラッチ
   信号として出力する可変分周回路と、 この可変分周回路の出力されたパルスの数を送られてき
   たフレームの周期で発生させるクロックパルスをフレー
   ムごとに生成するクロックパルス生成手段とを具備する
   ことを特徴とするクロック周波数情報転送システム。
4. 【請求項４】 前記可変分周回路の分周を切り替えると
   き前記設定値出力手段の第３の設定値によって切り替え
   ることを特徴する請求項３記載のクロック周波数情報転
   送システム。
5. 【請求項５】 前記第１のフリップフロップの出力に誤
   り訂正ビットを付加する誤り訂正ビット付加手段を具備
   することを特徴とする請求項３記載のクロック周波数情
   報転送システム。
6. 【請求項６】 前記カウンタの出力をグレイコードに変
   換するバイナリ・グレイ変換回路を具備し、前記第１の
   フリップフロップがこのバイナリ・グレイ変換回路の出
   力をラッチすることを特徴とする請求項３および請求項
   ５記載のクロック周波数情報転送システム。