CN1289489A - 业务时钟恢复的电路和方法 - Google Patents

Abstract

在分组网络上为电路仿真业务而使在目的地节点的业务时钟和在源节点的业务时钟相同步的电路和方法。该方法包括在目的地节点的至少一个端口接收从源节点来的数据分组。在目的地节点该方法从数据分组取出剩余时间印记(RTS)值,该值是在源节点至少根据源节点的业务时钟而建立的。RTS值存入目的地节点的存储器中。该方法从存入存储器的RTS值确定在一个时间周期内的RTS值的多数计数和少数计数。该方法进一步利用多数和少数计数来设定目的地节点的业务时钟的频率以用于接收数据分组。

Description

业务时钟恢复的电路和方法

本发明总体上涉及电信领域，更具体说，涉及用于业务时钟恢复的电路和方法。

异步传输模式(ATM)是一种基于分组的技术，它允许携带着一个或多个音频、视频、和数据的连续比特率的信号在各分组的范围内跨越宽带网而被传送。ATM适合于传送像数据这样的突发性通信量，同时也适合于恒定的或连续的比特率的信号。在宽带网内发送连续的比特率通信量(例如T1、DS3信号)时，控制目的地节点缓存的业务时钟必须精确地工作在和源节点的业务时钟相匹配的频率上以避免缓存过溢或下溢而导致数据的损失。

将目的地节点的业务时钟和源节点的业务时钟相同步中的一个问题是“单元跳动”，这在使用ATM网中是固有的。单元跳动是单元到达目的地节点的随机延迟和非周期性。换句话说，单元跳动意味着在源节点和目的地节点之间传播的全部单元或分组在经过ATM网传播时并不花费同样数量的时间。这样，就难以利用单元到达的时间来直接使在目的地节点的业务时钟的频率和在源节点的业务时钟相同步。

为了提供一种机制以便在出现单元跳动的情况下使源和目的地节点的业务时钟相同步曾经建议过许多方案。这也被称作为“业务时钟恢复”。这些方案中的许多种的说明在Fleischer等人的美国专利5,260,978号(即’978专利)中被提供。最精巧和被广泛采用的业务时钟恢复方案也许是被称为同步剩余时间印记(SRTS或RTS)编码。SRTS编码在例如T1.630附件A中已有规定以用于在ATM网上提供T1业务。

’978专利说明了SRTS编码的一种实施例。在源节点中使用了一个自由运行的4比特计数器以便对一个公共的网络时钟的周期计数。在由3008个业务时钟周期(即8个单元，每个单元有47个字节的数据)所形成的每个剩余时间印记(RTS)时间周期结束时，4比特计数器的当前的4比特计数就利用ATM匹配层(AAL1)中8个单元每隔一个字节的一个比特输送到ATM的匹配层。应该指出，AAL1是个附加字节，它和47个数据字节一起构成了ATM单元的48个字节的有效负载。ATM单元还包括另外5个字节的标题。4个比特的SRTS提供了足够的信息以便毫不含糊地表示在予定范围内的网络时钟周期的数量。

按照’978专利，在目的地节点的时钟恢复包括从收到的RTS中确定在每个RTS周期中所含的网络时钟周期的数量，并从网络时钟中产生一个脉冲信号，其中脉冲的周期等于在相应的RTS周期中所确定的网络时钟周期数。然后，脉冲频率被乘以3008以恢复源节点的业务时钟。

虽然’978专利的时钟恢复机理也许适合于恢复源节点的业务时钟，但它并不是唯一可能的恢复机理，也不一定是恢复源节点业务时钟的最优化的方法。

标题为“闭环的同步剩余时间印记时钟恢复”的美国专利5,608,731号(’731专利)说明了另外一种利用SRTS的业务时钟恢复技术。’731专利描述了在目的地节点中的一种带有数字控制振荡器的装置。根据数字控制振荡器的输出在目的地节点产生一个本地的与RTS相关的值。从进入的数据分组所得的RTS值和目的地节点产生的本地的和RTS相关的值进行比较。这提供一个反馈误差或控制信号。控制信号用来调整在目的地节点的数字控制振荡器。根据这样提供的反馈环，当目的地节点的时钟比源时钟快时，误差信号将使目的地节点的时钟变慢，反之亦然。不幸的是，在这种闭环中所用的复杂电路在目的地节点的每个端口中都必须复制一套。此外，这种闭环解决方案都存在闭环控制线路所共同遇到的问题。

根据上面所说的原因，同时也由于下面所说的原因，这些原因对于熟悉本技术的人而言在阅读和理解本说明书后会变得很明显，就有需要为本技术提出一种改进的电路和方法以用于业务时钟的恢复。

本发明提出了在使用异步传输模式的电信网络中在业务时钟恢复中的上述问题和其它问题，通过阅读和研究下列说明这些问题可得到理解。这里描述了一种业务时钟恢复用的电路和方法，它利用了直接数字合成(DDS)电路，它是根据分析了大量RTS值的样本而提出的。此外，在目的地节点的缓存充满的程度也同时被监视，由这个数据推导而得到的信息被用来调整DDS电路的设置以达到优化的缓存充满程度。

具体而言，本发明的一个实施例提供一种方法用于在分组网络上为电路仿真业务而使在目的地节点上的业务时钟和在源节点上的业务时钟相同步。该方法包括至少在目的地节点中的一个端口上接收从源节点来的数据分组。在目的地节点，该方法从数据分组中取出剩余时间印记(RTS)值，这些值是在源节点中根据至少是在源节点中的业务时钟而建立的。RTS值被存储在目的地节点的存储器中。该方法从所存储在存储器中的RTS值来确定在某个时间周期内的RTS的多数记数和少数记数。该方法进一步利用这个多数和少数记数来设定目的地节点的业务时钟的频率以便用于接收数据分组。

在另一个实施例中，提供了一种方法，用于在分组交换网中的目的地节点使业务时钟同步的方法。分组从源节点发送到目的地节点。源节点计算并在数据分组中发送剩余时间印记(RTS)值。在目的地节点RTS值从数据分组中被取出。RTS值被存放在存储器中。在某一时间周期内存放的RTS值被用来设定直接数字合成电路以用作为目的地节点的业务时钟，其频率基本上是和源节点的业务时钟同步的。

在另一个实施例中，提供了一种系统，用于在分组网络上为电路仿真业务而在网络的节点上恢复业务时钟。该系统的每个端口含有一个直接数字合成电路，它为网络节点的每个端口产生一个本地的业务时钟信号。一个电路从网络节点的端口所收到的数据分组中取出剩余时间印记(RTS)值。一个存储器存放RTS值。微控制器利用在某个时间周期内存放在存储器中的RTS值来产生一个数以设定该直接数字合成电路的频率。

图1是按照本发明的教导而构建的业务时钟恢复电路的一个实施例的方块图。

在下面的优选实施例的详细说明中，要参考作为本发明的一部分的附图，其中还显示了作为示例用的特定的说明性实施例，本发明可以通过这些实施例而得到实现。这些实施例都有足够详细的说明以便让熟悉本技术的人能实现本发明，同时还应理解，其它的实施例也能利用，且在不背离本发明的精神和范围的情况下可以进行逻辑的、机构的、和电气的变化。因此，下面的详细的说明不应看作是具有限制意义的。

图1是按照本发明的原理的在目的地节点100处的用于恢复业务时钟的电路的一个实施例的方块图。目的地节点100通过分组网102从源节点104接收数据分组。源节点104含有一个业务时钟，它用于在网络102上进行电路仿真业务中为数据分组定时。为了正确处理在目的地节点100处收到的分组，目的地节点100需要“恢复”源节点104的业务时钟。换句话说，目的地节点100需要在本地产生一个业务时钟，它基本上和源节点104的业务时钟相同步以提供可接受的电路仿真业务。

为了在说明业务时钟恢复的技术时较为简单起见，目的地节点100和源节点104一般都是在单向传输的单信道这一含义上来描述的。不过，应该理解，目的地节点100和源节点104两者都是双向多信道的节点。因此，在一种实施例中，网络中的每一节点都包括下面要说明的类型的电路，它被用来为每个信道的本地业务时钟和远端节点的业务时钟相同步。

源节点104把一个信号组合进要送到目的地节点100的数据分组中，该信号用来恢复在目的地节点100的业务时钟。例如，源节点104把“剩余时间印记”(RTS)值组合进如上面所说的它所发送的数据分组的ATM匹配层中。这种技术的一个实施例在标题为“同步剩余时间印记用的闭环时钟恢复”的美国专利5,608,731号(’731专利)中有说明。

目的地节点100含有用来取出并处理RTS值的电路以便产生一个和源节点104的业务时钟相同步的本地业务时钟信号。ATM分解器108连接成能从分组网102上接收分组。ATM分解器108将分组分解并把分解的分组传送给AAL附加处理器110。AAL附加处理器110取出RTS值并把这些值存入存储器112。另外，AAL附加处理器110还把数据从分组传送到缓存114。缓存114和存储器112两者都连接到微控制器116。

微控制器116利用存储器112中的信息和缓存114的充满程度来控制直接数字合成电路(DDS)120以便为目的地节点100产生一个本地业务时钟信号。

直接数字合成电路120包括这样一种电路，它合成一个输出正弦波，其频率为参考时钟或振荡器例如网络时钟106的若干分之一。在一个实施例中，网络时钟106是分组网络的OC-3字节时钟。一般说来，直接数字合成电路120的输出正弦波的频率要小于参考时钟频率的三分之一。按照常规，直接数字合成电路所使用的这个分数是利用一个大的数字量，例如32个比特，来建立的。这将导致对输出正弦波的频率有一个非常高的分辨率。换句话说，直接数字合成电路可对输出信号的频率提供精确的控制。应该指出，直接数字合成电路的频率稳定性和它的参考时钟是相同的。因此，温度和老化不会影响输出频率，而在1731专利中数字控制的振荡器却会发生这种影响。

对于使用0C-3字节时钟和32比特寄存器的直接数字合成电路来说，其输出时钟信号可以设定其频率的容差在十亿分之5(5PPB)以内。业务时钟所需要的频率范围为±百分分之200(+200PPM)，而对于T1剩余时间计数的范围为13到15。因此，直接数字合成电路能够提供比剩余时间计数更高的精确度。所以，为了更加精确地控制业务时钟频率，目的地节点100检查大量的RTS值的样本以确定一个计数值的“插值”。这个插补的计数值用来计算一个要写入直接数字合成电路120的寄存器中的值从而为本地的业务时钟产生一个所需的、更加精确的频率。

直接数字合成电路120把这个本地业务时钟信号提供给缓存114和帧/线路接口单元(帧/LIU)118。帧/LIU118提供一个输出信号例如T1输出。从直接数字合成电路120来的时钟信号控制由缓存114和帧/LIU118处理数据的速度。这样，当从直接数字合成电路120来的频率太低时，缓存114中数据的充满程度将增大，这时如果直接数字合成电路120不加以调整，缓存114可能会溢出而数据将可能丢失。因此，微控制器116要同时使用RTS值和缓存填充数据来控制直接数字合成电路120。

微控制器116通过编程以产生一个数，它根据在某个时间周期内存放在存储器112中的RTS值来设定直接数字合成电路120的频率。此外，微控制器116还利用缓存114充满程度的一个指示来调整直接数字合成电路120的频率。利用微控制器116根据所收到的RTS值和缓存充满程度来控制直接合成电路120有利地避免了闭环反馈回路的复杂性，不然的话就需要为节点上的每个端口复制这样一个反馈回路。涉及RTS值和缓存填充程度的技术将接着在下面说明。

微控制器116执行一个进程，它有效地对在一个时间周期内的RTS值进行插补以得出一个数，该数用来设定直接数字合成电路120的输出。提供了下面的推导以协助理解RTS值和写到直接数字合成电路120的寄存器FREQ.REG中去的数之间的关系。首先，在源节点104中通过按网络时钟运行一个计数器而产生RTS值。这意味着网络时钟每过一个周期计数器中的值就增加1。每当在源节点中的业务时钟计数器完成Q次计数时，例如在T1和E1业务中为3008次时，计数器中的值就被“锁存”或从计数器中读出。这个物理关系可用由式1按数字方式来表示：

在式中，项f_ENT指的是网络时钟的频率，例如对T1和E1业务是2.43×10⁶。Ts是业务时钟的周期，它被乘以因子Q。Q个业务时钟的周期表示计数器在其间被增量一次的时间量而网络时钟的频率则表示每秒钟内计数器被增量的次数。这样，这两个量，即f_NET和T_s·Q，的乘积就给出计数器中的值。

式1中的一个基本的假定是计数器有足够的比特数以便对在修正过的业务时钟周期内对网络时钟的周期进行计数。但是，为了产生RTS，规定了一个4比特的计数器。这样，当计数器达到它的最高值时，即对于4比特的计数器为15时，它就折回到零并再从头开始。在业务时钟的Q个周期结束时，在计数器中存放着一个值。这个值就是发送到目的地节点100的RTS值。

用来产生RTS值的计数器在RTS值被从计数器中读出时是不复位的。对于下一个RTS值在计数器中通常会有一个非零的剩余值。因此相继的RTS值通常不会是相同的。但是，为了简化推导起见，考虑到计数器在到达15时会折返到零，RTS值考虑为16减去计数器的相继各次读数之间的差。例如，相继的计数器值为14、12、10、8和6时它们将被处理为5个相继的RTS值14。

式1可以被修改以便考虑到P比特计数器的折返性质，如式2所示：

在式2中，第一项表示P比特的计数器在产生一个RTS值时它要折回零的次数再加上一个带小数点的余数。这个项是一个有理数，就是说，它包括在小数点右边的一个值。因此，在括号中的两个项的差会给出一个分数值，当它被修改过的业务时钟锁存时，它和P比特计数器中的值，即剩余数，成正比。当这个值乘以2p时，那么，如果计数器在计数周期之前已被设置成零时，其结果就是4比特计数器的值。折返次数是4比特计数器在业务时钟的Q个周期内折返的次数。对于T1业务，折返次数是295，而对E1业务折返次数为223

式2可以进行变换以推导出一个等式来得到作为插补的RTS值(RTS’)的函数的业务时钟频率f_s，即f_s=F(RTS’)，如式3所示：

利用式3，目的地节点100可以只利用RTS值来恢复源节点104的业务时钟频率。

如上所述，直接数字合成电路产生一个其频率为参考时钟若干分之一的信号。这可由式4来表示： $f=\frac{x}{2^n}\·f_{\mathrm{REF}}----\left(4\right)$ 在式4中，X的值表示为了设定其输出而要写到直接数字合成电路中去的值。数n是要写入的值的比特数，f_REF是参考时钟的频率。式4可以利用业务时钟的频率来求得对X的解，如式5所示： $X=\frac{2^n}{f_{\mathrm{REF}}}F\left({\mathrm{RTS}}^{\′}\right)----\left(5\right)$ 在这个等式中，所需要的频率(f)被表达式F(RTS’)所替代。这样，式5提供了要写入到直接数字合成电路的寄存器中的数之间的关系式，而这完全是基于RTS值的。

微控制器116在调整直接数字合成电路120之前最好先处理大量的RTS值。例如，在一个实施例中，微控制器116检查约500个RTS的样本以确定要写入到直接数字合成电路120的寄存器中去的值X。在确定这个值时，微控制器116利用式6来确定RTS的插补值RTS’，以便把它用于通过式5来计算X值： ${\mathrm{RTS}}^{\′}=\frac{\mathrm{Nx}+\mathrm{My}}{x+y}----\left(6\right)$ 式6表示对平均的RTS值的计算，这时有x个值为N的RTS值(多数计数)和y个值为M的RTS值(少数计数)，且x大于y。通过处理大量的样本，假定网络时钟频率在源节点104和在目的地节点100是相同的，那么直接数字合成电路120可被控制到产生一个其精度约为0.1PPM的参考时钟。

微控制器116可以在不需要使用浮点运算的情况下执行式5。例如，在提供参考频率为19.44兆赫的T1业务时式5可以修改成如下所示： $X=\frac{48128\×8192\×4096}{{\mathrm{RTS}}^{\′}+4720}----\left(7\right)$ 通过把等式限制在整数范围内，就可以避免浮点运算。在其它实施例中，当可以使用合适的处理器时也可以使用浮点运算。

如上所述，微控制器116利用缓存的平均充满程度的数据来计算直接数字合成电路120的更加优化的设定。微控制器116分析缓存的充满程度以评估目的地节点100运行的三个相关方面，第一，微控制器116利用缓存充满程度的数据来监视如上所述的某一特定端口的RTS’业务时钟恢复的质量。此外，微控制器116利用跨越所有端口的缓存充满程度的数据来分析在源和目的地节点的网络时钟的可能出现的差异。最后，微控制器116利用缓存充满程度数据来计算在目的地节点的某一特定端口的“单元延迟变化”以便为该端口确定一个优化的充满程度。微控制器116的这些功能的每一个将在下面逐一说明。

微控制器116为目的地节点的每个端口分析缓存充满程度以帮助该端口对在目的地节点100的业务时钟和在源节点的业务时钟相同步。在一个实施例中，微控制器116随着每个新单元的到达而收到缓存114的充满程度的一次更新。如果目的地节点100的一个端口的业务时钟基本上和源节点104的业务时钟是同步的，那么缓存114的平均充满程度应该随时间大体上保持不变，因为在源节点102处产生的数据分组和在目的地节点100被处理的数据分组有大体上相同的速度。但是，如上所述，网络102可能会在它在源节点104和目的地节点100之间所传输的每个分组引入一个可变的延迟。这个延迟一般称之为“单元跳动”或“单元延迟变化”。考虑到这样的单元延迟变化，微控制器116在假定有需要调整直接数字合成电路120的设定值之前，先要检查一段时间周期内的缓存充满程度。例如，对于T1业务微控制器116可能要对10秒钟周期内的缓存充满程度数据进行平均。

对于T1业务，如果目的地节点的业务时钟有-1PPM的误差，那么一个端口的缓存平均充满程度将在约5.18秒内增加1个字节。利用这一信息，微控制器116可以为直接数字合成电路120确定一个相应的偏置值以便使本地业务时钟和源节点104的业务时钟相同步。如果缓存的充满程度是在增加，那么业务时钟的速度也要增加以便使分组能更快地处理。但是，如果缓存的充满程度是在减少，那么业务时钟的速度要减少以便让分组的处理减慢。

微控制器116还对目的地节点100的所有端口分析其缓存的充满程度的数据以检测在源和目的地节点之间的网络时钟的误差。当检测到所有端口的缓存充满程度的偏差中有明显的相互关系时，可以在直接数字合成电路120的设定中加入一个校正值以补偿网络时钟各频率的差异。这样的差异可能是由于，例如在源和目的地节点中设有一个公共的网络参考时钟。微控制器116可以对每一个目的地节点100的端口使用这个校正因素。

最后，微控制器116还分析缓存充满程度的数据来为某个特定端口的缓存确定其优化的工作点。微控制器116利用由缓存114提供的信息来确定各单元之间的延迟变化。此外，微控制器116利用单元延迟变化的极值来确定单元延迟变化的峰峰值。利用这个信息，微控制器116可以设定直接数字合成电路120的频率以达到一个平均的缓存充满程度，它可以适应所期望的峰到峰的单元延迟变化而又不增加过分的单元延迟。

在上述的每一种运行中在调整直接数字合成电路之前先对缓存充满程度的数据作10秒钟的平均值，这样做有利于使在本地业务时钟的输出上能出现的最大频率偏移分量为0.05赫。

虽然在这里例举并说明了特定的实施例，但对具有一般技巧的技术人员来说，应该理解任何计算出来以实现同样目标的方案可以取代所示的特定的实施例。本申请的意图是要覆盖本发明的任何修正和变更的方案。例如，业务时钟恢复技术可以用于其它业务，例如E1和别的常规的连续比特率的业务，而且本申请并不局限于使用T1业务。此外，在某些实施例中，在不支持SRTS的情况下，微控制器仅使用缓存充满程度的数据来调整直接数字合成电路的设定。在别的实施例中，仅仅使用了RTS值。

Claims (24)

1．一种在分组网络上为电路仿真业务而使在目的地节点上的业务时钟和在源节点上的业务时钟相同步的方法，该方法包括：

在目的地节点的至少一个端口上接收从源节点来的数据分组；

在目的地节点，从数据分组除去剩余时间印记(RTS)值，这些值是在源节点至少根据源节点的业务时钟而建立的；

把RTS值存放在目的地节点的存储器中；

从存储在存储器中的RTS值确定在某一时间周期内的RTS值的多数计数和少数计数；和

利用多数和少数计数来设定在目的地节点的业务时钟的频率以便用于接收数据分组。

2．权利要求1的方法，其特征在于它进一步监视与目的地节点的至少一个端口相关的一个缓存的充满程度以确定是否要调整业务时钟的频率。

3．权利要求2的方法，其特征在于：

当平均充满程度随时间而减少时，降低在目的地节点的业务时钟的频率；以及

当平均充满程度随时间而增加时，增加在目的地节点的业务时钟的频率。

4．权利要求2的方法，其特征在于监视缓存的充满程度包括对至少10秒钟内的目的地节点的各个端口的缓存充满程度进行平均。

5．权利要求1的方法，其特征在于利用多数和少数计数来产生设定业务时钟的频率用的数包括利用下列等式来计算为直接数字合成电路计算一个n比特的数X： $X=\frac{2^n}{f_{\mathrm{REF}}}F\left({\mathrm{RTS}}^{\′}\right)$ 其中F(RTS’)是一个函数，它表示在源节点的频率和在一个时间周期内存放的RTS值间的关系。

6．权利要求5的方法，其特征在于F(RTS’)是按照下列等式计算的：

其中的RTS’表示在一个时间周期内的RTS值，P是用来产生RTS值的计数器的比特数，f_NET是网络时钟的频率，Q是在产生RTS值时对源节点的业务时钟作除法的一个因子，折返次数是在Q个业务时钟周期内RTS计数器的完整循环次数的一个整数。

7．权利要求6的方法，其特征在于RTS’是利用下列等式从存放的RTS值计算而得的： ${\mathrm{RTS}}^{\′}=\frac{\mathrm{Nx}+\mathrm{My}}{x+y}$ 其中RTS值是一个多数(x)的值为N，而RTS值的一个少数(y)的值为M。

8．权利要求1的方法，其特征在于 $X=\frac{48128\×8192\×4096}{{\mathrm{RTS}}^{\′}+4720}$ 其中X是用于设定参考时钟为19.44兆赫的T1业务的直接数字合成电路的数且RTS’在一个时间周期内跟踪RTS值。

9．一种在分组网络中使目的地节点的业务时钟同步的方法，其中分组是从源节点发送到目的地节点的且其中的源节点计算并在数据分组中发送剩余时间印记(RTS)值，该方法包括：

在目的地节点从数据分组中除去RTS值；

把RTS值存入存储器；以及

利用在一个时间周期内存入的RTS值来设置直接数字合成电路，把它用作为目的地节点的业务时钟，其频率基本上和源节点的业务时钟相同步。

10．权利要求9的方法，其特征在于利用RTS值来设定直接数字合成电路包括产生一个n比特的数并把该n比特的数提供给直接数字合成电路。

11．权利要求10的方法，其特征在于产生n比特的数包括利用下列等式： $X=\frac{2^n}{f_{\mathrm{REF}}}F\left({\mathrm{RTS}}^{\′}\right)$ 其中X是n比特的数，n是用于设定直接数字合成电路的比特数，而F(RTS’)是一个函数，它表明源节点的频率和在一个时间周期内所存入的RTS值间的关系。

12．权利要求11的方法，其特征在于F(RTS’)是按照下列等式计算的：其中RTS’表示在一个时间周期内的RTS值，P是用来产生RTS值的计数器的比特数，fNET是网络时钟的频率，Q是在产生RTS值时在源节点处对业务时钟做除法用的因子，而折返次数是在Q个业务时钟周期内RTS计数器所完成的循环次数的整数。

13．权利要求12的方法，其特征在于RTS’是从所存储的RTS值利用下列等式计算的： ${\mathrm{RTS}}^{\′}=\frac{\mathrm{Nx}+\mathrm{My}}{x+y}$ 其中RTS值的多数(x)的值为N而RTS值的少数(y)的值为M。

14．权利要求10的方法，其特征在于： $X=\frac{48128\×8192\×4096}{{\mathrm{RTS}}^{\′}+4720}$ 其中x是用于对T1业务的设定直接数字合成电路的数且RTS’在一个时间周期内跟踪RTS值。

15．权利要求10的方法，其特征在于目的地节点利用非浮点运算来计算n比特数的值。

16．权利要求9的方法，其特征在于它进一步还监视与目的地节点的至少一个端口相关的缓存的充满程度以确定是否要调整业务时钟的频率。

17．权利要求16的方法，其特征在于：

当平均充满程度随时间减少时，降低在目的地节点的业务时钟的频率；以及

当平均充满程度随时间增加时，增加在目的地节点的业务时钟的频率。

18．权利要求16的方法，其特征在于监视缓存的充满程度包括对目的地节点的各个端口的缓存的至少10秒钟的充满程度进行平均。

19．一种在分组网络上为了电路仿真业务而对在网络节点上的业务时钟进行恢复的系统，该系统包括：

在每个端口上的直接数字合成电路，它为网络节点的每个端口产生一个本地业务时钟信号；

连接到网络节点端口上的电路，它从在网络节点端口上收到的数据分组中除去剩余时间印记(RTS)值；

存放RTS值的存储器；以及

微控制器，它利用在一个时间周期内存入存储器的RTS值来产生一个数去设定直接数字合成电路的频率。

20．权利要求19的系统，其特征在于它进一步包括和每个端口相关联的缓存，而其中的微控制器还监视该缓存的充满程度以确定是否要对每个端口调整直接数字合成电路的频率。

21．权利要求19的系统，其特征在于微控制器产生一个n比特的数x，并按照下列等式设定直接数字合成电路的频率： $X=\frac{2^n}{f_{\mathrm{REF}}}F\left({\mathrm{RTS}}^{\′}\right)$ 其中F(RTS’)是一个函数，它表示源节点的频率和在一个时间周期内所存入的RTS值间的关系。

22．权利要求21的系统，其特征在于微控制器按下列等式计算F(RTS’)：其中RTS’表示在一个时间周期内的RTS值，P是用于产生RTS值的计数器的比特数，f_NET是网络时钟的频率，Q是当产生RTS值时在源节点处对业务时钟做除法的因子，折返次数是在Q个业务时钟周期中RTS计数器完成的循环次数的整数。

23．权利要求22的系统，其特征在于微控制器从存入的RTS值利用下列等式计算RTS’： ${\mathrm{RTS}}^{\′}=\frac{\mathrm{Nx}+\mathrm{My}}{x+y}$ 其中RTS值的多数(x)的值为N而RTS值的少数(y)的值为M。

24．权利要求19的系统，其特征在于 $X=\frac{48128\×8192\×4096}{{\mathrm{RTS}}^{\′}+4720}$ 其中X是用于对T1业务设定直接数字合成电路的数且RTS’在一个时间周期内跟踪RTS值。

Images