JPH10107442A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPH10107442A
JPH10107442A JP25812296A JP25812296A JPH10107442A JP H10107442 A JPH10107442 A JP H10107442A JP 25812296 A JP25812296 A JP 25812296A JP 25812296 A JP25812296 A JP 25812296A JP H10107442 A JPH10107442 A JP H10107442A
Authority
JP
Japan
Prior art keywords
wiring conductor
circuit board
green sheet
conductor
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25812296A
Other languages
English (en)
Other versions
JP3495203B2 (ja
Inventor
Akihiro Sakanoue
聡浩 坂ノ上
Masafumi Hisataka
将文 久高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP25812296A priority Critical patent/JP3495203B2/ja
Publication of JPH10107442A publication Critical patent/JPH10107442A/ja
Application granted granted Critical
Publication of JP3495203B2 publication Critical patent/JP3495203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 オーバーコートガラス層を高い精度で形成で
き、しかも、回路基板の周辺部分における層間剥離現象
を抑えることができる回路基板の製造方法を提供する。 【解決手段】内部配線導体3となる導体膜が形成された
複数の第2グリーンシートと、表面配線導体2となる導
体膜、略全面にオーバーコートガラス層5となる膜が形
成された第1グリーンシートを加圧積層し、分割溝を形
成した後、焼成処理を行い、分割溝に沿って分割する回
路基板の製造方法である。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、オーバーコートガ
ラス層を表面配線導体の表面上に精度よく、しかも積層
した誘電体層間の剥離現象を抑えることができる小型な
積層構造の回路基板の製造方法に関するものである。
【0002】
【従来の技術】積層構造の回路基板は、複数の誘電体層
が積層して成る積層体に、ビアホール導体を含む内部配
線導体を内装し、積層体の表面に表面配線導体を形成
し、さらに、表面配線導体の所定位置、例えば各種電子
部品が搭載される部分や外部との電気的な接続を行う端
子電極部分を除いてオーバーコートガラス層が形成され
て構成されていた。
【0003】このような構造の回路基板の製造方法は、
主に、誘電体層となるグリーンシート多層方法が用いら
れ、生産性を考慮して、複数の回路基板領域を有する大
型のグリーンシートを用いていた。
【0004】例えば、積層体の表面に位置する誘電体層
となる第1グリーンシートの各回路基板領域に、ビアホ
ール導体となる貫通穴を形成し、貫通穴に導電性ペース
トを印刷充填するとともに、このグリーンシート上に、
表面配線導体となる導体膜を印刷形成する。
【0005】また、積層体の表面誘電体層以外の誘電体
層となる第2グリーンシートの各回路基板領域に、ビア
ホール導体となる貫通穴を形成し、貫通穴に導電性ペー
ストを印刷充填するとともに、このグリーンシート上
に、内部配線導体となる導体膜を印刷形成する。
【0006】その後、第1、第2のグリーンシートを順
次積層していた。これにより、未焼成状態の大型積層体
が達成される。
【0007】次に、未焼成状態の大型積層体を各回路基
板領域毎に区画する分割溝をプレス成型などにより形成
する。
【0008】次に、未焼成状態の大型回路積層を焼成処
理して、分割溝で各回路基板領域が区画された大型積層
体を形成する。
【0009】次に、大型積層体の各回路基板領域毎に、
表面配線導体の所定位置を被覆するオーバーコートガラ
ス層を、ガラスペーストの印刷、焼きつけにより形成
し、大型回路基板を形成する。
【0010】最後に、分割溝に沿って分割処理を行い、
大型回路基板から個々の複数の回路基板を抽出してい
た。
【0011】しかし、近時、誘電体層を構成する材料
に、焼成温度を800〜1050℃と比較的低い温度で
焼成可能なガラス−セラミック材料を用いることによ
り、内部配線導体、表面配線導体の材料に、Au、A
g、Cuなどの材料を用いることができ、しかも、表面
配線導体を保護するオーバーコートガラス層までもが、
一体的に焼成可能となった。
【0012】これにより、オーバーコートガラス層の形
成を、焼結収縮した状態の焼成された大型積層体の表面
に形成するのではなく、表面配線導体との位置関係を規
定し易い焼成前の大型積層体の状態で、オーバーコート
ガラス層を形成し、大型積層体、表面配線導体ととも
に、同時に焼成することが可能となる。
【0013】
【発明が解決しようとする課題】しかし、上述の製造方
法のように、未焼成状態の大型回路基板の表面に、オー
バーコートガラス層を、焼成収縮による積層体の寸法の
変動前に形成することができても、積層体を構成する誘
電体層間の剥離現象が逆に発生してしまう。
【0014】即ち、オーバーコートガラス層は、未焼成
大型積層体の各回路基板領域毎に、表面配線の所定位置
のみに形成することから、分割溝が形成される部分には
形成しないことが一般的にである。
【0015】このため、積層処理時の加圧処理により、
未焼成大型積層回路基板において、オーバーコートガラ
ス層となる層が形成されている部分と、形成されていな
い部分とで、積層体のグリーンシート間の接着力が相違
してしてしまい、オーバーコートガラス層となる層が形
成されていない部分の積層体の誘電体層間で剥離現象が
発生してしまう。
【0016】また、オーバーコートガラス層の端部と表
面配線導体の端部との関係においては、表面配線導体の
端部から一定間隔の余分をもって、オーバーコートガラ
ス層を形成する必要があり、さらに、オーバーコートガ
ラス層と分割溝との間に所定間隔を設けていたため、実
際の表面配線導体のパターンに対して、回路基板が大型
化してしまうという問題があった。
【0017】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、オーバーコートガラス層を
表面配線導体上に精度よく形成することができ、しか
も、積層体内の誘電体層間の剥離現象を防止でき、小型
な回路基板の製造方法を提供することにある。
【0018】
【課題を解決するための具体的な手段】本発明の回路基
板の製造方法は、複数の回路基板領域を有する1枚の第
1グリーンシートと、少なくとも1枚の第2グリーシー
トを形成する工程と、前記第1グリーンシートの表面で
各回路基板領域に、表面配線導体となる導体膜を形成す
るとともに、各回路基板領域に跨がり、前記導体膜の一
部を被覆するオーバーコートガラス層となる膜を形成す
る工程と、前記第2グリーンシート上の表面で各回路基
板領域に、内部配線導体となる導体膜を形成する工程
と、前記第2グリーンシート上に第1グリーンシートを
積層して、大型積層体を形成する工程と、前記大型積層
体に、各回路基板領域を区画する分割溝を形成する工程
と、前記大型積層体を焼成し、内部配線導体、表面配線
導体及びオーバーコートガラス層を有する複数の回路基
板からなる大型回路基板を形成する工程と、前記大型回
路基板を前記分割溝に沿って分割し、個々の回路基板に
分離する工程と、を具備している。
【0019】
【作用】本発明の製造方法では、オーバーコートガラス
層となる膜は、大型積層体を形成する積層工程前であ
る、第1グリーンシート上の表面配線導体と形成に引き
続いて形成される。
【0020】即ち、オーバーコートガラス層となる膜
は、積層加圧処理による表面寸法の変動や焼成時に発生
する収縮挙動による表面寸法の変動に影響されない状態
で形成されることから、表面配線導体に対して、精度の
高いオーバーコートガラス層が形成できる。
【0021】しかも、分割溝が形成されたていない状態
で、第1グリーンシートの表面配線導体を露出させる所
定部分を除いて、大型積層体の略全面に連続的に形成さ
れている。即ち、積層加圧などの加圧工程を行っても、
大型積層体の略全面に渡って、略均一な積層密度となる
ため、焼成工程における積層密度の差異による誘電体層
間の剥離現象を抑えることができる。
【0022】同時に、オーバーコートガラス層との分割
溝との間隔を無視して、オーバーコートガラス層が形成
できるため、分割溝の形成位置と表面配線導体の端部の
みによって、回路基板の外周部分の寸法が決定されるた
め、回路基板の小型化が可能となる。
【0023】
【発明の実施の形態】以下、本発明の回路基板の製造方
法を図面に基づいて説明する。図1は、本発明に係る回
路基板の断面図である。
【0024】図1において、10は回路基板であり、回
路基板10は、ベースとなる積層体1と、積層体の表面
に形成した表面配線導体2、表面配線導体2の所定位置
を露出するように形成されたオーバーコートガラス層5
とから構成される。
【0025】また、積層体1は、その内部に内部配線導
体3、ビアホール導体4が内装されている。尚、ビアホ
ール導体4は広義には、内配線導体3に含まれるものと
する。また、6は、表面配線導体2に接続される電子部
品6である。
【0026】積層体1は、ガラス−セラミック材料から
なる誘電体層1a〜1eと、誘電体層1a〜1eの各層
間には、所定回路網を達成するや容量成分を発生するた
めの内部配線導体3が配置されている。また、誘電体層
1a〜1eには、その層の厚み方向を貫くビアホール導
体4が形成されている。
【0027】誘電体層1a〜1eは、例えば850〜1
050℃前後の比較的低い温度で焼成可能にするガラス
−セラミック材料からなる。具体的なセラミック材料と
しては、クリストバライト、石英、コランダム(αアル
ミナ)、ムライト、コージライトなどが例示できる。ま
た、ガラス材料として複数の金属酸化物を含むガラスフ
リットを焼成処理することによって、コージェライト、
ムライト、アノーサイト、セルジアン、スピネル、ガー
ナイト、ウイレマイト、ドロマイト、ペタライトやその
置換誘導体の結晶を少なくとも1種類を析出するもので
ある。この誘電体層1a〜1eの厚みは、例えば100
〜300μm程度である。
【0028】内部配線導体膜3、ビアホール導体4は、
Ag系(Ag単体、Ag−PdなどのAg合金)など導
体膜(導体)からなり、内部配線導体膜3の厚みは8〜
15μm程度であり、ビアホール導体4の直径は任意な
値とすることができるが、例えば直径は80〜250μ
mである。
【0029】また、積層体1の表面には、表面配線導体
膜2が形成されている。表面配線導体膜2は、Ag系
(Ag単体、Ag−PdなどのAg合金)やAu系(A
u単体、Au−Pd、Au−PtなどのAu合金)導体
膜からなる。
【0030】表面配線導体膜2は、主に表面の回路配線
を構成するとともに、半田を介して接合される電子部品
6の接続パッドとなったり、また、厚膜抵抗膜、厚膜コ
ンデンサ素子の端子電極となる。特に、誘電体層1aか
ら露出するビアホール導体4と接続する。
【0031】積層体1の全面には、表面配線導体3の上
述の接続パッドや端子電極などを露出するように、オー
バーコートガラス層5が形成されている。オーバーコー
トガラス層5は、800〜1050℃前後で同時焼成さ
れる低融点ガラス材料、好ましくは、誘電体層1a〜1
eに用いたガラス材料を主成分とするガラス材料からな
る。
【0032】このような回路基板は、生産性を考慮し
て、ガラス−セラミック材料の大型グリーンシートを用
いて、グリーンシート多層方法によって形成される。
【0033】まず、回路基板1の製造方法においては、
図2の工程図における(a)〜(d)である積層体1の
誘電体層1aとなる大型の第1グリーンシート、積層体
1の誘電体層1b〜1eとなる大型の第2グリーンシー
ト、内部配線導体3、ビアホール導体4を形成するため
の例えばAg系の導電性ペースト、表面配線導体2を形
成するための例えばAu系、Ag系、の導電性ペース
ト、オーバーコートガラス層5を形成するためのガラス
ペーストを用意する。
【0034】第1及び第2グリーンシートは、複数の回
路基板を抽出できるように、複数の回路基板領域を有し
ており、ガラス−セラミック材料から成なっている。例
えば、セラミック粉末、低融点ガラス成分のフリット、
有機バインダ、有機溶剤を均質混練したスラリーを、ド
クタブレード法によって所定厚みにテープ成型して、所
定大きさに切断してシートを作成する。
【0035】セラミック粉末は、クリストバライト、石
英、コランダム(αアルミナ)、ムライト、コージライ
トなどの絶縁セラミック材料、BaTiO3 、Pb4
2Nb2 12、TiO2 などの誘電体セラミック材
料、Ni−Znフェライト、Mn−Znフェライト(広
義の意味でセラミックという)なとの磁性体セラミック
材料などが挙げられ、その平均粒径1.0〜6.0μ
m、好ましくは1.5〜4.0μmに粉砕したものを用
いる。尚、セラミック材料は2種以上混合して用いられ
てもよい。特に、コランダムを用いた場合、コスト的に
有利となる。
【0036】低融点ガラス成分のフリットは、焼成処理
することによってコージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶や
スピネル構造の結晶相を析出するものであればよく、例
えば、B2 3 、SiO2 、Al2 3 、ZnO、アル
カリ土類酸化物を含むガラスフリットが挙げられる。
【0037】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
ために、セラミック材料が10〜60wt%、好ましく
は30〜50wt%であり、ガラス材料が90〜40w
t%、好ましくは70〜50wt%である。
【0038】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
【0039】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、2.
2.4−トリメチル−1.3−ペンタジオールモノイソ
ベンチートなどが用いられ、水系溶剤の場合には、水溶
性である必要があり、モノマー及びバインダには、親水
性の官能基、例えばカルボキシル基が付加されている。
【0040】その付加量は酸価で表せば2〜300あ
り、好ましくは5〜100である。付加量が少ない場合
は水への溶解性、固定成分の粉末の分散性が悪くなり、
多い場合は熱分解性が悪くなるため、付加量は、水への
溶解性、分散性、熱分解性を考慮して、上述の範囲で適
宜付加される。
【0041】次に、図2における(e)の工程のよう
に、誘電体層1a〜1eとなる第1及び第2グリーンシ
ートの各回路基板領域に、ビアホール導体4となる貫通
穴をパンチングによって形成する。同時に、図2におけ
る(f)、(g)の工程のように、該貫通穴にビアホー
ル導体4となる導体をAg系導電性ペーストの印刷・充
填によって形成するとともに、特に、(g)の工程のよ
うに、誘電体層1b〜1eとなる第2グリーンシート上
には、内部配線導体3となる導体膜をAg系導電性ペー
ストの印刷・乾燥によって形成する。また、(f)の工
程のように、誘電体層1aとなる第1グリーンシート上
には、表面配線導体2となる導体膜を、Ag系導電性ペ
ーストの印刷・乾燥によって形成する。この第1グリー
ンシート上には、(h)の工程のように、引き続いて、
オーバーコートガラス層5となる膜を、ガラスペースト
の印刷・乾燥によって形成する。
【0042】この工程を終了した状態の第1グリーシー
トを図3に示す。図3において、10aは第1グリーン
シート、21は表面配線導体2となる導体膜、41はビ
アホール導体4となる導体、51はオーバーコートガラ
ス層5となる膜である。 オーバーコートガラス層5と
なる膜は、表面配線導体2となる導体膜の所定位置、例
えば電子部品6の搭載用のパッドや出力端子などとなる
部分を除いて、第1グリーンシートの略全面に渡って形
成される。
【0043】ここで、ビアホール導体4、内部配線導体
膜3のAg系導電性ペーストは、Ag系(Ag単体、A
g−PdなどのAg合金)粉末、ホウ珪酸系低融点ガラ
スフリット、エチルセルロースなどの有機バインダー、
溶剤を均質混合したものが用いられる。
【0044】また、表面配線導体2のAg系導電性ペー
ストは、Ag系(Ag単体、Ag−PdなどのAg合
金)粉末、Pt粉末、低融点ガラスフリット、有機バイ
ンダー、溶剤を均質混合したものが用いられる。
【0045】また、オーバーコートガラス層5のガラス
ペーストは、グリーンシートの焼結挙動を近似させるた
め、グリーンシートの材料に用いた低融点ガラス成分の
フリットを主成分とする例えば、B2 3 、SiO2
Al2 3 、ZnO、アルカリ土類酸化物のガラスフリ
ット、有機バインダー、溶剤を均質混合したものが用い
られる。
【0046】次に、図2における(i)工程のように、
各回路基板領域にビアホール導体4となる導体、内部配
線導体3となる導体膜が形成された誘電体層1b〜1e
となる第2グリーンシート、表面配線導体2となる導体
膜、オーバーコートガラス層5となる膜が形成された誘
電体層1aとなる第1グリーンシートを、積層順に応じ
て積層し、例えば60kgf/cm3 の圧力で圧着等で
一体化して大型積層体を形成する。
【0047】この工程を終了した状態を図4に示す。図
4において、10b〜10eは誘電体層1b〜1eはな
る第2グリーンシートであり、第1グリーシート10a
と積層して、全体として未焼成状態の大型積層体100
を形成する。また、31は内部配線導体3となる導体膜
である。図3において、Xで示す点線は、各回路基板領
域の境界を示し、次の工程で分割溝が形成されることに
なる。
【0048】次に、図2における(j)工程のように、
未焼成状態の大型積層体に、詳しくは、オーバーコート
ガラス層5となる膜及び積層したグリーンシートの一部
を、各回路基板領域を区画するように形成する。
【0049】次に、図2における(k)工程のように、
未焼成状態の大型積層体、表面配線導体2となる導体
膜、オーバーコートガラス層5となる膜を、酸化性雰囲
気または大気雰囲気で同時焼成処理する。尚、この焼成
工程は、脱バインダ過程と焼結過程からなる。
【0050】脱バインダ過程は、誘電体層1a〜1eと
なるグリーンシート、内部配線導体3となる導体膜、ビ
アホール導体4となる導体、表面配線導体2となる導体
膜、オーバーコートガラス層5となる膜に含まれる有機
成分を焼失させるためのものであり、例えば500〜6
00℃の温度領域で行われる。
【0051】また、焼結過程は、ガラス−セラミックの
グリーンシートのガラス成分を結晶化させると同時にセ
ラミック粉末の粒界に均一に分散させ、積層体に一定強
度を与え、内部配線導体3となる導体膜、ビアホール導
体4となる導体、表面配線導体2となる導体膜の導電材
料の金属粉末、Ag粉末を粒成長させて、低抵抗化さ
せ、また、オーバーコートガラス層5となる膜を結晶化
反応させて、誘電体層1a〜1eと一体化させるもので
ある。これは、ピーク温度850〜1050℃に達する
までに行われる。
【0052】ここで、ガラス−セラミック材料が焼結反
応(焼結収縮)を開始する温度(約600℃)よりも低
い温度(例えば550℃)で、導電材料の金属粉末が
(焼結収縮)を開始することになる。
【0053】これにより、各回路基板領域の内部に内部
配線導体3、ビアホール導体4が形成され、且つ表面に
表面配線導体膜2、オーバーコートガラス層5が形成さ
れた大型回路基板が達成されることになる。
【0054】次に、表面配線導体2に接続する厚膜抵抗
素子、各種電子部品6を半田などで接合・実装を行う。
【0055】最後に、図2の(l)の工程のように、各
回路基板を区画する分割溝に沿って分割処理を行う。こ
れにより、大型回路基板からは、図1に示す複数の回路
基板10が抽出されることになる。
【0056】以上のように、本発明の製造方法では、オ
ーバーコートガラス層5となる膜51は、第1グリーン
シート10a、第2グリーンシート10b〜10eの積
層工程前に形成される。
【0057】従って、積層時の積層加圧((i)工程)
によって、グリーンシート10aの平面形状、大型積層
体100の平面形状が若干変形しても、その変形は、オ
ーバーコートガラス層5の印刷形成とは何等関係がない
ため、表面配線導体2上の所定位置に精度よくオーバー
コートガラス層5を形成することができる。
【0058】また、オーバーコートガラス層5となる膜
51は、各回路基板の領域に跨がって、第1グリーンシ
ート10a上の略全面に形成されているため、上述の表
面プレス処理、積層加圧処理時にも、表面配線導体2と
なる導体膜21、内部配線導体膜3となる導体膜31、
オーバーコートガラス層5となる膜51が形成されてい
る部位と、オーバーコートガラス層5となる膜のみが形
成される部位との、加圧後の積層密度を近似させること
ができるため、焼成処理時における焼結挙動が両部位で
近似し、従来のように、オーバーコートガラス層5を形
成していなかった部位での誘電体層の層間剥離現象を有
効に抑えることができる。
【0059】また、分割溝の形成位置を無視して、オー
バーコートガラス層5を形成できるため、従来のよう
に、表面配線導体2とオーバーコートガラス層5との関
係、オーバーコートガラス層5と分割溝を形成する位置
との関係を無視できる。これによって、表面配線導体2
と分割溝との関係のみを考慮すればよく、回路基板10
を小型化することができる。
【0060】
【実験例】本発明者は、オーバーコートガラス層5を分
割溝が形成される領域にも渡って形成した本発明品と、
オーバーコートガラス層5を分割溝が形成される領域に
形成しない従来品とで、その層間剥離現象の発生率を調
べた。尚、オーバーコートガラス層5となる膜の膜厚は
約30μmであり、従来品において、オーバーコートガ
ラス層5の端と分割溝との間隔を、0.3mmとした。
【0061】その結果、試料数、100ケに対して、本
発明品においては、回路基板1の端部に層間剥離が発生
したものはなかったが、従来品においては、51ケにお
いて、層間剥離が発生した。
【0062】
【発明の効果】以上のように本発明によれば、複数の回
路基板が抽出できる大型回路基板におてい、積層工程前
のグリーンシートの状態で、表面配線導体となる導体
膜、オーバーコートガラス層となる膜を形成したため、
その後の加圧工程により、グリーンシートが変形して
も、表面配線導体との位置関係の精度が保たれることに
なる。即ち、オーバーコートガラス層を精度良く、且つ
簡単に形成することができる。
【0063】また、大型回路基板から複数の回路基板を
抽出するための分割溝が形成される部分にもオーバーコ
ートガラス層を形成したため、焼成処理における焼結挙
動の差異による分割溝周辺の層間剥離現象が有効に抑え
ることができる。
【0064】さらに、従来のオーバーコートガラス層と
分割溝との間の間隔がなくるため、回路基板の小型化が
可能となる。
【図面の簡単な説明】
【図1】本発明に係る回路基板の断面図である。
【図2】本発明の回路基板の製造方法を説明するための
工程図である。
【図3】本発明の回路基板の製造方法を説明するための
第1グリーンシートの部分断面図である。
【図4】本発明の回路基板の製造方法を説明するための
大型積層体の部分断面図である。
【符号の説明】
10・・・・・・回路基板 1・・・・・・・積層体 1a〜1e・・・ガラス−セラミック層 2 ・・・・・・表面配線導体 3・・・・・・・内部配線導体 4・・・・・・・ビアホール導体 101a・・・第1グリーンシート 100・・・・大型積層体

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の回路基板領域を有する1枚の第1
    グリーンシートと、少なくとも1枚の第2グリーシート
    を形成する工程と、 前記第1グリーンシートの表面で各回路基板領域に、表
    面配線導体となる導体膜を形成するとともに、各回路基
    板領域に跨がり、前記導体膜の一部を被覆するオーバー
    コートガラス層となる膜を形成する工程と、 前記第2グリーンシート上の表面で各回路基板領域に、
    内部配線導体となる導体膜を形成する工程と、 前記第2グリーンシート上に第1グリーンシートを積層
    して、大型積層体を形成する工程と、 前記大型積層体に、各回路基板領域を区画する分割溝を
    形成する工程と、 前記大型積層体を焼成し、内部配線導体、表面配線導体
    及びオーバーコートガラス層を有する複数の回路基板か
    らなる大型回路基板を形成する工程と、 前記大型回路基板を前記分割溝に沿って分割し、個々の
    回路基板に分離する工程と、を具備した回路基板の製造
    方法。
JP25812296A 1996-09-30 1996-09-30 回路基板の製造方法 Expired - Fee Related JP3495203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25812296A JP3495203B2 (ja) 1996-09-30 1996-09-30 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25812296A JP3495203B2 (ja) 1996-09-30 1996-09-30 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH10107442A true JPH10107442A (ja) 1998-04-24
JP3495203B2 JP3495203B2 (ja) 2004-02-09

Family

ID=17315816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25812296A Expired - Fee Related JP3495203B2 (ja) 1996-09-30 1996-09-30 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3495203B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2362038A (en) * 2000-03-02 2001-11-07 Murata Manufacturing Co Wiring substrate, method of producing the same and electronic device using the same
DE10164879B4 (de) * 2000-03-02 2006-06-08 Murata Manufacturing Co., Ltd., Nagaokakyo Verdrahtungssubstrat

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2362038A (en) * 2000-03-02 2001-11-07 Murata Manufacturing Co Wiring substrate, method of producing the same and electronic device using the same
GB2362038B (en) * 2000-03-02 2002-04-03 Murata Manufacturing Co Wiring substrate, method of producing the same, and electronic device using the same
US7009114B2 (en) 2000-03-02 2006-03-07 Murata Manufacturing Co., Ltd Wiring substrate, method of producing the same, and electronic device using the same
DE10164879B4 (de) * 2000-03-02 2006-06-08 Murata Manufacturing Co., Ltd., Nagaokakyo Verdrahtungssubstrat
DE10110151B4 (de) * 2000-03-02 2006-08-17 Murata Manufacturing Co., Ltd., Nagaokakyo Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet

Also Published As

Publication number Publication date
JP3495203B2 (ja) 2004-02-09

Similar Documents

Publication Publication Date Title
JPH10107437A (ja) 回路基板の製造方法
JP3495203B2 (ja) 回路基板の製造方法
JP2000277916A (ja) 基板および分割基板
JPH10275979A (ja) セラミック基板および分割回路基板
JPH09298368A (ja) セラミック配線基板
JP4493140B2 (ja) 多層回路基板
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JP2001284819A (ja) 積層回路基板
JPH07297077A (ja) 積層コンデンサ基板の製造方法
JPH09186458A (ja) セラミック基板及びその製造方法並びに分割回路基板
JP3493264B2 (ja) 回路基板
JP2001189550A (ja) 回路基板
JP3093602B2 (ja) セラミック回路基板の製造方法
JP2001345522A (ja) 回路基板の製造方法とその回路基板
JP3493294B2 (ja) 回路基板
JP2002076627A (ja) 回路基板
JP2002232093A (ja) 回路基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP2002141646A (ja) 回路基板
JPH08213755A (ja) コンデンサ内蔵型積層セラミック回路基板及びその製造方法
JP2515165B2 (ja) 多層配線基板の製造方法
JP2976088B2 (ja) 側面電極を有する表面実装用部品とその製造方法
JP2003046241A (ja) 回路基板
JP2002299831A (ja) 回路基板
JP4593817B2 (ja) 低温焼成セラミック回路基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees