JPH0965115A - 画像データ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 容易に高速のデジタル変換を行うようにす
る。 【解決手段】 輝度信号入力端子31に接続される第１ア
ナログデジタル変換器11と第２アナログデジタル変換器
13とを有し、第１アナログデジタル変換器のクロック入
力端子を第１ピクセルクロック入力端子35に、第２アナ
ログデジタル変換器のクロック入力端子を第２ピクセル
クロック入力端子37に接続し、第１アナログデジタル変
換器を第１バッファメモリ21を介して切り替えスイッチ
部25に、第２アナログデジタル変換器も第２バッファメ
モリ23を介して切り替えスイッチ部に接続し、切り替え
スイッチ部の制御入力端子は第１及び第２ピクセルクロ
ック入力端子に接続して第１及び第２バッファメモリの
データを交互にフレームメモリ50に出力させるものと
し、アドレス発生回路15のクロック入力端子を第１及び
第２ピクセルクロック入力端子に接続してアドレス信号
をフレームメモリに出力させる画像データ処理装置10と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログ信号をデ
ジタル画像データとしてフレームメモリに記憶させる画
像データ処理装置に関するものである。

【０００２】

【従来の技術】今日、レーザービームを試料に照射して
スキャニングを行い、試料で反射されるビームを受光し
て輝度信号を形成し、スキャニングのタイミングに合わ
せた水平同期信号や垂直同期信号に基づいて輝度信号を
デジタル画像データに変換し、このデジタル画像データ
をフレームメモリに一旦記憶させ、試料の映像をＣＲＴ
などで観察するレーザー走査型顕微鏡が使用されてい
る。

【０００３】このレーザー走査型顕微鏡は、輝度信号や
同期信号を形成する画像信号形成装置と画像データ処理
装置とを有し、画像データ処理装置は、図４に示すよう
に、１個のアナログデジタル変換器41とバッファメモリ
43とアドレス発生回路45とで構成されるものである。こ
の画像データ処理装置10は、スキャニングにより試料か
ら反射された光又は試料を透過した光を適宜の受光素子
で受光し、この受光素子から出力されたアナログ信号で
ある輝度信号が入力される輝度信号入力端子31を有し、
ピクセルクロック入力端子39から入力されるサンプリン
グクロックとしてのピクセルクロックに基づいたタイミ
ングに合わせて輝度信号入力端子31から入力された輝度
信号をアナログデジタル変換器41でサンプリングしてデ
ジタル信号に変換するものである。

【０００４】そして、この画像データ処理装置10のバッ
ファメモリ43は、逐次アナログ信号からデジタル信号に
アナログデジタル変換器41で変換された輝度信号のデー
タを一時的に記憶し、フレームメモリ50の書込みタイミ
ングに合わせてフレームメモリ50に輝度信号のデータを
出力するものである。又、アドレス発生回路45は、サン
プリングクロックとして画像信号形成装置が出力するピ
クセルクロックに合わせて順次指定番地を変化させたア
ドレス信号をフレームメモリ50に出力するものであり、
同期信号入力端子33から入力される垂直同期信号に基づ
いてフレームにおけるスタート番地を、同期信号入力端
子34から入力される水平同期信号に基づいて各ラスタの
スタート番地を定めるようにアドレスを規制している。

【０００５】尚、このような画像データ処理装置40は、
レーザー走査型顕微鏡のみでなく、二次元固体撮像素子
を用いた映像信号形成回路においても、同様に撮像素子
からの輝度信号をアナログデジタル変換器41によりデジ
タル映像信号とする装置として使用されている。このデ
ジタル映像信号形成回路における画像データ処理装置40
も、画像信号形成装置に組み込まれた撮像素子からの輝
度信号と、この輝度信号を出力するタイミングを示す信
号として画像信号形成装置から出力されるピクセルクロ
ック及び水平同期信号や垂直同期信号と、を用い、アナ
ログデジタル変換器41でピクセルクロックに基づいて輝
度信号をサンプリングしてデジタル化し、アドレス発生
回路45によりフレームメモリ50のアドレスを決定するア
ドレス信号を形成し、このアドレス信号を用いてフレー
ムメモリ50の所定番地にデジタル画像データを順次記憶
させている。

【０００６】そして、レーザー走査型顕微鏡では、レゾ
ナントミラーやポリゴンミラーなどを用いてレーザービ
ームを高速で移動させるスキャニングを行っている。そ
して、このスキャニングに合わせたピクセルクロックと
してのサンプリングクロックを形成するために、スキャ
ナーとしてのミラーの背面にクロック形成用のビームを
照射し、このスキャナーの背面で反射されて揺動するク
ロック形成用ビームをリニアスケールに照射し、このリ
ニアスケールからの透過光又は反射光を受光し、リニア
スケールの目盛りによって強弱変化が生じた反射光又は
透過光に基づいてレーザービームの移動に合わせたクロ
ックパルス、即ちサンプリングクロックを形成してい
る。

【０００７】尚、クロック形成用のビームを背面に照射
するスキャナーの正面には、試料を走査するレーザービ
ームを照射し、試料をスキャンするビームの移動とリニ
アスケールに照射するビームの移動とを同期させてい
る。このように、試料をスキャニングした輝度信号とこ
の輝度信号に合わせてサンプリングクロックを形成して
デジタル画像データを形成するレーザー走査型顕微鏡に
おいても、高速で所定範囲をスキャンし、このスキャニ
ングに合わせたサンプリングクロックを形成して画像デ
ータをＮＴＳＣ規格に合わせることが行われるようにな
ってきた。

【０００８】そして、この場合は画像処理を汎用化する
ことが行われており、１フレームを４００乃至５００ラ
スターとするスキャニングを行い、１ラスターを５１２
ドットなどに分解可能としつつ、１フレームを約３０分
の１秒とする速度でのサンプリングクロックの形成が実
施可能とされるようになってきた。このような高周波数
のサンプリングクロックを形成するためには、リニアス
ケールの目盛りのピッチを細かくするのみでなく、例え
ば、スキャナーの背面に照射するクロック形成用ビーム
を偏向方向が直行する２つのビームに分割し、この分割
された偏向方向の異なる第１のビームと第２のビームと
をリニアスケールのピッチの４分の１だけずらしてリニ
アスケールに照射し、この第１のビーム及び第２のビー
ムによりリニアスケールを透過した光又はリニアスケー
ルから反射した光により強弱変化の位相がπ／２だけず
れた２つの信号を形成し、この２つの信号をパルス化し
て位相がずれた第１のピクセルクロックと第２のピクセ
ルクロックとを形成し、更にこの２つのピクセルクロッ
クである２つの信号を合成することにより、リニアスケ
ールのピッチを更に細かく等分した周期のサンプリング
クロックを形成するもの（特開平５−１２７１１０号）
を本件出願には既に提案している。

【０００９】ところで、レゾナントミラーやポリゴンミ
ラーなどのスキャナーによりレーザービームを走査させ
たとき、試料上の等間隔距離をレーザービームのスポッ
トが通過する時間が変化することになる。例えば、レゾ
ナントミラーを用いる場合、走査範囲の中央付近に対し
て周辺部分では走査速度が遅くなり、図５に示すよう
に、クロック形成用ビームにおける強弱変化の周期が変
化し（図５のＡ参照）、この信号により形成されるピク
セルクロックの周波数も変化することになる（図５のＢ
参照）。尚、図５のＣ及びＤは、図５のＡ及びＢに示す
第１のビームによる出力信号及びピクセルクロックに対
し、π／２だけ位相がずれた第２のビームによる出力信
号及びピクセルクロックを示すものである。

【００１０】

【発明が解決しようとする課題】前述のように、サンプ
リングクロックであるピクセルクロックの周波数が変化
する場合、このピクセルクロックに基づいて輝度信号を
デジタルアナログ変換し、１ラスターを分解したドット
数をＮＴＳＣ規格に合わせようとするとき、この画像デ
ータ処理装置における１ラスターの処理時間は、例え
ば、約５３マイクロ秒と一定とすることが要求され、１
ラスターの両端部分近くではピクセルクロックの周波数
が低く、中央部はピクセルクロックの周波数がＮＴＳＣ
規格のサンプリング周波数よりも高くなる。従って、ア
ナログデジタル変換器などは、一般的なＮＴＳＣ規格よ
りも高速のデータ変換処理を行うことができるものが要
求されることとなる。

【００１１】しかし、アナログデジタル変換器として、
ＮＴＳＣ規格などの一般的な規格よりも高速で処理し得
る変換器の設計及び製造は、困難であった。又、一般の
画像処理においても、アナログ信号である輝度信号に基
づいてデジタル画像データを形成するに際し、高解像度
の画像データを形成するには、サンプリング周波数を高
くし、高速のアナログデジタル変換処理が要求される
も、高周波数の正確なクロックの形成及び一般的な規格
よりも高速の変換処理が可能なアナログデジタル変換器
の設計製造は困難であった。

【００１２】本発明は、このような問題を解決し、既存
のアナログデジタル変換器を用いて高速のアナログデジ
タル変換を容易に実現し、在来の画像データ処理装置に
僅かの改良を加えることにより、高画質の画像データの
形成を可能とするものである。特に、レーザー顕微鏡の
ごとく、高速でスキャニングを行う際にスキャン速度が
変動し、クロック周波数が変化する場合にも、サンプリ
ングタイミングをクロックに追従させ、適切な高速変換
処理を可能とする画像データ処理装置を提供するもので
ある。

【００１３】

【課題を解決するための手段】本発明は、２個のアナロ
グデジタル変換器を並列とし、この並列として輝度信号
入力端子に接続する第１アナログデジタル変換器及び第
２アナログデジタル変換器を設け、第１アナログデジタ
ル変換器のサンプリングクロック入力端子を第１ピクセ
ルクロック入力端子に接続して第１アナログデジタル変
換器に１ピクセルクロックを入力し、第２アナログデジ
タル変換器のサンプリングクロック入力端子を第１ピク
セルクロックとサンプリング間隔の２分の１だけ位相が
ずれた第２ピクセルクロックが入力される第２ピクセル
クロック入力端子に接続して第２アナログデジタル変換
器に２ピクセルクロックを入力し、第１アナログデジタ
ル変換器のデジタル信号出力端子を第１バッファメモリ
を介して切り替えスイッチ部に接続し、第２アナログデ
ジタル変換器のデジタル信号出力端子を第２バッファメ
モリを介して切り替えスイッチ部に接続し、切り替えス
イッチ部の制御入力端子は第１ピクセルクロック入力端
子と第２ピクセルクロック入力端子とに接続して両ピク
セルクロックにより第１バッファメモリと第２バッファ
メモリとのデータを交互にフレームメモリに出力させる
ものとし、垂直及び水平同期信号が入力されるアドレス
発生回路のクロック入力端子を第１ピクセルクロック入
力端子と第２ピクセルクロック入力端子とに接続して両
クロック信号に基づいたアドレス信号をアドレス発生回
路からフレームメモリに出力させる画像データ処理装置
とする。

【００１４】又、他の発明は、２個のアナログデジタル
変換器を並列とし、この並列として輝度信号入力端子に
接続する第１アナログデジタル変換器及び第２アナログ
デジタル変換器を設け、第１アナログデジタル変換器の
サンプリングクロック入力端子をピクセルクロック入力
端子に接続して第１アナログデジタル変換器にピクセル
クロックを入力し、第２アナログデジタル変換器のサン
プリングクロック入力端子を位相シフト回路を介してピ
クセルクロック入力端子に接続して第２アナログデジタ
ル変換器に位相シフト回路を介したピクセルクロックを
入力し、第１アナログデジタル変換器のデジタル信号出
力端子を第１バッファメモリを介して切り替えスイッチ
部に接続し、第２アナログデジタル変換器のデジタル信
号出力端子を第２バッファメモリを介して切り替えスイ
ッチ部に接続し、切り替えスイッチ部の制御入力端子は
ピクセルクロック入力端子に直接に接続すると共に位相
シフト回路を介してピクセルクロック入力端子に接続し
て直接のピクセルクロックと位相シフト回路を介したピ
クセルクロックとの両ピクセルクロックを入力すること
により第１バッファメモリと第２バッファメモリとのデ
ータを交互にフレームメモリに出力させるものとし、垂
直及び水平同期信号が入力されるアドレス発生回路のク
ロック入力端子もピクセルクロック入力端子に直接に接
続すると共に位相シフト回路を介してピクセルクロック
入力端子に接続して２種のクロック信号に基づいたアド
レス信号をアドレス発生回路からフレームメモリに出力
させる画像データ処理装置とする。

【００１５】このように、第１の本発明は、２個のアナ
ログデジタル変換器を並列に輝度信号入力端子に接続し
ている故、アナログ信号である輝度信号を第１アナログ
デジタル変換器及び第２アナログデジタル変換器により
デジタル信号に変換することができる。そして、第１ア
ナログデジタル変換器のサンプリングクロック入力端子
を第１ピクセルクロック入力端子に接続してサンプリン
グクロック入力端子に第１ピクセルクロックを入力して
いる故、第１アナログデジタル変換器は第１ピクセルク
ロックに合わせたタイミングで輝度信号をデジタル変換
し、第２アナログデジタル変換器のサンプリングクロッ
ク入力端子を第２ピクセルクロック入力端子に接続して
サンプリングクロック入力端子に第２ピクセルクロック
を入力している故、第２アナログデジタル変換器は第２
ピクセルクロックに合わせたタイミングで輝度信号をデ
ジタル変換することができる。更に、第１ピクセルクロ
ックからサンプリング間隔の２分の１だけ位相のずれた
第２ピクセルクロックを用い、この第２ピクセルクロッ
クを第２アナログデジタル変換器のサンプリングクロッ
クとしている故、第１アナログデジタル変換器と第２ア
ナログデジタル変換器とによりサンプリング間隔の２分
の１ずれたタイミングで輝度信号をデジタル化すること
ができる。そして又、この第１アナログデジタル変換器
の出力であるデジタル輝度信号を第１バッファメモリに
記憶させ、第２アナログデジタル変換器の出力であるデ
ジタル輝度信号を第２バッファメモリに記憶させてお
り、更に、第１バッファメモリのデータと第２バッファ
メモリのデータとを交互に切り替えスイッチ部によりフ
レームメモリに出力している故、サンプリングタイミン
グの異なる第１アナログデジタル変換器と第２アナログ
デジタル変換器とでデジタル化した輝度信号のデータを
形成することができる。そして、垂直及び水平同期信号
が入力されるアドレス発生回路に第１及び第２ピクセル
クロックを入力し、両ピクセルクロックに基づいて順次
変化させたアドレス信号を出力するアドレス発生回路を
有する故、第１及び第２アナログデジタル変換器の両ア
ナログデジタル変換器におけるサンプリングタイミング
で指定番地を順次繰り上げたアドレス信号を形成するこ
とができ、このアドレス信号によりフレームメモリにお
けるアドレス信号の指定番地にデジタル画像データを記
憶させることができる。

【００１６】又、第２項に記載した第２の発明も、２個
のアナログデジタル変換器を並列に輝度信号入力端子に
接続している故、アナログ信号である輝度信号を第１ア
ナログデジタル変換器及び第２アナログデジタル変換器
によりデジタル信号に変換することができる。そして、
第１アナログデジタル変換器のサンプリングクロック入
力端子をピクセルクロック入力端子に直接に接続してサ
ンプリングクロック入力端子にピクセルクロックを入力
している故、第１アナログデジタル変換器はピクセルク
ロックに合わせたタイミングで輝度信号をデジタル変換
する。又、第２アナログデジタル変換器のサンプリング
クロック入力端子は位相シフト回路を介してピクセルク
ロック入力端子に接続している故、位相シフト回路によ
り設定された位相遅れ時間を持ったタイミングで第２ア
ナログデジタル変換器は輝度信号をデジタル変換する。
そして、この第１アナログデジタル変換器の出力である
デジタル輝度信号を第１バッファメモリに記憶させ、第
２アナログデジタル変換器の出力であるデジタル輝度信
号を第２バッファメモリに記憶させており、更に、第１
バッファメモリのデータと第２バッファメモリのデータ
とを交互に切り替えスイッチ部によりフレームメモリに
出力している故、第１の発明と同様に、サンプリングタ
イミングの異なる第１アナログデジタル変換器と第２ア
ナログデジタル変換器とでデジタル化した輝度信号のデ
ータを形成することができる。そして、垂直及び水平同
期信号が入力されるアドレス発生回路にピクセルクロッ
クと位相シフト回路を介したピクセルクロックとを入力
し、両ピクセルクロックに基づいて順次変化させたアド
レス信号を出力するアドレス発生回路を有する故、第１
及び第２アナログデジタル変換器の両アナログデジタル
変換器におけるサンプリングタイミングで指定番地を順
次繰り上げたアドレス信号を形成することができ、この
アドレス信号によりフレームメモリにおけるアドレス信
号の指定番地にデジタル画像データを記憶させることが
できる。

【００１７】

【発明の実施の形態】本発明に係る画像データ処理装置
の実施例は、図１に示すように、２個のアナログデジタ
ル変換器11,13とバッファメモリ21,23、及び、１個のア
ドレス発生回路15と切り替えスイッチ部25とにより構成
し、輝度信号として入力されるアナログ信号をデジタル
信号に変換してフレームメモリ50に出力する画像データ
処理装置10である。

【００１８】即ち、レーザービームなどにより試料をス
キャンし、反射光などを光電変換して形成されたアナロ
グ値の輝度信号をデジタル信号に変換してフレームメモ
リ50に画像データとして記憶させるものである。この画
像データ処理装置10としては、第１アナログデジタル変
換器11及び第２アナログデジタル変換器13のアナログ信
号入力端子を共に輝度信号入力端子31に接続して２個の
アナログデジタル変換器11,13を並列として用い、輝度
信号にデジタル変換処理を施すものである。

【００１９】そして、第１アナログデジタル変換器11の
サンプリングクロック入力端子を第１ピクセルクロック
入力端子35に接続し、第２アナログデジタル変換器13の
サンプリングクロック入力端子を第２ピクセルクロック
入力端子37に接続し、第１アナログデジタル変換器11と
第２アナログデジタル変換器13とに異なるタイミングの
ピクセルクロックを入力するものである。

【００２０】この第１アナログデジタル変換器11に入力
する第１ピクセルクロックと第２アナログデジタル変換
器13に入力する第２ピクセルクロックとは、サンプリン
グ間隔の２分の１の位相差を有する信号とする。即ち、
第１アナログデジタル変換器11及び第２アナログデジタ
ル変換器13がクロック信号の立ち上がりエッジ及び立ち
下りエッジをトリガとしてデジタル変換の処理を行うも
のを用いる場合、第１ピクセルクロックと第２ピクセル
クロックとしては、図５のＢ及びＤに示すように、９０
度の位相差を有する信号を用いるものである。

【００２１】このように、一つの輝度信号を第１アナロ
グデジタル変換器11と第２アナログデジタル変換器13と
に入力し、第１アナログデジタル変換器11と第２アナロ
グデジタル変換器13とにはサンプリング間隔の２分の１
の位相差を有するピクセルクロックを入力し、第１アナ
ログデジタル変換器11と第２アナログデジタル変換器13
とで輝度信号をデジタル化するサンプリングタイミング
をサンプリング間隔の２分の１だけ異ならせるものであ
る。

【００２２】従って、図２に示すように、第１アナログ
デジタル変換器11が例えば１００ナノ秒毎にサンプリン
グを行い、同様に第２アナログデジタル変換器13も１０
０ナノ秒毎にサンプリングを行っていても、第１アナロ
グデジタル変換器11と第２アナログデジタル変換器13と
により、輝度信号を５０ナノ秒間隔でサンプリングして
デジタル化することができる。

【００２３】更に、本発明の実施の態様では、第１アナ
ログデジタル変換器11のデータ出力端子を第１バッファ
メモリ21を介して切り替えスイッチ部25の第１入力端子
に接続し、第２アナログデジタル変換器13のデータ出力
端子を第２バッファメモリ23を介して切り替えスイッチ
部25の第２入力端子に接続し、切り替えスイッチ部25の
出力端子を当該画像データ処理装置10のデータ出力端子
としてフレームメモリ50のデータ入力端子に接続するも
のとしている。

【００２４】即ち、第１アナログデジタル変換器11によ
りデジタル信号とされた輝度信号の値を第１バッファメ
モリ21に一旦記憶し、第１アナログデジタル変換器11で
サンプリングクロックに基づいて輝度信号のレベルをデ
ジタル化した値を第１バッファメモリ21は順次書き換え
るようにして一定時間だけ保持するものである。又、第
２バッファメモリ23も第２アナログデジタル変換器13で
デジタル化した輝度信号の各値を一定時間だけ保持しつ
つ順次書き換えるものである。

【００２５】又、切り替えスイッチ部25は、第１入力端
子及び第２入力端子の他、第１制御端子と第２制御端子
との２つの制御端子を有するものを用い、第１制御端子
を第１ピクセルクロック入力端子35に、又、第２制御端
子を第２ピクセルクロック入力端子37に接続するもので
ある。そして、この切り替えスイッチ部25は、第１制御
端子に入力される制御信号により第１入力端子に入力さ
れる信号を出力端子から出力し、又、第２制御端子に入
力される制御信号により第２入力端子に入力される信号
を出力端子から出力するものである。

【００２６】更に、この切り替えスイッチ部25の第１制
御端子及び第２制御端子の特性は、第１アナログデジタ
ル変換器11及び第２アナログデジタル変換器13の特性と
一致させて立ち上がり及び立ち下りをトリガとして検出
するものとしている。このように、この切り替えスイッ
チ部25は第１制御端子及び第２制御端子に位相の異なっ
た第１ピクセルクロック及び第２ピクセルクロックを入
力し、第１制御端子及び第２制御端子のトリガ特性を第
１ピクセルクロックが入力される第１アナログデジタル
変換器11や第２ピクセルクロックが入力される第２アナ
ログデジタル変換器13と一致させた両エッジトリガタイ
プとするものである。従って、この切り替えスイッチ部
25は、第１アナログデジタル変換器11で輝度信号のレベ
ルをデジタル化して第１バッファメモリ21に記憶させた
とき、この切り替えスイッチ部25により第１バッファメ
モリ21に記憶されたデータをフレームメモリ50に出力
し、第２アナログデジタル変換器13で輝度信号をデジタ
ル化して第２バッファメモリ23に記憶させたとき、この
第２バッファメモリ23に記憶されたデータを切り替えス
イッチ部25を介してフレームメモリ50に出力し、次に第
１アナログデジタル変換器11で輝度信号をデジタル化し
て第１バッファメモリ21に記憶させたとき、第１バッフ
ァメモリ21に記憶させた新しいデータをフレームメモリ
50に出力し、又、第２アナログデジタル変換器13で輝度
信号をデジタル化し、この第２アナログデジタル変換器
13の出力により第２バッファメモリ23のデータが書き換
えられるとこのデータをフレームメモリ50に出力するよ
うに、順次、第１バッファメモリ21のデータと第２バッ
ファメモリ23のデータが書き換えられる毎に順次交互に
データ出力端子からフレームメモリ50に出力するもので
ある。

【００２７】又、アドレス発生回路15は、第１ピクセル
クロック入力端子35に接続される第１クロック入力端子
と、第２ピクセルクロック入力端子37に接続される第２
クロック入力端子の他、水平同期信号入力端子34及び垂
直同期信号入力端子33を有するものである。そして、こ
のアドレス発生回路15は、入力される垂直同期信号に基
づいて出力するアドレス信号の指定番地をリセットし、
入力されるクロック信号に基づいてアドレス信号として
出力する指定番地の内容を１づつ増加させ、入力される
水平同期信号に基づいて所定のタイミングだけ指定番地
の内容増加を停止するものである。又、このアドレス発
生回路15も、第１アナログデジタル変換器11及び第２ア
ナログデジタル変換器13に合わせ、第１クロック入力端
子に入力される第１ピクセルクロックの立ち上がり及び
立ち下り、更に第２クロック入力端子に入力される第２
ピクセルクロックの立ち上がり及び立ち下りに合わせて
アドレス信号の内容を順次１づつ増加させるものであ
る。

【００２８】従って、この画像データ処理装置10は、垂
直同期信号により、フレームメモリ50における所定の番
地から第１ピクセルクロック信号及び第２ピクセルクロ
ック信号により順次指定番地を１づつ変化させたアドレ
ス信号をアドレス発生回路15から出力し、このアドレス
信号の出力に合わせ、切り替えスイッチ部25が前述のよ
うに順次第１バッファメモリ21のデータと第２バッファ
メモリ23のデータとを交互にフレームメモリ50に出力す
るものである。

【００２９】このように、本発明の実施の態様は、２個
のアナログデジタル変換器11,13を並列として使用する
ことにより、サンプリング周期を各アナログデジタル変
換器11,13の２分の１とした高速のアナログデジタル変
換を行うことができるものである。尚、上記実施の態様
では、サンプリングクロックの立ち上がり及び立ち下り
の両エッジをトリガとするアナログデジタル変換器11,1
3を用いているも、アナログデジタル変換器11,13として
立ち上がりエッジトリガのものを使用する場合、又は、
アナログデジタル変換器11,13として立ち下りエッジト
リガのものを使用する場合は、切り替えスイッチ部25及
びアドレス発生回路15も同じトリガタイプのものを使用
する。又、第１ピクセルクロック信号と第２ピクセルク
ロック信号との位相差を１８０度とすることにより各ア
ナログデジタル変換器11,13のサンプリングの間隔を２
分の１としたサンプリング間隔でアナログ信号である輝
度信号をデジタル信号の輝度信号に変換することができ
る。

【００３０】従って、レーザー顕微鏡のごとく、高速で
試料のスキャニングを行い、且つ、高解像度とするため
に位相の異なるピクセルクロックを出力する装置に適し
た画像データ処理装置10とし、ピクセルクロックの周波
数が変動し、周期的に各ピクセルクロックが高周波数と
なり、各アナログデジタル変換器11,13の処理限界にク
ロック周波数が達する場合においても、両ピクセルクロ
ックを合成した高速のサンプリング周期に追従したアナ
ログデジタル変換処理が可能となる。

【００３１】又、上記実施の態様は、位相がサンプリン
グ間隔の２分の１だけずれて周波数が変化する２つのピ
クセルクロックを用いるものであるも、ピクセルクロッ
ク信号が一定周波数の信号の場合は、図３に示すよう
に、位相シフト回路18を用いることもできる。この第２
の実施の態様は、第１アナログデジタル変換器11のサン
プリングクロック入力端子、切り替えスイッチ部25の第
１制御端子、及び、アドレス発生回路15の第１クロック
入力端子をピクセルクロック入力端子39に接続すると共
に、このピクセルクロック入力端子39に位相シフト回路
18の入力端子も接続し、第１の実施の態様で第２ピクセ
ルクロックを入力していた第２アナログデジタル変換器
13のサンプリングクロック入力端子、切り替えスイッチ
回路の第２制御端子、及び、アドレス発生回路15の第２
クロック入力端子を、位相シフト回路18の出力端子に接
続するものである。

【００３２】尚、この位相シフト回路18は、入力信号に
対して出力信号の位相をアナログデジタル変換器のサン
プリング周期の２分の１だけ遅らせるようにして出力す
るものである。従って、この第２の実施の態様において
も、第１の実施の態様と同様に、２個のアナログデジタ
ル変換器11,13により輝度信号のサンプリングタイミン
グをずらしてアナログデジタル変換を行い、第１アナロ
グデジタル変換器11及び第２アナログデジタル変換器13
の出力を各々第１バッファメモリ21及び第２バッファメ
モリ23に一時的に記憶して切り替えスイッチ部25から順
次交互に出力し、このデジタル化された輝度信号の出力
に合わせてアドレス発生回路15からアドレス信号を出力
し、フレームメモリ50の所定位置にデジタル画像データ
を記憶させることができる。

【００３３】更に、位相シフト回路18を用いる場合は、
アナログデジタル変換器の数を増加させ、アナログデジ
タル変換器の個数分の１づつ位相をずらす位相シフト回
路を用いて各アナログデジタル変換器に入力するサンプ
リングタイミングを順次ずらし、各アナログデジタル変
換器の出力を各々バッファメモリに一時的に記憶させつ
つ切り替えスイッチ部25により順次フレームメモリ50に
出力し、アドレス発生回路15から基本となるピクセルク
ロック及び各位相シフト回路により位相を遅らせたクロ
ックのタイミングに合わせて順次指定番地を変更したア
ドレス信号を出力させることもでき、画像形成装置の出
力するピクセルクロックの周波数の数よりも多いサンプ
リング回数をもって高解像度のデジタル画像データを短
時間に形成することができる。

【００３４】

【発明の効果】本発明は、２個のアナログデジタル変換
器を並列として輝度信号入力端子に接続し、各アナログ
デジタル変換器のサンプリングクロック入力端子にサン
プリング間隔の２分の１だけ位相の異なるピクセルクロ
ックを入力する構造とするものである。

【００３５】従って、アナログデジタル変換器のサンプ
リング周期の２分の１の間隔で輝度信号をサンプリング
したデジタル信号の輝度信号を形成することができ、ピ
クセルクロックの周波数が変化する場合においても、各
アナログデジタル変換器の応答周期の２分の１の周期に
よる高解像度のデジタル変換が可能となる。又、２個の
アナログデジタル変換器とサンプリング周期の２分の１
だけ位相をずらす位相シフト回路とを用いる画像データ
処理装置も、アナログデジタル変換器のサンプリング周
期の２分の１の間隔で輝度信号をサンプリングしてデジ
タル化し、この周期に合わせてアドレス信号を出力する
ものである。

【００３６】従って、ピクセルクロックの周波数の数よ
りも多い画素数を単位時間に表示可能とした高解像度の
デジタル画像データを形成するアナログデジタル変換が
可能となる。

【図面の簡単な説明】

【図１】本発明に係る画像データ処理装置の第１実施例
を示すブロック図。

【図２】本発明に係る画像データ処理装置の第１実施例
におけるサンプリングタイミングを示す図。

【図３】本発明に係る画像データ処理装置の第２実施例
を示すブロック図。

【図４】従来の画像データ処理装置の一例を示すブロッ
ク図。

【図５】レーザー走査型顕微鏡におけるピクセルクロッ
ク信号の例を示す図。

【符号の説明】

１０ 画像データ処理装置 １１ 第１アナログデジタル変換器 １３ 第２アナ
ログデジタル変換器 １５ アドレス発生回路 １８ 位相シフ
ト回路 ２１ 第１バッファメモリ ２３ 第２バッ
ファメモリ ２５ 切り替えスイッチ部 ３１ 輝度信号入力端子 ３５ 第１ピクセルクロック入力端子 ３７ 第２ピク
セルクロック入力端子 ３９ ピクセルクロック入力端子 ４０ 画像データ処理装置 ４１ アナログデジタル変換器 ４３ バッファ
メモリ ４５ アドレス発生回路 ５０ フレームメモリ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 輝度信号が入力される第１アナログデジ
   タル変換器と第２アナログデジタル変換器との２個のア
   ナログデジタル変換器を並列として有し、 前記第１アナログデジタル変換器のサンプリングクロッ
   ク入力端子には第１ピクセルクロックを入力し、 前記第２アナログデジタル変換器のサンプリングクロッ
   ク入力端子には第１ピクセルクロックとサンプリング間
   隔の２分の１だけ位相がずれた第２ピクセルクロックを
   入力し、 前記第１アナログデジタル変換器は第１バッファメモリ
   を介して切り替えスイッチ部にデジタル信号を出力する
   ものとし、 前記第２アナログデジタル変換器も第２バッファメモリ
   を介して前記切り替えスイッチ部にデジタル信号を出力
   するものとし、 前記切り替えスイッチ部の制御入力端子には前記第１ピ
   クセルクロックと前記第２ピクセルクロックとを入力し
   て前記第１バッファメモリのデータと前記第２バッファ
   メモリのデータとを交互にフレームメモリに出力させる
   ものとし、 垂直及び水平同期信号が入力されるアドレス発生回路の
   クロック入力端子には前記第１ピクセルクロックと前記
   第２ピクセルクロックとを入力してこの両クロック信号
   に基づいて順次変化させたアドレス信号を当該アドレス
   発生回路で形成して前記フレームメモリに出力すること
   を特徴とする画像データ処理装置。
2. 【請求項２】 輝度信号が入力される第１アナログデジ
   タル変換器と第２アナログデジタル変換器との２個のア
   ナログデジタル変換器を並列として有し、 前記第１アナログデジタル変換器のサンプリングクロッ
   ク入力端子にはピクセルクロックを入力し、 前記第２アナログデジタル変換器のサンプリングクロッ
   ク入力端子には位相シフト回路を介して前記ピクセルク
   ロックを入力し、 前記第１アナログデジタル変換器は第１バッファメモリ
   を介して切り替えスイッチ部にデジタル信号を出力する
   ものとし、 前記第２アナログデジタル変換器も第２バッファメモリ
   を介して前記切り替えスイッチ部にデジタル信号を出力
   するものとし、 前記切り替えスイッチ部の制御入力端子には前記ピクセ
   ルクロック及び前記位相シフト回路を介したピクセルク
   ロックを入力して前記第１バッファメモリのデータと前
   記第２バッファメモリのデータとを交互にフレームメモ
   リに出力させるものとし、 垂直及び水平同期信号が入力されるアドレス発生回路の
   クロック入力端子にも前記ピクセルクロックと前記位相
   シフト回路を介したピクセルクロックとを入力し、この
   両クロック信号に基づいて順次変化させたアドレス信号
   を当該アドレス発生回路で形成して前記フレームメモリ
   に出力することを特徴とする画像データ処理装置。