JPH0964747A - Ｄ／ａ変換インターフェース - Google Patents
Ｄ／ａ変換インターフェースInfo
- Publication number
- JPH0964747A JPH0964747A JP7215604A JP21560495A JPH0964747A JP H0964747 A JPH0964747 A JP H0964747A JP 7215604 A JP7215604 A JP 7215604A JP 21560495 A JP21560495 A JP 21560495A JP H0964747 A JPH0964747 A JP H0964747A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- pulse
- constant current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/668—Servo-type converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Direct Current Motors (AREA)
- Electronic Switches (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】部品点数が少なく且つパルス信号の波高値の変
動に影響されない信号を出力するＤ／Ａ変換インターフ
ェース回路及びそれを用いた装置を提供する。 【解決手段】Ｄ／Ａ変換インターフェース１は、アナロ
グ信号を出力する平滑回路９に定電流を供給する第１ス
イッチ６と、前記平滑回路９から定電流を取り出す第２
スイッチ７とを設け、前記第１スイッチ６の動作期間を
ディジタルサーボ信号のフォワード信号パルスＳ1で制
御し、第２スイッチ７の動作期間をディジタルサーボ信
号のリバース信号パルスＳ2で制御する。
動に影響されない信号を出力するＤ／Ａ変換インターフ
ェース回路及びそれを用いた装置を提供する。 【解決手段】Ｄ／Ａ変換インターフェース１は、アナロ
グ信号を出力する平滑回路９に定電流を供給する第１ス
イッチ６と、前記平滑回路９から定電流を取り出す第２
スイッチ７とを設け、前記第１スイッチ６の動作期間を
ディジタルサーボ信号のフォワード信号パルスＳ1で制
御し、第２スイッチ７の動作期間をディジタルサーボ信
号のリバース信号パルスＳ2で制御する。
Description
【０００１】
【発明の属する技術分野】本発明はコンパクトディスク
プレーヤ等において用いられるサーボ回路のＤ／Ａ変換
インターフェースと、それを用いた装置に関する。
プレーヤ等において用いられるサーボ回路のＤ／Ａ変換
インターフェースと、それを用いた装置に関する。
【０００２】
【従来の技術】ＶＴＲやＣＤプレーヤ等においては、デ
ィジタルサーボＩＣが用いられている。このＩＣからは
ＰＤＭやＰＷＭ等のパルスが出力され、モータやアクチ
ュエータ等の負荷のドライブ回路に与えられる。しかし
ながら、パルスで直接負荷を駆動すると、ノイズ等の問
題を生じるためパルスをローパスフィルタで平滑してア
ナログ信号に戻した後、負荷に加えることが広く行なわ
れている。
ィジタルサーボＩＣが用いられている。このＩＣからは
ＰＤＭやＰＷＭ等のパルスが出力され、モータやアクチ
ュエータ等の負荷のドライブ回路に与えられる。しかし
ながら、パルスで直接負荷を駆動すると、ノイズ等の問
題を生じるためパルスをローパスフィルタで平滑してア
ナログ信号に戻した後、負荷に加えることが広く行なわ
れている。
【０００３】図８はそれを行なう従来の回路を示してい
る。負荷としてのモータコイル７５を駆動する駆動回路
７４の前段に、パルスを平滑してアナログ信号になすイ
ンターフェース回路７０が設けられる。７１はモータの
フォワード信号が与えられる第１入力端子であり、７２
はリバース信号が与えられる第２入力端子である。
る。負荷としてのモータコイル７５を駆動する駆動回路
７４の前段に、パルスを平滑してアナログ信号になすイ
ンターフェース回路７０が設けられる。７１はモータの
フォワード信号が与えられる第１入力端子であり、７２
はリバース信号が与えられる第２入力端子である。
【０００４】第１入力端子７１とオペレーションアンプ
７３の（−）端子との間には抵抗Ｒ1が接続され、第２
入力端子７２とオペレーションアンプ７３の（＋）端子
との間には抵抗Ｒ2が接続されている。またオペレーシ
ョンアンプ７３の（＋）端子と基準電圧端子７７との間
には平滑用の積分回路７６が設けられている。この積分
回路７６はコンデンサＣ1と抵抗Ｒ3とから成っている。
７３の（−）端子との間には抵抗Ｒ1が接続され、第２
入力端子７２とオペレーションアンプ７３の（＋）端子
との間には抵抗Ｒ2が接続されている。またオペレーシ
ョンアンプ７３の（＋）端子と基準電圧端子７７との間
には平滑用の積分回路７６が設けられている。この積分
回路７６はコンデンサＣ1と抵抗Ｒ3とから成っている。
【０００５】オペレーションアンプ７３の出力端子と
（−）端子との間には、抵抗Ｒ4とコンデンサＣ2とから
成るフィードバック回路７８が接続されている。第１入
力端子７１に図９（イ）に示す如きフォワード信号パル
スが入力されるとき、第２入力端子７２にはパルスは与
えられない。逆に第２入力端子７２に図９（ロ）に示す
リバース信号パルスが入力されるときには第１入力端子
７１にはパルスが入力されない。第１、第２入力端子７
１、７２には同時にパルスが与えられることはない。
（−）端子との間には、抵抗Ｒ4とコンデンサＣ2とから
成るフィードバック回路７８が接続されている。第１入
力端子７１に図９（イ）に示す如きフォワード信号パル
スが入力されるとき、第２入力端子７２にはパルスは与
えられない。逆に第２入力端子７２に図９（ロ）に示す
リバース信号パルスが入力されるときには第１入力端子
７１にはパルスが入力されない。第１、第２入力端子７
１、７２には同時にパルスが与えられることはない。
【０００６】
【発明が解決しようとする課題】この従来回路では、Ｐ
ＷＭ等の入力パルスがインターフェース回路７０で平滑
されてから駆動回路に与えられるので、ノイズが発生し
ない。しかしながら、この従来回路は駆動回路７４の前
段オペレーションアンプ７３と、多数の抵抗Ｒ1〜Ｒ4及
びコンデンサＣ1、Ｃ2が必要であり、部品点数が増大す
る。
ＷＭ等の入力パルスがインターフェース回路７０で平滑
されてから駆動回路に与えられるので、ノイズが発生し
ない。しかしながら、この従来回路は駆動回路７４の前
段オペレーションアンプ７３と、多数の抵抗Ｒ1〜Ｒ4及
びコンデンサＣ1、Ｃ2が必要であり、部品点数が増大す
る。
【０００７】特に、オペレーションアンプ７３や駆動回
路７４はそれぞれＩＣで構成されるので、ＩＣに外付け
する抵抗やコンデンサ等の部品が多いと実装コストをア
ップさせる結果となる。しかも、第１、第２入力端子７
１、７２に供給されるパルス信号はサーボＩＣ（図示せ
ず）で発生されるが、そのサーボＩＣの電源電圧が変動
すると、波高値が変動したパルス信号が入力端子７１、
７２に与えられることになる。
路７４はそれぞれＩＣで構成されるので、ＩＣに外付け
する抵抗やコンデンサ等の部品が多いと実装コストをア
ップさせる結果となる。しかも、第１、第２入力端子７
１、７２に供給されるパルス信号はサーボＩＣ（図示せ
ず）で発生されるが、そのサーボＩＣの電源電圧が変動
すると、波高値が変動したパルス信号が入力端子７１、
７２に与えられることになる。
【０００８】この波高値の変動はインターフェース回路
７０の出力の変動となり、コイルＬに流れる電流値も変
わるので、正確なサーボ制御が実現できないという欠点
もあった。
７０の出力の変動となり、コイルＬに流れる電流値も変
わるので、正確なサーボ制御が実現できないという欠点
もあった。
【０００９】本発明はこのような点に鑑みなされたもの
であって、部品点数が少なく且つパルス信号の波高値の
変動に影響されない信号を出力するＤ／Ａ変換インター
フェース回路及びそれを用いた装置を提供することを目
的とする。
であって、部品点数が少なく且つパルス信号の波高値の
変動に影響されない信号を出力するＤ／Ａ変換インター
フェース回路及びそれを用いた装置を提供することを目
的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め本発明のＤ／Ａ変換インターフェースは、アナログ信
号を出力する平滑回路に定電流を供給する第１スイッチ
と、前記平滑回路から定電流を取り出す第２スイッチと
を設け、前記第１、第２のスイッチの一方の動作期間を
ディジタルサーボ信号のフォワード信号パルスで制御
し、他方のスイッチの動作期間をディジタルサーボ信号
のリバース信号パルスで制御するようにしたことを特徴
とする。
め本発明のＤ／Ａ変換インターフェースは、アナログ信
号を出力する平滑回路に定電流を供給する第１スイッチ
と、前記平滑回路から定電流を取り出す第２スイッチと
を設け、前記第１、第２のスイッチの一方の動作期間を
ディジタルサーボ信号のフォワード信号パルスで制御
し、他方のスイッチの動作期間をディジタルサーボ信号
のリバース信号パルスで制御するようにしたことを特徴
とする。
【００１１】その場合、電源ラインとグランド間に、第
１定電流源、第１スイッチ、第２スイッチ、第２定電流
源をこの順序で直列に接続し、前記第１、第２スイッチ
の接続中点と基準電位点間に前記平滑回路を接続し、前
記接続中点からアナログのサーボ信号を出力させるよう
にする。
１定電流源、第１スイッチ、第２スイッチ、第２定電流
源をこの順序で直列に接続し、前記第１、第２スイッチ
の接続中点と基準電位点間に前記平滑回路を接続し、前
記接続中点からアナログのサーボ信号を出力させるよう
にする。
【００１２】また、本発明のＣＤプレーヤは、上記Ｄ／
Ａ変換インターフェースを複数有する集積回路装置を用
いてスピンドルモータ制御、ピックアップ送りモータ制
御、フォーカスコイル制御、トラッキングコイル制御を
行なう。
Ａ変換インターフェースを複数有する集積回路装置を用
いてスピンドルモータ制御、ピックアップ送りモータ制
御、フォーカスコイル制御、トラッキングコイル制御を
行なう。
【００１３】
【発明の実施の形態】図１において、１はＤ／Ａ変換イ
ンターフェースであり、ＩＣで形成されている。直流電
圧Ｖｃｃの電源ライン４とグランド間に定電流源５、第
１スイッチ６、第２スイッチ７、定電流源８がシリーズ
に接続されている。第１、第２スイッチ６、７の接続点
Ａには平滑回路９の一端が接続されている。この平滑回
路９の他端は端子１０に接続されている。端子１０には
基準電圧Ｖrefが印加される。
ンターフェースであり、ＩＣで形成されている。直流電
圧Ｖｃｃの電源ライン４とグランド間に定電流源５、第
１スイッチ６、第２スイッチ７、定電流源８がシリーズ
に接続されている。第１、第２スイッチ６、７の接続点
Ａには平滑回路９の一端が接続されている。この平滑回
路９の他端は端子１０に接続されている。端子１０には
基準電圧Ｖrefが印加される。
【００１４】平滑回路９は抵抗ＲとコンデンサＣの並列
回路から成っている。第１スイッチ６はフォワード信号
パルスＳ1によって制御され、そのパルス期間だけＯＮ
する。第２スイッチ７はリバース信号パルスＳ2によっ
て制御され、そのパルス期間だけＯＮする。尚、フォワ
ード信号パルスＳ1が与えられるとき、リバース信号パ
ルスＳ1は与えられない。また、リバース信号パルスＳ2
が与えられるときはフォワード信号パルスＳ2は与えら
れない。ここで、パルスＳ1、Ｓ2はいずれもＰＷＭ（パ
ルス幅変調）信号である。
回路から成っている。第１スイッチ６はフォワード信号
パルスＳ1によって制御され、そのパルス期間だけＯＮ
する。第２スイッチ７はリバース信号パルスＳ2によっ
て制御され、そのパルス期間だけＯＮする。尚、フォワ
ード信号パルスＳ1が与えられるとき、リバース信号パ
ルスＳ1は与えられない。また、リバース信号パルスＳ2
が与えられるときはフォワード信号パルスＳ2は与えら
れない。ここで、パルスＳ1、Ｓ2はいずれもＰＷＭ（パ
ルス幅変調）信号である。
【００１５】インターフェース１の出力端子１１はバッ
ファ２を介して負荷端子１２に接続される。負荷端子１
２には例えばモータコイル３が接続される。パルスＳ1
が与えられると、そのパルス期間に第１スイッチ６がＯ
Ｎする。そのため定電流源５からの定電流が第１スイッ
チ６を通して平滑回路９へ流れる。
ファ２を介して負荷端子１２に接続される。負荷端子１
２には例えばモータコイル３が接続される。パルスＳ1
が与えられると、そのパルス期間に第１スイッチ６がＯ
Ｎする。そのため定電流源５からの定電流が第１スイッ
チ６を通して平滑回路９へ流れる。
【００１６】そして、Ａ点の電圧は第１スイッチ６が閉
じている時間に依存する。即ち、パルスＳ1のパルス幅
に比例して高くなる。この間、第２スイッチ７はＯＦＦ
となっている。次に、パルスＳ2が与えられると、第２
スイッチ７がそのパルス幅の間、ＯＮになる。このと
き、第１スイッチ６はＯＦＦになっている。
じている時間に依存する。即ち、パルスＳ1のパルス幅
に比例して高くなる。この間、第２スイッチ７はＯＦＦ
となっている。次に、パルスＳ2が与えられると、第２
スイッチ７がそのパルス幅の間、ＯＮになる。このと
き、第１スイッチ６はＯＦＦになっている。
【００１７】従って、端子１０から平滑回路９及び第２
スイッチ７を通して電流が定電流源８へ流れ込むことに
なり、Ａ点の電圧は下がる。Ａ点の電圧はバッファ２に
与えられ、その電圧に応じた電流がコイル３に流れる。
その電流の流れる向きは第１スイッチ６がＯＮのとき、
矢印Ｆ1の方向であり、第２スイッチ７がＯＮのときＦ2
の方向である。
スイッチ７を通して電流が定電流源８へ流れ込むことに
なり、Ａ点の電圧は下がる。Ａ点の電圧はバッファ２に
与えられ、その電圧に応じた電流がコイル３に流れる。
その電流の流れる向きは第１スイッチ６がＯＮのとき、
矢印Ｆ1の方向であり、第２スイッチ７がＯＮのときＦ2
の方向である。
【００１８】このように本実施形態によると、スイッチ
６、７がパルスＳ1、Ｓ2の幅のみによってＯＮ、ＯＦＦ
時間が決まり、出力端子１１の電圧が決まるので、負荷
コイル３を駆動する制御信号（この場合、駆動電流）も
パルスＳ1、Ｓ2の幅のみに依存し、そのパルスＳ1、Ｓ2
の波高値変化による影響は受けないことになる。
６、７がパルスＳ1、Ｓ2の幅のみによってＯＮ、ＯＦＦ
時間が決まり、出力端子１１の電圧が決まるので、負荷
コイル３を駆動する制御信号（この場合、駆動電流）も
パルスＳ1、Ｓ2の幅のみに依存し、そのパルスＳ1、Ｓ2
の波高値変化による影響は受けないことになる。
【００１９】図２は上記図１のインターフェース１をよ
り詳細に示している。同図において、１３はフォワード
信号パルスＳ1が入力されるフォワード端子であり、１
４はリバース信号パルスＳ2が入力されるリバース端子
である。フォワード端子１３はＰＮＰトランジスタＱ４
のベースに接続されており、そのトランジスタＱ４のコ
レクタはグランドに接続され、エミッタはａ点に接続さ
れている。このａ点には、ＮＰＮトランジスタＱ５のベ
ースが接続されているとともに、定電流源１８の出力側
が接続されている。また、ａ点とグランド間には４個の
ダイオードが接続されている。
り詳細に示している。同図において、１３はフォワード
信号パルスＳ1が入力されるフォワード端子であり、１
４はリバース信号パルスＳ2が入力されるリバース端子
である。フォワード端子１３はＰＮＰトランジスタＱ４
のベースに接続されており、そのトランジスタＱ４のコ
レクタはグランドに接続され、エミッタはａ点に接続さ
れている。このａ点には、ＮＰＮトランジスタＱ５のベ
ースが接続されているとともに、定電流源１８の出力側
が接続されている。また、ａ点とグランド間には４個の
ダイオードが接続されている。
【００２０】トランジスタＱ５はトランジスタＱ６とと
もに差動増幅器を構成する。２０はその定電流源であ
る。トランジスタＱ６のベースは定電流源１９とダイオ
ード回路２３の接続点ｂに接続されている。トランジス
タＱ６のコレクタは後述するトランジスタＱ９のベース
に接続されている。
もに差動増幅器を構成する。２０はその定電流源であ
る。トランジスタＱ６のベースは定電流源１９とダイオ
ード回路２３の接続点ｂに接続されている。トランジス
タＱ６のコレクタは後述するトランジスタＱ９のベース
に接続されている。
【００２１】一方、リバース端子１４はＰＮＰトランジ
スタＱ１のベースに接続されており、そのトランジスタ
Ｑ１のコレクタはグランドに接続され、エミッタはダイ
オード２１を介してｃ点に接続されている。ｃ点は定電
流源１５に接続されるとともに、ＰＮＰトランジスタＱ
２のベースにも接続されている。トランジスタＱ２はＰ
ＮＰトランジスタＱ３と共に差動増幅器を構成してお
り、１６はその定電流源である。トランジスタＱ３のベ
ースは定電流源１７とダイオード回路２２の接続点ｄに
接続されている。
スタＱ１のベースに接続されており、そのトランジスタ
Ｑ１のコレクタはグランドに接続され、エミッタはダイ
オード２１を介してｃ点に接続されている。ｃ点は定電
流源１５に接続されるとともに、ＰＮＰトランジスタＱ
２のベースにも接続されている。トランジスタＱ２はＰ
ＮＰトランジスタＱ３と共に差動増幅器を構成してお
り、１６はその定電流源である。トランジスタＱ３のベ
ースは定電流源１７とダイオード回路２２の接続点ｄに
接続されている。
【００２２】トランジスタＱ２のコレクタはＮＰＮトラ
ンジスタＱ７のベースに接続され、トランジスタＱ３の
コレクタはＮＰＮトランジスタＱ８のベースに接続され
ている。トランジスタＱ７、Ｑ８のエミッタは定電流源
８に接続されている。トランジスタＱ７のコレクタはＰ
ＮＰトランジスタＱ９のコレクタに接続されている。
ンジスタＱ７のベースに接続され、トランジスタＱ３の
コレクタはＮＰＮトランジスタＱ８のベースに接続され
ている。トランジスタＱ７、Ｑ８のエミッタは定電流源
８に接続されている。トランジスタＱ７のコレクタはＰ
ＮＰトランジスタＱ９のコレクタに接続されている。
【００２３】トランジスタＱ９のエミッタは差動対を成
すＰＮＰトランジスタＱ１０のエミッタとともに定電流
源５に接続されている。トランジスタＱ１０のベースは
２個のダイオードを介して電源電圧ＶＣＣのライン２５
に接続されるとともに抵抗２４を介してライン２５に接
続されている。また、そのベースはトランジスタＱ５の
コレクタにも接続されている。トランジスタＱ１０は図
１のスイッチ６を構成し、トランジスタＱ８はスイッチ
７を構成している。
すＰＮＰトランジスタＱ１０のエミッタとともに定電流
源５に接続されている。トランジスタＱ１０のベースは
２個のダイオードを介して電源電圧ＶＣＣのライン２５
に接続されるとともに抵抗２４を介してライン２５に接
続されている。また、そのベースはトランジスタＱ５の
コレクタにも接続されている。トランジスタＱ１０は図
１のスイッチ６を構成し、トランジスタＱ８はスイッチ
７を構成している。
【００２４】次に、図２の回路の動作を説明する。ま
ず、フォワード端子１３にフォワード信号パルスＳ1が
入力されると、トランジスタＱ４がＯＦＦになり、トラ
ンジスタＱ５がＯＮとなる。このため、トランジスタＱ
１０がＯＮとなる。一方、トランジスタＱ６はＯＦＦで
あるので、トランジスタＱ９もＯＦＦとなる。このため
定電流源５からの電流はトランジスタＱ１０を通してＡ
点に流れる。
ず、フォワード端子１３にフォワード信号パルスＳ1が
入力されると、トランジスタＱ４がＯＦＦになり、トラ
ンジスタＱ５がＯＮとなる。このため、トランジスタＱ
１０がＯＮとなる。一方、トランジスタＱ６はＯＦＦで
あるので、トランジスタＱ９もＯＦＦとなる。このため
定電流源５からの電流はトランジスタＱ１０を通してＡ
点に流れる。
【００２５】このとき、リバース端子１４にはパルスが
与えられていないので、トランジスタＱ１がＯＮ、トラ
ンジスタＱ２がＯＮ、Ｑ３がＯＦＦとなる。トランジス
タＱ３のＯＦＦによりトランジスタＱ８もＯＦＦとな
る。従って、定電流源５からトランジスタＱ１０を通し
てＡ点に流れた電流はＡ点から平滑回路９側へ流れて平
滑される。
与えられていないので、トランジスタＱ１がＯＮ、トラ
ンジスタＱ２がＯＮ、Ｑ３がＯＦＦとなる。トランジス
タＱ３のＯＦＦによりトランジスタＱ８もＯＦＦとな
る。従って、定電流源５からトランジスタＱ１０を通し
てＡ点に流れた電流はＡ点から平滑回路９側へ流れて平
滑される。
【００２６】次に、リバース端子１４にリバース信号パ
ルスが与えられたときに、トランジスタＱ１、Ｑ２がＯ
ＦＦしてトランジスタＱ７がＯＦＦとなり、一方トラン
ジスタＱ３のＯＮによりトランジスタＱ８がＯＮとな
る。一方、パルスが与えられないトランジスタＱ４のＯ
ＮによりトランジスタＱ５がＯＦＦ、Ｑ６がＯＮとな
り、トランジスタＱ９がＯＮ、Ｑ１０がＯＦＦとなる。
この結果、端子１０→平滑回路９→Ａ点→トランジスタ
Ｑ８→定電流源８に電流が流れる。
ルスが与えられたときに、トランジスタＱ１、Ｑ２がＯ
ＦＦしてトランジスタＱ７がＯＦＦとなり、一方トラン
ジスタＱ３のＯＮによりトランジスタＱ８がＯＮとな
る。一方、パルスが与えられないトランジスタＱ４のＯ
ＮによりトランジスタＱ５がＯＦＦ、Ｑ６がＯＮとな
り、トランジスタＱ９がＯＮ、Ｑ１０がＯＦＦとなる。
この結果、端子１０→平滑回路９→Ａ点→トランジスタ
Ｑ８→定電流源８に電流が流れる。
【００２７】図３は本発明の第２の実施形態を示してい
る。上述した図１の回路では、グランドに対し負荷がつ
ながっていて、ＶREFという基準電圧を中心に負荷３を
駆動しているが、図３の回路は、いわゆるＢＴＬ方式と
いう負荷駆動方式を採っており、インターフェース１か
ら出力される信号を２つのバッファ３１、３２に入力
し、その出力によって駆動するようになっている。
る。上述した図１の回路では、グランドに対し負荷がつ
ながっていて、ＶREFという基準電圧を中心に負荷３を
駆動しているが、図３の回路は、いわゆるＢＴＬ方式と
いう負荷駆動方式を採っており、インターフェース１か
ら出力される信号を２つのバッファ３１、３２に入力
し、その出力によって駆動するようになっている。
【００２８】尚、バッファ３１、３２の出力が互いに逆
相となるようにするためバッファ３１の前段にはインバ
ータ３０を設けてインターフェース１の出力を反転して
からバッファ３１に加えている。
相となるようにするためバッファ３１の前段にはインバ
ータ３０を設けてインターフェース１の出力を反転して
からバッファ３１に加えている。
【００２９】インターフェース１に図４に示す如くフォ
ワード信号パルスＳ1が与えられ、リバース信号パルス
Ｓ2が与えられないとき、図５に示すようにＶREFを中心
にバッファ３１の出力Ｖ1とバッファ３２の出力Ｖ2が逆
相で生じる。リバース信号パルスＳ2が与えられてフォ
ワード信号パルスＳ1が与えられないときは、Ｖ1とＶ2
の関係が逆になる。
ワード信号パルスＳ1が与えられ、リバース信号パルス
Ｓ2が与えられないとき、図５に示すようにＶREFを中心
にバッファ３１の出力Ｖ1とバッファ３２の出力Ｖ2が逆
相で生じる。リバース信号パルスＳ2が与えられてフォ
ワード信号パルスＳ1が与えられないときは、Ｖ1とＶ2
の関係が逆になる。
【００３０】図６は第３の実施形態を示している。ここ
では、ゲインをかせぐため電流／電圧変換増幅器（Ｉ／
Ｖアンプ）３５を設け、平滑回路９の抵抗Ｒの一端をＩ
／Ｖアンプ３５の反転入力端子（−）に接続している。
Ｉ／Ｖアンプ３５の非反転入力端子（＋）には基準電圧
ＶREFを印加し、反転入力端子（−）と出力端子間に抵
抗Ｒ１を接続している。
では、ゲインをかせぐため電流／電圧変換増幅器（Ｉ／
Ｖアンプ）３５を設け、平滑回路９の抵抗Ｒの一端をＩ
／Ｖアンプ３５の反転入力端子（−）に接続している。
Ｉ／Ｖアンプ３５の非反転入力端子（＋）には基準電圧
ＶREFを印加し、反転入力端子（−）と出力端子間に抵
抗Ｒ１を接続している。
【００３１】この場合、ｅ点はＶREFと同一電位とな
る。ｅ点に流れてきた電流はＩ／Ｖアンプ３５で電圧に
変換される。同時にその電圧は増幅されて出力される。
Ｉ／Ｖアンプ３５の出力側に接続される負荷のドライブ
回路は図３の実施形態と同一である。
る。ｅ点に流れてきた電流はＩ／Ｖアンプ３５で電圧に
変換される。同時にその電圧は増幅されて出力される。
Ｉ／Ｖアンプ３５の出力側に接続される負荷のドライブ
回路は図３の実施形態と同一である。
【００３２】次に、図７は本発明回路をＣＤプレーヤに
適用した場合を示している。４０はモータやコイル等の
負荷を駆動するドライブＩＣであり、各負荷を上述のＢ
ＴＬ方式で駆動する。４１はスピンドルモータ、４２は
ピックアップをディスクの径方向に移動させるための送
りモータ、４３はフォーカスコイル、４４はトラッキン
グコイルである。これらの負荷４１〜４４に対応して図
３又は図６に示すＤ／Ａ変換インターフェースとドライ
ブバッファ回路がＩＣ４０に内蔵されている。
適用した場合を示している。４０はモータやコイル等の
負荷を駆動するドライブＩＣであり、各負荷を上述のＢ
ＴＬ方式で駆動する。４１はスピンドルモータ、４２は
ピックアップをディスクの径方向に移動させるための送
りモータ、４３はフォーカスコイル、４４はトラッキン
グコイルである。これらの負荷４１〜４４に対応して図
３又は図６に示すＤ／Ａ変換インターフェースとドライ
ブバッファ回路がＩＣ４０に内蔵されている。
【００３３】５６は光ピックアップであり、ディスクか
ら読み取った信号をプリアンプ４５を介してサーボプロ
セッサ４６へ与える。サーボプロセッサ４６はスピンド
ルコントロール回路４７、送りモータコントロール回路
４８、フォーカスエラー検出回路４９、トラッキングエ
ラー検出回路５０等を有しており、それらの回路から、
それぞれフォワード信号パルスＳ1とリバース信号パル
スＳ2を出力してドライブＩＣ４０へ与える。尚、サー
ボプロセッサ４６にはモータの回転状態検出手段からの
信号も与えられるようになっているが、ここでは図示省
略している。
ら読み取った信号をプリアンプ４５を介してサーボプロ
セッサ４６へ与える。サーボプロセッサ４６はスピンド
ルコントロール回路４７、送りモータコントロール回路
４８、フォーカスエラー検出回路４９、トラッキングエ
ラー検出回路５０等を有しており、それらの回路から、
それぞれフォワード信号パルスＳ1とリバース信号パル
スＳ2を出力してドライブＩＣ４０へ与える。尚、サー
ボプロセッサ４６にはモータの回転状態検出手段からの
信号も与えられるようになっているが、ここでは図示省
略している。
【００３４】サーボプロセッサ４６は更にプリアンプ４
５からのデータをディジタル信号プロセッサ５１へ与え
る。このディジタルプロセッサ５１は入力されたデータ
をデコード処理してオーディオ信号を形成する。このオ
ーディオ信号はＤ／Ａコンバータ５２によってアナログ
信号に変換された後、オーディオアンプ５３に供給され
る。５４はスピーカであり、５５はＣＤプレーヤの全体
の制御を司るマイクロコンピュータである。
５からのデータをディジタル信号プロセッサ５１へ与え
る。このディジタルプロセッサ５１は入力されたデータ
をデコード処理してオーディオ信号を形成する。このオ
ーディオ信号はＤ／Ａコンバータ５２によってアナログ
信号に変換された後、オーディオアンプ５３に供給され
る。５４はスピーカであり、５５はＣＤプレーヤの全体
の制御を司るマイクロコンピュータである。
【００３５】
【発明の効果】以上説明したように本発明によれば、Ｄ
／Ａ変換インターフェースの出力電圧は平滑回路の時定
数とスイッチの動作期間によって決まるようになってお
り、そのスイッチの動作期間は入力のディジタルサーボ
信号パルスの幅のみに依存し、波高値には影響されない
ので、パルスの波高値変化による出力電圧の変動を抑え
ることができ、正確なサーボ制御が期待できる。
／Ａ変換インターフェースの出力電圧は平滑回路の時定
数とスイッチの動作期間によって決まるようになってお
り、そのスイッチの動作期間は入力のディジタルサーボ
信号パルスの幅のみに依存し、波高値には影響されない
ので、パルスの波高値変化による出力電圧の変動を抑え
ることができ、正確なサーボ制御が期待できる。
【００３６】また、平滑回路を集積回路装置内に取り込
むことができるので、部品点数や基板への実装コストが
低減できる。
むことができるので、部品点数や基板への実装コストが
低減できる。
【図１】本発明のＤ／Ａ変換インターフェースの実施形
態を示す回路図。
態を示す回路図。
【図２】その詳細な回路構成図。
【図３】本発明のサーボ回路の実施形態を示す回路図。
【図４】その動作説明用の波形図。
【図５】同じくその動作説明用の波形図。
【図６】本発明のＤ／Ａ変換インターフェース及びサー
ボ回路の他の実施形態を示す回路図。
ボ回路の他の実施形態を示す回路図。
【図７】本発明のＣＤプレーヤの実施形態を示す回路
図。
図。
【図８】従来のＤ／Ａ変換インターフェース及びサーボ
回路を示す回路図。
回路を示す回路図。
【図９】その動作説明図。
５、８ 定電流源 ６ 第１スイッチ ７ 第２スイッチ ９ 平滑回路 Ｓ1 フォワード信号パルス Ｓ2 リバース信号パルス ４０ ドライブＩＣ ４１ スピンドルモータ ４２ 送りモータ ４３ フォーカスコイル ４４ トラッキングコイル ４６ サーボプロセッサ
Claims (5)
- 【請求項１】ディジタルサーボ信号をアナログ信号に変
換して出力するＤ／Ａ変換インターフェースにおいて、 アナログ信号を出力する平滑回路に定電流を供給する第
１スイッチと、前記平滑回路から定電流を取り出す第２
スイッチとを設け、前記第１、第２のスイッチの一方の
動作期間をディジタルサーボ信号のフォワード信号パル
スで制御し、他方のスイッチの動作期間をディジタルサ
ーボ信号のリバース信号パルスで制御するようにしたこ
とを特徴とするＤ／Ａ変換インターフェース。 - 【請求項２】電源ラインとグランド間に、第１定電流
源、第１スイッチ、第２スイッチ、第２定電流源をこの
順序で直列に接続し、前記第１、第２スイッチの接続中
点と基準電位点間に前記平滑回路を接続し、前記接続中
点からアナログのサーボ信号を出力させるようにしたこ
とを特徴とする請求項１に記載のＤ／Ａ変換インターフ
ェース。 - 【請求項３】請求項１又は請求項２のＤ／Ａ変換インタ
ーフェースの出力で負荷をＢＴＬドライブするようにし
たことを特徴とするサーボ回路。 - 【請求項４】請求項１又は請求項２のＤ／Ａ変換インタ
ーフェースを複数有していることを特徴とする集積回路
装置。 - 【請求項５】請求項４の集積回路装置を用いてスピンド
ルモータ制御、ピックアップ送りモータ制御、フォーカ
スコイル制御、トラッキングコイル制御を行なうことを
特徴とするＣＤプレーヤ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21560495A JP3254112B2 (ja) | 1995-08-24 | 1995-08-24 | Ｄ／ａ変換インターフェース |
| TW085109620A TW439358B (en) | 1995-08-24 | 1996-08-08 | Interface for digital/analog conversion |
| KR1019960033185A KR100425066B1 (ko) | 1995-08-24 | 1996-08-09 | D/a변환인터페이스 |
| US08/699,386 US5719575A (en) | 1995-08-24 | 1996-08-19 | D/A conversion interface for digital servo signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21560495A JP3254112B2 (ja) | 1995-08-24 | 1995-08-24 | Ｄ／ａ変換インターフェース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964747A true JPH0964747A (ja) | 1997-03-07 |
| JP3254112B2 JP3254112B2 (ja) | 2002-02-04 |
Family
ID=16675188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21560495A Expired - Fee Related JP3254112B2 (ja) | 1995-08-24 | 1995-08-24 | Ｄ／ａ変換インターフェース |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5719575A (ja) |
| JP (1) | JP3254112B2 (ja) |
| KR (1) | KR100425066B1 (ja) |
| TW (1) | TW439358B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7843447B2 (en) | 2005-01-31 | 2010-11-30 | Samsung Mobile Display Co., Ltd. | Liquid crystal display with feedback circuit part |
| JP2012124774A (ja) * | 2010-12-09 | 2012-06-28 | Advantest Corp | Ａｄ変換装置およびｄａ変換装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19740932A1 (de) * | 1997-09-17 | 1999-04-01 | Siemens Ag | Schaltungsanordnung zur Bestimmung der Ausgangsleistung eines Schaltnetzteils |
| KR101020244B1 (ko) | 2004-04-19 | 2011-03-07 | 페어차일드코리아반도체 주식회사 | Ｄ／ａ변환 인터페이스 |
| US7187316B1 (en) * | 2006-02-06 | 2007-03-06 | Brookhaven Science Associates, Llc | Method and apparatus for clockless analog-to-digital conversion and peak detection |
| CN106888012B (zh) * | 2017-01-09 | 2023-06-16 | 四川埃姆克伺服科技有限公司 | 一种用于伺服控制器的差分型模拟量输入接口电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8501896A (nl) * | 1985-07-02 | 1987-02-02 | Philips Nv | Digitaal-analoog omzetter. |
| US4954906A (en) * | 1986-03-04 | 1990-09-04 | Seiko Epson Corporation | Position control system for a magnetic storage device using a small sized disk |
| JPH01173921A (ja) * | 1987-12-28 | 1989-07-10 | Sony Corp | Ｄ／ａ変換器 |
| JP2598138B2 (ja) * | 1989-10-31 | 1997-04-09 | 株式会社東芝 | Ｄ／ａ変換器 |
-
1995
- 1995-08-24 JP JP21560495A patent/JP3254112B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-08 TW TW085109620A patent/TW439358B/zh not_active IP Right Cessation
- 1996-08-09 KR KR1019960033185A patent/KR100425066B1/ko not_active IP Right Cessation
- 1996-08-19 US US08/699,386 patent/US5719575A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7843447B2 (en) | 2005-01-31 | 2010-11-30 | Samsung Mobile Display Co., Ltd. | Liquid crystal display with feedback circuit part |
| JP2012124774A (ja) * | 2010-12-09 | 2012-06-28 | Advantest Corp | Ａｄ変換装置およびｄａ変換装置 |
| US8941521B2 (en) | 2010-12-09 | 2015-01-27 | Advantest Corporation | Analog to digital converter and digital to analog converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100425066B1 (ko) | 2004-06-30 |
| US5719575A (en) | 1998-02-17 |
| TW439358B (en) | 2001-06-07 |
| KR970012533A (ko) | 1997-03-29 |
| JP3254112B2 (ja) | 2002-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3254112B2 (ja) | Ｄ／ａ変換インターフェース | |
| KR100377133B1 (ko) | 피더블유엠 입력 모터 구동 회로 | |
| US6717538B2 (en) | DA converter and data reproducing apparatus | |
| US4737696A (en) | Actuator drive circuit | |
| JP3443591B2 (ja) | コイル負荷駆動回路 | |
| JP2880660B2 (ja) | 負荷の駆動装置 | |
| JP3169698B2 (ja) | バイアス変換型フィルタ回路 | |
| JPH06314936A (ja) | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 | |
| JP2746574B2 (ja) | 速度サーボ回路 | |
| JPH07298671A (ja) | ブラシレスモータの駆動装置 | |
| JP4945832B2 (ja) | ディスク再生制御装置 | |
| KR960008411Y1 (ko) | 레이저 디스크 플레이어의 스핀들 모터 제어회로 | |
| JP3253789B2 (ja) | モータ駆動装置のリップルキャンセル回路 | |
| JPH09252224A (ja) | 電流／電圧変換回路 | |
| KR910006345Y1 (ko) | 음향기기의 자동선곡 신호발생회로 | |
| KR100502563B1 (ko) | 직류모터 구동 시스템 | |
| KR870003299Y1 (ko) | 비디오 테이프 레코오더의 간헐 주행시 저속 제어장치 | |
| JPH0552083B2 (ja) | ||
| JP3509323B2 (ja) | フォトカプラ駆動回路 | |
| KR940007541Y1 (ko) | 컴팩트 디스크 플레이어의 액츄에이터 진동 보상장치 | |
| JP3126109B2 (ja) | 光ディスク再生装置のフィードモータ駆動制御回路及びその方法 | |
| JP2000341054A (ja) | 光信号増幅回路 | |
| JPH08103095A (ja) | スレッドモータ駆動回路 | |
| JPH0447362B2 (ja) | ||
| JP2582502B2 (ja) | 磁気テープ装置の記録電流設定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |