JP2746574B2 - 速度サーボ回路 - Google Patents
速度サーボ回路Info
- Publication number
- JP2746574B2 JP2746574B2 JP59067252A JP6725284A JP2746574B2 JP 2746574 B2 JP2746574 B2 JP 2746574B2 JP 59067252 A JP59067252 A JP 59067252A JP 6725284 A JP6725284 A JP 6725284A JP 2746574 B2 JP2746574 B2 JP 2746574B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- current
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はモータ速度サーボ回路に関し、特に乾電池を
電源として低電圧で作動させる回路に適したものであ
る。 背景技術とその問題点 カセツトテープレコーダ、カセツトテーププレーヤな
どのポケツタブルの電子装置においては、小型化のため
に内蔵電池1個でしかもDC−DCコンバータ無しで動作さ
せることが求められている。ところがカセツトテープレ
コーダの駆動モータの定速サーボ回路などは、一般に一
定電源電圧が供給されることを前提として構成されてい
るので、乾電池の減電圧特性による電源電圧の大巾な低
下で、サーボ回路が正常に作動しなくなることがある。
これは速度情報を電圧レベルに変換する処理回路部にお
いて電圧マージンが少なくなるために、変換された速度
情報電圧のダイナミツクレンジが著しく狭められること
が一因であると考えられる。 発明の目的 本発明は上述の問題にかんがみ、乾電池1本のような
低電源電圧でも正常に作動するモータ速度サーボ回路を
提供することを目的とする。 発明の概要 本発明のモータの速度サーボ回路は、モータの回転速
度を検出した検出信号と基準レベルとを比較してPWM信
号を発生するコンパレータ3と、PWM信号を電流パルス
に変換する電圧/電流変換回路6と、電圧/電流変換回
路6からの電流パルスを積分してモータの回転速度を検
出した結果に応じて変化する電圧に変換する積分回路8
とを備え、積分回路8から出力される電圧に基づいてモ
ータを制御する構成であり、この構成により速度情報の
処理過程でそのダイナミックレンジが電源電圧の影響を
受けることが無くなり、従って乾電池1本のような低電
圧でも支障なく動作させることができる。 実施例 以下本発明の構成を実施例を参照して説明する。 第1図は一般的な周知のモータ速度サーボ回路であつ
て、第2図はその動作波形図である。第1図で、モータ
軸又はその負荷の回転軸に結合された周波数発電機(F
G)1から得られる速度検出信号は、アンプ2で第2図
Aのパルスに整形され、このパルスでトランジスタQ1が
スイツチ駆動される。トランジスタQ1のコレクタには抵
抗R1及びコンデンサC1から成る時定数回路が結合され、
第2図Bの三角波が形成される。この三角波(即ち、回
転速度検出信号)をコンパレータ3によつて定基準レベ
ルEでスライスすることにより、速度情報(周波数)を
パルス巾に変換した第3図CのPWM波が得られる。このP
WM波を抵抗R2、コンデンサC2で積分することにより、第
2図Dのサーボ電圧Svが形成される。このサーボ電圧を
アンプ4及び制御トランジスタQ2を介してモータ5に与
えることにより、定速制御が行われる。 第1図の従来回路は既述のように、電源電圧が低下す
ると、周波数−電圧変換によつて得られた速度情報電圧
のダイナミツクレンジが狭められて、定速制御性能が著
しく低下する。つまり従来例の場合、コンパレータ3の
出力電圧が接地電圧から電源電圧までの範囲内でしか変
化しないため、電源電圧の低下に伴ってコンパレータ3
の出力電圧の上限値が低下し、積分回路の出力電圧Svの
速度情報電圧で駆動される次段のアンプ4の入力電圧が
不足し、問題になる。 次に第3図は本発明の実施例のモータ速度サーボ回路
で、第1図と同じ部分には同じ符号が付されている。こ
の実施例では、コンパレータ3から得られる第2図Cの
PWM信号をまず電圧/電流変換回路6に与えて、電流パ
ルスに変換し、その電流出力をオペアンプ7及び抵抗R
3、コンデンサC3から成る積分回路8で積分平滑してい
る。この電圧/電流変換により、速度情報のダイナミツ
クレンジが大巾に改善され、低電圧でも良好なサーボ特
性が得られる。即ち、従来では電源電圧が例えば0.8Vに
低下した場合、サーボ電圧Svの上限は、第2図CのPWM
波を積分(平滑)するため、電源電圧の0.8Vより低い値
になる。一方、サーボ回路を構成する次段のトランジス
タの最小動作電圧は0.6〜0.7V(ベース−エミッタ間電
圧)であるから、速度情報のダイナミックレンジが狭く
なり、低速制御性能が著しく低下する。つまり、第2図
CのPWM波を積分した場合、PWM波のパルス幅が狭くなる
と(例えば50%以下になると平滑電圧は電源電圧の1/2
以下となる)、次段のトランジスタを駆動できない恐れ
が生じる。一方、実施例の如くに電圧/電流変換を行え
ば、速度情報に対応した電流は電源電圧の影響を受ける
ことが無いので、低電圧時にも正常に動作する。 積分回路8の出力は所定レベルを中心にして速度情報
に応じて変化する速度情報電圧(第1図のサーボ電圧Sv
に対応する)である。この電圧は抵抗R4〜R7、基準電圧
源V及びオペアンプ9から成る電圧シフト回路10にて適
当なDCバイアスが付加されてから、抵抗R8、R9及びトラ
ンジスタQ2、Q3から成るドライブ回路11を経てモータ5
に供給される。 次に第4図は第3図のサーボ回路を含む2相ブラシレ
スモータの駆動回路であつて、その主要部はIC化されて
いる。 第3図と同様に、周波数発電機1の出力に基いて形成
された三角波は、トランジスタ対Q10、Q11等から成るコ
ンパレータ3においてスライスされ、その出力のPWM波
は抵抗R10、R11、コンデンサC4から成るローパスフイル
タ12でヒゲ状ノイズが取られてから、ICの端子T1を介し
て電圧/電流変換回路6に与えられる。 電圧/電流変換回路6は、トランジスタ対Q12、Q13の
差動アンプ13を含み、この差動アンプの出力がトランジ
スタQ14を介して入力中に全帰還されることにより、入
力のPWM波に対応した電流パルスがカレントミラートラ
ンジスタQ15を介して取出されるようになつている。出
力電流値はICの端子T4から与えられる一定電圧STB(Q12
のベース)をトランジスタQ14のコレクタ抵抗負荷で割
つた値であり、電圧STBが一定であるから、この電流値
は電源電圧の変動に影響されることが無く、従つて速度
情報に応じてそのパルス巾のみが変化するPWM変調され
た電流パルスが導出される。 次段の積分回路8はこのPWM電流パルスを積分して速
度情報電圧を形成する。積分回路8は、トランジスタ対
Q16、Q17及びトランジスタ対Q18、Q19からなる差動アン
プ14、15を逆相接続したものであつて、互に逆相で駆動
されるトランジスタQ20、Q21を継続結合したプシュプル
出力段を備えている。この出力段の出力信号は端子T3に
導出され、既述の抵抗R3、コンデンサC3の帰還路を経て
端子T3から差動アンプ14、15の入力に戻されることによ
り積分器が構成される。トランジスタQ22、Q23は差動ア
ンプの出力を接地基準にするシフト回路である。 前段の電圧/電流変換回路6のトランジスタQ15の出
力電流は抵抗R3、コンデンサC3の帰還回路を流れ、その
インピーダンスとQ15のコレクタ電流との積の電圧が端
子T3に生ずる。即ち、積分回路8では積分平滑と共に電
流‐電圧変換を行っている。 例えば、第4図において、電源電圧が1Vから0.8Vに低
下したとき、積分回路8の出力端子T3の出力電圧は、対
接地から見た場合に0.8V以内の電圧に変換される。即
ち、電圧−電流変換回路6の上記トランジスタQ12に並
列接続されたトランジスタQ15のコレクタから入力PWM波
に応じた電流パルスが端子T2を介して積分回路8のコン
デンサC3に流れるため、端子T3の出力電圧は上記端子T4
の一定電圧よりコンデンサC3の電圧分だけ低い電圧にな
る。(例えば、端子T4の定電圧STBを0.8Vとした場合、
コンデンサC3の電圧を0.2V程度にすれば、出力電圧は略
0.6V程度にすることができる。) 従って、次段の差動アンプ9のトランジスタQ25のベ
ースドライブが可能になり、しかもこの出力電圧は電源
電圧変動の影響を受けることがないので、低電圧時にも
正常に動作する。 積分回路8の出力は、トランジスタQ24、25から成る
差動アンプ9(オペアンプ)を備える電圧シフト回路10
に導出される。この差動アンプ9の一方の入力(Q24の
ベース)には一定電圧STBを抵抗R6、R7で分圧した基準
電圧が与えられ、また他方の入力(Q25のベース)には
入力抵抗R4を介して積分回路8の出力が与えられる。こ
の電圧シフト回路10の出力段はトランジスタQ26、Q27の
プシュプル回路になつていて、出力信号が抵抗R5を介し
て差動アンプ9の入力に帰還されて、所定のバイアスが
付加された電圧シフト出力が端子T5に導出される。なお
トランジスタQ28、Q29は差動アンプ9の一方の出力を接
地基準に直すシフト回路であり、また差動アンプ9の入
力における抵抗比R6/R7とR5/R4とは同一となつていて、
この抵抗比がゲインとなつている。従つて積分回路8の
出力電圧と基準電圧STBを抵抗R6、R7で分圧した電圧と
の電圧差がゲインR5/R4倍されて対接地に対して適当な
バイアスが付加された速度制御信号として端子T5に出力
される。 なお差動アンプ9のトランジスタQ25のベース電圧
は、積分回路8の出力端子T3の出力電圧の変化に応じて
変化する。その電圧変化は、電圧シフト回路10の出力端
子T5のレベル変化となって現れる。電圧シフト回路10の
出力段トランジスタQ27はトランジスタQ29と共にカレン
トミラーを構成し、トランジスタQ27は最小限0.1V程度
のコレクタ電圧で動作可能である。 端子T5に導出された速度サーボ電圧は抵抗R12及びコ
ンデンサC5から成るローパスフイルタ17を介して端子T6
からスイツチング段18に与えられる。このスイツチング
段18は2相コイルに対応した差動アンプ19、20(トラン
ジスタ対Q30、Q31及びトランジスタ対Q32、Q33)を備
え、各差動アンプ19、20の出力がトランジスタQ34、Q35
を介して正入力に帰還されることにより、各差動アンプ
19、20の負入力の信号電圧に比例した電流が端子T7、T8
に導出されるようになつている。 各差動アンプ19、20の出力はスイツチトランジスタQ3
6、Q37によつてオン・オフされ、これによつてロータの
回転位置に応じて2相コイルが180°交互に切換通電さ
れる。ロータ回転位置はホール素子21によつて検出さ
れ、差動アンプ22で整形され、スイツチング信号として
スイツチトランジスタQ36に、また逆相のスイツチング
信号としてインバータ23を介してスイツチトランジスタ
Q37に加えられる。これにより、端子T7、T8から各相に
対応してスイツチングされ且つ速度制御信号によつて振
巾変調された出力が得られる。 端子T7、T8の出力はIC外のドライブ回路24、25を介し
て2相の各コイル26、27に供給される。一方のドライブ
回路24は第3図と同様にトランジスタQ2、Q3から成り、
また他方のドライブ回路25も同じ構成のトランジスタQ
4、Q5から成つている。 発明の効果 本発明は上述の如く、回転速度情報によつて変調され
たPWM信号を電流信号に変調してから積分平滑して速度
制御信号を得るようにしたから、PWM信号を速度制御信
号に変換する処理過程において、電源電圧が低いことに
よつて速度情報電圧の変化巾(ダイナミツクレンジ)が
制限を受けることが無く、従つて乾電池1本のような低
電圧電源でも支障無く動作させることが可能である。
電源として低電圧で作動させる回路に適したものであ
る。 背景技術とその問題点 カセツトテープレコーダ、カセツトテーププレーヤな
どのポケツタブルの電子装置においては、小型化のため
に内蔵電池1個でしかもDC−DCコンバータ無しで動作さ
せることが求められている。ところがカセツトテープレ
コーダの駆動モータの定速サーボ回路などは、一般に一
定電源電圧が供給されることを前提として構成されてい
るので、乾電池の減電圧特性による電源電圧の大巾な低
下で、サーボ回路が正常に作動しなくなることがある。
これは速度情報を電圧レベルに変換する処理回路部にお
いて電圧マージンが少なくなるために、変換された速度
情報電圧のダイナミツクレンジが著しく狭められること
が一因であると考えられる。 発明の目的 本発明は上述の問題にかんがみ、乾電池1本のような
低電源電圧でも正常に作動するモータ速度サーボ回路を
提供することを目的とする。 発明の概要 本発明のモータの速度サーボ回路は、モータの回転速
度を検出した検出信号と基準レベルとを比較してPWM信
号を発生するコンパレータ3と、PWM信号を電流パルス
に変換する電圧/電流変換回路6と、電圧/電流変換回
路6からの電流パルスを積分してモータの回転速度を検
出した結果に応じて変化する電圧に変換する積分回路8
とを備え、積分回路8から出力される電圧に基づいてモ
ータを制御する構成であり、この構成により速度情報の
処理過程でそのダイナミックレンジが電源電圧の影響を
受けることが無くなり、従って乾電池1本のような低電
圧でも支障なく動作させることができる。 実施例 以下本発明の構成を実施例を参照して説明する。 第1図は一般的な周知のモータ速度サーボ回路であつ
て、第2図はその動作波形図である。第1図で、モータ
軸又はその負荷の回転軸に結合された周波数発電機(F
G)1から得られる速度検出信号は、アンプ2で第2図
Aのパルスに整形され、このパルスでトランジスタQ1が
スイツチ駆動される。トランジスタQ1のコレクタには抵
抗R1及びコンデンサC1から成る時定数回路が結合され、
第2図Bの三角波が形成される。この三角波(即ち、回
転速度検出信号)をコンパレータ3によつて定基準レベ
ルEでスライスすることにより、速度情報(周波数)を
パルス巾に変換した第3図CのPWM波が得られる。このP
WM波を抵抗R2、コンデンサC2で積分することにより、第
2図Dのサーボ電圧Svが形成される。このサーボ電圧を
アンプ4及び制御トランジスタQ2を介してモータ5に与
えることにより、定速制御が行われる。 第1図の従来回路は既述のように、電源電圧が低下す
ると、周波数−電圧変換によつて得られた速度情報電圧
のダイナミツクレンジが狭められて、定速制御性能が著
しく低下する。つまり従来例の場合、コンパレータ3の
出力電圧が接地電圧から電源電圧までの範囲内でしか変
化しないため、電源電圧の低下に伴ってコンパレータ3
の出力電圧の上限値が低下し、積分回路の出力電圧Svの
速度情報電圧で駆動される次段のアンプ4の入力電圧が
不足し、問題になる。 次に第3図は本発明の実施例のモータ速度サーボ回路
で、第1図と同じ部分には同じ符号が付されている。こ
の実施例では、コンパレータ3から得られる第2図Cの
PWM信号をまず電圧/電流変換回路6に与えて、電流パ
ルスに変換し、その電流出力をオペアンプ7及び抵抗R
3、コンデンサC3から成る積分回路8で積分平滑してい
る。この電圧/電流変換により、速度情報のダイナミツ
クレンジが大巾に改善され、低電圧でも良好なサーボ特
性が得られる。即ち、従来では電源電圧が例えば0.8Vに
低下した場合、サーボ電圧Svの上限は、第2図CのPWM
波を積分(平滑)するため、電源電圧の0.8Vより低い値
になる。一方、サーボ回路を構成する次段のトランジス
タの最小動作電圧は0.6〜0.7V(ベース−エミッタ間電
圧)であるから、速度情報のダイナミックレンジが狭く
なり、低速制御性能が著しく低下する。つまり、第2図
CのPWM波を積分した場合、PWM波のパルス幅が狭くなる
と(例えば50%以下になると平滑電圧は電源電圧の1/2
以下となる)、次段のトランジスタを駆動できない恐れ
が生じる。一方、実施例の如くに電圧/電流変換を行え
ば、速度情報に対応した電流は電源電圧の影響を受ける
ことが無いので、低電圧時にも正常に動作する。 積分回路8の出力は所定レベルを中心にして速度情報
に応じて変化する速度情報電圧(第1図のサーボ電圧Sv
に対応する)である。この電圧は抵抗R4〜R7、基準電圧
源V及びオペアンプ9から成る電圧シフト回路10にて適
当なDCバイアスが付加されてから、抵抗R8、R9及びトラ
ンジスタQ2、Q3から成るドライブ回路11を経てモータ5
に供給される。 次に第4図は第3図のサーボ回路を含む2相ブラシレ
スモータの駆動回路であつて、その主要部はIC化されて
いる。 第3図と同様に、周波数発電機1の出力に基いて形成
された三角波は、トランジスタ対Q10、Q11等から成るコ
ンパレータ3においてスライスされ、その出力のPWM波
は抵抗R10、R11、コンデンサC4から成るローパスフイル
タ12でヒゲ状ノイズが取られてから、ICの端子T1を介し
て電圧/電流変換回路6に与えられる。 電圧/電流変換回路6は、トランジスタ対Q12、Q13の
差動アンプ13を含み、この差動アンプの出力がトランジ
スタQ14を介して入力中に全帰還されることにより、入
力のPWM波に対応した電流パルスがカレントミラートラ
ンジスタQ15を介して取出されるようになつている。出
力電流値はICの端子T4から与えられる一定電圧STB(Q12
のベース)をトランジスタQ14のコレクタ抵抗負荷で割
つた値であり、電圧STBが一定であるから、この電流値
は電源電圧の変動に影響されることが無く、従つて速度
情報に応じてそのパルス巾のみが変化するPWM変調され
た電流パルスが導出される。 次段の積分回路8はこのPWM電流パルスを積分して速
度情報電圧を形成する。積分回路8は、トランジスタ対
Q16、Q17及びトランジスタ対Q18、Q19からなる差動アン
プ14、15を逆相接続したものであつて、互に逆相で駆動
されるトランジスタQ20、Q21を継続結合したプシュプル
出力段を備えている。この出力段の出力信号は端子T3に
導出され、既述の抵抗R3、コンデンサC3の帰還路を経て
端子T3から差動アンプ14、15の入力に戻されることによ
り積分器が構成される。トランジスタQ22、Q23は差動ア
ンプの出力を接地基準にするシフト回路である。 前段の電圧/電流変換回路6のトランジスタQ15の出
力電流は抵抗R3、コンデンサC3の帰還回路を流れ、その
インピーダンスとQ15のコレクタ電流との積の電圧が端
子T3に生ずる。即ち、積分回路8では積分平滑と共に電
流‐電圧変換を行っている。 例えば、第4図において、電源電圧が1Vから0.8Vに低
下したとき、積分回路8の出力端子T3の出力電圧は、対
接地から見た場合に0.8V以内の電圧に変換される。即
ち、電圧−電流変換回路6の上記トランジスタQ12に並
列接続されたトランジスタQ15のコレクタから入力PWM波
に応じた電流パルスが端子T2を介して積分回路8のコン
デンサC3に流れるため、端子T3の出力電圧は上記端子T4
の一定電圧よりコンデンサC3の電圧分だけ低い電圧にな
る。(例えば、端子T4の定電圧STBを0.8Vとした場合、
コンデンサC3の電圧を0.2V程度にすれば、出力電圧は略
0.6V程度にすることができる。) 従って、次段の差動アンプ9のトランジスタQ25のベ
ースドライブが可能になり、しかもこの出力電圧は電源
電圧変動の影響を受けることがないので、低電圧時にも
正常に動作する。 積分回路8の出力は、トランジスタQ24、25から成る
差動アンプ9(オペアンプ)を備える電圧シフト回路10
に導出される。この差動アンプ9の一方の入力(Q24の
ベース)には一定電圧STBを抵抗R6、R7で分圧した基準
電圧が与えられ、また他方の入力(Q25のベース)には
入力抵抗R4を介して積分回路8の出力が与えられる。こ
の電圧シフト回路10の出力段はトランジスタQ26、Q27の
プシュプル回路になつていて、出力信号が抵抗R5を介し
て差動アンプ9の入力に帰還されて、所定のバイアスが
付加された電圧シフト出力が端子T5に導出される。なお
トランジスタQ28、Q29は差動アンプ9の一方の出力を接
地基準に直すシフト回路であり、また差動アンプ9の入
力における抵抗比R6/R7とR5/R4とは同一となつていて、
この抵抗比がゲインとなつている。従つて積分回路8の
出力電圧と基準電圧STBを抵抗R6、R7で分圧した電圧と
の電圧差がゲインR5/R4倍されて対接地に対して適当な
バイアスが付加された速度制御信号として端子T5に出力
される。 なお差動アンプ9のトランジスタQ25のベース電圧
は、積分回路8の出力端子T3の出力電圧の変化に応じて
変化する。その電圧変化は、電圧シフト回路10の出力端
子T5のレベル変化となって現れる。電圧シフト回路10の
出力段トランジスタQ27はトランジスタQ29と共にカレン
トミラーを構成し、トランジスタQ27は最小限0.1V程度
のコレクタ電圧で動作可能である。 端子T5に導出された速度サーボ電圧は抵抗R12及びコ
ンデンサC5から成るローパスフイルタ17を介して端子T6
からスイツチング段18に与えられる。このスイツチング
段18は2相コイルに対応した差動アンプ19、20(トラン
ジスタ対Q30、Q31及びトランジスタ対Q32、Q33)を備
え、各差動アンプ19、20の出力がトランジスタQ34、Q35
を介して正入力に帰還されることにより、各差動アンプ
19、20の負入力の信号電圧に比例した電流が端子T7、T8
に導出されるようになつている。 各差動アンプ19、20の出力はスイツチトランジスタQ3
6、Q37によつてオン・オフされ、これによつてロータの
回転位置に応じて2相コイルが180°交互に切換通電さ
れる。ロータ回転位置はホール素子21によつて検出さ
れ、差動アンプ22で整形され、スイツチング信号として
スイツチトランジスタQ36に、また逆相のスイツチング
信号としてインバータ23を介してスイツチトランジスタ
Q37に加えられる。これにより、端子T7、T8から各相に
対応してスイツチングされ且つ速度制御信号によつて振
巾変調された出力が得られる。 端子T7、T8の出力はIC外のドライブ回路24、25を介し
て2相の各コイル26、27に供給される。一方のドライブ
回路24は第3図と同様にトランジスタQ2、Q3から成り、
また他方のドライブ回路25も同じ構成のトランジスタQ
4、Q5から成つている。 発明の効果 本発明は上述の如く、回転速度情報によつて変調され
たPWM信号を電流信号に変調してから積分平滑して速度
制御信号を得るようにしたから、PWM信号を速度制御信
号に変換する処理過程において、電源電圧が低いことに
よつて速度情報電圧の変化巾(ダイナミツクレンジ)が
制限を受けることが無く、従つて乾電池1本のような低
電圧電源でも支障無く動作させることが可能である。
【図面の簡単な説明】
第1図は従来のモータ速度サーボ回路の回路図、第2図
は第1図の動作波形図、第3図は本発明の実施例を示す
モータ速度サーボ回路の回路図、第4図は第3図のサー
ボ回路を含む2相ブラシレスモータの駆動回路の回路図
である。 なお図面に用いられた符号において、 1……周波数発電機 3……コンパレータ 6……電圧/電流変換回路 8……積分回路 11……ドライブ回路 である。
は第1図の動作波形図、第3図は本発明の実施例を示す
モータ速度サーボ回路の回路図、第4図は第3図のサー
ボ回路を含む2相ブラシレスモータの駆動回路の回路図
である。 なお図面に用いられた符号において、 1……周波数発電機 3……コンパレータ 6……電圧/電流変換回路 8……積分回路 11……ドライブ回路 である。
フロントページの続き
(56)参考文献 特開 昭59−11792(JP,A)
特開 昭57−130127(JP,A)
特開 昭55−155588(JP,A)
特開 昭54−124212(JP,A)
Claims (1)
- (57)【特許請求の範囲】 1.モータの回転速度を検出した検出信号と基準レベル
とを比較してPWM信号を発生するコンパレータと、 上記PWM信号を電流パルスに変換する電圧/電流変換回
路と、 上記電圧/電流変換回路からの電流パルスを積分して上
記モータの回転速度を検出した結果に応じて変化する速
度情報電圧に変換する積分回路と、 当該積分回路からの速度情報電圧にバイアスを付加して
速度制御信号として出力する電圧シフト回路と、 上記電圧シフト回路から出力される速度制御信号でもっ
てモータを制御するようにしたモータの速度サーボ回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59067252A JP2746574B2 (ja) | 1984-04-04 | 1984-04-04 | 速度サーボ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59067252A JP2746574B2 (ja) | 1984-04-04 | 1984-04-04 | 速度サーボ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60213283A JPS60213283A (ja) | 1985-10-25 |
JP2746574B2 true JP2746574B2 (ja) | 1998-05-06 |
Family
ID=13339550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59067252A Expired - Fee Related JP2746574B2 (ja) | 1984-04-04 | 1984-04-04 | 速度サーボ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2746574B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110381619B (zh) * | 2018-04-13 | 2022-02-25 | 佛山市顺德区美的电热电器制造有限公司 | 电磁加热装置及其控制方法、装置与存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043753B2 (ja) * | 1978-03-18 | 1985-09-30 | 赤井電機株式会社 | モ−タの速度制御装置 |
JPS55155588A (en) * | 1979-05-18 | 1980-12-03 | Matsushita Electric Ind Co Ltd | Speed controller for motor |
JPS57130127A (en) * | 1981-02-02 | 1982-08-12 | Sony Corp | Load driving circuit |
JPS5911792A (ja) * | 1982-07-12 | 1984-01-21 | Matsushita Electric Ind Co Ltd | 電動機の駆動制御回路 |
-
1984
- 1984-04-04 JP JP59067252A patent/JP2746574B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS60213283A (ja) | 1985-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0363169B1 (en) | System for driving a brushless motor | |
US5818179A (en) | Brushless motor drive circuit including a linear amplifier for sending an output signal based upon the detected back electromotive force voltage | |
US4445054A (en) | Full-wave rectifying circuit | |
GB2120028A (en) | Full-wave rectifying circuit | |
US4638223A (en) | Motor driving circuit | |
US4500830A (en) | Current control circuit for a plurality of loads | |
EP0562452A1 (en) | An interface circuit for generating an analogue signal to control the speed of rotation of a direct-current electric motor, particularly a brushless motor | |
US4567409A (en) | Control circuit for motor | |
JP2746574B2 (ja) | 速度サーボ回路 | |
US4626702A (en) | Saw-tooth wave generating circuit | |
JP3254112B2 (ja) | D/a変換インターフェース | |
KR100292607B1 (ko) | 반도체집적회로장치 | |
JPS6341838Y2 (ja) | ||
EP0377978B1 (en) | A PLL control apparatus | |
US4471311A (en) | Detector circuit having AGC function | |
US5014020A (en) | Amplifier for outputting motor controlling signal in motor controlling circuit | |
US4451798A (en) | Gain-controlled amplifier | |
JPS6031427Y2 (ja) | 電動機速度制御装置 | |
KR960008411Y1 (ko) | 레이저 디스크 플레이어의 스핀들 모터 제어회로 | |
JPS6232716B2 (ja) | ||
JP2847010B2 (ja) | トランジスタ出力回路 | |
JP2726212B2 (ja) | モータ制御回路およびこれを用いたモータシステム | |
JP2837050B2 (ja) | モータ駆動回路 | |
JP2973267B2 (ja) | 直流モータの駆動装置 | |
JP2602484Y2 (ja) | Fmステレオ復調用pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |