JP2847010B2 - トランジスタ出力回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はトランジスタ出力回路に
係り、ブラシレスモータの駆動回路等に適用され、通電
用トランジスタをON/OFF制御する制御用トランジスタが
重負荷時に飽和してしまうことを回避させ、異常発振の
発生を防止するための改良に関する。

【０００２】

【従来の技術】一般に、３相ブラシレスモータの駆動回
路には図４に示すような電気回路が採用されており、モ
ータ内で120°の開角で配設されている各電機子コイル
に対してトランジスタQ1i,Q2i,Q3i(ｉ＝1,2,3)からなる
３組のトランジスタ出力回路から120°の位相差をもっ
て駆動電流を通電するようになっている。ここに、Q1i
はソース回路側の通電用NPNトランジスタ、Q2iは制御用
PNPトランジスタ、Q3iはシンク回路側の通電用NPNトラ
ンジスタであり、例えば、一つの導通制御信号によって
制御用トランジスタQ21がソース側通電用トランジスタQ
11をONにしている時間帯には、他の導通制御信号で他相
のシンク側通電用トランジスタ（図ではQ33）がONとさ
れて通電回路（図の矢印）が構成される。

【０００３】そして、図５は１相分のトランジスタ出力
回路を示したものであり、ソース回路側の通電用トラン
ジスタQ1は大きな出力電流を得るためにエミッタフォロ
ア方式で通電するようになっており、ソース回路として
動作する場合には、導通制御信号S2によってシンク回路
側の通電用トランジスタQ3がOFFとされた状態で、導通
制御信号S1によって制御用トランジスタQ2がONにされて
通電用トランジスタQ1がONとなり、電圧供給回路から通
電用トランジスタQ1を通じて電機子コイルLへ駆動電流
を供給する。一方、シンク回路として動作する場合に
は、導通制御信号S1によって制御用トランジスタQ2がOF
Fになって通電用トランジスタQ1がOFFとなり、逆に、導
通制御信号S2によってシンク回路側の通電用トランジス
タQ3がONにされて電機子コイルL側からの電流をGNDへ流
す。

【０００４】ところで、前記のトランジスタ出力回路に
おいて、各トランジスタQ1,Q2,Q3での電圧降下が存在し
ないことが理想的であるが、実際にはそれぞれ電圧降下
を生じる。特に、エミッタフォロアになっているソース
回路側の通電用トランジスタQ1では最適設計を行っても
原理的に0.8〜1.4V程度の電圧降下を生じてしまう。

【０００５】即ち、NPN形である通電用トランジスタQ1
のVbe-Ie特性は図６に示すような電圧-電流関係がある
ために、実用的なエミッタ電流を得るためにはベース-
エミッタ間の電圧Vbe1が約0.7V以上あることが必要であ
り、また、通電用トランジスタQ1のベースはそのベース
電流を供給する制御用トランジスタQ2のコレクタに接続
されているが、所要のベース電流を供給するためには制
御用トランジスタQ2のエミッタ-コレクタ間の電圧Vce2
が約0.1〜0.7V以上あることが必要になる。その結果、
通電用トランジスタQ1のエミッタ電圧は各トランジスタ
Q1,Q2に共通の供給電圧Vcに対して(Vbe1＋Vce2)＝0.8〜
1.4Vだけ降下し、その電圧降下分だけ負荷（電機子コイ
ルL）への通電効率が低下していることになる。尚、エ
ミッタ接地になっているシンク回路側の通電用トランジ
スタQ3はその電圧降下を0.1〜O.3V程度に収めるように
設計することが可能である。

【０００６】一方、電子機器においては常に低消費電力
設計が求められており、最近では電源電圧をより低く設
定する傾向にあるが、そのような場合には前記の電圧降
下が無視できない場合が多く、必然的にモータの駆動効
率を低下させることになる。

【０００７】そこで、前記の問題点に対する対策とし
て、通電用トランジスタQ1への供給電圧Vcを昇圧して制
御用トランジスタQ2に対する供給電圧Vdとする回路構成
が提案されている。例えば、特願平4-46044号の一実施
例によれば、図７に示すように、２つの出力端から同等
の振幅を有したパルスを180°の位相差で出力させるパ
ルス発生回路11と、その各出力パルスの直流成分を除去
する結合コンデンサC1,C2と、結合コンデンサC1,C2から
得られる各パルスと通電用トランジスタQ1への供給電圧
Vcとを合成するダイオードブリッジ12からなり、そのダ
イオードブリッジ12の出力電圧を平滑用コンデンサC3で
平滑化して安定した昇圧直流電圧Vdを制御用トランジス
タQ2に供給させている。即ち、昇圧回路13で供給電圧を
(Vd-Vc)だけ昇圧して制御用トランジスタQ2のコレクタ
電圧とし、電圧降下を補償することにより通電効率を低
下させないようにしている。

【０００８】

【発明が解決しようとする課題】ところで、前記のよう
に昇圧回路13で電圧降下を補償した場合においても、モ
ータの起動時や重負荷時においては負荷である電機子コ
イルLに大きな通電電流が供給され、通電用トランジス
タQ1が飽和した状態でそのベース電流が増大する。 そ
して、その時にはベース電流を供給している制御用トラ
ンジスタQ2のエミッタ-コレクタ間に流れる電流が増大
し、昇圧回路13が十分な電流容量を有していないために
昇圧電圧(Vd-Vc)が低下する。

【０００９】ここで、各トランジスタQ1,Q2のエミッタ-
コレクタ間の電圧をそれぞれVce1,Vce2とし、昇圧電圧
(Vd-Vc)との関係を示すと図８のようになり、(Vd-Vc)が
0.3〜1.2Vの範囲にあると両トランジスタQ1,Q2が双方と
も飽和状態になる。そして、実際のモータ駆動状態にお
いては、通常の軽負荷状態で(Vd-Vc)を1.2Vより大きく
設定できても、前記の起動時や重負荷時では(Vd-Vc)が
1.2V以下になることがあり、その状態では通電用トラン
ジスタQ1と共に制御用トランジスタQ2も飽和し、電流増
幅率の低下と位相遅れの増大によって異常発振が発生す
ることがある。従って、過酷な通電状態でも昇圧電圧(V
d-Vc)を常に1.2Vより高く維持させて制御用トランジス
タQ2の飽和を防止する必要がある。

【００１０】そこで、本発明は、昇圧電圧(Vd-Vc)や制
御用トランジスタQ2のエミッタ-コレクタ間の電圧Vce2
の低下を検出して昇圧電圧(Vd-Vc)を常に制御用トラン
ジスタQ2が飽和しない範囲に維持制御するトランジスタ
出力回路を提供し、それによってモータの起動時や重負
荷時等に発生する前記の異常発振を防止することを目的
として創作された。

【００１１】

【課題を解決するための手段】第一の発明は、エミッタ
フォロア方式で負荷に電流を供給する通電用トランジス
タと、自らのベース電圧が制御されることにより前記通
電用トランジスタのベース電圧を制御してその通電動作
のON／OFF制御を行う制御用トランジスタを有し、前記
通電用トランジスタのコレクタ電圧を昇圧して前記制御
用トランジスタに対する供給電圧としたトランジスタ出
力回路において、前記通電用トランジスタのコレクタ電
圧と前記制御用トランジスタに対する供給電圧の差を検
出する電圧差検出回路と、前記電圧差検出回路が検出し
た電圧差が一定以下に低下した場合に前記制御用トラン
ジスタに対するベース電流を小さく制御する電流制御回
路を設けたことを特徴とするトランジスタ出力回路に係
る。

【００１２】第二の発明は、前記と同様に昇圧回路を設
けたトランジスタ出力回路において、制御用トランジス
タのエミッタ-コレクタ間の電圧差を検出する電圧差検
出回路と、前記電圧差検出回路が検出した電圧差が一定
以下に低下した場合に前記制御用トランジスタに対する
ベース電流を小さく制御する電流制御回路を設けたこと
を特徴とするトランジスタ出力回路に係る。

【００１３】第三の発明は、前記と同様に昇圧回路を設
けたトランジスタ出力回路において、通電用トランジス
タのベースへ電流を供給する制御用トランジスタの出力
端子に対して、その出力端子の電圧が一定値以上になっ
た場合に通電状態になるスイッチング用トランジスタと
接地回路側へ一定電流を流す定電流回路を直列接続させ
たことを特徴とするトランジスタ出力回路に係る。

【００１４】

【作用】第一及び第二の発明では、各電圧差検出回路が
昇圧電圧や制御用トランジスタのエミッタ-コレクタ間
の電圧差を検出し、検出した電圧差に基づいて電流制御
回路が制御用トランジスタのベース電流を小さく制御す
る。従って、重負荷時に大きな通電電流が供給され、通
電用トランジスタが飽和した状態で昇圧電圧が低下する
場合に、通電用トランジスタのベースに対する制御用ト
ランジスタの供給電流が小さく制御される。その結果、
重負荷時においても昇圧電圧と制御用トランジスタのエ
ミッタ-コレクタ間の電圧が維持され、電流増幅率の低
下や位相遅れ発生による回路の異常発振の発生を防止す
ることができる。

【００１５】第三の発明は、制御用トランジスタのエミ
ッタ-コレクタ間の電圧を一定に固定制御することによ
り、前記と同様の機能を実現する。重負荷時において
は、通電用トランジスタのエミッタの電圧が上昇する
が、それに伴って制御用トランジスタの出力端子の電圧
も上昇する。この時、通常はOFF状態にあるスイッチン
グトランジスタがON状態になり、定電流回路が一定電流
を接地回路側へ流すため、制御用トランジスタの出力端
子の電圧の上昇が抑制される。従って、昇圧電圧の低下
は避けられないが、制御用トランジスタの飽和が回避さ
れて、回路の異常発振を防止できる。

【００１６】

【実施例】以下、本発明のトランジスタ出力回路の各実
施例を、図１から図３を用いて詳細に説明する。尚、各
実施例の回路は上記の３相ブラシレスモータの駆動回路
に適用されたものであり、それぞれモータの１相に対応
したトランジスタ出力回路を例にとって説明する。ま
た、各図において、電機子コイルLに対するソース回路
側の通電用トランジスタQ1と制御用トランジスタQ2、及
びシンク回路側の通電用トランジスタQ3からなるモータ
駆動回路部の構成、及び通電用トランジスタQ1のコレク
タに供給されている電圧Vcを昇圧回路1で昇圧してその
昇圧電圧Vdを制御用トランジスタQ2のエミッタに供給し
ている構成は、従来技術における図７の回路と同様であ
る。

【００１７】実施例１：この実施例回路は図１にその回
路構成が示され、昇圧回路1の昇圧電圧(Vd-Vc)を検出し
て制御用トランジスタQ2のベース電流を制御するもので
あり、2が昇圧電圧(Vd-Vc)の電圧差検出回路に、3が電
流制御回路に相当する。ここで、電圧差検出回路2は、N
PNトランジスタQa1,Qa2,Qa4,Qa5とPNPトランジスタQa3,
Qa6、抵抗R1,R2,R3、及び定電流回路2a,2bからなるミラ
ー回路と、ダイオード回路D1とで構成されており、トラ
ンジスタQa1とQa4のベース電圧を比較し、トランジスタ
Qa1のベース電圧がトランジスタQa4のそれよりも低くな
った場合にトランジスタQa3のコレクタから分岐された
ダイオード回路D1へ分岐電流Ia3を流す機能を有してい
る。

【００１８】ここに、電圧差検出回路2の回路動作は次
のように説明される。先ず、トランジスタQa4のベース
とコレクタは通電用トランジスタQ1への供給電圧Vcが印
加されているためにトランジスタQa4のベース電圧はVc
である。また、トランジスタQa1のコレクタには昇圧電
圧Vdが印加されており、そのベースには昇圧電圧Vdが抵
抗R1を介して印加されていると共に、定電流回路2a(電
流値:Ia1)を介して接地されていることから、トランジ
スタQa1のベース電圧は(Vd-Ia1×R1)=(Vd-Vref)で与え
られる。そして、Vref＝(Vd-Vc)≧1.2VとなるようにR1
とIa1の値を設定しておくと、ミラー回路が電流のバラ
ンスをとってダイオード回路D1には電流が流れない。し
かし、昇圧電圧が(Vd-Vc)＜１.2Vになると、トランジス
タQa1のベース電圧が低下し、そのエミッタ電流が小さ
くなることによりトランジスタQa2の通電電流が小さく
なる。この時、定電流回路2bは一定電流Ia2を流してい
るためにトランジスタQa4,Qa5,Qa6側の通電電流が増大
し、トランジスタQa3のコレクタ電流も増大することに
なるが、トランジスタQa2による通電電流が小さくなっ
ているためにダイオード回路D1へ分岐電流Ia3が流れる
ことになる。

【００１９】一方、電流制御回路3は、NPNトランジスタ
Qb1,Qb2,Qb3,Qb4からなる各ミラー回路と、制御用トラ
ンジスタQ2と対応してミラー回路を構成するPNPトラン
ジスタQb5と、抵抗R4とで構成されており、トランジス
タQb3のコレクタに導通制御信号S1の信号線が、トラン
ジスタQb1のコレクタに前記の電圧差検出回路2のダイオ
ード回路D1が接続されている。

【００２０】この電流制御回路3は、導通制御信号S1の
電流Isに対応してミラー回路(Qb3,Qb4)及びトランジス
タQb5がトランジスタQ2のベース電流を制御するように
なっているが、ダイオード回路D1から通電電流Ia3があ
ると、ミラー回路(Qb1,Qb2)によって、トランジスタQb2
が導通制御信号S1の電流IsをIa3分だけ分岐して接地回
路側へ流す。

【００２１】そして、以上の構成を有したモータ駆動回
路部と昇圧回路1、電圧差検出回路2、及び電流制御回路
3の構成において、導通制御信号S1がON信号になった場
合には、各ミラー回路(Qb3,Qb4),(Qb5,Q2)を介して制御
用トランジスタQ2がON状態になり、ベース電流Ixが流れ
てON状態になった通電用トランジスタQ1から電機子コイ
ルLへ電流Ioが供給されることになるが、モータの起動
時や重負荷時に電機子コイルLへ通常状態より大きな電
流Ioが流れ、昇圧回路1による昇圧電圧(Vd-Vc)が低下す
る傾向を生じる。

【００２２】その場合に、電圧差検出回路2ではトラン
ジスタQa1のベース電圧がトランジスタQa4のベース電圧
より低くなり、前記の動作によってダイオード回路D1へ
分岐電流Ia3を流す。すると、電流制御回路3では、ミラ
ー回路(Qb1,Qb2)によってトランジスタQb2に分岐電流Ia
3が流れ、トランジスタQb3には(Is-Ia3)が流れることに
なるため、各ミラー回路(Qb3,Qb4),(Qb5,Q2)によって制
御用トランジスタQ2のベース電流が小さく抑制され、制
御用トランジスタQ2が通電用トランジスタQ1のベースへ
供給する電流Ixが自動的にIsから(Is-Ia3)に抑制される
ことになる。

【００２３】従って、電圧差検出回路2によって昇圧電
圧(Vd-Vc)が1.2Vより低下したことが検出された場合に
は、前記の供給電流Ixの抑制制御によって直ちに昇圧電
圧(Vd-Vc)が1.2V以上に回復せしめられ、制御用トラン
ジスタQ2の飽和することを防止できる。即ち、図８に示
した各トランジスタQ1,Q2のエミッタ-コレクタ間の電圧
Vce1,Vce2と昇圧電圧(Vd-Vc)の関係により、負荷である
モータが起動する際や重負荷状態になった場合にもトラ
ンジスタQ2の飽和を回避させることができ、異常発振の
発生を防止できる。

【００２４】実施例２：この実施例回路は図２にその回
路構成が示され、制御用トランジスタQ2のエミッタ-コ
レクタ間の電圧Vce2を検出して制御用トランジスタQ2の
ベース電流を制御するものであり、4がVce2の電圧差検
出回路に、5が電流制御回路に相当する。同図から明ら
かなように、電流制御回路5は前記の実施例１と同様の
回路構成を有しているが、この実施例では制御に用いる
検出電圧が制御用トランジスタQ2の電圧Vce2であり、ま
た他の二相の制御用トランジスタのエミッタ-コレクタ
間の電圧も検出できるようにしているため、電圧差検出
回路5の回路構成については相違している。即ち、電圧
差検出回路5は、ミラー回路を構成している点について
は実施例１の場合と同様であるが、制御用トランジスタ
Q2のコレクタ電圧を検出対象としており、またU相の制
御用トランジスタQ2に対応した検出用NPNトランジスタQ
3uだけでなく、V相及びW相の各制御用トランジスタ(図
示せず)のコレクタ電圧を検出するためのNPNトランジス
タQ3v,Q3wも設けられている。尚、トランジスタQ3v,Q3w
のベースは対応した相の制御用トランジスタ(図示せず)
のコレクタへ接続されており、またそのダイオード回路
D1の出力は各相に対応した電流制御回路(図示しないが5
と同様の回路)へ接続されている。

【００２５】この電圧差検出回路5において、トランジ
スタQa1のベース電圧は、実施例１の場合と同様に、(Vd
-Vref)で与えられ、検出用トランジスタQ3uのベース電
圧は(Vd-Vce2)で与えられる。そして、この実施例で
は、抵抗R1と定電流回路4aの電流値Ia1を適宜選択する
ことにより、Vref=Ia1×R1を通常動作時における制御用
トランジスタQ2のエミッタ-コレクタ間の電圧Vce2とな
るように設定してある。

【００２６】ところで、実施例１の場合と同様に、(Vd-
Vref)=(Vd-Vce2)が成立している状態では電圧差検出回
路5のミラー回路がバランスをとってダイオード回路D1
に電流を流さないが、モータが重負荷状態になると制御
用トランジスタQ2から通電用トランジスタQ1のベースへ
供給されている電流が増大して昇圧電圧(Vd-Vc)が低下
し、また通電用トランジスタQ1のエミッタ電圧が上昇す
るためにVce2が小さくなり、(Vd-Vref)＜(Vd-Vce2)とな
る。即ち、電圧差検出回路5におけるトランジスタQ3uの
ベース電圧がトランジスタQa1のベース電圧より大きく
なり、実施例１の場合と同様に、トランジスタQa3のコ
レクタから分岐されたダイオード回路D1に分岐電流Ia3
が流れることになる。

【００２７】そして、分岐電流Ia3が入力された電流制
御回路5では、実施例１の場合と同様にミラー回路(Qb5,
Q2)において制御用トランジスタQ2のベース電流を小さ
く抑制し、制御用トランジスタQ2が通電用トランジスタ
Q1のベースへ供給する電流Ixを自動的にIsから(Is-Ia3)
に抑制する。その結果、昇圧電圧(Vd-Vc)が1.2V以上に
維持され、また通電用トランジスタQ1のエミッタ電圧が
低下するために、制御用トランジスタQ2が飽和状態にな
ることを防止できる。

【００２８】実施例３：この実施例回路は図３にその回
路構成が示され、前記の各実施例回路と異なり、簡単な
回路で制御用トランジスタQ2のエミッタ-コレクタ間の
電圧Vce2を一定電圧に固定させるものである。この回路
は、NPNトランジスタQb3,Qb4からなるミラー回路とダイ
オード回路D2で導通制御信号S1の信号入力回路6を構成
すると共に、制御用トランジスタQ2のコレクタと接地回
路の間にスイッチング用のPNPトランジスタQ4と定電流
回路7を設けた点に特徴がある。そして、前記のトラン
ジスタQ4は、重負荷時に電機子コイルLへ大きな電流が
流れて制御用トランジスタQ4のコレクタ電圧が上昇した
場合にON状態になる特性のものが使用されており、また
定電流回路7は制御用トランジスタQ2が通電用トランジ
スタQ1のベースへ供給する最大電流Ixmaxの約1/50程度
の定電流Ia4を流す回路になっている。

【００２９】この回路において、導通制御信号S1が信号
入力回路6へ入力されると、ミラー回路(Qb3,Qb4)で制御
用トランジスタQ2のベース電圧が制御されて通電用トラ
ンジスタQ1へベース電流が供給され、通電用トランジス
タQ1から電機子コイルLへ駆動電流が供給されるが、モ
ータが通常の負荷状態にある場合には、通電用トランジ
スタQ1のエミッタ電圧があまり上昇せずにトランジスタ
Q3がカットオフ状態になり、制御用トランジスタQ2はそ
のVce2が大きく保たれて飽和しない。一方、モータが重
負荷状態になった場合には、通電用トランジスタQ1のエ
ミッタ電圧が大きく上昇し、それによってトランジスタ
Q4がON状態になるため、制御用トランジスタQ2が通電用
トランジスタQ1のベースへ供給する電流Ixが分岐されて
定電流回路7の定電流分Ia4だけ接地回路側に流れる。そ
の結果、重負荷状態においても制御用トランジスタQ2の
Vce2が一定に保たれ、制御用トランジスタQ2が飽和して
異常発振が発生することを防止できる。

【００３０】この実施例回路は、制御用トランジスタQ2
のVce2を固定することになるためにモータの駆動効率の
点では実施例１や２の回路より劣るが、回路規模が小さ
い簡単な回路で制御用トランジスタQ2の飽和を回避させ
ることができるという利点を有している。

【００３１】

【発明の効果】本発明のトランジスタ出力回路は、以上
の構成を有していることにより、次のような効果を奏す
る。請求項１及び２の発明は、エミッタフォロア方式で
負荷に電流を供給する通電用トランジスタと、自らのベ
ース電圧が制御されることにより前記通電用トランジス
タのベース電圧を制御してその通電動作のオン／オフ制
御を行う制御用トランジスタを有し、通電用トランジス
タのコレクタ電圧を昇圧して制御用トランジスタに対す
る供給電圧としたトランジスタ出力回路において、駆動
対象であるモータ等が重負荷状態になり、制御用トラン
ジスタの通電電流が増大して昇圧電圧が低下した場合に
生じる制御用トランジスタの飽和状態を回避させ、駆動
効率を高く維持しながら電流増幅率の低下や位相遅れに
伴う異常発振の発生を有効に防止する。請求項３の発明
は、前記と同様に昇圧回路を設けたトランジスタ出力回
路において、制御用トランジスタのエミッタ-コレクタ
間の電圧を固定して制御用トランジスタの飽和状態を回
避させ、前記発明と同様の効果を実現する。特に、この
発明は、負荷に対する駆動効率の点では劣るが、極めて
簡単で小規模な回路で構成できるという利点を有してい
る。

【図面の簡単な説明】

【図１】本発明のトランジスタ出力回路の実施例１に係
る電気回路図である。

【図２】実施例２に係るトランジスタ出力回路の電気回
路図である。

【図３】実施例３に係るトランジスタ出力回路の電気回
路図である。

【図４】３相ブラシレスモータの駆動回路の電気回路図
である。

【図５】３相ブラシレスモータの駆動回路における１相
分のトランジスタ出力回路の電気回路図である。

【図６】通電用トランジスタのVbe-Ie特性を示すグラフ
である。

【図７】昇圧回路を設けたトランジスタ出力回路の電気
回路図である。

【図８】通電用トランジスタQ1及び制御用トランジスタ
Q2のエミッタ-コレクタ間の電圧(Vce1,Vce2)と昇圧電圧
(Vd-Vc)との関係を示すグラフである。

【符号の説明】

1,13…昇圧回路、2,4…電圧差検出回路、2a,2b,4a,4b,7
…定電流回路、3,5…電流制御回路、6…信号入力回路、
11…パルス発生回路、12…ダイオードブリッジ、C1,C2
…コンデンサ、D1,D2…ダイオード回路、D11,D12,D13,D
14…ダイオード、Ia1,Ia2,Ia4…定電流、Ia3…分岐電
流、Io…電機子コイルLへの出力電流、Is…制御信号の
電流、Ix…制御用トランジスタQ2から通電用トランジス
タQ1のベースへ供給される電流、L…電機子コイル、Q1,
Q11,Q12,Q13,Q3,Q31,Q32,Q33…通電用NPNトランジス
タ、Q2,Q21,Q22,Q23…制御用PNPトランジスタ、Q4…ス
イッチング用のPNPトランジスタ、Qa1,Qa2,Qa4,Qa5,Qb
1,Qb2,Qb3,Qb4,Q3u,Q3v,Q3w…ミラー回路を構成するNPN
トランジスタ、Qa3,Qa6,Qb5…ミラー回路を構成するPNP
トランジスタ、R1,R2,R3,R4…抵抗、S1,S2…導通制御信
号、Vbe1…通電用トランジスタQ1のベース-エミッタ間
の電圧、Vc…通電用トランジスタQ1への供給電圧(通電
用トランジスタQ1のコレクタ電圧)、Vce1…通電用トラ
ンジスタQ1のエミッタ-コレクタ間の電圧、Vce2…制御
用トランジスタQ2のエミッタ-コレクタ間の電圧、Vd…
昇圧直流電圧(制御用トランジスタQ2に対する供給電
圧)、Vref…抵抗R1での電圧降下(Ia1×R1)。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 水本 正夫 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 宇野 寿一 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平５−218838（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03F 1/42 - 1/56 H03F 3/20 - 3/36 H03F 3/42 - 3/44 H03F 3/50 - 3/52 H02P 6/00 - 6/02 371

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 エミッタフォロア方式で負荷に電流を供
   給する通電用トランジスタと、自らのベース電圧が制御
   されることにより前記通電用トランジスタのベース電圧
   を制御してその通電動作のオン／オフ制御を行う制御用
   トランジスタを有し、前記通電用トランジスタのコレク
   タ電圧を昇圧して前記制御用トランジスタに対する供給
   電圧としたトランジスタ出力回路において、前記通電用
   トランジスタのコレクタ電圧と前記制御用トランジスタ
   に対する供給電圧の差を検出する電圧差検出回路と、前
   記電圧差検出回路が検出した電圧差が一定以下に低下し
   た場合に前記制御用トランジスタに対するベース電流を
   小さく制御する電流制御回路を設けたことを特徴とする
   トランジスタ出力回路。
2. 【請求項２】 エミッタフォロア方式で負荷に電流を供
   給する通電用トランジスタと、自らのベース電圧が制御
   されることにより前記通電用トランジスタのベース電圧
   を制御してその通電動作のオン／オフ制御を行う制御用
   トランジスタを有し、前記通電用トランジスタのコレク
   タ電圧を昇圧して前記制御用トランジスタに対する供給
   電圧としたトランジスタ出力回路において、前記制御用
   トランジスタのエミッタ-コレクタ間の電圧差を検出す
   る電圧差検出回路と、前記電圧差検出回路が検出した電
   圧差が一定以下に低下した場合に前記制御用トランジス
   タに対するベース電流を小さく制御する電流制御回路を
   設けたことを特徴とするトランジスタ出力回路。
3. 【請求項３】 エミッタフォロア方式で負荷に電流を供
   給する通電用トランジスタと、自らのベース電圧が制御
   されることにより前記通電用トランジスタのベース電圧
   を制御してその通電動作のオン／オフ制御を行う制御用
   トランジスタを有し、前記通電用トランジスタのコレク
   タ電圧を昇圧して前記制御用トランジスタに対する供給
   電圧としたトランジスタ出力回路において、前記通電用
   トランジスタのベースへ電流を供給する前記制御用トラ
   ンジスタの出力端子に対して、その出力端子の電圧が一
   定値以上になった場合に通電状態になるスイッチング用
   トランジスタと接地回路側へ一定電流を流す定電流回路
   を直列接続させたことを特徴とするトランジスタ出力回
   路。