JP3286566B2 - モータ駆動回路 - Google Patents
モータ駆動回路Info
- Publication number
- JP3286566B2 JP3286566B2 JP20199697A JP20199697A JP3286566B2 JP 3286566 B2 JP3286566 B2 JP 3286566B2 JP 20199697 A JP20199697 A JP 20199697A JP 20199697 A JP20199697 A JP 20199697A JP 3286566 B2 JP3286566 B2 JP 3286566B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive current
- current
- turned
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stopping Of Electric Motors (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、モータ駆動回路、
特に制動時にショートブレーキを行うモータ駆動回路に
関する。
特に制動時にショートブレーキを行うモータ駆動回路に
関する。
【０００２】
【従来の技術】モータ制動時に用いられるショートブレ
ーキでは、上側又は下側の一方の全ての出力トランジス
タがオン制御される。このように、上下いずれか一方の
全ての出力トランジスタをブレーキ用としてオンさせる
と、オンしたブレーキ用の出力トランジスタのコレクタ
−エミッタ間と、これらの出力トランジスタにそれぞれ
並列し、かつ電源間に逆方向に配置されたダイオード
と、を電流路として電流が流れ、モータコイルに逆起に
よって発生した電流が消費されて、モータが制動され
る。
ーキでは、上側又は下側の一方の全ての出力トランジス
タがオン制御される。このように、上下いずれか一方の
全ての出力トランジスタをブレーキ用としてオンさせる
と、オンしたブレーキ用の出力トランジスタのコレクタ
−エミッタ間と、これらの出力トランジスタにそれぞれ
並列し、かつ電源間に逆方向に配置されたダイオード
と、を電流路として電流が流れ、モータコイルに逆起に
よって発生した電流が消費されて、モータが制動され
る。
【０００３】
【発明が解決しようとする課題】ところで、ショートブ
レーキでは、制動時積極的に上側と下側の何れか一方の
出力トランジスタをオン制御するので、この出力トラン
ジスタのオン制御が適正なタイミングで行われないと、
上側と下側の出力トランジスタが同時にオンして、モー
タ駆動用電源Ｖｃｃ３から低圧電源（接地など）に上下
の出力トランジスタを通って貫通電流が流れてしまうこ
となる。そして、貫通電流は大電流であり出力トランジ
スタの破壊や、電源から大電流が流れ出ることによる電
源電圧の揺れなど不具合が生ずる。
レーキでは、制動時積極的に上側と下側の何れか一方の
出力トランジスタをオン制御するので、この出力トラン
ジスタのオン制御が適正なタイミングで行われないと、
上側と下側の出力トランジスタが同時にオンして、モー
タ駆動用電源Ｖｃｃ３から低圧電源（接地など）に上下
の出力トランジスタを通って貫通電流が流れてしまうこ
となる。そして、貫通電流は大電流であり出力トランジ
スタの破壊や、電源から大電流が流れ出ることによる電
源電圧の揺れなど不具合が生ずる。
【０００４】そこで、このような貫通電流を防ぐため
に、ショートブレーキの際には、いずれかの相の上側出
力トランジスタと下側出力トランジスタとが動作してい
る駆動状態から、一旦、上側及び下側の全ての出力トラ
ンジスタをオフし、その後上側又は下側の一方の全ての
出力トランジスタをブレーキ用としてオンしている。
に、ショートブレーキの際には、いずれかの相の上側出
力トランジスタと下側出力トランジスタとが動作してい
る駆動状態から、一旦、上側及び下側の全ての出力トラ
ンジスタをオフし、その後上側又は下側の一方の全ての
出力トランジスタをブレーキ用としてオンしている。
【０００５】しかしながら、出力トランジスタが流す電
流量は多く、オフ制御しても完全にその出力トランジス
タがオフするには時間を要する。従って、全ての出力ト
ランジスタが完全にオフする前に、ブレーキ用の出力ト
ランジスタがオンしてしまうことがある。制動命令を駆
動回路内に形成した複数のトランジスタ、抵抗、容量等
を介させること等により遅らせて、ブレーキ用出力トラ
ンジスタのオン制御タイミングを遅延させる方法なども
考えられるが、トランジスタによるタイミングの遅延は
小さく、またＩＣに内蔵できる容量が小さかったりする
ため、ブレーキ用トランジスタのオン制御タイミングを
十分遅延させることはできなかった。このため、従来の
モータ駆動回路ではショートブレーキに上下の出力トラ
ンジスタが同時にオンして貫通電流が発生することを完
全に防止することができなかった。
流量は多く、オフ制御しても完全にその出力トランジス
タがオフするには時間を要する。従って、全ての出力ト
ランジスタが完全にオフする前に、ブレーキ用の出力ト
ランジスタがオンしてしまうことがある。制動命令を駆
動回路内に形成した複数のトランジスタ、抵抗、容量等
を介させること等により遅らせて、ブレーキ用出力トラ
ンジスタのオン制御タイミングを遅延させる方法なども
考えられるが、トランジスタによるタイミングの遅延は
小さく、またＩＣに内蔵できる容量が小さかったりする
ため、ブレーキ用トランジスタのオン制御タイミングを
十分遅延させることはできなかった。このため、従来の
モータ駆動回路ではショートブレーキに上下の出力トラ
ンジスタが同時にオンして貫通電流が発生することを完
全に防止することができなかった。
【０００６】上記課題を解決するために、本発明のモー
タ駆動回路は、ショートブレーキ時における貫通電流を
確実に防止可能な駆動回路を提供することを目的とす
る。
タ駆動回路は、ショートブレーキ時における貫通電流を
確実に防止可能な駆動回路を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明のモータ駆動回路は、以下のような特徴を有す
る。
に本発明のモータ駆動回路は、以下のような特徴を有す
る。
【０００８】まず、本発明は、モータにモータ駆動電流
を供給するための上側及び下側の出力トランジスタと、
前記上側及び下側の出力トランジスタに対する駆動電流
を発生するための駆動電流源と、制動命令に応じて前記
駆動電流源をオフ制御し、上側又は下側のいずれか一方
の全ての出力トランジスタをブレーキ用トランジスタと
してオン制御するショートブレーキ制御手段と、を備え
るモータ駆動回路であって、前記ショートブレーキ制御
手段は、前記オフ制御によって低下する前記駆動電流源
における所定電圧を検出する電圧検出手段を更に備え、
前記電圧検出手段において前記駆動電流源の電圧が一定
値以下に低下したことが検出されると前記ブレーキ用ト
ランジスタをオン制御することを特徴とする。
を供給するための上側及び下側の出力トランジスタと、
前記上側及び下側の出力トランジスタに対する駆動電流
を発生するための駆動電流源と、制動命令に応じて前記
駆動電流源をオフ制御し、上側又は下側のいずれか一方
の全ての出力トランジスタをブレーキ用トランジスタと
してオン制御するショートブレーキ制御手段と、を備え
るモータ駆動回路であって、前記ショートブレーキ制御
手段は、前記オフ制御によって低下する前記駆動電流源
における所定電圧を検出する電圧検出手段を更に備え、
前記電圧検出手段において前記駆動電流源の電圧が一定
値以下に低下したことが検出されると前記ブレーキ用ト
ランジスタをオン制御することを特徴とする。
【０００９】或いは、本発明は、モータにモータ駆動電
流を供給するための上側及び下側の出力トランジスタ
と、制動命令に応じて、まず、前記上側及び下側の出力
トランジスタの全ての動作をオフ制御し、次に、上側又
は下側のいずれか一方の全ての出力トランジスタをブレ
ーキ用トランジスタとしてオン制御するショートブレー
キ制御手段と、を備えるモータ駆動回路であって、前記
ショートブレーキ制御手段は、前記制動命令に応じて前
記上側及び下側の出力トランジスタをオフ制御し、前記
オフ制御に応じて低下する電圧を検出し、該電圧が一定
値以下に低下した後に、前記ブレーキ用トランジスタを
オン制御する。
流を供給するための上側及び下側の出力トランジスタ
と、制動命令に応じて、まず、前記上側及び下側の出力
トランジスタの全ての動作をオフ制御し、次に、上側又
は下側のいずれか一方の全ての出力トランジスタをブレ
ーキ用トランジスタとしてオン制御するショートブレー
キ制御手段と、を備えるモータ駆動回路であって、前記
ショートブレーキ制御手段は、前記制動命令に応じて前
記上側及び下側の出力トランジスタをオフ制御し、前記
オフ制御に応じて低下する電圧を検出し、該電圧が一定
値以下に低下した後に、前記ブレーキ用トランジスタを
オン制御する。
【００１０】このように、駆動電流源における電圧な
ど、制動命令に応じて低下する電圧が所望の値以下にな
ったかどうかで、ブレーキ用トランジスタのオン制御タ
イミングを決定すれば、通常駆動モードでオンしていた
上下の出力トランジスタが完全にオフしないうちに、ブ
レーキ用トランジスタとして用いられる上側又は下側の
いずれかの出力トランジスタがオンして、貫通電流が流
れることを確実に防止できる。
ど、制動命令に応じて低下する電圧が所望の値以下にな
ったかどうかで、ブレーキ用トランジスタのオン制御タ
イミングを決定すれば、通常駆動モードでオンしていた
上下の出力トランジスタが完全にオフしないうちに、ブ
レーキ用トランジスタとして用いられる上側又は下側の
いずれかの出力トランジスタがオンして、貫通電流が流
れることを確実に防止できる。
【００１１】本発明において、前記ショートブレーキ制
御手段は、更に、前記制動命令に応じて前記上側の出力
トランジスタのベース電流を強制的にオフ制御すること
を特徴とする。上側出力トランジスタは高圧側の電源か
ら電流をモータコイルに向けて流し出しており、下側に
比べてオフに時間を要する可能性が高いため、上側を強
制的にオフ制御する構成とすれば、短時間で上側出力ト
ランジスタをオフさせることが可能となり、貫通電流が
より確実に防止されることとなる。
御手段は、更に、前記制動命令に応じて前記上側の出力
トランジスタのベース電流を強制的にオフ制御すること
を特徴とする。上側出力トランジスタは高圧側の電源か
ら電流をモータコイルに向けて流し出しており、下側に
比べてオフに時間を要する可能性が高いため、上側を強
制的にオフ制御する構成とすれば、短時間で上側出力ト
ランジスタをオフさせることが可能となり、貫通電流が
より確実に防止されることとなる。
【００１２】上述のモータ駆動回路において、本発明で
は、前記駆動電流源における電圧が、フィードバック制
御されるモータ駆動回路における発振防止用のコンデン
サの端子電圧として検出される。コンデンサの端子電圧
は、制動命令に応じて駆動電流源がオフ制御されると、
その時点からコンデンサが放電することによって低下し
ていく。駆動中の出力トランジスタがオフするのに必要
な期間だけブレーキ用トランジスタのオン制御を遅延す
るために、このコンデンサの端子電圧と比較する所定値
を低く設定すれば、簡単にブレーキ用トランジスタのオ
ン制御の遅延を行うことが可能となる。また、多くの場
合、発振防止用のコンデンサはＩＣに外付けされるコン
デンサが用いられているので、その容量値は十分大き
く、このコンデンサ端子電圧を利用すれば、ブレーキ用
トランジスタのオン制御の遅延は容易である。
は、前記駆動電流源における電圧が、フィードバック制
御されるモータ駆動回路における発振防止用のコンデン
サの端子電圧として検出される。コンデンサの端子電圧
は、制動命令に応じて駆動電流源がオフ制御されると、
その時点からコンデンサが放電することによって低下し
ていく。駆動中の出力トランジスタがオフするのに必要
な期間だけブレーキ用トランジスタのオン制御を遅延す
るために、このコンデンサの端子電圧と比較する所定値
を低く設定すれば、簡単にブレーキ用トランジスタのオ
ン制御の遅延を行うことが可能となる。また、多くの場
合、発振防止用のコンデンサはＩＣに外付けされるコン
デンサが用いられているので、その容量値は十分大き
く、このコンデンサ端子電圧を利用すれば、ブレーキ用
トランジスタのオン制御の遅延は容易である。
【００１３】
【発明の実施の形態】以下、図面を用いて本発明の好適
な実施の形態（以下実施形態という）について説明す
る。
な実施の形態（以下実施形態という）について説明す
る。
【００１４】図１は、本発明の実施形態に係るモータ駆
動回路の概略構成を示している。
動回路の概略構成を示している。
【００１５】モータコイルＬ１〜Ｌ３にモータ駆動電流
を供給するための出力トランジスタＱ１〜Ｑ６は、上側
出力トランジスタＱ１、Ｑ３、Ｑ５と下側出力トランジ
スタＱ２、Ｑ４、Ｑ６とからなり、出力トランジスタＱ
１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６が、それぞれ高圧側
電源（モータ駆動用電源）Ｖｃｃ３と低圧側電源（接
地）との間に設けられ、上側出力トランジスタＱ１、
３、５と、下側出力トランジスタＱ２、４、６との接続
点がそれぞれコイルＬ１〜Ｌ３に接続されている。ま
た、下側出力トランジスタＱ２、Ｑ４、Ｑ６と下側電源
との間には、モータ駆動電流を検知するための駆動電流
検知抵抗Ｒｆが設けられている。
を供給するための出力トランジスタＱ１〜Ｑ６は、上側
出力トランジスタＱ１、Ｑ３、Ｑ５と下側出力トランジ
スタＱ２、Ｑ４、Ｑ６とからなり、出力トランジスタＱ
１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６が、それぞれ高圧側
電源（モータ駆動用電源）Ｖｃｃ３と低圧側電源（接
地）との間に設けられ、上側出力トランジスタＱ１、
３、５と、下側出力トランジスタＱ２、４、６との接続
点がそれぞれコイルＬ１〜Ｌ３に接続されている。ま
た、下側出力トランジスタＱ２、Ｑ４、Ｑ６と下側電源
との間には、モータ駆動電流を検知するための駆動電流
検知抵抗Ｒｆが設けられている。
【００１６】図示しないホール素子からの位置検出信号
は、ホールアンプ１０で増幅され、マトリクス回路１２
に供給される。マトリクス回路１２には、抵抗Ｒｆによ
って検出されて端子ＲＦに得られるモータ駆動電流検知
信号が負帰還されており、マトリクス回路１２は、モー
タ駆動電流検知信号とホールアンプ１０からの位置検出
信号とに基づき各相での波形信号を作成する。波形信号
は、駆動電流源において定電流が供給されることで所望
の電流値の駆動電流となる。本実施形態において、駆動
電流源はカレントミラー回路１６によって構成されてお
り、ここで得られた駆動電流は、波形分配回路１４に供
給され、各出力トランジスタＱ１〜Ｑ６ごとの信号に分
配されて出力される。各出力トランジスタＱ１〜Ｑ６
は、波形分配回路１４から対応して供給される駆動電流
に基づいてそれぞれその動作が制御され、モータコイル
Ｌ１〜Ｌ３に所望の駆動電流を供給する。なお、上側出
力トランジスタＱ１、Ｑ３、Ｑ５については、これらの
トランジスタを電力損失なく駆動することができるよう
に、その前段にそれぞれ制御系電源Ｖｃｃ２に接続され
たトランジスタＱ２１、Ｑ２３、Ｑ２５が設けられ、波
形分配回路１４からの駆動電流をそのベースに受けてい
る。但し、これらのトランジスタＱ２１、Ｑ２３、Ｑ２
５は必ずしも必要ではない。
は、ホールアンプ１０で増幅され、マトリクス回路１２
に供給される。マトリクス回路１２には、抵抗Ｒｆによ
って検出されて端子ＲＦに得られるモータ駆動電流検知
信号が負帰還されており、マトリクス回路１２は、モー
タ駆動電流検知信号とホールアンプ１０からの位置検出
信号とに基づき各相での波形信号を作成する。波形信号
は、駆動電流源において定電流が供給されることで所望
の電流値の駆動電流となる。本実施形態において、駆動
電流源はカレントミラー回路１６によって構成されてお
り、ここで得られた駆動電流は、波形分配回路１４に供
給され、各出力トランジスタＱ１〜Ｑ６ごとの信号に分
配されて出力される。各出力トランジスタＱ１〜Ｑ６
は、波形分配回路１４から対応して供給される駆動電流
に基づいてそれぞれその動作が制御され、モータコイル
Ｌ１〜Ｌ３に所望の駆動電流を供給する。なお、上側出
力トランジスタＱ１、Ｑ３、Ｑ５については、これらの
トランジスタを電力損失なく駆動することができるよう
に、その前段にそれぞれ制御系電源Ｖｃｃ２に接続され
たトランジスタＱ２１、Ｑ２３、Ｑ２５が設けられ、波
形分配回路１４からの駆動電流をそのベースに受けてい
る。但し、これらのトランジスタＱ２１、Ｑ２３、Ｑ２
５は必ずしも必要ではない。
【００１７】また、上述のようにマトリクス回路１２が
負帰還されていることによりループ中で発振するおそれ
があるため、マトリクス回路１２の出力側であって、駆
動電流源であるカレントミラー回路１６の入力側には、
発振防止のためにＦＣ端子が設けられ、ここに外付けの
発振防止用コンデンサＣ１が接続されている。
負帰還されていることによりループ中で発振するおそれ
があるため、マトリクス回路１２の出力側であって、駆
動電流源であるカレントミラー回路１６の入力側には、
発振防止のためにＦＣ端子が設けられ、ここに外付けの
発振防止用コンデンサＣ１が接続されている。
【００１８】ショートブレーキ制御回路１８は、BRAKE
端子に制動命令が供給されると、これ応じて上記カレン
トミラー回路１６をオフ制御し、出力トランジスタＱ１
〜Ｑ６に供給すべき駆動電流の出力を停止する。また、
コンパレータ２０においてＦＣ端子電圧が基準電圧Ｖ１
以下となったことが検出されると、これに応じて、上側
又は下側の何れか一方の全ての出力トランジスタ（本実
施形態では下側出力トランジスタＱ２、Ｑ４、Ｑ６）を
オン制御する。なお、図１においては、コンパレータ２
０及びカレントミラー回路１６をオフするためのトラン
ジスタＱ３０については、ショートブレーキ制御回路１
８と別に示してあるが、これらは、機能的にはショート
ブレーキ制御回路１８内部の構成である。
端子に制動命令が供給されると、これ応じて上記カレン
トミラー回路１６をオフ制御し、出力トランジスタＱ１
〜Ｑ６に供給すべき駆動電流の出力を停止する。また、
コンパレータ２０においてＦＣ端子電圧が基準電圧Ｖ１
以下となったことが検出されると、これに応じて、上側
又は下側の何れか一方の全ての出力トランジスタ（本実
施形態では下側出力トランジスタＱ２、Ｑ４、Ｑ６）を
オン制御する。なお、図１においては、コンパレータ２
０及びカレントミラー回路１６をオフするためのトラン
ジスタＱ３０については、ショートブレーキ制御回路１
８と別に示してあるが、これらは、機能的にはショート
ブレーキ制御回路１８内部の構成である。
【００１９】また、本実施形態では、上側の出力トラン
ジスタＱ１、Ｑ３、Ｑ５をより確実に短時間でオフさせ
る目的から、トランジスタＱ２１、Ｑ２３、Ｑ２５を制
御するためのトランジスタＱ１１、Ｑ１３、Ｑ１５を有
している。そして、これらトランジスタＱ１１、Ｑ１３
及びＱ１５が上記制動命令に応じてオン制御されると、
上側出力トランジスタＱ１、Ｑ３、Ｑ５が強制的にオフ
される構成となっている。
ジスタＱ１、Ｑ３、Ｑ５をより確実に短時間でオフさせ
る目的から、トランジスタＱ２１、Ｑ２３、Ｑ２５を制
御するためのトランジスタＱ１１、Ｑ１３、Ｑ１５を有
している。そして、これらトランジスタＱ１１、Ｑ１３
及びＱ１５が上記制動命令に応じてオン制御されると、
上側出力トランジスタＱ１、Ｑ３、Ｑ５が強制的にオフ
される構成となっている。
【００２０】次に、ショートブレーキ制御回路の構成及
び動作について更に図２を参照して説明する。本実施形
態では、上述のように発振防止用に設けられたコンデン
サＣ１のＦＣ端子電圧が所定値より低くなるまでの期間
中に、出力トランジスタＱ１〜Ｑ６へ供給されるベース
電流が十分小さくなり、オフしにくい上側の出力トラン
ジスタＱ１、Ｑ３、Ｑ５もオフしていることに着目し、
このＦＣ端子電圧に応じてブレーキ用としての出力トラ
ンジスタのオン制御タイミングを決定することとしてい
る。
び動作について更に図２を参照して説明する。本実施形
態では、上述のように発振防止用に設けられたコンデン
サＣ１のＦＣ端子電圧が所定値より低くなるまでの期間
中に、出力トランジスタＱ１〜Ｑ６へ供給されるベース
電流が十分小さくなり、オフしにくい上側の出力トラン
ジスタＱ１、Ｑ３、Ｑ５もオフしていることに着目し、
このＦＣ端子電圧に応じてブレーキ用としての出力トラ
ンジスタのオン制御タイミングを決定することとしてい
る。
【００２１】このような制御を実現するための本実施形
態のショートブレーキ制御回路１８は、図２に示すよう
に、大きく分けると、駆動電流源制御系２２、上側出力
トランジスタ制御系２４及びブレーキ用トランジスタ制
御系２６とを備えている。
態のショートブレーキ制御回路１８は、図２に示すよう
に、大きく分けると、駆動電流源制御系２２、上側出力
トランジスタ制御系２４及びブレーキ用トランジスタ制
御系２６とを備えている。
【００２２】まず、BRAKE端子には抵抗を介してトラン
ジスタＱ３１のベースが接続されており、Ｈレベルの制
動命令がBRAKE端子に供給されるとトランジスタＱ３１
がオンする。
ジスタＱ３１のベースが接続されており、Ｈレベルの制
動命令がBRAKE端子に供給されるとトランジスタＱ３１
がオンする。
【００２３】駆動電流源制御系２２では、上記制動命令
によってトランジスタＱ３１がオンすると、トランジス
タＱ３３のベース電圧がＬとなってオフし、トランジス
タＱ３０のベースに定電流源からの電流が供給され、ト
ランジスタＱ３０がオンする。トランジスタＱ３０がオ
ンすると、マトリクス回路１２からカレントミラー回路
１６に供給される出力が、ダイオード接続されたトラン
ジスタを介してトランジスタＱ３０に引き込まれる。よ
って、カレントミラー回路１６がオフし、波形分配回路
１４への駆動電流の供給が絶たれることとなる。また、
カレントミラー回路１６は、ダイオード接続されたトラ
ンジスタ及び抵抗を介してＦＣ端子に接続されており、
カレントミラー回路１６がオフ制御されると、オフ制御
時から発振防止用コンデンサＣ１の放電がスタートし
て、上記ＦＣ端子電圧は徐々に低下していく。
によってトランジスタＱ３１がオンすると、トランジス
タＱ３３のベース電圧がＬとなってオフし、トランジス
タＱ３０のベースに定電流源からの電流が供給され、ト
ランジスタＱ３０がオンする。トランジスタＱ３０がオ
ンすると、マトリクス回路１２からカレントミラー回路
１６に供給される出力が、ダイオード接続されたトラン
ジスタを介してトランジスタＱ３０に引き込まれる。よ
って、カレントミラー回路１６がオフし、波形分配回路
１４への駆動電流の供給が絶たれることとなる。また、
カレントミラー回路１６は、ダイオード接続されたトラ
ンジスタ及び抵抗を介してＦＣ端子に接続されており、
カレントミラー回路１６がオフ制御されると、オフ制御
時から発振防止用コンデンサＣ１の放電がスタートし
て、上記ＦＣ端子電圧は徐々に低下していく。
【００２４】また、上側出力トランジスタ制御系２４で
は、トランジスタＱ３１がオンすることでトランジスタ
Ｑ３２のベースがＬとなってトランジスタＱ３２がオフ
する。これにより、制御系電源Ｖｃｃ１から定電流源を
介してカレントミラー回路３０に電流が供給され、トラ
ンジスタＱ１１、Ｑ１３、Ｑ１５がオンし上側出力トラ
ンジスタＱ１、Ｑ３、Ｑ５がオフ制御される。
は、トランジスタＱ３１がオンすることでトランジスタ
Ｑ３２のベースがＬとなってトランジスタＱ３２がオフ
する。これにより、制御系電源Ｖｃｃ１から定電流源を
介してカレントミラー回路３０に電流が供給され、トラ
ンジスタＱ１１、Ｑ１３、Ｑ１５がオンし上側出力トラ
ンジスタＱ１、Ｑ３、Ｑ５がオフ制御される。
【００２５】ブレーキ用トランジスタ制御系２６におい
ては、コンパレータ２０の負入力端子に上記ＦＣ端子が
接続され、正入力端子には基準電圧Ｖ１が供給されてお
り、ＦＣ端子電圧が基準電圧Ｖ１以下となると、コンパ
レータ２０はＨレベルのブレーキ許可信号を出力する。
このブレーキ許可信号が供給されると、カレントミラー
回路３２がオンする。そして、下側出力トランジスタＱ
２、Ｑ４、Ｑ６に対応して設けられたカレントミラー回
路３４が動作して定電流がカレントミラー回路３６に供
給されここで電流増幅され、下側出力トランジスタＱ２
（Ｑ４、Ｑ６）のベースにブレーキ用駆動電流として供
給される。このようにブレーキ用駆動電流が供給される
ことで、下側出力トランジスタＱ２、Ｑ４、Ｑ６の全て
がオンし、モータコイルＬ１〜Ｌ３の逆起による電流が
消費されモータの制動が行われる。
ては、コンパレータ２０の負入力端子に上記ＦＣ端子が
接続され、正入力端子には基準電圧Ｖ１が供給されてお
り、ＦＣ端子電圧が基準電圧Ｖ１以下となると、コンパ
レータ２０はＨレベルのブレーキ許可信号を出力する。
このブレーキ許可信号が供給されると、カレントミラー
回路３２がオンする。そして、下側出力トランジスタＱ
２、Ｑ４、Ｑ６に対応して設けられたカレントミラー回
路３４が動作して定電流がカレントミラー回路３６に供
給されここで電流増幅され、下側出力トランジスタＱ２
（Ｑ４、Ｑ６）のベースにブレーキ用駆動電流として供
給される。このようにブレーキ用駆動電流が供給される
ことで、下側出力トランジスタＱ２、Ｑ４、Ｑ６の全て
がオンし、モータコイルＬ１〜Ｌ３の逆起による電流が
消費されモータの制動が行われる。
【００２６】ＦＣ端子電圧は、カレントミラー回路１６
が動作している場合、接地電位より２ＶBE程度だけ高い
電圧となり、制動命令に応じてカレントミラー回路１６
がオフ制御されると、その時点から発振防止用コンデン
サＣ１の容量値に応じて徐々に電圧が低下していく。コ
ンパレータ２０における基準電圧Ｖ１は、十分低い値、
具体的には、カレントミラー回路１６がオフして、上側
出力トランジスタＱ１、Ｑ３、Ｑ５が十分オフ状態にな
るのに必要な期間に対応した電圧に設定しておく。この
ように設定しておけば、駆動中の出力トランジスタＱ１
〜Ｑ６のいずれかがオンしている間には、ブレーキ用の
トランジスタがオンされることはなく、上下出力トラン
ジスタが同時にオンして貫通電流が流れることが確実に
防止されることとなる。
が動作している場合、接地電位より２ＶBE程度だけ高い
電圧となり、制動命令に応じてカレントミラー回路１６
がオフ制御されると、その時点から発振防止用コンデン
サＣ１の容量値に応じて徐々に電圧が低下していく。コ
ンパレータ２０における基準電圧Ｖ１は、十分低い値、
具体的には、カレントミラー回路１６がオフして、上側
出力トランジスタＱ１、Ｑ３、Ｑ５が十分オフ状態にな
るのに必要な期間に対応した電圧に設定しておく。この
ように設定しておけば、駆動中の出力トランジスタＱ１
〜Ｑ６のいずれかがオンしている間には、ブレーキ用の
トランジスタがオンされることはなく、上下出力トラン
ジスタが同時にオンして貫通電流が流れることが確実に
防止されることとなる。
【００２７】
【発明の効果】以上説明したように、本発明において
は、通常駆動モードにおいて駆動されている上下の出力
トランジスタが完全にオフしないうちに、ブレーキ用ト
ランジスタとして用いられる上側又は下側のいずれかの
出力トランジスタがオンし、上下の出力トランジスタに
貫通電流が発生するということを確実に防止することが
できる。
は、通常駆動モードにおいて駆動されている上下の出力
トランジスタが完全にオフしないうちに、ブレーキ用ト
ランジスタとして用いられる上側又は下側のいずれかの
出力トランジスタがオンし、上下の出力トランジスタに
貫通電流が発生するということを確実に防止することが
できる。
【００２８】また、制動命令に応じて、上側出力トラン
ジスタのベース電流を強制的にオフ制御すれば、上側出
力トランジスタを短時間に確実にオフさせることがで
き、ショートブレーキの際の貫通電流の発生をより確実
に防止できる。
ジスタのベース電流を強制的にオフ制御すれば、上側出
力トランジスタを短時間に確実にオフさせることがで
き、ショートブレーキの際の貫通電流の発生をより確実
に防止できる。
【００２９】また、フィードバック制御されているモー
タ駆動回路において発振防止用に設けられたコンデンサ
の端子電圧として電流変換部の電位を検出すれば、容易
かつ確実にショートブレーキ時の貫通電流を防止するこ
とができる。
タ駆動回路において発振防止用に設けられたコンデンサ
の端子電圧として電流変換部の電位を検出すれば、容易
かつ確実にショートブレーキ時の貫通電流を防止するこ
とができる。
【図１】 本実施形態に係るモータ駆動回路の全体的な
構成を示す図である。
構成を示す図である。
【図２】 本実施形態に係るショートブレーキ制御部の
構成を示す図である。
構成を示す図である。
１０ ホールアンプ、１２ マトリクス回路、１４ 波
形分配回路、１６ カレントミラー回路（駆動電流
源）、１８ ショートブレーキ制御回路、２０ コンパ
レータ、２２ 駆動電流源制御系、２４ 上側出力トラ
ンジスタ制御系、２６ ブレーキ用トランジスタ制御
系、３０，３２，３４，３６ カレントミラー回路。
形分配回路、１６ カレントミラー回路（駆動電流
源）、１８ ショートブレーキ制御回路、２０ コンパ
レータ、２２ 駆動電流源制御系、２４ 上側出力トラ
ンジスタ制御系、２６ ブレーキ用トランジスタ制御
系、３０，３２，３４，３６ カレントミラー回路。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02P 6/24 H02P 3/12
Claims (2)
- 【請求項１】 モータにモータ駆動電流を供給するため
の上側及び下側の出力トランジスタと、 前記上側及び下側の出力トランジスタに対する駆動電流
を発生するための駆動電流源と、前記駆動電流源の入力側に接続され、モータ駆動電流を
フィードバック制御する際の発振を防止するためのコン
デンサと、 制動命令に応じて前記駆動電流源をオフ制御し、上側又
は下側のいずれか一方の全ての出力トランジスタをブレ
ーキ用トランジスタとしてオン制御するショートブレー
キ制御手段と、前記ショートブレーキ制御手段による前記オフ制御によ
って低下する前記駆動電流源における入力側電圧を前記
コンデンサの端子電圧として検出する電圧検出手段と、 前記電圧検出手段において前記駆動電流源の入力側電圧
が一定値以下に低下したことが検出されると前記ブレー
キ用トランジスタをオン制御することを特徴とするモー
タ駆動回路。 - 【請求項２】 請求項１に記載のモータ駆動回路におい
て、 前記ショートブレーキ制御手段は、更に、前記制動命令
に応じて前記上側の出力トランジスタのベース電流を強
制的にオフ制御することを特徴とするモータ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20199697A JP3286566B2 (ja) | 1997-07-28 | 1997-07-28 | モータ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20199697A JP3286566B2 (ja) | 1997-07-28 | 1997-07-28 | モータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1155990A JPH1155990A (ja) | 1999-02-26 |
| JP3286566B2 true JP3286566B2 (ja) | 2002-05-27 |
Family
ID=16450219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20199697A Expired - Fee Related JP3286566B2 (ja) | 1997-07-28 | 1997-07-28 | モータ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3286566B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4987575B2 (ja) * | 2007-06-04 | 2012-07-25 | 本田技研工業株式会社 | 車両用ブレーキ液圧制御装置 |
| JP5428231B2 (ja) * | 2008-07-22 | 2014-02-26 | セイコーエプソン株式会社 | 電動モータ並びに電動モータの電源遮断制御回路及び電源遮断制御方法 |
-
1997
- 1997-07-28 JP JP20199697A patent/JP3286566B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1155990A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0416871B1 (en) | Load response control and method | |
| US5828245A (en) | Driver circuit including amplifier operated in a switching mode | |
| US5554959A (en) | Linear power amplifier with a pulse density modulated switching power supply | |
| JPH09201065A (ja) | 電源回路 | |
| JP3251770B2 (ja) | 半導体集積回路の電源回路 | |
| JP3286566B2 (ja) | モータ駆動回路 | |
| US5428281A (en) | Semiconductor integrated circuit device | |
| US7215093B2 (en) | Motor drive circuit and motor drive method that can positively perform a brake operation | |
| JP3244377B2 (ja) | 電圧生成回路 | |
| JP3443591B2 (ja) | コイル負荷駆動回路 | |
| JP2847010B2 (ja) | トランジスタ出力回路 | |
| JP3299481B2 (ja) | 緊急電源切断装置 | |
| JPH0124983Y2 (ja) | ||
| JPS62207021A (ja) | トランジスタのベ−ス駆動回路 | |
| JPH11275759A (ja) | 電子回路における突入電流抑制回路 | |
| EP1003273A2 (en) | Inductive boost circuit for disk drive | |
| JP3349340B2 (ja) | 増幅器 | |
| JPH0855720A (ja) | 直流電気操作式開閉器制御装置 | |
| KR100486354B1 (ko) | 모터구동집적회로의출력단회로 | |
| JPH10242778A (ja) | 電力増幅器 | |
| JP3108965B2 (ja) | ブラシレスモータの駆動装置 | |
| JPH065983B2 (ja) | 電源制御回路 | |
| JPH09214261A (ja) | 電力増幅回路 | |
| KR950010280B1 (ko) | 레이저 디스크재생장치에서의 스핀들 모터의 전류제어회로 | |
| KR101298565B1 (ko) | 전압 공급 회로 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |