JP2837050B2 - モータ駆動回路 - Google Patents
モータ駆動回路Info
- Publication number
- JP2837050B2 JP2837050B2 JP4319632A JP31963292A JP2837050B2 JP 2837050 B2 JP2837050 B2 JP 2837050B2 JP 4319632 A JP4319632 A JP 4319632A JP 31963292 A JP31963292 A JP 31963292A JP 2837050 B2 JP2837050 B2 JP 2837050B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- output transistor
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
駆動電流を分配する手段を備えるモータ駆動回路に関す
る。
ラシレスモータ等には、その駆動音が小さいことが求め
られる。モータコイルへの通電方式のうち駆動音を抑制
可能なものとしては、例えば120゜ソフトスイッチン
グや180゜台形波通電等の方式がある。
タ駆動回路の一例構成が示されている。この図に示され
る回路は、位置検出信号合成部10、電圧変換部12、
上下三差動分配回路14及び出力回路16を備えてい
る。
ロータの回転角度位置を検出するセンサを備えている。
通常、このセンサは、ステータ上に互いに所定電気角隔
てて配置されたホール素子として構成され、それぞれ、
各相毎に入力端子IN1〜IN3に接続される。位置検
出信号合成部10は、入力端子IN1〜IN3からの入
力をそれぞれ差動入力とする3個の差動回路18、20
及び22を備えている。差動回路18、20及び22を
構成する各トランジスタのコレクタは、カレントミラー
回路24、26及び28の入力側トランジスタのコレク
タに選択的に接続されている。具体的には、差動回路1
8の差動トランジスタのうち一方はカレントミラー回路
24に、他方はカレントミラー回路28に、差動回路2
0の差動トランジスタのうち一方はカレントミラー回路
26に、他方はカレントミラー回路24に、差動回路2
2の差動トランジスタのうち一方はカレントミラー回路
28に、他方はカレントミラー回路26に、それぞれ接
続されている。カレントミラー回路24、26及び28
の出力側トランジスタのコレクタは、電圧変換部12へ
の電流出力に用いられる。なお、電流源30、32、3
4、36、38及び40は、それぞれ、差動回路18、
20、22、カレントミラー回路24、26及び28の
いずれかに、互いに等しい電流を供給する。又、VCC
1は、電源電圧端子である。
0から供給される電流を電圧に変換して上下三差動分配
回路14に出力する。駆動対象であるモータが回転して
いる場合、位置検出信号合成部10からの出力電流は回
転速度に応じた周期を有する正弦波電流となる。電圧変
換部12は、120゜ソフトスイッチングの場合にはこ
れを図5(a)及び(b)に示されるような波形を有す
る電圧に変換し、180゜台形波通電の場合にはモータ
の電気角すべてに亘る台形波に変換して、これを上下三
差動分配回路14に出力する。なお、120゜ソフトス
イッチングの“120゜”とは、図5(a)に示される
ように、モータコイルへの通電期間が半周期中において
電気角で120゜であることを意味している。
2から出力される電圧に応じ各相の出力トランジスタの
駆動電流を分配する回路である。出力回路16は、電源
電圧端子VCC2から電源電圧の供給を受け、3対の出
力トランジスタQ1及びQ2、Q3及びQ4並びにQ5
及びQ6それぞれの接続点から、モータの各相コイル4
2、44及び46に電流を供給する。出力端子OUT
は、コイル42、44及び46接続用の端子である。こ
れらの出力トランジスタのうちソース側出力トランジス
タQ1、Q3及びQ5は上下三差動分配回路14を構成
するトランジスタQ7、Q9及びQ11により駆動電流
の分配を受け、シンク側出力トランジスタQ2、Q4及
びQ6は上下三差動分配回路14を構成するトランジス
タQ8、Q10及びQ12により駆動電流の分配を受け
る。
力電圧がトランジスタQ7、Q9及びQ11のベースに
印加される。これらのトランジスタQ7、Q9及びQ1
1のエミッタに接続された電流源48からの電流Id1
は、トランジスタQ7、Q9及びQ11の三差動動作に
よってカレントミラー回路50、52及び54に分配さ
れる。カレントミラー回路50、52及び54は、ソー
ス側出力トランジスタQ1、Q3及びQ5を出力側トラ
ンジスタとしている。すなわち、ソース側出力トランジ
スタQ1、Q3及びQ5は、電圧変換部12の出力電圧
に応じてトランジスタQ7、Q9及びQ11により分配
されるベース電流(駆動電流)により、駆動される。
ランジスタQ8、Q10及びQ12のベースにも印加さ
れる。これらのトランジスタQ8、Q10及びQ12の
エミッタには電流Id2を出力する電流源56が接続さ
れている。この電流Id2は、トランジスタQ8、Q1
0及びQ12の三差動動作によりバッファ58、60及
び62を介してシンク側出力トランジスタQ2、Q4及
びQ6に分配される。すなわち、シンク側出力トランジ
スタQ2、Q4及びQ6も、電圧変換部12の出力電圧
に応じてトランジスタQ8、Q10及びQ12により分
配されるベース電流(駆動電流)により、駆動される。
4による帰還を受ける。出力回路16と接地との間に接
続された抵抗Rfは、出力トランジスタQ1〜Q6の出
力電流を電圧に変換し、電流帰還アンプ64に入力す
る。電流帰還アンプ64の他の入力端には出力電流の制
御目標値(制御入力)が供給されている。すなわち、こ
の図の回路は、出力トランジスタQ1〜Q6の出力電流
を検出して、電流源48及び56の電流Id1及びId
2を帰還制御する電流帰還ループを有している。なお、
VCC2は出力回路16の電源端子である。
が、電圧については帰還は加えられていないため、出力
トランジスタQ1〜Q6の出力電圧、すなわちソース側
出力トランジスタQ1、Q3及びQ5とシンク側出力ト
ランジスタQ2、Q4及びQ6の接続点の電圧は、hf
e等の影響を受け不確定となる。極端な変動は、hfe
の最も高いトランジスタの過飽和を引き起こし、コイル
42〜46を有するモータの駆動音発生の原因となる。
これを防止する方法としては、例えば、コイル42〜4
6の中点電位を帰還することにより、出力トランジスタ
Q1〜Q6の出力電圧を電源電圧のほぼ1/2を中心と
してスイングさせる方法がある。しかし、この方法は、
発振を防止するための外付けコンデンサ等を必要とす
る。このような不具合のない方法としては、ソース側出
力トランジスタ及びシンク側出力トランジスタのいずれ
かを飽和状態で駆動する方法がある。
駆動を実施可能な回路である。すなわち、中点帰還を加
えずに出力トランジスタQ1〜Q6を駆動する場合、各
トランジスタQ1〜Q6のhfeのばらつきの影響を避
けるため、ソース側出力トランジスタQ1、Q3及びQ
5又はシンク側出力トランジスタQ2、Q4及びQ6の
いずれかを、選択的に飽和させる。これは、電流源48
の電流Id1と電流源56の電流Id2の比(電流分配
比)をあらかじめ設定しておくことにより実現できる。
例えばId1>Id2に設定した場合、ソース側出力ト
ランジスタQ1、Q3及びQ5を飽和状態で使用でき、
Id1<Id2に設定した場合、シンク側出力トランジ
スタQ2、Q4及びQ6を飽和状態で使用できる。この
ようにすると、出力トランジスタQ1〜Q6の出力電圧
が電源側又は接地側のいずれかに片寄り、hfeばらつ
きの影響を受けにくくなる。
ランジスタを片側飽和で使用する場合、駆動電流が異な
り上下の出力トランジスタのゲインが異なる。この結
果、飽和側出力トランジスタの出力電流(コレクタエミ
ッタ間電流)の切り替わり時点で、当該出力トランジタ
が過飽和し、当該出力電流に歪が発生してしまうという
問題点があった。
ソース側飽和(上側飽和)で使用している場合、図5
(c)及び(d)に示されるように、ソース側出力電流
(上側電流)の切り替わり時点で波形が歪む。同様に、
120゜ソフトスイッチングによりシンク側飽和(下側
飽和)で使用している場合、図5(e)及び(f)に示
されるように、シンク側出力電流(下側電流)の切り替
わり時点で波形が歪む。このような歪みは、180゜台
形波通電でも同様に生じる。この種の歪は、モータの駆
動音発生の原因となる。
とを課題としてなされたものであり、出力トランジスタ
の過飽和により生じる出力電流の歪を抑制し、モータ駆
動音を低減することを目的とする。
るために、本発明は、出力回路からモータコイルへの出
力電圧の最低値又は最高値を検出することにより飽和状
態で使用される出力トランジスタのコレクタエミッタ間
電圧の最低値を検出する手段と、上記検出された出力電
圧を、出力トランジスタの過飽和が生じないよう飽和電
圧より僅かに高く制御される飽和制御電圧と比較する手
段と、ソース側出力トランジスタの駆動電流とシンク側
出力トランジスタの駆動電流の比が十分1に近くなるよ
う、ソース側出力トランジスタ及びシンク側出力トラン
ジスタそれぞれに対応して設けられた電流源の電流値
を、比較結果に応じて設定する手段と、出力トランジス
タの出力電流に応じた値のバイアス電流を上記各電流源
に供給する手段とを備えることを特徴とする。
への出力電圧の最低値又は最高値が検出され、この電圧
が、飽和制御電圧と比較される。ソース側及びシンク側
出力トランジスタのうち片側が飽和状態で使用されるた
め、検出される電圧は、飽和状態で使用される各出力ト
ランジスタのコレクタエミッタ間電圧の最低値を表して
いる。ソース側出力トランジスタ及びシンク側出力トラ
ンジスタそれぞれに対応して設けられた電流源の電流
は、比較結果に応じ、ソース側出力トランジスタとシン
ク側出力トランジスタへの駆動電流分配比が十分1に近
くなるよう、設定される。このとき、飽和制御電圧を出
力トランジスタの飽和電圧より僅かに高く制御すれば、
この制御範囲内であれば、出力トランジスタのhfeが
飽和側と非飽和側ではほぼ同一となるため、出力トラン
ジスタの出力電流の如何にかかわらず、全ての出力トラ
ンジスタが近接した電流で駆動されることになり、出力
トランジスタの過飽和が防止される。
流が大きな領域で飽和電圧が上昇する特性を有してい
る。従って、出力電流が大きな領域では飽和制御電圧≦
飽和電圧となる可能性があり、この場合出力トランジス
タの出力電圧波形に歪が生じる。本発明においては、出
力トランジスタの出力電流に応じた値のバイアス電流が
上記各電流源に供給される。このようにすると、出力電
流が大きな領域における電流分配比が比較的小さい値に
抑えられる。これにより、出力電流が大きな領域でも、
出力トランジスタの過飽和が生じにくくなる。
基づき説明する。なお、図4及び図5に示される従来例
と同様の構成には同一の符号を付し説明を省略する。
駆動回路の構成が示されている。この図の回路は図4の
回路と同様、光ディスクシステム等に用いられる三相ブ
ラシレスモータ等を駆動する回路である。
0、電圧変換部12、上下三差動分配回路14及び出力
回路16から構成されている。本実施例の回路が従来例
の回路と異なる点は、さらに、飽和制御用差動分配回路
66を設けた点にある。飽和制御用差動分配回路66
は、ソース側出力トランジスタQ1、Q3及びQ5への
駆動電流供給に係る電流源と、シンク側出力トランジス
タQ2、Q4及びQ6への駆動電流供給に係る電流源へ
の、電流分配比を差動設定する回路である。飽和制御用
差動分配回路66は、差動回路68、カレントミラー回
路70、72及び74から構成されている。
3及びQ14のうち、トランジスタQ13のベースに印
加される電圧は、ダイオード群76により検出される出
力電圧最低値である。出力回路16を下側飽和で使用し
ている場合、すなわちシンク側出力トランジスタQ2、
Q4及びQ6を飽和状態で駆動している場合、トランジ
スタQ13のベースに印加される電圧は、シンク側出力
トランジスタQ2、Q4及びQ6のコレクタ電圧のうち
最も低い値を表している。
3及びQ14のうち、トランジスタQ14のベースに印
加される電圧は、飽和制御電圧である。この実施例にお
いては、飽和制御電圧としては、帰還抵抗Rfに加わる
電圧、すなわち出力トランジスタQ1〜Q6の出力電流
に比例する電圧を用いる。ただし、飽和制御電圧として
は、図2に破線にて示されるように、出力電流の変化に
対して、実線で示される飽和電圧実力値より僅かに高く
なるよう制御すれば足りる。このように飽和制御電圧を
制御することにより、制御範囲内においては、後述する
動作によって飽和側出力トランジスタ(この実施例では
シンク側出力トランジスタQ2、Q4及びQ6)の過飽
和を防止することができる。従って、抵抗Rfの両端の
電圧以外の電圧を使用してもよい。
側には、カレントミラー回路70の出力側トランジスタ
のうち1個が接続されている。カレントミラー回路70
は、電流帰還アンプ64の出力電流の供給を受ける入力
側トランジスタQ15と、トランジスタQ13及びQ1
4に電流を供給する出力側トランジスタQ16と、カレ
ントミラー回路72にバイアス電流を供給する出力側ト
ランジスタQ17と、カレントミラー回路74にバイア
ス電流を供給する出力側トランジスタQ18と、から構
成されている。
ランジスタQ13のコレクタ側に、カレントミラー回路
74の入力はトランジスタQ14のコレクタ側に、それ
ぞれ接続されている。また、カレントミラー回路72の
出力は、ソース側出力トランジスタQ1、Q3及びQ5
に駆動電流を供給するためのトランジスタQ7、Q9及
びQ11に接続されており、カレントミラー回路74の
出力は、カレントミラー回路78を介し、シンク側出力
トランジスタQ2、Q4及びQ6に駆動電流を供給する
ためのトランジスタQ8、Q10及びQ12に接続され
ている。
Q4及びQ6のうちいずれかの飽和が進むと、トランジ
スタQ13のベース電圧が低下し、カレントミラー回路
72の入力電流が増大するから、図4の従来例でいえ
ば、電流Id1が増大した状態となる。この結果、ソー
ス側出力トランジスタQ1、Q3及びQ5の駆動電流が
増大し、ソース側出力トランジスタQ1、Q3及びQ5
に対するシンク側出力トランジスタQ2、Q4及びQ6
のオーバードライブ比(駆動電流の比)が低下する。言
い換えれば、シンク側出力トランジスタQ2、Q4及び
Q6の飽和が抑制され、飽和制御電圧にバランスする結
果、出力トランジスタQ1〜Q6のhfeのリニアリテ
ィがソース側とシンク側とでほぼ同一となり、出力電流
波形が例えば図5(a)及び(b)に示されるように、
歪の少ない波形となる。この結果、モータの駆動音が低
減される。
タQ1〜Q6の出力電流に応じて制御されているため、
図2に示されるように飽和制御電圧が飽和電圧を上回っ
ている限り、言い換えれば出力電流が所定範囲内にある
限り、上述の歪低減の効果を確保できる。
ミラー回路72及び74に対しカレントミラー回路70
からバイアス電流が供給されている。トランジスタQ1
7及びQ18は、トランジスタQ15のn倍のエミッタ
面積を有しており、従って、上記バイアス電流は電流帰
還アンプ64の出力電流のn倍となる。このバイアス電
流は、特に大電流駆動の場合にソース側出力トランジス
タQ1、Q3及びQ5とシンク側出力トランジスタQ
2、Q4及びQ6への電流分配比を制限する作用を奏す
る。
は、図3に破線にて示されるように、飽和制御電圧を飽
和電圧に近い値に設定する。このような設定の場合、出
力電流Ioが大きな領域で、飽和制御電圧が飽和電圧V
sat以上となる。このような大電流駆動の場合には、
差動回路68による差動分配のみでは、電流分配比を制
限することが困難である。そこで、本実施例において
は、電流帰還アンプ64の出力電流のn倍の値の、すな
わち出力電流Ioの値に応じたバイアス電流を、差動回
路68からの出力電流に加算している。このようにする
と、大電流駆動の場合にも、出力トランジスタQ2、Q
4及びQ6の過飽和が生じにくくなり、駆動音を低減す
ることができる。ミラー比nは、適宜選択設定できる。
方式に言及していないが、これは、例えば120゜ソフ
トスイッチングや180゜台形波通電等、いずれにも適
用できる。さらに、下側飽和に限らず、上側飽和に適用
することもできる。その場合、出力電圧の最低値ではな
く最高値を検出する。
飽和側出力トランジスタが過飽和状態とならないよう、
出力トランジスタの飽和電圧より僅かに高く制御される
飽和制御電圧を用いて出力トランジスタに対する電流分
配比を帰還制御するようにしたため、中点帰還を加える
ことなく、出力電流切り替わり時の歪、ひいてはモータ
の駆動音を抑制することができる。
た値のバイアス電流を、出力トランジスタへの電流分配
に係る電流源に供給するようにしたため、出力電流が大
きく飽和制御電圧≦飽和電圧となる領域において電流分
配比を制限することができ、より駆動音を低減すること
ができる。
を示す回路図である。
示す図である。
ある。
路図である。
イッチングによる通電を例として説明する図であり、図
5(a)及び(b)は理想的な駆動電流波形を、図5
(c)及び(d)は上側飽和時の駆動電流波形を、図5
(e)及び(f)は下側飽和時の駆動電流波形を、1相
分及び3相分それぞれについて示す図である。
タ Q13,Q14 差動回路のトランジスタ Rf 帰還抵抗 n ミラー比(バイアス電流供給用)
Claims (1)
- 【請求項1】 各相毎にソース側出力トランジスタ及び
シンク側出力トランジスタを有し各相の出力トランジス
タの接続点から対応するモータコイルに電流を出力する
出力回路と、ソース側出力トランジスタ及びシンク側出
力トランジスタそれぞれに対応する電流源の電流を駆動
電流として各出力トランジスタに分配する分配回路と、
出力トランジスタの出力電流に応じ上記各電流源の電流
値を設定する電流帰還手段と、を備え、ソース側出力ト
ランジスタ及びシンク側出力トランジスタのいずれかを
飽和状態で駆動するモータ駆動回路であって、 電流帰還手段が、出力回路からモータコイルへの出力電
圧の最低値又は最高値を検出することにより飽和状態で
使用される出力トランジスタのコレクタエミッタ間電圧
の最低値を検出する手段と、上記検出された出力電圧
を、出力トランジスタの過飽和が生じないよう飽和電圧
より僅かに高く制御される飽和制御電圧と比較する手段
と、ソース側出力トランジスタの駆動電流とシンク側出
力トランジスタの駆動電流の比が十分1に近くなるよ
う、比較結果に応じて上記各電流源の電流値を設定する
手段と、を備えたモータ駆動回路において、 出力トランジスタの出力電流に応じた値のバイアス電流
を上記各電流源に供給する手段を備えることを特徴とす
るモータ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4319632A JP2837050B2 (ja) | 1992-11-30 | 1992-11-30 | モータ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4319632A JP2837050B2 (ja) | 1992-11-30 | 1992-11-30 | モータ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06169589A JPH06169589A (ja) | 1994-06-14 |
JP2837050B2 true JP2837050B2 (ja) | 1998-12-14 |
Family
ID=18112464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4319632A Expired - Lifetime JP2837050B2 (ja) | 1992-11-30 | 1992-11-30 | モータ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2837050B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100486354B1 (ko) * | 1997-11-13 | 2005-06-16 | 페어차일드코리아반도체 주식회사 | 모터구동집적회로의출력단회로 |
-
1992
- 1992-11-30 JP JP4319632A patent/JP2837050B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06169589A (ja) | 1994-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5210474A (en) | Digital-analog driver for brushless D.C. spindle motor | |
US5569988A (en) | Brushless motor drive circuit including a linear amplifier for sending and output signal based upon the detected back electromotive force voltage | |
US4066935A (en) | Stator winding control circuit for a brushless d.c. motor | |
JPH0728553B2 (ja) | モータの駆動回路 | |
KR100328418B1 (ko) | 센서리스브러쉬리스모터의구동회로 | |
JP2624382B2 (ja) | ブラシレスモータの駆動回路 | |
JP4641751B2 (ja) | ピークホールド回路、それを備えるモータ駆動制御回路、及びそれを備えるモータ装置 | |
JPH05122978A (ja) | ブラシレスモータの駆動回路 | |
JP2837050B2 (ja) | モータ駆動回路 | |
JPS6332038B2 (ja) | ||
US5428281A (en) | Semiconductor integrated circuit device | |
JP4079702B2 (ja) | モータ駆動制御回路及びモータ駆動装置 | |
JPH07298671A (ja) | ブラシレスモータの駆動装置 | |
JP3355793B2 (ja) | ブラシレスモータの駆動装置 | |
JP2885592B2 (ja) | モータ駆動回路 | |
JP3300637B2 (ja) | ブラシレス直流モータ | |
JP2001197768A (ja) | モータ駆動装置 | |
JPH06169590A (ja) | モータ駆動回路 | |
JP2646675B2 (ja) | モータのスイツチング駆動回路 | |
JP2541194B2 (ja) | ブラシレスモ−タ | |
JP3277728B2 (ja) | 電動機用速度制御装置 | |
JP3108965B2 (ja) | ブラシレスモータの駆動装置 | |
JP3647684B2 (ja) | ディスク装置 | |
JP2544582B2 (ja) | モ―タ駆動回路 | |
JP2658032B2 (ja) | ブラシレスモータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |