JPH0935051A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は読み取った画像データを記憶し、記
憶した画像データを読み出して転送を行う画像読み取り
装置に関し、データ転送の効率化、高速化を図ることを
目的とする。 【解決手段】 第１及び第２のＦＩＦＯ３３，３４に、
タイミング発生回路３６からの信号に応じて互いに異な
るタイミングでＣＣＤ２４からの読み取り画像情報をＡ
ＤＣ２６でデジタル変換して書き込み、このときに書き
込みが完了している第１又は第２のＦＩＦＯ３３，３４
を切り替え回路３５で切り替えて画像データを読み出
し、ホスト装置４２にハンドシェイク転送によらずにデ
ータ転送を行う構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、読み取った画像デ
ータを記憶し、記憶した画像データを読み出して転送を
行う画像読み取り装置に関する。

【０００２】

【従来の技術】近年、情報処理装置等の周辺機器として
画像データを読み取る画像読み取り装置があり、読み取
った画像データを転送することでホスト側の情報処理装
置に取り込まれる。そして、情報処理装置の処理の高速
化に伴って画像読み取り装置を使用した画像データの取
り込みの高速化が要求される。

【０００３】従来、画像読み取り装置は、例えばライン
型の場合にＣＣＤ（電荷結合素子）を所定数一列に配置
したラインセンサで構成される読取部を備えて読み取り
対象の原稿の幅方向（主走査方向）に走査して読み取り
を行い、垂直方向（副走査方向）に走査して原稿の内容
を読み取る。この読取部で読み取った画像情報は、デジ
タル画像データに変換されて一担メモリに記憶され、こ
の記憶された画像データを読み出してホスト側に転送を
行う。

【０００４】ここで、図５に、従来の画像読み取り装置
の要部ブロック図を示す。図５において、読み取り対象
の原稿を幅方向（主走査方向）で一ラインごとに画像情
報をＣＣＤ（電荷結合素子）１１で読み取り、読み取っ
た画像情報をＡＤＣ（アナログ・デジタルコンバータ）
１２でデジタル画像データに変換する。この画像データ
はＦＩＦＯ（ファーストイン・ファーストアウト）１３
に記憶される。ＦＩＦＯ１３は図示しないがＦＩＦＯコ
ントロール回路とＳＲＡＭ（Static Random Access Mem
ory)で構成される。

【０００５】上記ＣＣＤ１１の読み取り、ＡＤＣ１２の
変換、及びＦＩＦＯ１３の書き込みはタイミング発生回
路１４によるタイミング信号に基づいて行われる。ＦＩ
ＦＯ１３は、書き込まれた画像データを読み出し、イン
タフェース回路（図示せず）等を介してパーソナルコン
ピュータ（以下、パソコンという）等のホスト装置に対
してデータ出力を行う。この場合、ＦＩＦＯ１３より識
別信号としてのＤａｔａ Ｒｅａｄｙ信号（１ライン分
のデータ転送可信号）をホスト装置側に送り、ホスト装
置側より応答信号としてのＡＣＫ信号が送られて、デー
タのいわゆるハンドシェイク転送が行われる。

【０００６】なお、ＣＣＤ１１による読み取りは、ホス
ト装置からのＳＣＡＮ信号（１ラインデータ転送要求信
号）を受け取った後に行われるものである。そこで、図
６に図５のデータ転送のタイミングチャートを示す。図
６において、ＦＩＦＯ１３は、１ライン分の画像データ
が書き込まれると、ホスト装置へのＤａｔａ Ｒｅａｄ
ｙ信号を「Ｈ」状態としてデータ転送を行い（図６
（Ａ））、これに応じてデータを受け取ったホスト装置
がＡＣＫ信号をＦＩＦＯ１３に送出して、順次データ転
送を行うことにより１ライン分の画像データを該ホスト
１装置が受け取る（図６（Ｂ））。

【０００７】ＦＩＦＯ１３より１ライン分の画像データ
が転送された後には、Ｄａｔａ Ｒｅａｄｙ信号が
「Ｌ」状態となり、この状態のときにホスト装置よりＳ
ＣＡＮ信号が送られて、ＣＣＤ１１の読み込み、ＦＩＦ
Ｏ１３への画像データの書き込みが行われる。そして、
ＦＩＦＯ１３の１ライン分の画像データの書き込みが完
了すると、ホスト装置へのＤａｔａ Ｒｅａｄｙ信号を
「Ｈ」状態とする。すなわち、Ｄａｔａ Ｒｅａｄｙ信
号の「Ｈ」状態間の「Ｌ」状態の期間ｔ₀ がホスト装置
の待ち時間となるものである。

【０００８】

【発明が解決しようとする課題】ところで、ホスト装置
の処理能力が小さいときには、画像読み取り装置とのデ
ータ転送においてデータ処理スピードの違いを、ＦＩＦ
Ｏ１３をデータバッファとして使用することにより吸収
することができる。しかし、ホスト装置の処理能力が向
上すると、前述のように該ホスト装置と画像読み取り装
置側のＦＩＦＯ１３との間でハンドシェイク転送を行わ
なければならず、図６に示すように時間ｔ ₀ がホスト装
置の待ち時間となってデータ転送の高速化を図ることが
困難であるという問題がある。

【０００９】そこで、本発明は上記課題に鑑みなされた
もので、データ転送の効率化、高速化を図る画像読み取
り装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、読み取られた画像データを一担記憶し、記憶された
該画像データを読み出してホスト装置に転送を行う画像
読み取り装置において、読み取り対象に対して所定走査
分で読み取った画像データが書き込まれ、書き込まれた
該画像データが読み出されて出力する第１の記憶手段
と、該第１の記憶手段の読み取りと異なるタイミングで
読み取り対象に対して画像データの読み取りを行って書
き込み、書き込まれた該画像データが読み出されて出力
する第２の記憶手段と、該第１及び第２の記憶手段に書
き込まれた画像データの読み出しによる前記ホスト装置
へのデータ転送を切り替える切り替え手段と、を有して
画像読み取り装置が構成される。

【００１１】上述のように、第１及び第２の記憶手段に
互いに異なるタイミングで読み取り対象から読み取った
画像データが書き込まれ、切り替え手段が第１及び第２
の記憶手段を切り替えて該当する書き込まれた画像デー
タを読み出してホスト装置にデータ転送を行う。これに
より、第１又は第２の記憶手段の何れかの書き込み時に
は他方より画像データの読み出しによるデータ転送を行
うことが可能となり、ホスト装置のデータ受け取りの待
ち時間を短縮させることが可能となって、データ転送の
効率化、高速化を図ることが可能となる。

【００１２】

【発明の実施の形態】図１に、本発明の一実施例のブロ
ック図を示す。図１に示す画像読み取り装置２１は、読
み取り対象の原稿を副走査方向（原稿の縦方向）に搬送
させるステッピングモータ２２が設けられ、このステッ
ピングモータ２２はステッピングモータ駆動回路２３に
より制御駆動される。また、読取部としてのＣＣＤ２４
を備えており、ＣＣＤ２４は原稿の水平方向（主走査方
向であって原稿の幅方向）にラインセンサとしてＣＣＤ
素子が一列に配置される。

【００１３】ＣＣＤ２４はＣＣＤコントロール回路２５
で読み取り動作タイミングが制御されるもので、ＣＣＤ
２４によって読み取られた原稿の画像情報はＡ／Ｄ（ア
ナログ／デジタル）コンバータ２６に供給されてデジタ
ル画像データに変換される。Ａ／Ｄコンバータ２６はＡ
／Ｄコンバータコントロール回路２７で変換タイミング
をコントロールされてデジタル化する。この場合、オー
トゲイン回路２８で設定されるスライスレベルで２値化
回路２９により２値化されたデジタル画像データが生成
される。

【００１４】また、Ａ／Ｄコンバータ２６における調整
モード時にはＥＥＰＲＯＭ（Electrically Erasable Pr
ogrammable Read Only Memory)３０に記録されたデータ
に基づいてシェーディング補正回路３１で一様な明るさ
とする補正を行い、Ｄ／Ａコンバータ３２を介してＡ／
Ｄコンバータ２６に供給されて上記ＣＣＤ２４からの画
像情報とＤ／Ａコンバータ３２からの補正量とに基づい
てデジタル変換が行われる。

【００１５】そして、上記２値化されたデジタル画像デ
ータは、第１及び第２のＦＩＦＯ（First In First Ou
t) コントロール回路３３ａ，３４ａを介して第１及び
第２のＳＲＡＭ（Static Random Access Memory)３３
ｂ，３４ｂに書き込まれる。この第１及び第２のＳＲＡ
Ｍ３３ｂ，３４ｂは、例えばＣＣＤ２４による読み取り
の２ライン分の画像データが記憶される。

【００１６】上記第１のＦＩＦＯコントロール回路３３
ａ及び第１のＳＲＡＭ３３ｂにより第１の記憶手段とし
ての第１のＦＩＦＯ３３が構成され、第２のＦＩＦＯコ
ントロール回路３４ａ及び第２のＳＲＡＭ３４ｂにより
第２の記憶手段としての第２のＦＩＦＯ３４が構成され
る。

【００１７】また、第１及び第２のＦＩＦＯコントロー
ル回路３３ａ，３４ａには、第１及び第２のＳＲＡＭ３
３ｂ，３４ｂに書き込まれた画像データの読み出し出力
を切り替える切り替え手段である切り替え回路３５が接
続される。さらに、タイミング発生回路３６が設けら
れ、このタインミング発生回路３６より出力される走査
開始基準信号であるＳＨ（サンプルホールド）信号によ
り、ＣＣＤコントロール回路２５によるＣＣＤ２４の読
み取り走査、Ａ／Ｄコンバータコントロール回路２７に
よるＡ／Ｄコンバータ２６の変換、並びに第１及び第２
のＦＩＦＯコントロール回路３３ａ，３４ａの第１及び
第２のＳＲＡＭ３３ｂ，３４ｂへの画像データの書き込
みがコントロールされる。

【００１８】一方、ホスト装置にインタフェースライン
（接続ライン）に接続されるＩ／Ｆ（インタフェース）
回路３７が設けられ、切り替え回路３５とホスト装置と
の信号授受を中継する（図２で説明する）。また、Ｉ／
Ｆ回路３７には、第１及び第２のＦＩＦＯコントローラ
回路３３ａ，３４ａ（第１及び第２のＳＲＡＭ３３ｂ，
３４ｂ）とホスト装置とのデータ転送を直接に行わせる
ＤＭＡ（Direct Memory Acess)回路３８が接続されると
共に、ホスト装置に画像データを転送する際に属性とし
ての識別データを付加するアトリビュート回路３９が接
続される。

【００１９】なお、発振子４０の発振信号（標準２４Ｍ
Ｈｚ）よりタイミング制御回路４１が所定周波数のクロ
ック信号を生成し、このクロック信号を基準として上記
種々のコントロールが行われる。また、図ではモノトー
ン画像読み取り装置２１としてのブロック図を示してい
るが、カラー画像の場合には、さらに図示しないが第３
及び第４のＳＲＡＭが設けられる。

【００２０】上記画像読み取り装置２１は、２点鎖線内
の各構成ブロックを単一のパッケージ４２内に収納され
るもので、この単一のパッケージ４２に２点鎖線外部の
構成ブロックが装置２１内で接続されるものである。次
に、図２に、図１の要部の機能ブロック図を示す。図２
において、ＣＣＤ２４がＣＣＤコントロール回路２５に
よるホスト装置４２からの１ラインデータ要求信号（図
示せず）で、タイミング発生回路３６からの１走査の開
始基準信号であるＳＨ（サンプルホールド）信号のタイ
ミングで読み取り対象の主走査方向（例えば原稿の幅方
向）の１ラインの読み取りを行う。ＣＣＤ２４で読み取
られた画像データは、Ａ／Ｄコンバータコントロール回
路２７によりタイミング発生信号３６からのＳＨ信号の
タイミングでＡ／Ｄコンバータ（ＡＤＣ）２６を動作さ
せてデジタルの画像データに変換する。

【００２１】この画像データは、タイミング発生回路３
６からのＳＨ信号に応じて第１又は第２のＦＩＦＯ３
３，３４の第１又は第２のＦＩＦＯコントロール回路３
３ａ，３４ａを介して第１又は第２のＳＲＡＭ３３ｂ，
３４ｂに書き込む（図３で説明する）。第１及び第２の
ＦＩＦＯ３３，３４からの読み出された画像データは切
り替え回路３５に出力される。

【００２２】切り替え回路３５は、Ｉ／Ｆ回路３７（図
示を省略する）を介して例えばパーソナルコンピュータ
等のホスト装置４２に接続されており、該ホスト装置４
２に対して画像データの出力及びＤａｔａ Ｒｅａｄｙ
信号（１ラインの転送可信号）の出力を行う。また、ホ
スト装置４２からは切り替え回路３５に応答信号として
のＡＣＫ信号を送出する。なお、切り替え回路３５の動
作は図４で説明する。

【００２３】そこで、図３に、図２のＣＣＤ走査開始信
号の説明図を示す。図３において、タイミング発生回路
３６より出力されるＳＨ信号で、例えばホスト装置４２
からのデータ要求信号に応じて最初のＳＨ信号ＳＨ１の
タイミングでＣＣＤ２４の読み取りが行われてＡＤＣ２
６を介して第１のＦＩＦＯ３３（第１のＳＲＡＭ３３
ｂ）に１ライン分の画像データが書き込まれる
（ｔ₁ ）。

【００２４】続いて、ホスト装置４２からのデータ要求
信号に応じて２番目のＳＨ信号ＳＨ２のタイミングでＣ
ＣＤ２４により次のラインの読み取りが行われてＡＤＣ
２６を介して第２のＦＩＦＯ３４（第２のＳＲＡＭ３４
ｂ）に１ライン分の画像データが書き込まれる。この時
に、切り替え回路３５により第１のＦＩＦＯ３３（第１
のＳＲＡＭ３３ｂ）より書き込まれた画像データを読み
出してホスト装置４２に転送する（ｔ₂ ）。すなわち、
第１及び第２のＦＩＦＯ３３，３４（第１及び第２のＳ
ＲＡＭ３３ｂ，３４ｂ）は、ＳＨ信号に応じてタイミン
グを異ならせて書き込みが行われる。

【００２５】なお、３番目のＳＨ信号ＳＨ３より後のデ
ータは、第１のＦＩＦＯ３３のデータが総て転送された
後にＡＤＣ２６（２７）を介して画像データが書き込ま
れる。また、図４に、図２の切り替え回路のデータ転送
のタイミングチャートを示す。図４において、切り替え
回路３５は、アクセスしようとする第１又は第２のＦＩ
ＦＯ３３，３４に画像データが書き込まれていれば、ホ
スト装置４２に対してＤａｔａ Ｒｅａｄｙ信号（１ラ
インのデータ転送可信号）が出力される（「Ｈ」状態と
なる、図４（Ａ））。そこで、切り替え回路３５は、ア
クセスする第１又は第２のＦＩＦＯ３３，３４に対して
画像データ読み出しのアドレス信号を送出し、これに応
じた読み出し画像データが第１又は第２のＦＩＦＯメモ
リ３３，３４より受け取る。

【００２６】そして、切り替え回路３５より所定量（例
えば１６ビットのデータのうち下位８ビット）のデータ
転送を行い、順次ホスト装置４２からの応答信号（ＡＣ
Ｋ信号（図４（Ｂ））に同期させて、切り替え下位３５
より該ホスト装置４２に当該第１又は第２のＦＩＦＯ３
３，３４からの画像データを総て転送する。

【００２７】例えば、図３に示す２番目のＳＨ信号ＳＨ
２で第１のＦＩＦＯ３３に画像データの書き込みが完了
して第２のＦＩＦＯ３４に次ラインの書き込みが行われ
ているときに、切り替え回路３５より第１のＦＩＦＯ３
３のデータ転送するものとしてアドレス信号を送出する
ことにより当該第１のＦＩＦＯ３３より画像データを読
み出し、ホスト装置４２に転送を開始する。そして、ホ
スト装置４２からの応答信号（ＡＣＫ信号）に同期させ
て順次総ての画像データを転送する。このとき、切り替
え回路３５からは第１のＦＩＦＯ３３に画像データの書
き込みが完了していることをＤａｔａ Ｒｅａｄｙ信号
を「Ｈ」状態としてホスト装置４２に送出している。

【００２８】続いて、図３に示す３番目のＳＨ信号ＳＨ
３で第１のＦＩＦＯ３３からの画像データの転送が完了
して第２のＦＩＦＯ３４に次ラインの画像データの書き
込みが完了していると、切り替え回路３５が第２のＦＩ
ＦＯ３４からのデータ読み出しに切り替えてホスト装置
４２にＤａｔａ Ｒｅａｄｙ信号を「Ｈ」状態として送
出すると共に、当該第２のＦＩＦＯ３４からの画像デー
タの転送を開始し、ホスト装置４２からの応答信号（Ａ
ＣＫ信号）に同期させて順次総ての画像データを転送す
る。そして、これらの切り替え回路３５による切り替え
を繰り返して、読み取り対象の総ての画像データをホス
ト装置４２に転送するものである。

【００２９】このように、画像読み取り装置２１に読み
取り対象の１ラインの画像データを記憶するＦＩＦＯを
少なくとも２系統設けることにより、ホスト装置４２に
対してデータ転送のハンドシェイク転送を行う必要がな
く、該ホスト装置４２のデータ待ち時間が短縮されて、
データ転送の高速化を図ることができるものである。

【００３０】

【発明の効果】以上のように請求項１の発明によれば、
第１及び第２の記憶手段に互いに異なるタイミングで読
み取り対象から読み取った画像データが書き込まれ、切
り替え手段が第１及び第２の記憶手段を切り替えて該当
する書き込まれた画像データを読み出してホスト装置に
データ転送を行う構成とすることにより、第１又は第２
の記憶手段の何れかの書き込み時には他方より画像デー
タの読み出しによるデータ転送を行うことが可能とな
り、ホスト装置のデータ受け取りの待ち時間を短縮させ
ることが可能となって、データ転送の効率化、高速化を
図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック構成図である。

【図２】図１の要部の機能ブロック図である。

【図３】図２のＣＣＤの走査開始信号の説明図である。

【図４】図２の切り替え回路のデータ転送のタイミング
チャートである。

【図５】従来の画像読み取り装置の要部のブロック図で
ある。

【図６】図５のデータ転送のタイミングチャートであ
る。

【符号の説明】

２１ 画像読み取り装置 ２４ ＣＣＤ ２５ ＣＣＤコントロール回路 ２６ Ａ／Ｄコンバータ ２７ Ａ／Ｄコンバータコントロール回路 ３３ 第１のＦＩＦＯ ３４ 第２のＦＩＦＯ ３３ａ 第１のＦＩＦＯコントロール回路 ３３ｂ 第１のＳＲＡＭ ３４ａ 第２のＦＩＦＯコントロール回路 ３４ｂ 第２のＳＲＡＭ ３５ 切り替え回路 ３６ タイミング発生回路 ４３ ホスト装置

Claims (1)

【特許請求の範囲】
1. 【請求項１】 読み取られた画像データを一担記憶し、
   記憶された該画像データを読み出してホスト装置に転送
   を行う画像読み取り装置において、 読み取り対象に対して所定走査分で読み取った画像デー
   タが書き込まれ、書き込まれた該画像データが読み出さ
   れて出力する第１の記憶手段と、 該第１の記憶手段の読み取りと異なるタイミングで読み
   取り対象に対して画像データの読み取りを行って書き込
   み、書き込まれた該画像データが読み出されて出力する
   第２の記憶手段と、 該第１及び第２の記憶手段に書き込まれた画像データの
   読み出しによる前記ホスト装置へのデータ転送を切り替
   える切り替え手段と、 を有することを特徴とする画像読み取り装置。