JPH0935044A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は読み取った画像データを記憶し、記
憶した画像データを読み出して転送を行う画像読み取り
装置に関し、画像データ処理の高速化を図ることを目的
とする。 【解決手段】 ＦＩＦＯコントロール回路３３によりＳ
ＲＡＭ３４に対して原稿４２より読み取った画像データ
を書き込み、該画像データの読み出しの際に、アドレス
・プリセット回路３５にセットされた読み出し位置のア
ドレスで読み出しを行うことで不必要なデータが除かれ
た有効転送データ４３が読み出されて転送が行われる構
成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、読み取った画像デ
ータを記憶し、記憶した画像データを読み出して転送を
行う画像読み取り装置に関する。

【０００２】

【従来の技術】近年、情報処理装置等の周辺機器として
画像データを読み取る画像読み取り装置があり、読み取
った画像データを転送することでホスト側の情報処理装
置に取り込まれる。そして、情報処理装置の処理の高速
化に伴って画像読み取り装置を使用した画像データの取
り込みの高速化が要求される。

【０００３】従来、画像読み取り装置は、例えばライン
型の場合にＣＣＤ（電荷結合素子）を所定数一列に配置
したラインセンサで構成される読取部を備えて読み取り
対象の原稿の幅方向（主走査方向）に走査して読み取り
を送り、垂直方向（副走査方向）に走査して原稿の内容
を読み取る。この読取部で読み取った画像情報は、デジ
タル画像データに変換されて一担メモリに記憶され、こ
の記憶された画像データを読み出してホスト側に転送を
行う。

【０００４】ところで、画像読み取り装置で原稿を読み
取る際、該原稿における幅方向の任意の位置からのデー
タを欲する場合に原稿を装置に対して位置をずらせてセ
ットして総ての画像データの記憶、データ転送を行う
か、又は原稿を正規の位置にセットして総ての画像デー
タを一担読み取ってメモリに記憶し、これを読み出して
データ転送した後にホスト側で必要な画像データのみを
取り込むことが行われている。

【０００５】ここで、図６に、従来の画像データのデー
タ転送の説明図を示す。図６（Ａ）において、読み取り
対象の原稿１１は読み取りを欲する必要なデータの斜線
で示した領域１１ａと読み取り不要な領域１１ｂとが混
在しており、画像読み取り装置では読取部で幅方向（走
査方向）にラインセンサでデータ読み取りを行い、これ
を垂直方向（副走査方向）に走査して当該原稿１１上の
総ての画像データを読み取る。

【０００６】そして、図６（Ｂ）に示すように、読み取
られた画像情報はデジタル画像データに変換してメモリ
に一担記憶してこれを読み出してデータ転送する場合、
図６（Ｂ）に示すような原稿１１の水平方向の一ライン
分の画像データ１２がホスト側に転送され、これが走査
方向で一ラインごとの画像データ１２として総てデータ
転送されるものである。

【０００７】一方、データ転送されたホスト側では、転
送された一ライン分の画像データのうち、上記原稿１１
の不要な領域１１ｂに対応するデータ１２ｂは取り込ま
ず、必要な領域１１ａに対応するデータ１２ａのみを一
ラインごとに総て取り込む。

【０００８】

【発明が解決しようとする課題】しかし、図６に示すよ
うに、画像読み取り装置よりホスト側に転送する画像デ
ータには原稿１１のデータ不要の領域１１ｂのデータも
含まれており、その分の転送時間を要することとなり、
原稿１１の読み取りからホスト側での取り込みまでの全
体処理時間の高速化を図ることができないという問題が
ある。

【０００９】そこで、本発明は上記課題に鑑みなされた
もので、画像データ処理の高速化を図る画像読み取り装
置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、請求項１では、読み取られた画像情報をデジタル画
像データに変換して記憶する記憶手段と、記憶された画
像データを読み出してホスト装置に転送する制御手段と
を備える画像読み取り装置において、前記記憶手段から
の前記画像データの読み出しに際して、前記制御手段に
該画像データの読み出し位置を設定して不要な情報を除
いた画像データを読み出させる設定手段が設けられる画
像読み取り装置が構成される。

【００１１】上述のように、記憶手段に記憶された画像
データのうち、制御手段が設定手段で設定された読み出
し位置からの画像データを読み出し、不要な情報を除い
た画像データをホスト側に転送する。これにより、必要
な画像データのみを読み出して転送させることが可能と
なって転送時間の高速化が図られ、画像処理全体の高速
化を図ることが可能となる。

【００１２】

【発明の実施の形態】図１に、本発明の一実施例のブロ
ック図を示す。図１に示す画像読み取り装置２１は、読
み取り対象の原稿を副走査方向（原稿の縦方向）に搬送
させるステッピングモータ２２が設けられ、このステッ
ピングモータ２２はステッピングモータ駆動回路２３に
より制御駆動される。また、読取部としてのＣＣＤ２４
を備えており、ＣＣＤ２４は原稿の水平方向（主走査方
向であって原稿の幅方向）にラインセンサとしてＣＣＤ
素子が一列に配置される。

【００１３】ＣＣＤ２４はＣＣＤコントロール回路２５
で動作タイミングが制御されるもので、ＣＣＤ２４によ
って読み取られた原稿の画像情報はＡ／Ｄ（アナログ／
デジタル）コンバータ２６に供給されてデジタル画像デ
ータに変換される。Ａ／Ｄコンバータ２６はＡ／Ｄコン
バータコントロール回路２７で変換タイミングをコント
ロールされてデジタル化する。この場合、オートゲイン
回路２８で設定されるスライスレベルで２値化回路２９
により２値化されたデジタル画像データが生成される。

【００１４】また、調整モード時にはＥＥＰＲＯＭ（El
ectrically Erasable ProgrammableRead Only Memory)
３０に記録されたデータに基づいてシェーディング補正
回路３１で一様な明るさとする補正を行い、Ｄ／Ａコン
バータ３２を介してＡ／Ｄコンバータ２６に供給されて
上記ＣＣＤ２４からの画像情報とＤ／Ａコンバータ２６
からの補正量とに基づいてデジタル変換が行われる。

【００１５】そして、上記２値化されたデジタル画像デ
ータは、ＦＩＦＯ（First In FirstOut) コントロール
回路３３を介してＳＲＡＭ（Static Random Access Mem
ory)３４に記憶される。ＳＲＡＭ３４は、例えばＣＣＤ
２４による読み取りの２ライン分の画像データが記憶さ
れる。上記ＦＩＦＯコントロール回路３３及びＳＲＡＭ
３４により記憶手段が構成される。また、ＦＩＦＯコン
トロール回路３３には、ＳＲＡＭ３４に記憶された画像
データのラインごとの読み出し開始位置（後述する原稿
の必要なデータ領域の水平方向における一ライン分の先
頭位置）のアドレスが設定手段であるアドレス・プリセ
ット回路３５により設定される。

【００１６】このアドレス・プリセット回路３５には、
ホスト側よりオペレータによって入力された読み出し開
始位置のコマンドがインタフェースライン（接続ライ
ン）からＩ／Ｆ（インタフェース）回路３６を介して入
力される。また、ＳＲＡＭ３４からＦＩＦＯコントロー
ル回路３３で読み出された画像データはＤＭＡ（Direct
Memory Access) 回路３７でコントロールされた直接に
Ｉ／Ｆ回路３６を介してホスト側に送出される。この際
に、当該画像データにはアトリビュート送出回路３８よ
り属性としての識別データがＩ／Ｆ回路３６で付加され
る。

【００１７】なお、発振子３９の発振信号（標準２４Ｍ
Ｈｚ）よりタイミング制御回路４０が所定周波数のクロ
ック信号を生成し、このクロック信号を基準として上記
の種々のコントロールか行われる。また、図ではモノト
ーン画像の画像読み取り装置２１としてのブロック図を
示しているが、カラー画像の場合には、さらにＳＲＡＭ
が設けられる。

【００１８】上記画像読み取り装置２１は、２点鎖線内
の各構成ブロックを単一のパッケージ４１内に収納され
るもので、この単一のパッケージ４１に２点鎖線外部の
構成ブロック装置２１内で接続されるものである。ここ
で、図２に、図１の記憶手段の書き込み読み出しの説明
図を示す。図２（Ａ）は、上記画像読み取り装置２１の
ＦＩＦＯコントロール回路３３、ＳＲＡＭ３４及びアド
レス・プリセット回路３５を示したもので、読み取り対
象の原稿より読み取られた画像情報の画像データがＦＩ
ＦＯコントロール回路３３に入出され、ＳＲＡＭ３４に
データの入力順にＳＲＡＭ３４にアドレス順に書き込
む。このＳＲＡＭ３４には上述のようにＣＣＤ２４の２
ライン分に相当する画像データが記憶される。

【００１９】すなわち、図２（Ｂ）に示す原稿４２が有
効データ領域４２ａと空欄のような不必要なデータ領域
４２ｂを有している場合、ＣＣＤ２４による読み取りは
主走査方向（原稿の幅方向）の１ライン分の領域４２
ａ，４２ｂの総ての画像データがＳＲＡＭ３４に記憶さ
れる。

【００２０】そこで、ＳＲＡＭ３４に記憶された画像デ
ータを読み出す際に、アドレス・プリセット回路３５に
読み取り開始位置のアドレスがセットされる。例えば、
データの語長を８ビットとしてアドレスあたり１バイト
で表わすものとし、アドレス・プリセット回路３５を１
６ビットのレジスタで構成して下位８ビットと上位８ビ
ットの順で設定すると、オフセットは８ビット単位で設
定される。

【００２１】さらに具体例として、２値画像のオフセッ
トを例にとると、２値画像はＣＣＤ２４を構成する各ピ
クセルの１ピクセルが１ビットに対応し、１バイトで８
ピクセルを選択することになることから、オフセットが
８ピクセル単位で設定されることになる。従って、例え
ばオフセットを２に設定したときの読み出し画素は２×
８＝１６画素目からとなる。

【００２２】また、グレイスケールデータのオフセット
を例にとると、グレイスケールデータは１バイトが１ピ
クセルとなることから、設定したオフセット値と画素の
関係が１対１となる。従って、例えばオフセット１５に
設定したときの読み出し画素は１５＋１＝１６画素目か
らとなる。

【００２３】さらに、カラーデータのオフセットを例に
とると、カラーデータは３バイトで１ピクセルを表わす
ことから、読み出しの開始を欲する画素をＮ画素目とす
ると、設定するオフセット値Ｍは、Ｍ＝（Ｎ−１）×３
となる。上述のようにアドレス・プリセット回路３５に
読み出し開始位置のアドレスがセットされると、ＦＩＦ
Ｏコントロール回路３３がＳＲＡＭ３４の主走査方向の
１ライン分におけるアドレス・プリセット回路３５の読
み出し開始位置のオフセット位置から画像データを読み
出す。そして、読み出した画像データをＩ／Ｆ回路３６
を介してホスト側に転送する。従って、転送するデータ
は、図２（Ｂ）に示す原稿４２の有効データ領域４２ａ
に対応するデータ４３となる。

【００２４】従って、ＳＲＡＭ３４の読み出し開始位置
を任意に設定することができることから、原稿４２の不
必要データの領域４２ｂに対応するデータを除いて有効
データ領域４２ｂの画像データのみを読み出して転送す
ることができ、転送時間が短縮されて画像データ処理の
高速化を図ることができるものである。

【００２５】ここで、図３〜図５に各動作のタイミング
チャートを示して説明する。図３は、図１のＳＲＡＭへ
の書き込みのタイミングチャートを示したもので、画像
データがモノトーンの場合を示している。図３におい
て、ＳＲＡＭ３４にアウトプットイネーブル信号＊ＯＥ
（＊は否定を示す）が入力され、（図３（Ａ））、この
アウトプットイネーブル信号内でＡ／Ｄコンバータ２６
にＡ／Ｄアウトプットイネーブル信号＊ＡＤＯＥ（立下
り信号）が供給されると（図３（Ｂ））、Ａ／Ｄコンバ
ータ２６に供給されるクロック信号ＡＤＣＬＫでデジタ
ル変換を行い（図３（Ｄ））、アドレスバス（ＳＲＡＭ
３４に対する書き込みデータ、読み出しデータを伝送す
るバス）に画像データが送出される。このとき、ＳＲＡ
Ｍ３４にライトイネーブル信号＊ＷＥが供給されて、当
該ＳＲＡＭ３４に当該画像データが記憶されるものであ
る。

【００２６】また、図４は、オフセットアドレスの設定
のタイミングチャートを示している。図４において、転
送モード信号ＳＬＣＴＩＮが「Ｈ」状態のときに（図４
（Ａ））、１ラインデータ転送要求信号ＳＣＡＮを
「Ｌ」状態とすることで（図４（Ｂ））、コマンドセッ
ト信号ＡＣＫ（図４（Ｃ））間において所定時間後にコ
マンド１の後にコマンド２を書き込み、その後にオフセ
ット値を上述のように例えば８ビットデータバスでアド
レス・プリセット回路３５の内部レジスタに設定するも
のである（図４（Ｄ））。

【００２７】なお、オフセット・アドレスを設定する必
要がなければ、コマンド２を書き込んだ後にＳＣＡＮ信
号を「Ｈ」状態にすると、オフセット値が前回分の設定
値（イニシャル値は０）が保持されるものである。続い
て、図５は、データ転送のタイミングチャートを示して
いる。図５はパラレルインタフェース転送を示したもの
で、１ラインデータ転送要求信号ＳＣＡＮが「Ｌ」状態
になった所定時間後に（図５（Ａ））、１ラインデータ
転送可信号ＤＡＴＡＲＤＹが「Ｈ」状態のときに（図５
（Ｂ））、アトリビュート１のデータが転送され（図５
（Ｄ））、コマンドセット信号ＡＣＫが「Ｌ」状態にな
った所定時間後に（図５（Ｃ））、アトリビュート２の
データが転送される（図５（Ｄ））。

【００２８】そして、コマンドセット信号が「Ｌ」から
「Ｈ」状態となった所定時間後に１ラインデータ転送可
信号がＤＡＴＡＲＤＹが「Ｌ」状態になって（図５
（Ｂ），（Ｃ））、ＳＲＡＭ３４のオフセット位置（読
み出し開始位置）から読み出された画像データがＩ／Ｆ
回路３６を介してホスト側に転送されるものである。こ
れにより、転送データに不必要なデータが除かれること
から、ホスト側への転送時間を短縮させることができる
ものである。

【００２９】

【発明の効果】以上のように、請求項１の発明によれ
ば、記憶手段に記憶された画像データのうち、制御手段
が設定手段で設定された読み出し位置からの画像データ
を読み出し、不要な情報を除いた画像データをホスト側
に転送する構成とすることにより、必要な画像データの
みを読み出して転送させることが可能となって転送時間
の高速化が図られ、画像処理全体の高速化を図ることが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１の記憶手段の書込み読出しの説明図であ
る。

【図３】図１のＳＲＡＭへの書き込みのタイミングチャ
ートである。

【図４】オフセットアドレス設定の設定のタイミングチ
ャートである。

【図５】データ転送のタイミングチャートである。

【図６】従来の画像データのデータ転送の説明図であ
る。

【符号の説明】

２１ 画像読み取り装置 ２４ ＣＣＤ ２６ Ａ／Ｄコンバータ ３３ ＦＩＦＯコントロール回路 ３４ ＳＲＡＭ ３５ アドレス・プリセット回路 ３６ Ｉ／Ｆ回路 ４２ 原稿 ４３ 転送データ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 読み取られた画像情報をデジタル画像デ
   ータに変換して記憶する記憶手段と、記憶された画像デ
   ータを読み出してホスト装置に転送する制御手段とを備
   える画像読み取り装置において、 前記記憶手段からの前記画像データの読み出しに際し
   て、前記制御手段に該画像データの読み出し位置を設定
   して不要な情報を除いた画像データを読み出させる設定
   手段が設けられることを特徴とする画像読み取り装置。