JP2001352433A - 画像読取装置および記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 たとえばＣＣＤ型およびＭＯＳ型のイメージ
センサの両方に対応して適当なメモリサイズとし、チッ
プコストおよび製品価格の上昇を抑えることができる画
像読取装置を提供する。 【解決手段】 たとえばＣＣＤ型およびＭＯＳ型のイメ
ージセンサの両方に対応し、画像の読取処理に際して黒
レベル補正およびシェーディング補正を行う一方、これ
らの補正用のデータを格納するためのＳＲＡＭをゲート
アレイ１６に備えたファクシミリ装置であって、ＣＣＤ
型イメージセンサに対応する場合、ゲートアレイ１６
は、黒レベル補正データを除き、最大解像度によるシェ
ーディング補正データを上記ＳＲＡＭ１６ｄに格納させ
る。その一方、ＭＯＳ型イメージセンサに対応する場
合、ゲートアレイ１６は、上記最大解像度の半分による
黒レベル補正データおよびシェーディング補正データの
それぞれをＳＲＡＭ１６ｄに格納させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえばＣＣＤ
（Change Coupled Device）型のイメージセンサと、い
わゆるＭＯＳ（Metal-Oxide-Semiconductor）型のイメ
ージセンサとの両方に対応できる画像読取装置、および
その画像読取装置を制御するためのプログラムを記憶し
た記憶媒体に関する。

【０００２】

【従来の技術】たとえば画像読取装置として用いられる
ファクシミリ装置には、縮小光学系のＣＣＤ型イメージ
センサを備えた機種のほか、いわゆるＣＩＳによる密着
型でＭＯＳ型のイメージセンサを備えた機種がある。こ
れに対し、画像処理チップとしては、ＣＣＤおよびＭＯ
Ｓ型の両方に共通したものが採用されている。

【０００３】この種の画像処理チップでは、黒レベル補
正やシェーディング補正などが行われるが、それに先だ
って画素ごとに黒レベル補正データやシェーディング補
正データを取得して格納しておくために、チップ内部に
ＳＲＡＭ（Static RAM）などの内蔵メモリを有する。こ
のような内蔵メモリは、主走査方向に沿う最大解像度に
応じた黒レベル補正データおよびシェーディング補正デ
ータを格納できるメモリサイズとされている。

【０００４】

【発明が解決しようとする課題】ところで、縮小光学系
のＣＣＤ型イメージセンサに対応して画像を読み取る場
合、黒レベル補正データは、主走査方向に沿う解像度分
が必要とされず、一つの演算値として与えられれば十分
とされる。ところが、従来においては、ＣＣＤ型または
ＭＯＳ型のいずれにしても、最大解像度分の黒レベル補
正データおよびシェーディング補正データを格納可能と
するために、読取解像度が向上するにつれて画像処理チ
ップにおける内蔵メモリのメモリサイズを増大しなけれ
ばならず、その結果、チップコストの上昇ひいては製品
価格が上昇するという問題があった。

【０００５】本発明は、上記の点に鑑みて提案されたも
のであって、たとえばＣＣＤ型およびＭＯＳ型のイメー
ジセンサの両方に対応して適当なメモリサイズとし、チ
ップコストおよび製品価格の上昇を抑えることができる
画像読取装置、およびその画像読取装置を制御するため
のプログラムを記憶した記憶媒体を提供することを目的
とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載した発明の画像読取装置は、画素ご
とに黒レベル補正データを必要とする第１の読取デバイ
スと、画素ごとに黒レベル補正データを必要としない第
２の読取デバイスとの双方に対応し、画像の読取処理に
際して黒レベル補正およびシェーディング補正を行う一
方、これらの補正用のデータを格納するための記憶手段
を有する画像読取装置であって、上記第２の読取デバイ
スに対応する場合、黒レベル補正データを除き、所定解
像度によるシェーディング補正データを上記記憶手段に
格納させる一方、上記第１の読取デバイスに対応する場
合、上記第２の読取デバイスに対応する場合の所定解像
度を二分した、所定解像度半分による黒レベル補正デー
タおよびシェーディング補正データのそれぞれを上記記
憶手段に格納させる補正データ格納制御手段を有するこ
とを特徴とする。

【０００７】このような画像読取装置によれば、たとえ
ば画素ごとに黒レベル補正データを必要としない第２の
読取デバイスとしてＣＣＤ型イメージセンサに対応する
場合には、黒レベル補正データを除き、たとえば最大解
像度分のシェーディング補正データを記憶手段に格納で
きる一方、画素ごとに黒レベル補正データを必要とする
第１の読取デバイスとしてＭＯＳ型イメージセンサに対
応する場合には、上記と同じメモリサイズの記憶手段に
よって、最大解像度半分の黒レベル補正データおよびシ
ェーディング補正データを格納できるので、たとえばＣ
ＣＤ型およびＭＯＳ型のイメージセンサの両方に対応し
て適当なメモリサイズとし、チップコストおよび製品価
格の上昇を抑えることができる。

【０００８】また、請求項２に記載した発明の画像読取
装置は、請求項１に記載の画像読取装置であって、上記
第２の読取デバイスに対応する場合、上記補正データ格
納制御手段は、黒レベル補正データを演算値として上記
記憶手段とは別のレジスタに格納させる。

【０００９】このような画像読取装置によれば、請求項
１に記載の画像読取装置による効果に加えて、たとえば
第２の読取デバイスがＣＣＤ型イメージセンサの場合、
通常、一つの演算値とされる黒レベル補正データがレジ
スタに格納されるので、ＣＣＤ型イメージセンサに対応
して画像を読み取る場合には、演算値とした黒レベル補
正データを用いて黒レベル補正を行うことができる。

【００１０】さらに、請求項３に記載した発明の画像読
取装置は、請求項１または請求項２に記載の画像読取装
置であって、上記記憶手段は、黒レベル補正およびシェ
ーディング補正を行う画像処理チップに組み込まれた内
蔵メモリであり、上記第１の読取デバイスを所定解像度
で使用する場合、上記補正データ格納制御手段は、所定
解像度分の黒レベル補正データまたはシェーディング補
正データのいずれか一方を上記内蔵メモリに格納させる
とともに、他方を外部メモリに格納させる。

【００１１】このような画像読取装置によれば、請求項
１または請求項２に記載の画像読取装置による効果に加
えて、たとえばＣＣＤ型イメージセンサと同じ最大解像
度でＭＯＳ型イメージセンサに対応する場合、その最大
解像度分の黒レベル補正データまたはシェーディング補
正データのいずれか一方は、画像処理チップの内蔵メモ
リに格納される一方、他方が外部メモリに格納されるの
で、画像処理チップにおける内蔵メモリのメモリサイズ
を一定容量に制限しつつも効率的に利用することができ
る。

【００１２】また、請求項４に記載した発明の記憶媒体
は、画素ごとに黒レベル補正データを必要とする第１の
読取デバイスと、画素ごとに黒レベル補正データを必要
としない第２の読取デバイスとの双方に対応し、画像の
読取処理に際して黒レベル補正およびシェーディング補
正を行う一方、これらの補正用のデータを格納するため
の記憶手段を有する画像読取装置を制御するためのプロ
グラムを記憶した記憶媒体であって、上記第２の読取デ
バイスに対応する場合、黒レベル補正データを除き、所
定解像度によるシェーディング補正データを上記記憶手
段に格納させる一方、上記第１の読取デバイスに対応す
る場合、上記第２の読取デバイスに対応する場合の所定
解像度を二分した、所定解像度半分による黒レベル補正
データおよびシェーディング補正データのそれぞれを上
記記憶手段に格納させるための補正データ格納制御プロ
グラムを含むプログラムを記憶したことを特徴とする。

【００１３】このような記憶媒体によれば、記憶された
プログラムに基づいてＣＰＵを動作させることにより、
請求項１に記載の画像読取装置の動作を実現することが
できる。

【００１４】

【発明の実施の形態】以下、本発明の好ましい実施の形
態について図面を参照して説明する。

【００１５】図１は、本発明に係る画像読取装置の一実
施形態として、ファクシミリ装置の構成を示したブロッ
ク図である。この図に示すように、本発明に係るファク
シミリ装置は、ＣＰＵ１０、ＮＣＵ１１、ＲＡＭ１２、
モデム１３、ＲＯＭ１４、ＥＥＰＲＯＭ１５、ゲートア
レイ１６、コーデック１７、ＤＭＡＣ１８、読取部２
１、印刷部２２、操作部２３、および表示部２４などを
具備して概略構成されている。ＣＰＵ１０、ＮＣＵ１
１、ＲＡＭ１２、モデム１３、ＲＯＭ１４、ＥＥＰＲＯ
Ｍ１５、ゲートアレイ１６、コーデック１７、およびＤ
ＭＡＣ１８は、バス線２７により相互に接続されてい
る。バス線２７には、アドレスバス、データバス、およ
び制御信号線が含まれる。ゲートアレイ１６には、読取
部２１、印刷部２２、操作部２３、および表示部２４が
接続されている。ＮＣＵ１１には、公衆電話回線２８が
接続されている。

【００１６】ＣＰＵ１０は、ファクシミリ装置全体の動
作を制御する。ＮＣＵ１１は、公衆電話回線２８に接続
されて網制御を行う。ＲＡＭ１２は、ＣＰＵ１０の作業
領域や各種データの格納領域などを提供する。モデム１
３は、ファクシミリデータの変調や復調などを行う。Ｒ
ＯＭ１４は、ＣＰＵ１０が実行すべきプログラムや設定
値などのデータを記憶している。ＥＥＰＲＯＭ１５は、
各種のフラグや設定データなどを記憶する。ゲートアレ
イ１６は、ＣＰＵ１０と各部２１〜２４とのインターフ
ェースとして機能するものであるが、本実施形態では、
特に読取用の画像処理チップとして構成され、チップ内
部にデータ格納用のＳＲＡＭを有するものである。ま
た、ゲートアレイ１６は、後述する縮小光学系のＣＣＤ
型イメージセンサを備えた読取部２１に対応するほか、
いわゆるＣＩＳによる密着型でＭＯＳ型のイメージセン
サを備えた読取部２１にも対応するものである。コーデ
ック１７は、ファクシミリデータの符号化や復号化を行
う。ＤＭＡＣ１８は、主にＲＡＭ１２へのデータの書き
込みや読み出しを行う。

【００１７】読取部２１は、イメージセンサやＬＥＤ光
源などを備え、原稿などから文字や図形などの画像を読
み取る。この読取部２１には、製造段階において縮小光
学系のＣＣＤ型イメージセンサが採用される場合と、い
わゆるＣＩＳによるＭＯＳ型イメージセンサが採用され
る場合がある。印刷部２２は、たとえばインクジェット
方式あるいは熱転写方式などにより、文字や図形などの
画像を印刷する。操作部２３は、テンキーや文字キーな
どのキースイッチ群を備え、使用者のキー操作に応じた
指令をＣＰＵ１０に伝える。表示部２４は、ＬＣＤなど
のディスプレイを備え、動作状態や操作ガイダンスなど
を表示する。

【００１８】要点について説明すると、本ファクシミリ
装置は、読取用の画像処理チップとして、ＣＣＤ型およ
びＭＯＳ型のイメージセンサの両方に対応できるゲート
アレイチップを備えたものである。図２は、画像処理チ
ップとして構成されたゲートアレイ１６の要部を示した
ブロック図であって、この図に示すゲートアレイ１６に
よれば、読取部２１のイメージセンサから出力された信
号は、Ａ／Ｄ変換回路１６ａを経て黒レベル補正回路１
６ｂやシェーディング補正回路１６ｃで補正される。そ
れに先だって黒レベル補正回路１６ｂおよびシェーディ
ング補正回路１６ｃでは、それぞれ黒レベル補正デー
タ、シェーディング補正データが取得されるが、これら
の補正データを一時的に保持し、また、画像処理スピー
ドを高めるために、ゲートアレイ１６内部のＳＲＡＭ１
６ｄが利用される。

【００１９】ここで、たとえばイメージセンサを介して
Ａ４サイズの原稿を、主走査方向に沿う１ラインに対し
て２００ｄｐｉの解像度で読み取る場合、補正データと
しては、２００ｄｐｉの解像度に応じた約千数百画素分
のデータ量とされる。解像度を６００ｄｐｉとすると、
２００ｄｐｉの３倍のデータ量となる。このように、黒
レベル補正データおよびシェーディング補正データは、
解像度が高まるにつれデータ量が増大することとなる。
そして、本実施形態では、ＣＣＤ型およびＭＯＳ型のイ
メージセンサのそれぞれにおいて、たとえば３００ｄｐ
ｉとした低解像度による読取モードと、その２倍の６０
０ｄｐｉとした高解像度による読取モードとを選択でき
るように構成されている。

【００２０】ところで、ＣＣＤ型イメージセンサに対応
して画像を読み取る場合、黒レベル補正データについて
は、主走査方向に沿う解像度分のデータ量が必要とされ
ないことから、本実施形態では、黒レベル補正データを
一つの演算値として、図２に示すゲートアレイ１６内の
レジスタ１６ｅに格納している。そして、ゲートアレイ
１６内のＳＲＡＭ１６ｄは、ＣＣＤ型イメージセンサの
黒レベル補正データを除き、６００ｄｐｉ分のシェーデ
ィング補正データを格納できるだけのメモリサイズしか
有さないものとして構成される。

【００２１】つまり、ＣＣＤ型イメージセンサに対応し
て高解像度（６００ｄｐｉ）で画像を読み取る場合、そ
れに先だってゲートアレイ１６は、黒レベル補正データ
を一つの演算値としてレジスタ１６ｅに設定する一方、
６００ｄｐｉ分のシェーディング補正データを内部のＳ
ＲＡＭ１６ｄに格納させる。ＣＣＤ型イメージセンサに
対応して低解像度（３００ｄｐｉ）で画像を読み取る場
合も、ほぼ同様である。これに対し、ＭＯＳ型イメージ
センサに対応して低解像度（３００ｄｐｉ）で画像を読
み取る場合には、それに先だってゲートアレイ１６は、
３００ｄｐｉ分の黒レベル補正データおよびシェーディ
ング補正データ用にＳＲＡＭ１６ｄを切り分け、各補正
データをＳＲＡＭ１６ｄに格納させる。一方、ＭＯＳ型
イメージセンサに対応して高解像度（６００ｄｐｉ）で
画像を読み取る場合には、ゲートアレイ１６に対してバ
ス接続された外部のＲＡＭ１２が用いられ、ゲートアレ
イ１６は、６００ｄｐｉ分のシェーディング補正データ
をＳＲＡＭ１６ｄに格納させる一方、外部のＲＡＭ１２
に同じく６００ｄｐｉ分の黒レベル補正データを格納さ
せる。これによれば、高解像度による２種類の補正デー
タを格納できるだけのＳＲＡＭ１６ｄを構築する必要が
なく、ＳＲＡＭ１６ｄのメモリサイズを低解像度分の容
量に制限しつつも効率的に利用することができ、チップ
コストおよび製品価格の上昇を抑えることができるので
ある。

【００２２】すなわち、ゲートアレイ１６は、画素ごと
に黒レベル補正データを必要としない第２の読取デバイ
ス（ＣＣＤ型イメージセンサ）に対応する場合、黒レベ
ル補正データを除き、所定解像度によるシェーディング
補正データを記憶手段（ＳＲＡＭ１６ｄ）に格納させる
一方、画素ごとに黒レベル補正データを必要とする第１
の読取デバイス（ＭＯＳ型イメージセンサ）に対応する
場合、第２の読取デバイスに対応する場合の所定解像度
を二分した、所定解像度半分による黒レベル補正データ
およびシェーディング補正データのそれぞれを記憶手段
に格納させる補正データ格納制御手段を実現している。
なお、このようなゲートアレイ１６の動作は、ＣＰＵ１
０により制御されている。

【００２３】また、ＲＯＭ１４は、画素ごとに黒レベル
補正データを必要とする第１の読取デバイスと、画素ご
とに黒レベル補正データを必要としない第２の読取デバ
イスとの双方に対応し、画像の読取処理に際して黒レベ
ル補正およびシェーディング補正を行う一方、これらの
補正用のデータを格納するための記憶手段を有する画像
読取装置を制御するためのプログラムを記憶した記憶媒
体であって、上記第２の読取デバイスに対応する場合、
黒レベル補正データを除き、所定解像度によるシェーデ
ィング補正データを上記記憶手段に格納させる一方、上
記第１の読取デバイスに対応する場合、上記第２の読取
デバイスに対応する場合の所定解像度を二分した、所定
解像度半分による黒レベル補正データおよびシェーディ
ング補正データのそれぞれを上記記憶手段に格納させる
ための補正データ格納制御プログラムを含むプログラム
を記憶した記憶媒体を実現している。

【００２４】次に、ＣＣＤ型イメージセンサに対応して
画像を読み取る場合と、ＭＯＳ型イメージセンサに対応
して画像を読み取る場合とのそれぞれの動作について、
図面を参照して説明する。なお、ゲートアレイ１６のＳ
ＲＡＭ１６ｄは、６００ｄｐｉ分の１種類のデータに限
ったメモリサイズとする。

【００２５】図３は、ＣＣＤ型イメージセンサに対応し
て画像を読み取る場合の処理を示したフローチャートで
あって、この図に示すように、使用者により読取スター
トが指示されると、ＣＰＵ１０は、その指示に際して高
解像度（６００ｄｐｉ）による読取モードが選択された
か否かを判断する（Ｓ１）。

【００２６】高解像度が選択されている場合（Ｓ１：Ｙ
ＥＳ）、ＣＰＵ１０は、実際に原稿から画像を読み取る
前処理として、高解像度による黒レベル補正データをゲ
ートアレイ１６のレジスタ１６ｅに設定する（Ｓ２）。
ここで、レジスタ１６ｅに設定されるＣＣＤ型イメージ
センサの黒レベル補正データは、先述したようにシェー
ディング補正データとは異なり、解像度分のデータ量を
有するものではなく、単に１つの演算値として与えられ
るものである。

【００２７】さらに、ＣＰＵ１０は、画像を読み取る前
処理として、高解像度によるシェーディング補正データ
を取り込み、このシェーディング補正データをゲートア
レイ１６のＳＲＡＭ１６ｄに格納させる（Ｓ２）。つま
り、６００ｄｐｉ分のメモリサイズとしたＳＲＡＭ１６
ｄは、６００ｄｐｉ分のシェーディング補正データのみ
によって満たされる。

【００２８】こうして各補正データを得た後、ＣＰＵ１
０は、実際に高解像度による画像の読取処理を行う（Ｓ
４）。この際、ゲートアレイ１６は、先に得た各補正デ
ータを用いて黒レベル補正およびシェーディング補正を
行うことにより、適度に読取調整しながら画像データを
外部のＲＡＭ１２などに取り込む。なお、黒レベル補正
は、ライン全体に対して行われるが、シェーディング補
正は、画素ごとに行われることとなる。

【００２９】そして、読取処理が終了すると（Ｓ５：Ｙ
ＥＳ）、ＣＰＵ１０は、このＣＣＤ型イメージセンサに
対応したプログラムの実行を終了する。

【００３０】Ｓ５において、読取処理が終了することな
く続行中の場合（Ｓ５：ＮＯ）、ＣＰＵ１０は、読取処
理が終了するまで繰り返しＳ４に戻る。

【００３１】Ｓ１において、低解像度（３００ｄｐｉ）
が選択されている場合（Ｓ１：ＮＯ）、ＣＰＵ１０は、
実際に原稿から画像を読み取る前処理として、低解像度
による黒レベル補正データをゲートアレイ１６のレジス
タ１６ｅに設定する（Ｓ６）。ここでレジスタ１６ｅに
設定される黒レベル補正データも、単に１つの演算値と
して与えられるものである。

【００３２】さらに、ＣＰＵ１０は、画像を読み取る前
処理として、低解像度によるシェーディング補正データ
を取り込み、このシェーディング補正データをゲートア
レイ１６のＳＲＡＭ１６ｄに格納させる（Ｓ７）。この
場合、６００ｄｐｉ分のメモリサイズとしたＳＲＡＭ１
６ｄは、そのメモリサイズの半分が３００ｄｐｉ分のシ
ェーディング補正データによって満たされることとな
る。

【００３３】こうして各補正データを得た後、ＣＰＵ１
０は、実際に低解像度による画像の読取処理を行う（Ｓ
８）。この際、ゲートアレイ１６は、先のＳ６，Ｓ７で
得た各補正データを用いて黒レベル補正およびシェーデ
ィング補正を行うことにより、適度に読取調整しながら
画像データを外部のＲＡＭ１２などに取り込む。なお、
この際においても、黒レベル補正は、ライン全体に対し
て行われるが、シェーディング補正は、画素ごとに行わ
れることとなる。

【００３４】そして、読取処理が終了すると（Ｓ９：Ｙ
ＥＳ）、ＣＰＵ１０は、このＣＣＤ型イメージセンサに
対応したプログラムの実行を終了する一方、読取処理が
終了することなく続行中の場合（Ｓ９：ＮＯ）、ＣＰＵ
１０は、読取処理が終了するまで繰り返しＳ８に戻る。

【００３５】次に、図４は、ＭＯＳ型イメージセンサに
対応して画像を読み取る場合の処理を示したフローチャ
ートであって、この図に示すように、使用者により読取
スタートが指示されると、ＣＰＵ１０は、その指示に際
して高解像度（６００ｄｐｉ）による読取モードが選択
されたか否かを判断する（Ｓ２１）。

【００３６】高解像度が選択されている場合（Ｓ２１：
ＹＥＳ）、ＣＰＵ１０は、実際に原稿から画像を読み取
る前処理として、高解像度による黒レベル補正データを
取り込み、この黒レベル補正データを外部のＲＡＭ１２
に格納させる（Ｓ２２）。

【００３７】さらに、ＣＰＵ１０は、画像を読み取る前
処理として、高解像度によるシェーディング補正データ
を取り込み、このシェーディング補正データをゲートア
レイ１６のＳＲＡＭ１６ｄに格納させる（Ｓ２３）。つ
まり、６００ｄｐｉ分のメモリサイズとしたＳＲＡＭ１
６ｄには、６００ｄｐｉ分のシェーディング補正データ
のみが格納され、ＳＲＡＭ１６ｄのメモリサイズでは格
納できない他の種類の黒レベル補正データについては、
外部のＲＡＭ１２に格納領域が確保されるのである。な
お、各補正データの格納領域として割り当てられるＳＲ
ＡＭ１６ｄおよびＲＡＭ１２については、各補正データ
を逆に割り当てるものとしても良い。

【００３８】こうして各補正データを得た後、ＣＰＵ１
０は、実際に高解像度による画像の読取処理を行う（Ｓ
２４）。この際、ゲートアレイ１６は、先に得た各補正
データを用いて黒レベル補正およびシェーディング補正
を行うことにより、適度に読取調整しながら画像データ
を外部のＲＡＭ１２などに取り込む。なお、黒レベル補
正およびシェーディング補正は、画素ごとに行われるこ
ととなる。

【００３９】そして、読取処理が終了すると（Ｓ２５：
ＹＥＳ）、ＣＰＵ１０は、このＭＯＳ型イメージセンサ
に対応したプログラムの実行を終了する。

【００４０】Ｓ２５において、読取処理が終了すること
なく続行中の場合（Ｓ２５：ＮＯ）、ＣＰＵ１０は、読
取処理が終了するまで繰り返しＳ２４に戻る。

【００４１】Ｓ２１において、低解像度（３００ｄｐ
ｉ）が選択されている場合（Ｓ２１：ＮＯ）、ＣＰＵ１
０は、実際に原稿から画像を読み取る前処理として、高
解像度による黒レベル補正データを取り込み、この黒レ
ベル補正データをゲートアレイ１６のＳＲＡＭ１６ｄに
格納させる（Ｓ２６）。

【００４２】さらに、ＣＰＵ１０は、画像を読み取る前
処理として、低解像度によるシェーディング補正データ
を取り込み、このシェーディング補正データをＳＲＡＭ
１６ｄに格納させる（Ｓ２７）。つまり、ＭＯＳ型イメ
ージセンサで低解像度による読取処理の場合には、ＳＲ
ＡＭ１６ｄのメモリサイズが十分に活用され、そのメモ
リサイズを半分に切り分けた格納領域ごとに、３００ｄ
ｐｉ分の各補正データが満たされることとなる。

【００４３】こうして各補正データを得た後、ＣＰＵ１
０は、実際に低解像度による画像の読取処理を行う（Ｓ
２８）。この際、ゲートアレイ１６は、先のＳ２６，Ｓ
２７で得た各補正データを用いて黒レベル補正およびシ
ェーディング補正を行うことにより、適度に読取調整し
ながら画像データを外部のＲＡＭ１２などに取り込む。
なお、この際においても、黒レベル補正およびシェーデ
ィング補正は、画素ごとに行われることとなる。

【００４４】そして、読取処理が終了すると（Ｓ２９：
ＹＥＳ）、ＣＰＵ１０は、このＭＯＳ型イメージセンサ
に対応したプログラムの実行を終了する一方、読取処理
が終了することなく続行中の場合（Ｓ２９：ＮＯ）、Ｃ
ＰＵ１０は、読取処理が終了するまで繰り返しＳ２８に
戻る。

【００４５】したがって、上記構成、動作を有するファ
クシミリ装置によれば、ＣＣＤ型イメージセンサに対応
した機種とする場合には、黒レベル補正データが演算値
としてゲートアレイ１６のレジスタ１６ｅに設定される
一方、６００ｄｐｉとした最大解像度分のシェーディン
グ補正データについては、ゲートアレイ１６のＳＲＡＭ
１６ｄに格納される。その一方、ＭＯＳ型イメージセン
サに対応した機種とする場合には、上記と同じメモリサ
イズのＳＲＡＭ１６ｄとしても、最大解像度半分の黒レ
ベル補正データおよびシェーディング補正データをＳＲ
ＡＭ１６ｄに格納できるので、ＣＣＤ型およびＭＯＳ型
のイメージセンサの両方に対応可能な適当なメモリサイ
ズのＳＲＡＭ１６ｄとし、ゲートアレイ１６に係るチッ
プコストおよび製品価格の上昇を抑えることができる。

【００４６】なお、本発明は、上記の実施形態に限定さ
れるものではない。

【００４７】たとえば、画像読取装置としては、ファク
シミリ装置に限らず、主としてパーソナルコンピュータ
の周辺機器として用いられるスキャナであったり、コピ
ー機などであっても良い。

【００４８】ＣＰＵ１０にバス接続されたＲＡＭ１２と
しては、データを高速に読み書きできるＳＲＡＭなどが
好ましいが、その他にＤＲＡＭ（Dynamic RAM）などで
あっても良い。

【００４９】また、ＣＣＤ型イメージセンサの黒レベル
補正データは、演算値としてゲートアレイ１６のレジス
タ１６ｅに設定されるとしたが、ゲートアレイ１６のＳ
ＲＡＭ１６ｄに余裕があれば、演算値としたレベルの黒
レベル補正データをＳＲＡＭ１６ｄに書き込んでも良
い。

【００５０】読取解像度は、上記の実施形態で例示した
値に限らず、各種の値をとることができる。

【００５１】さらに、上記実施形態では、縮小光学系の
イメージセンサにＣＣＤ型、密着型のイメージセンサに
ＭＯＳ型を採用しているが、それぞれ逆の型式からなる
イメージセンサであっても良い。

【００５２】

【発明の効果】以上説明したように、請求項１に記載し
た発明の画像読取装置によれば、たとえば画素ごとに黒
レベル補正データを必要としない第２の読取デバイスと
してＣＣＤ型イメージセンサに対応する場合には、黒レ
ベル補正データを除き、たとえば最大解像度分のシェー
ディング補正データを記憶手段に格納できる一方、画素
ごとに黒レベル補正データを必要とする第１の読取デバ
イスとしてＭＯＳ型イメージセンサに対応する場合に
は、上記と同じメモリサイズの記憶手段によって、最大
解像度半分の黒レベル補正データおよびシェーディング
補正データを格納できるので、縮小光学系および密着型
の両方に対応して適当なメモリサイズとし、チップコス
トおよび製品価格の上昇を抑えることができる。

【００５３】また、請求項２に記載した発明の画像読取
装置によれば、請求項１に記載の画像読取装置による効
果に加えて、たとえば第２の読取デバイスがＣＣＤ型イ
メージセンサの場合、通常、一つの演算値とされる黒レ
ベル補正データがレジスタに格納されるので、ＣＣＤ型
イメージセンサに対応して画像を読み取る場合には、演
算値とした黒レベル補正データを用いて黒レベル補正を
行うことができる。

【００５４】さらに、請求項３に記載した発明の画像読
取装置によれば、請求項１または請求項２に記載の画像
読取装置による効果に加えて、たとえばＣＣＤ型イメー
ジセンサと同じ最大解像度でＭＯＳ型イメージセンサに
対応する場合、その最大解像度分の黒レベル補正データ
またはシェーディング補正データのいずれか一方は、画
像処理チップの内蔵メモリに格納される一方、他方が外
部メモリに格納されるので、画像処理チップにおける内
蔵メモリのメモリサイズを一定容量に制限しつつも効率
的に利用することができる。

【００５５】また、請求項４に記載した発明の記憶媒体
によれば、記憶されたプログラムに基づいてＣＰＵを動
作させることにより、請求項１に記載の画像読取装置の
動作を実現することができる。

【図面の簡単な説明】

【図１】本発明に係る画像読取装置の一実施形態とし
て、ファクシミリ装置の構成を示したブロック図であ
る。

【図２】画像処理チップとして構成されたゲートアレイ
の要部を示したブロック図である。

【図３】ＣＣＤ型イメージセンサに対応して画像を読み
取る場合の処理を示したフローチャートである。

【図４】ＭＯＳ型イメージセンサに対応して画像を読み
取る場合の処理を示したフローチャートである。

【符号の説明】

１０ ＣＰＵ １１ ＮＣＵ １２ ＲＡＭ １３ モデム １４ ＲＯＭ １５ ＥＥＰＲＯＭ １６ ゲートアレイ １６ｂ 黒レベル補正回路 １６ｃ シェーディング補正回路 １６ｄ ＳＲＡＭ １６ｅ レジスタ １７ コーデック １８ ＤＭＡＣ ２１ 読取部 ２２ 印刷部 ２３ 操作部 ２４ 表示部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 画素ごとに黒レベル補正データを必要と
   する第１の読取デバイスと、画素ごとに黒レベル補正デ
   ータを必要としない第２の読取デバイスとの双方に対応
   し、画像の読取処理に際して黒レベル補正およびシェー
   ディング補正を行う一方、これらの補正用のデータを格
   納するための記憶手段を有する画像読取装置であって、 上記第２の読取デバイスに対応する場合、黒レベル補正
   データを除き、所定解像度によるシェーディング補正デ
   ータを上記記憶手段に格納させる一方、上記第１の読取
   デバイスに対応する場合、上記第２の読取デバイスに対
   応する場合の所定解像度を二分した、所定解像度半分に
   よる黒レベル補正データおよびシェーディング補正デー
   タのそれぞれを上記記憶手段に格納させる補正データ格
   納制御手段を有することを特徴とする画像読取装置。
2. 【請求項２】 上記第２の読取デバイスに対応する場
   合、上記補正データ格納制御手段は、黒レベル補正デー
   タを演算値として上記記憶手段とは別のレジスタに格納
   させる、請求項１に記載の画像読取装置。
3. 【請求項３】 上記記憶手段は、黒レベル補正およびシ
   ェーディング補正を行う画像処理チップに組み込まれた
   内蔵メモリであり、上記第１の読取デバイスを所定解像
   度で使用する場合、上記補正データ格納制御手段は、所
   定解像度分の黒レベル補正データまたはシェーディング
   補正データのいずれか一方を上記内蔵メモリに格納させ
   るとともに、他方を外部メモリに格納させる、請求項１
   または請求項２に記載の画像読取装置。
4. 【請求項４】 画素ごとに黒レベル補正データを必要と
   する第１の読取デバイスと、画素ごとに黒レベル補正デ
   ータを必要としない第２の読取デバイスとの双方に対応
   し、画像の読取処理に際して黒レベル補正およびシェー
   ディング補正を行う一方、これらの補正用のデータを格
   納するための記憶手段を有する画像読取装置を制御する
   ためのプログラムを記憶した記憶媒体であって、 上記第２の読取デバイスに対応する場合、黒レベル補正
   データを除き、所定解像度によるシェーディング補正デ
   ータを上記記憶手段に格納させる一方、上記第１の読取
   デバイスに対応する場合、上記第２の読取デバイスに対
   応する場合の所定解像度を二分した、所定解像度半分に
   よる黒レベル補正データおよびシェーディング補正デー
   タのそれぞれを上記記憶手段に格納させるための補正デ
   ータ格納制御プログラムを含むプログラムを記憶したこ
   とを特徴とする記憶媒体。