JPH03237873A

JPH03237873A - 画像処理システム

Info

Publication number: JPH03237873A
Application number: JP3244490A
Authority: JP
Inventors: Yasuo Ito; 泰雄伊藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-02-15
Filing date: 1990-02-15
Publication date: 1991-10-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、画像処理システムに関し、特に画像読取装置
９画像形成装置、およびホストコンピュータから成り、
擬似中間調処理等を行う画像処理システムに関する。

〔従来の技術〕

従来、この種の画像処理システムは、例えば第５図に示
す様に、画像読取装置（イメージスキャナ）　１０７．
画像形成装置（プリンタ）　１０２．ホスト・コンピュ
ータ１０１とで構成されている。そして、画像読取装置
１０７とホスト・コンピュータ１０１９画像形成装置１
０２とホスト・コンピュータ１０１という様に、物理的
に異なったインタフェースを介して、ホスト・コンピュ
ータ１０１と画像読取装置１０７、及び画像形成装置１
０２とが個別に接続されていた。

第６図は、上述のような画像処理システムに用いられる
従来の画像読取装置の回路構成例を示す。同図に示すよ
うに、原稿からの反射光は、集光レンズ２０１を介して
撮像素子であるＣＣＤ　（電荷結合素子）２０２上に結
像され、ＣＣＤ２０２により電気信号に変換される。　
ＣＣＤ２０２からの出力信号は、増幅器２０３により所
定電圧レベルに増幅され、Ａ／Ｄ　Ｃアナログデジタル
）コンバータ２０４によりデジタルデータに変換され、
シェーディング補正回路２０５でシェーディング補正を
受けた後、擬似中間調回路２１１に入力する。

この擬似中間調回路２１１において、第７図に示す様に
、擬似中間調処理を行なう場合においては、読み取り画
像の１画素にデイザ・マトリクスの１成分を対応させて
２値化処理を行っていた。

〔発明が解決しようとする課題〕

しかしながら、第５図に示す様な従来例のシステム構成
においては、ホスト・コンピュータ１０１のインタフェ
ースの数が多くなるのでコストアップとなり、またホス
トコンピュータ１０１のデータ受信能力にあわせる為に
、画像読取装置１０７にバッファ・メモリ２０８（第６
図参照）を必要とする。さらにまた、第７図に示すよう
な従来例の擬似中間調処理においては、例えば、４×４
のデイザ・マトリクスを想定すると、解像度が１７１６
に低下するというような問題があった。

本発明の目的は、上述の点に鑑みて、システム全体の価
格低減が図れるとともに、擬似中間調処理時の解像度の
低下が従来よりも押えられる画像処理システムを提供す
ることにある。

［課題を解決するための手段］上記目的を達成するため、本発明は、画像読取装置９画
像形成装置およびホストコンピュータから構成された画
像処理システムにおいて、前記画像読取装置は前記画像
形成装置の下位デバイスとして構成され、画像情報を記
憶する情報記憶手段と前記画像読取装置を前記画像形成
装置とで共有使用するように接続したことを特徴とする
。

また、本発明は、画像読取装置１画像形成装置およびホ
ストコンピュータから構成された画像処理システムにお
いて、前記画像読取装置は、単純２値化処理機能と、擬
似中間調処理機能とを有し、擬似中間調処理時において
、主走査方向に関しては、１画素クロックのｎ倍（ｎは
整数）の周波数で擬似中間調処理を行なう信号処理回路
を有することを特徴とする。

〔作　用〕

本発明では、画像読取装置を画像形成装置の下位デバイ
スとして構成し、画像形成装置のページメモリを、画像
読取装置のバッファ・メモリとして使用するようにした
ので、画像読取装置側では、バッファ・メモリ及びその
周辺のロジックが不用となり、またホスト・コンピュー
タのインタフェースの数も少なくなるので、システムの
全体的なコストの低減を図ることができる。

さらに、本発明では、撮像素子からの読み取り画像の１
画素に複数のデイザ・マトリクス成分を対応させて、擬
似中間調処理を行なうようにしたので、擬似中間調処理
時の解像度の低下を押えることができる。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図に本発明の一実施例の画像処理システムのシステ
ム構成を示し、第２図に、第１図の画像処理システムに
用いられる画像読取装置１０７の回路構成例を示す。

まず、第１図において、１０１はホスト・コンピュータ
、１０２は画像形成装置（以後、プリンタと呼ぶ）、お
よび１０７は画像読取装置（以後、イメージ・スキャナ
と呼ぶ）である。

プリンタ１０２において、１０３はプロセッサであるメ
インＣＰＵ　（主中央演算処理部）である。メインＣＰ
Ｕ１０３はホスト・コンピュータ１０１．イメージ・ス
キャナ１０７どのインタフェース制御、及び高速に演算
処理を実行するディジタルシグナルプロセッサ（ＤＳＰ
）　１０４の制御、画像データを記憶させるメモリ１０
５の管理、さらにプリンタ１０２の一連の動作シーケン
スを行なうところのサブＣＰＵ１０６　（副中央演算処
理部）とのインタフェース制御等の各種演算制御動作を
行なう。

イメージスキャナ１０７とホストコンピュータ１０１と
はプリンタ１０２を介して接続されている。以上の構成
において、イメージ・スキャナ１０７により原稿画像を
読み取る場合には、ホスト・コンピュータ１０１はプリ
ンタ１０２に原稿読み取り指令を発行する。プリンタ１
０２はこの原稿読み取り指令を受けると、原稿画像デー
タの受信準備を行なうとともに、イメージ・スキャナ１
０７に原稿読み取り指令を発行する。

この原稿読み取り指令を受けたイメージ・スキャナ１０
７は、第２図に示すように、不図示の原稿照明ランプ（
例えば、蛍光灯ランプ、ハロゲン・ランプ等）を点灯し
、ＣＣＤ２０２により原稿画像の読み出しを始める。こ
のとき、原稿からの反射光は、レンズ２０１を介してＣ
ＣＤ２０２上に結像され、ＣＣＤ２０２からは光電変換
された電気信号が出力される。この電気信号は増幅器（
アンプ）２０３で所定電圧に増幅され、Ａ／Ｄコンバー
タ２０４でアナログ・ディジタル変換され、デジタル信
号となる。

ただし、この原稿読み取りに先立ち、イメージ・スキャ
ナ１０７は、不図示の原稿読み取り範囲外に配置された
白色基準板をＣＣＤ２０２を介して読み取り、読み取っ
た白色基準信号をシェーディング補正用メモリ２１０に
記憶させておく。なお、本実施例のイメージスキャナ１
０７は、不図示の原稿照明ランプを移動させつつ原稿を
読み取る形態のものとする。

実際の原稿読み取り時においては、上記の白色基準信号
を読み出しつつ、シェーディング補正回路２０５で、所
謂シェーデイング歪補正を行ない、シェーディング補正
されたデータを、所定のスレショールド・レベルと比較
して、単純２値化を行なう単純２値化回路２０６と、バ
ッキング回路２０７と、所謂デイザ処理を行なう擬似中
間調回路２１１とにそれぞれ入力する。

バッキング回路２０７は、単純２値化データ及び擬似中
間調データの場合は、８画素分バイト・バッキングし、
多値データ（８ｂｉｔ）の場合は、１画素分バイト・バ
ッキングする回路である。２値か、擬似中間調か、ある
いは多値かは、ホスト・コンピュータの指令にもとづき
、ＣＰＵ２１３が２値化データ、擬似中間調データ、多
値データのいずれを出力するかの指令をバッキング回路
２０７に印加しておく。このバッキング回路２０７の出
力データは、インタフェース回路（Ｉ／Ｆ）　２０９を
介して順次、プリンタ１０２に伝送される。

尚、第２図において、タイミング信号発生回路２１２は
、ＣＣＤ２０２の駆動タイミング信号、　Ａ／Ｄ変換信
号、シェーディング補正用メモリ制御信号、擬似中間調
回路制御信号、バッキング回路制御信号、インタフェー
ス制御信号等を発生する回路である。ＣＰＵ２１３は、
イメージ・スキャナ１０７の一連の動作を制御するプロ
セッサである。

次に、本発明実施例に用いられるイメージ・スキャナと
従来のイメージスキャナとの構成上の差異について述べ
る。

（１）その差異の第１点は、の本発明実施例の回路と、
第６図の従来例の回路とかられかる様に、従来例におい
ては、第６図に示すようなバッファ・メモリ２０８がバ
ッキング回路２０７とインタフェース２０９との間に存
在することである。

すなわち、第５図に示す従来のシステム構成例において
は、イメージ・スキャナ１０７とホスト・コンピュータ
１０１とが不図示のインタフェースを介して直接接続さ
れており、原稿画像を１頁分ホスト・コンピュータｌｏ
ｔに伝送する場合においては、ホスト・コンピュータ１
０１に搭載されであるメモリの容量上の問題から、ホス
トコンピュータ１０１は画像データを数ライン分受信し
てから１、−旦不図示の外部の大容量記憶装置（例えば
、ハード・ディスク等）に記憶させるというようなプロ
セスをとるので、イメージ・スキャナ１０７側で画像デ
ータを数ライン分記憶しておく、第６図のようなバッフ
ァ・メモリ２０８が必要であった。

一方、第１図に示す本発明実施例のシステム構成の場合
においては、プリンタ１０２が原稿画像データを記憶す
るのに十分なメモリ１０５を有するので、第２図に示す
ようにイメージ・スキャナ１０７側でのバッファ・メモ
リ２０８は不用となる。

（２）また、本発明実施例と従来例との差異の第２点は
、第７図に示す様に、従来のイメージ・スキャナ１０７
の擬似中間調回路２１１において、擬似中間調処理（以
後、デイザ処理と呼ぶ）する場合は、ＣＣＤ２０２から
出力される１画素に対してデイザマトリクスの成分の１
つを対応させて（例えば、Ｖ（ｉ、ｊ）の画素に対して
は、Ｄ（０，０）を対応させる。）、デイザ処理を行な
っていたので、第７図の例に示す４×４のデイザ・マト
リクスの場合には、解像度が１／１６に低下することと
なる。

一方、本発明実施例のイメージ・スキャナ１０７におい
ては、第３図に示す様にＣＣＤ２０２から出力される画
像信号の１画素に対して、デイザマトリクスの４つの成
分を対応させて（例えば、Ｖ（ｉ、ｊ）の画素に対して
、デイザマトリクスのＤ（０，０）。

Ｄ（１，０）、Ｄ（２，０）、Ｄ（３，０）の全てを対
応させる。）、デイザ処理を行なうので、解像度の低下
はｌ／４に押えられる。

尚、第３図、及び第７図において、ｖ（ｉ、１（Ｖ（ｉ
、ｊ）・０〜２５５）は、主走査方向のｉ番目、副走査
方向のｊ番目の画素を示し、Ｄ（Ｋ、４２）（Ｄ（Ｋ、
ｎン＝θ〜２５５）　（Ｋ、β＝　０．１．２．３）は
デイザマトリクスを示す。

さらに、本発明実施例の全体の動作を説明する。

第１図、第２図に示す本発明実施例のイメージ・スキャ
ナ１０７は、不図示の原稿照明ランプを所定方向に移動
させつつ、原稿画像データをプリンタ１０２に伝送し、
所定範囲の読み取りが終了した時点で、原稿読み取り終
了信号をプリンタ１０２に通知し、上記の原稿照明ラン
プを消灯し、この原稿照明ランプを初期位置に移動させ
、次の原稿読み取り指令が発行されるのを待機する。

一方、プリンタ１０２側では、ホスト・コンピュータ１
０１の指令にもとづき、イメージ・スキャナ１０７から
伝送される画像データを、そのまま、ホスト・コンピュ
ータ１０１に伝送するのであれば、イメージ・スキャナ
１０７から受信した画像データを逐次、ホスト・コンピ
ュータｌｏｔに伝送し、また、印字（印刷記録）するの
であれば、サブＣＰ０１０６に印字指令を発行して、内
部メモリ１０５に記憶された画像データを読み出しつつ
、印字処理を実行し、さらにまたＯＣＲ（文字認識）処
理を実行する場合には、ＤＳＰ１０４を起動して、メモ
リ１０５に記憶された画像データを読み出しつつＯＣＲ
処理を実行し、そのＯＣＲ実行結果をホスト・コンピュ
ータ１０１に伝送する等の一連の処理を実行する。これ
らの処理の実行が終了した時点で、プリンタ１０２は終
了信号をホスト・コンピュータｌｏｔに通知し、次の指
令を待機する。

なお、上述の本発明実施例においては、イメージ・スキ
ャナ１０７側で擬似中間調処理を行なう構成例について
述べたが、この擬似中間調処理は、プリンタ１０２側で
行なうように構成してもよい。

また、上述の本発明の実施例においては、第３図に示す
ように、主走査方向の１画素の周期とデイザ・マトリク
スの主走査方向の周期が対応する例について述べたが、
例えば、第４図に示す様に、主走査方向の２画素周期な
いしは、３画素周期、４画素周期とデイザ・マトリクス
の主走査方向の周期とが対応するデイザ・マトリクスの
ものであってもよい。

〔発明の効果］以上説明した様に、本発明によれば、画像読取装置を画
像形成装置の下位デバイスとして構成し、画像形成装置
のページメモリを、画像読取装置のバッファ・メモリと
して使用するようにしたので、画像読取装置側では、バ
ッファ・メモリ及びその周辺のロジックが不用となり、
またホスト・コンピュータのインタフェースの数も少な
くなるので、システムの全体的なコストの低減を図るこ
とができる。

【図面の簡単な説明】第１図は本発明の一実施例の画像処理システムのシステ
ム構成を示すブロック図、第２図は本発明の一実施例の画像読取装置の回路構成を
示すブロック図、第３図は本発明の一実施例の擬似中間調処理を示す説明
図、第４図は本発明の他の擬似中間調処理を示す説明図、第５図は従来例の画像処理システムのシステム構成を示
すブロック図、第６図は従来例の画像読取装置の回路構成を示すブロッ
ク図、第７図は従来例の擬似中間調処理を示す説明図である。１０１・・・ホスト・コンピュータ、１０２・・・プリンタ（画像形成装置〉、１０７・・・
イメージ・スキャナ（画像読取装置）、・・・メインＣＰＵ、・・・ＤＳＰ　（デジタルシグナルプロセッサ）、・・
・メモリ、・・・サブｃｐｕ　。・・・ＣＣＯ。・・・擬似中間調回路。第３図第７

Claims

【特許請求の範囲】１）画像読取装置、画像形成装置およびホストコンピュ
ータから構成された画像処理システムにおいて、前記画像読取装置は前記画像形成装置の下位デバイスと
して構成され、画像情報を記憶する情報記憶手段を前記
画像読取装置と前記画像形成装置とで共有使用するよう
に接続したことを特徴とする画像処理システム。２）画像読取装置、画像形成装置およびホストコンピュ
ータから構成された画像処理システムにおいて、前記画像読取装置は、単純２値化処理機能と、擬似中間
調処理機能とを有し、擬似中間調処理時において、主走
査方向に関しては、１画素クロックのｎ倍（ｎは整数）
の周波数で擬似中間調処理を行なう信号処理回路を有す
ることを特徴とする画像処理システム。