JPH0934727A - 割込制御方式 - Google Patents
割込制御方式Info
- Publication number
- JPH0934727A JPH0934727A JP18408895A JP18408895A JPH0934727A JP H0934727 A JPH0934727 A JP H0934727A JP 18408895 A JP18408895 A JP 18408895A JP 18408895 A JP18408895 A JP 18408895A JP H0934727 A JPH0934727 A JP H0934727A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- flip
- signal
- flop circuit
- interrupt signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 割込信号が保留されている間に次の割込信号
が発生したような場合にリセット信号によって全ての割
込信号がリセットされることを防止する。 【解決手段】本発明は割込信号を検出する割込検出回路
とその割込検出回路で検出された割込信号が順次複数の
フリップフロップ回路に格納されるために所望の割込信
号をリセットするときにはその割込信号が格納されてい
るフリップフロップ回路をリセットすることによって他
の割込信号に影響を与えることなくリセットできるため
にユーザのニーズに適したきめ細かい機能を実現でき
る。
が発生したような場合にリセット信号によって全ての割
込信号がリセットされることを防止する。 【解決手段】本発明は割込信号を検出する割込検出回路
とその割込検出回路で検出された割込信号が順次複数の
フリップフロップ回路に格納されるために所望の割込信
号をリセットするときにはその割込信号が格納されてい
るフリップフロップ回路をリセットすることによって他
の割込信号に影響を与えることなくリセットできるため
にユーザのニーズに適したきめ細かい機能を実現でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、割込信号が保留さ
れている間に次の割込信号が発生したような場合にリセ
ット信号によって全ての割込信号がリセットされること
を防止する割込制御方式に関する。
れている間に次の割込信号が発生したような場合にリセ
ット信号によって全ての割込信号がリセットされること
を防止する割込制御方式に関する。
【０００２】
【従来の技術】従来の割込制御方式のブロック図が図２
に示されている。図２において、１は割込信号を検出す
るための割込検出回路、２はフリップフロップ回路とか
ら構成されている。図２にもとづいて動作説明を行う。
割込検出回路１によって割込信号を検出すると、この割
込信号はフリップフロップ回路２のＳＥＴ端子に通知さ
れ、フリップフロップ回路２に格納される。このような
割込制御方式にあっては、割込信号とこの割込信号をリ
セットするためのリセット信号とが衝突したときにはフ
リップフロップ回路２は割込信号がリセット信号に優先
するために割込保留中に発生した割込はリセットされな
い。
に示されている。図２において、１は割込信号を検出す
るための割込検出回路、２はフリップフロップ回路とか
ら構成されている。図２にもとづいて動作説明を行う。
割込検出回路１によって割込信号を検出すると、この割
込信号はフリップフロップ回路２のＳＥＴ端子に通知さ
れ、フリップフロップ回路２に格納される。このような
割込制御方式にあっては、割込信号とこの割込信号をリ
セットするためのリセット信号とが衝突したときにはフ
リップフロップ回路２は割込信号がリセット信号に優先
するために割込保留中に発生した割込はリセットされな
い。
【０００３】次に、図３は、複数の割込み要因を１本に
絞りこんで問題となる場合である。図３にもとづいて動
作説明を行う。（Ｔ０）で割込みが発生し、割込み処理
装置は（Ｔ１）で割込みＩＤ情報を読み出す。この時点
では、ＩＮＴ−ＩＤ１＝”１”、ＩＮＴ−ＩＤ０＝”
０”である。その後、イベントＢが発生する。この割込
みに関しては、割込み処理装置は認識できず、（Ｔ２）
でＥＯＩを発行し、割込み信号をリセットする。このよ
うに、イベントＢの発生割込みは完全に取り逃げされて
いる。
絞りこんで問題となる場合である。図３にもとづいて動
作説明を行う。（Ｔ０）で割込みが発生し、割込み処理
装置は（Ｔ１）で割込みＩＤ情報を読み出す。この時点
では、ＩＮＴ−ＩＤ１＝”１”、ＩＮＴ−ＩＤ０＝”
０”である。その後、イベントＢが発生する。この割込
みに関しては、割込み処理装置は認識できず、（Ｔ２）
でＥＯＩを発行し、割込み信号をリセットする。このよ
うに、イベントＢの発生割込みは完全に取り逃げされて
いる。
【０００４】
【発明が解決しようとする課題】このような割込制御方
式にあっては、次のような問題が発生する。
式にあっては、次のような問題が発生する。
【０００５】ここで、図２（ｂ）のタイミングチャート
にもとづいて動作説明を行う。図２（ａ）のブロック図
で示されている（Ａ）乃至（Ｄ）位置で発生する信号の
タイミングチャートが図２（ｂ）で示されている。この
タイミングチャートは、（Ａ）位置において、割込みＸ
が保留されているときに引き続いて割込みＹが発生して
いるときに（Ｄ）位置から割込みＸをリセットするため
のＥＯＩ信号が発行されたときの状態を示している。こ
の場合、タイミングＺで発行されたＥＯＩ信号はあくま
で割込みＸで発行されたＥＯＩ信号に対するものである
が、割込みＸおよび割込みＹという両方の割込みがリセ
ットされてしまうという問題がある。
にもとづいて動作説明を行う。図２（ａ）のブロック図
で示されている（Ａ）乃至（Ｄ）位置で発生する信号の
タイミングチャートが図２（ｂ）で示されている。この
タイミングチャートは、（Ａ）位置において、割込みＸ
が保留されているときに引き続いて割込みＹが発生して
いるときに（Ｄ）位置から割込みＸをリセットするため
のＥＯＩ信号が発行されたときの状態を示している。こ
の場合、タイミングＺで発行されたＥＯＩ信号はあくま
で割込みＸで発行されたＥＯＩ信号に対するものである
が、割込みＸおよび割込みＹという両方の割込みがリセ
ットされてしまうという問題がある。
【０００６】
【課題を解決するための手段】本発明はこれらの課題を
解決するためのものであり、複数の割込入力端子からの
割込信号を順次走査する割込制御方式において、割込信
号を検出する割込検出回路と、該割込検出回路で検出さ
れた該割込信号が第１番目から第Ｎ番目に順次転送され
る複数のフリップフロップ回路と、該複数のフリップフ
ロップ回路間の転送動作を制御する制御回路とから構成
され、所望の割込信号をリセットするときには該割込信
号が格納されているフリップフロップ回路にリセット信
号を通知することによって他の割込信号に影響を与える
ことなくリセットされる割込制御方式を提供する。
解決するためのものであり、複数の割込入力端子からの
割込信号を順次走査する割込制御方式において、割込信
号を検出する割込検出回路と、該割込検出回路で検出さ
れた該割込信号が第１番目から第Ｎ番目に順次転送され
る複数のフリップフロップ回路と、該複数のフリップフ
ロップ回路間の転送動作を制御する制御回路とから構成
され、所望の割込信号をリセットするときには該割込信
号が格納されているフリップフロップ回路にリセット信
号を通知することによって他の割込信号に影響を与える
ことなくリセットされる割込制御方式を提供する。
【０００７】
【発明の実施の形態】以下、本発明の実施例について図
面を用いて説明する。図１は本発明の割込制御方式のブ
ロック図である。図１において、１は割込信号を検出す
るための割込検出回路と、２は割込検出回路１で検出さ
れた割込信号が通知され格納される第１のフリップフロ
ップ回路と、３はさらに順次割込信号が発生したときに
はその第１のフリップフロップ回路から転送され格納さ
れる第２のフリップフロップ回路と、４はこれらの第１
のフリップフロップ回路２から第２のフリップフロップ
回路への割込信号の転送動作を制御するための制御回路
とから構成されている。図１にもとづいて動作説明を行
う。まず、この割込制御方式をイニシャライズする。こ
のイニシャライズ操作によって第１のフリップフロップ
回路２および第２のフリップフロップ回路３に”０”が
設定され、制御回路４は割込信号が何も存在しない状態
である。この状態で、キーボード割込信号、タイマー割
込信号、データ送受信の割込信号等が発生すると、割込
検出回路１でこれらの割込信号を検出し、第１のフリッ
プフロップ回路２にパルスを出力する。第１のフリップ
フロップ回路２はこのパルスをＳＥＴ端子で受け取る
と、第１のフリップフロップ回路２のＤ端子から”１”
が出力される。制御回路４はこのＤ端子から”１”が出
力されたことを検出すると、前述の割込信号を第１のフ
リップフロップ回路２から第２のフリップフロップ回路
３にコピーすると同時に第１のフリップフロップ回路２
はリセットされ、次の割込信号を受信できる状態とな
る。したがって、第１のフリップフロップ回路２におい
て、（Ｆ）からの信号と（Ｊ）からの信号とが衝突して
も（Ｆ）からの信号が（Ｊ）からの信号よりも優先する
ために第１のフリップフロップ回路２に割込信号が保持
される。次に、引き続いて割込信号が通知されると、前
述の手順にしたがってこの割込信号が第１のフリップフ
ロップ回路２に格納される。このような状態のときに、
第２のフリップフロップ回路３に格納されている最初の
割込信号をリセットするために（Ｉ）の位置からリセッ
ト信号を示すＥＯＩ信号を発生させると、第２のフリッ
プフロップ回路３に格納されている最初の割込信号のみ
がリセットされ、第１のフリップフロップ回路３に格納
されている割込信号はリセットされない。
面を用いて説明する。図１は本発明の割込制御方式のブ
ロック図である。図１において、１は割込信号を検出す
るための割込検出回路と、２は割込検出回路１で検出さ
れた割込信号が通知され格納される第１のフリップフロ
ップ回路と、３はさらに順次割込信号が発生したときに
はその第１のフリップフロップ回路から転送され格納さ
れる第２のフリップフロップ回路と、４はこれらの第１
のフリップフロップ回路２から第２のフリップフロップ
回路への割込信号の転送動作を制御するための制御回路
とから構成されている。図１にもとづいて動作説明を行
う。まず、この割込制御方式をイニシャライズする。こ
のイニシャライズ操作によって第１のフリップフロップ
回路２および第２のフリップフロップ回路３に”０”が
設定され、制御回路４は割込信号が何も存在しない状態
である。この状態で、キーボード割込信号、タイマー割
込信号、データ送受信の割込信号等が発生すると、割込
検出回路１でこれらの割込信号を検出し、第１のフリッ
プフロップ回路２にパルスを出力する。第１のフリップ
フロップ回路２はこのパルスをＳＥＴ端子で受け取る
と、第１のフリップフロップ回路２のＤ端子から”１”
が出力される。制御回路４はこのＤ端子から”１”が出
力されたことを検出すると、前述の割込信号を第１のフ
リップフロップ回路２から第２のフリップフロップ回路
３にコピーすると同時に第１のフリップフロップ回路２
はリセットされ、次の割込信号を受信できる状態とな
る。したがって、第１のフリップフロップ回路２におい
て、（Ｆ）からの信号と（Ｊ）からの信号とが衝突して
も（Ｆ）からの信号が（Ｊ）からの信号よりも優先する
ために第１のフリップフロップ回路２に割込信号が保持
される。次に、引き続いて割込信号が通知されると、前
述の手順にしたがってこの割込信号が第１のフリップフ
ロップ回路２に格納される。このような状態のときに、
第２のフリップフロップ回路３に格納されている最初の
割込信号をリセットするために（Ｉ）の位置からリセッ
ト信号を示すＥＯＩ信号を発生させると、第２のフリッ
プフロップ回路３に格納されている最初の割込信号のみ
がリセットされ、第１のフリップフロップ回路３に格納
されている割込信号はリセットされない。
【０００８】
【発明の効果】以上説明したように本発明は割込信号を
検出する割込検出回路とその割込検出回路で検出された
割込信号が順次、コピーアンドリセットが繰り返され、
複数のフリップフロップ回路に転送されるために所望の
割込信号をリセットするときにはその割込信号が格納さ
れているフリップフロップ回路をリセットすることによ
って他の割込信号に影響を与えることなくリセットでき
る。したがって、割込処理中に新たな割込要因が発生し
ても同じ割込要因が１個までであれば割込信号を取り逃
がすことなく割込装置に通知できる。
検出する割込検出回路とその割込検出回路で検出された
割込信号が順次、コピーアンドリセットが繰り返され、
複数のフリップフロップ回路に転送されるために所望の
割込信号をリセットするときにはその割込信号が格納さ
れているフリップフロップ回路をリセットすることによ
って他の割込信号に影響を与えることなくリセットでき
る。したがって、割込処理中に新たな割込要因が発生し
ても同じ割込要因が１個までであれば割込信号を取り逃
がすことなく割込装置に通知できる。
【図１】 本発明の割込制御方式のブロック図である。
【図２】 （ａ）は従来の割込制御方式のブロック図で
あり、（ｂ）はタイミングチャートである。
あり、（ｂ）はタイミングチャートである。
【図３】 （ａ）は従来の割込制御方式のブロック図で
あり、（ｂ）はタイミングチャートである。
あり、（ｂ）はタイミングチャートである。
１ 割込検出回路 ２ 第１のフリップフロップ回路 ３ 第２のフリップフロップ回路 ４ 制御回路
Claims (1)
- 【請求項１】複数の割込入力端子からの割込信号を順次
走査する割込制御方式において、割込信号を検出する割
込検出回路と、該割込検出回路で検出された該割込信号
が第１番目から第Ｎ番目に順次転送される複数のフリッ
プフロップ回路と、該複数のフリップフロップ回路間の
転送動作を制御する制御回路とから構成され、所望の割
込信号をリセットするときには該割込信号が格納されて
いるフリップフロップ回路にリセット信号を通知するこ
とによって他の割込信号に影響を与えることなくリセッ
トされることを特徴とする割込制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18408895A JPH0934727A (ja) | 1995-07-20 | 1995-07-20 | 割込制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18408895A JPH0934727A (ja) | 1995-07-20 | 1995-07-20 | 割込制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934727A true JPH0934727A (ja) | 1997-02-07 |
Family
ID=16147193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18408895A Pending JPH0934727A (ja) | 1995-07-20 | 1995-07-20 | 割込制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0934727A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323184B1 (ko) * | 1999-12-28 | 2002-02-04 | 송재인 | 인터럽트발생회로 |
| CN104876447A (zh) * | 2015-05-14 | 2015-09-02 | 西安交通大学 | 一种Li-Al-Si系多孔微晶玻璃的制备方法 |
-
1995
- 1995-07-20 JP JP18408895A patent/JPH0934727A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323184B1 (ko) * | 1999-12-28 | 2002-02-04 | 송재인 | 인터럽트발생회로 |
| CN104876447A (zh) * | 2015-05-14 | 2015-09-02 | 西安交通大学 | 一种Li-Al-Si系多孔微晶玻璃的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01277928A (ja) | 印刷装置 | |
| JPH0934727A (ja) | 割込制御方式 | |
| JP2000269988A (ja) | 同報通信データ転送システム | |
| US5584028A (en) | Method and device for processing multiple, asynchronous interrupt signals | |
| JP3078194B2 (ja) | キースキャン回路 | |
| US20020099890A1 (en) | Apparatus and method for processing interruptions in a data transmission over a bus | |
| JP2923992B2 (ja) | デマンドアサイン通信システムにおけるアクセスチャネル制御方式 | |
| JPH04352057A (ja) | 割込み通知回路 | |
| JPH08179893A (ja) | 情報処理装置 | |
| JP2834062B2 (ja) | 情報処理システム | |
| JPH04123628A (ja) | Ｃｓｍａ／ｃｄ方式ノードステーション | |
| JPH0744400A (ja) | 割り込みコントローラ | |
| JPH0359742A (ja) | 接続制御装置 | |
| JPS63250293A (ja) | クロツク断検出方式 | |
| JPS59161721A (ja) | チヤネル装置 | |
| JPH05189260A (ja) | 基板動作状態切替回路 | |
| JPH08147176A (ja) | 不正割り込み要求信号検出回路 | |
| JPH0528109A (ja) | データ受信方式 | |
| JPH04333148A (ja) | マルチｃｐｕシステムのｃｐｕダウン検出方式 | |
| KR19980044600A (ko) | 순차식 pci 버스용 다중 인터럽트 제어장치 및 방법 | |
| JPS6275866A (ja) | データ転送制御方法 | |
| JPH0615884A (ja) | プリンタ | |
| JPS58109958A (ja) | 機能分散システムにおける伝送制御装置 | |
| JPH0784943A (ja) | シリアル通信装置 | |
| JPH07302203A (ja) | 割込制御装置 |