JPS58109958A - 機能分散システムにおける伝送制御装置 - Google Patents
機能分散システムにおける伝送制御装置Info
- Publication number
- JPS58109958A JPS58109958A JP20710281A JP20710281A JPS58109958A JP S58109958 A JPS58109958 A JP S58109958A JP 20710281 A JP20710281 A JP 20710281A JP 20710281 A JP20710281 A JP 20710281A JP S58109958 A JPS58109958 A JP S58109958A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- master station
- station
- transmission
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、それぞれマイクロプロセッサを有すルリモー
トステーションヲ、マスタステーションに接続された伝
送路を介してカスケードに接続し、リモートステーショ
ンからの割込情報をマスタステーション・に送出する機
能分散システムにおいて、各リモートステーションに設
けた伝送制御装置に関するものである。
トステーションヲ、マスタステーションに接続された伝
送路を介してカスケードに接続し、リモートステーショ
ンからの割込情報をマスタステーション・に送出する機
能分散システムにおいて、各リモートステーションに設
けた伝送制御装置に関するものである。
第１図は、この種機能分散システムの構成を示すもので
める。
める。
図において、処理装置１の共通パスライン２にマスタス
テーション３か接続され、このマスタステーション３に
はさらに伝送路４ｔ−介してカスケードにリモートステ
ーションとしてのインテリジェント端末装置５ａ、５ｂ
、・・・、５ｎが接続されている。
テーション３か接続され、このマスタステーション３に
はさらに伝送路４ｔ−介してカスケードにリモートステ
ーションとしてのインテリジェント端末装置５ａ、５ｂ
、・・・、５ｎが接続されている。
このような構成において、マスタステーション３は、処
理装置１からのデータ転送コマンドを受けて、骸尚する
リモートステーション５ａ７−５１１にデータを転送制
御しているので、処理装置ｌからのり七−トステーショ
ン３に対するアクセスに限れば効率的なデータ転送処理
か実現できる。
理装置１からのデータ転送コマンドを受けて、骸尚する
リモートステーション５ａ７−５１１にデータを転送制
御しているので、処理装置ｌからのり七−トステーショ
ン３に対するアクセスに限れば効率的なデータ転送処理
か実現できる。
しカッし、プロセス制御においては、プラントで発生す
る割込信号、各リモートステーション５で発生する一置
割込み等、処理装置ｌにより各リモートステーション５
に一介してプロセスを制御する処理以外に、これら非同
期に発生するリモートステーション５からの割込情報を
処理装置１に取込む制御も必要であり、一般に、伝送路
４１１：介した分散システムにおいては、マスタステー
ション３から各リモートステーション５に対し、ポーリ
ング（割込費求問合せ）を行ない、各リモートステーシ
ョン５からの割込情報を処理装置１に取込んでいる。
る割込信号、各リモートステーション５で発生する一置
割込み等、処理装置ｌにより各リモートステーション５
に一介してプロセスを制御する処理以外に、これら非同
期に発生するリモートステーション５からの割込情報を
処理装置１に取込む制御も必要であり、一般に、伝送路
４１１：介した分散システムにおいては、マスタステー
ション３から各リモートステーション５に対し、ポーリ
ング（割込費求問合せ）を行ない、各リモートステーシ
ョン５からの割込情報を処理装置１に取込んでいる。
ところで、従来の伝送回路では、アドレスの制御全行な
うだけであり、ポーリングコマンドに対しては、自己の
リモートステーション５に割込要求か発生しなくても、
マイクロプロセッサに対して割込みをかけ、このポーリ
ングコマンドに対する処理、例えば、マスタステーショ
ン３に対してＶま、割込要求なしを応答する処理を実行
させることになり、不必蒙な処理により、伝送制御処理
以外のマイクロプロセッサの処理、例えば、入出力機■
の制御、プロセスからのデータ収集、加工といったマイ
クロプロセッサを導入した本来の目的を効果的に実現す
る上で問題がめった。
うだけであり、ポーリングコマンドに対しては、自己の
リモートステーション５に割込要求か発生しなくても、
マイクロプロセッサに対して割込みをかけ、このポーリ
ングコマンドに対する処理、例えば、マスタステーショ
ン３に対してＶま、割込要求なしを応答する処理を実行
させることになり、不必蒙な処理により、伝送制御処理
以外のマイクロプロセッサの処理、例えば、入出力機■
の制御、プロセスからのデータ収集、加工といったマイ
クロプロセッサを導入した本来の目的を効果的に実現す
る上で問題がめった。
本発明の目的は、簡単なハードウェアを付加するだけで
、ポーリングコマンドに対する効率的な処理か実現でき
、マイクロプロセッサに対する負担を軽減できる伝送制
御装置全提供することにある。
、ポーリングコマンドに対する効率的な処理か実現でき
、マイクロプロセッサに対する負担を軽減できる伝送制
御装置全提供することにある。
このような目的全達成するために、本発明では、ポーリ
ングコマンドに固有のパターン情報を設定し、この固有
のパターン情報を識別した時であって、自己のりモート
ステー７ヨンに割込要求が発生した時のみ、ポーリング
コマンドｒマイクロプロセッサに割込ませるようにし九
ことにｔ＃黴がめる。
ングコマンドに固有のパターン情報を設定し、この固有
のパターン情報を識別した時であって、自己のりモート
ステー７ヨンに割込要求が発生した時のみ、ポーリング
コマンドｒマイクロプロセッサに割込ませるようにし九
ことにｔ＃黴がめる。
以下、本発明の実施例を図面により詳細に説明する。
第２図はマスタステーション３から出力さｎるポーリン
グコマンドのフレームフォーマットの一例を示すもので
、フラグシーケンスＦ２アドレスフィールドＡ１制御フ
ィールドＣ１情報フィールドｌ、フレームチェックシー
ケンスＦ （ｓ）およびフラグシーケンスＦからなって
いる。
グコマンドのフレームフォーマットの一例を示すもので
、フラグシーケンスＦ２アドレスフィールドＡ１制御フ
ィールドＣ１情報フィールドｌ、フレームチェックシー
ケンスＦ （ｓ）およびフラグシーケンスＦからなって
いる。
ところで、ＨＤＬＣ（Ｈｉｇｈ Ｌｅｖｄｌ Ｄａｔａ
Ｌ １ｎｋＣｏｎｔｒｏｌ）手順によれば、データフ
レーム中のアドレスフィールドＡ以降のデータをアボー
ド（１″のデータが連続して１５以上続く）状態にすれ
ば、この）ｉＤＬｃ手順に適合するように設計されたリ
モートステーション内のデータリンク制御回路（Ａｄｖ
ａｎｃｅｄ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏｌ ｌ
ｅｒ！：以下、ＡＤＬＣと称する。）では、そのステー
タス状態は変化せず、−見、それは動作しなかったよう
に見なされる。本発明では、この機能を利用し、マスタ
ステーションから発せられるポーリングコマンドのフレ
ームのアドレスフィールド人に、第３図に示すように、
リモートステーション番号の後に、ポーリングコマンド
であることを示す固有のパターンデータを付加し、一方
、リモートステーションの伝送制御装置においては、ポ
ーリングコマンドを受信して、固有のパターンデータを
識別し、また、自局に割込要因かめるかどうかを判別し
、自局に対するポーリングで、かつ、自局に割込要因か
有った時九はマイクロプロセッサに対してボーりングコ
マンド処理を実行させ、それ以外の時には、データフレ
ームをアボード状態にして、Ａｔ）ＬＣを不動作状態に
する。
Ｌ １ｎｋＣｏｎｔｒｏｌ）手順によれば、データフ
レーム中のアドレスフィールドＡ以降のデータをアボー
ド（１″のデータが連続して１５以上続く）状態にすれ
ば、この）ｉＤＬｃ手順に適合するように設計されたリ
モートステーション内のデータリンク制御回路（Ａｄｖ
ａｎｃｅｄ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏｌ ｌ
ｅｒ！：以下、ＡＤＬＣと称する。）では、そのステー
タス状態は変化せず、−見、それは動作しなかったよう
に見なされる。本発明では、この機能を利用し、マスタ
ステーションから発せられるポーリングコマンドのフレ
ームのアドレスフィールド人に、第３図に示すように、
リモートステーション番号の後に、ポーリングコマンド
であることを示す固有のパターンデータを付加し、一方
、リモートステーションの伝送制御装置においては、ポ
ーリングコマンドを受信して、固有のパターンデータを
識別し、また、自局に割込要因かめるかどうかを判別し
、自局に対するポーリングで、かつ、自局に割込要因か
有った時九はマイクロプロセッサに対してボーりングコ
マンド処理を実行させ、それ以外の時には、データフレ
ームをアボード状態にして、Ａｔ）ＬＣを不動作状態に
する。
第４図は第１図のリモートステーションの一実施例の構
成を示すもので、マイクロプロセッサ７か搭載され、こ
のマイクロプロセッサ７からのマイクロプロセッサパス
８には、本発明に係る伝送制御装置９、マイクロプログ
ラムメモリ１０、バフ７７メモリ１１，１１０ｆｉ置１
２ａ−１２ｎが接続されている。
成を示すもので、マイクロプロセッサ７か搭載され、こ
のマイクロプロセッサ７からのマイクロプロセッサパス
８には、本発明に係る伝送制御装置９、マイクロプログ
ラムメモリ１０、バフ７７メモリ１１，１１０ｆｉ置１
２ａ−１２ｎが接続されている。
このような構成において、マイクロプロセッサ７は、マ
スタステーション３とのデータ転送’ｗ、ｊｍの他に、
各ｌ１０−置１２８〜１２ｎを制御し、さらに、プロセ
スからのデータ巣状、データの加工処理等、インテリジ
ェントな処理を実行している。
スタステーション３とのデータ転送’ｗ、ｊｍの他に、
各ｌ１０−置１２８〜１２ｎを制御し、さらに、プロセ
スからのデータ巣状、データの加工処理等、インテリジ
ェントな処理を実行している。
伝送制御装置９は、伝送路４に直接接続され、伝送路４
からのシリアル信号を論理レベルに変換して取込み、か
つ、リモートステーションからの送信情報を伝送路４に
出力する送受信回路９１、受信したデータを制御し、自
局のステーションに取込むか否かを制御する受信データ
フレーム制御回路９２、伝送路４からのフレームデータ
を受信し、シリアル−パラレル変換し、マイクロプロセ
ッサバス８に出力するＨＤＬＣ手順に従うように設計さ
れたＬＳＩでめるＡＤＬＣ９３とから構成されている。
からのシリアル信号を論理レベルに変換して取込み、か
つ、リモートステーションからの送信情報を伝送路４に
出力する送受信回路９１、受信したデータを制御し、自
局のステーションに取込むか否かを制御する受信データ
フレーム制御回路９２、伝送路４からのフレームデータ
を受信し、シリアル−パラレル変換し、マイクロプロセ
ッサバス８に出力するＨＤＬＣ手順に従うように設計さ
れたＬＳＩでめるＡＤＬＣ９３とから構成されている。
第５図は、伝送制御装置９の一実施例の構成を示すもの
であり、第６図は第５図の各部の信号波形図倉示す。
であり、第６図は第５図の各部の信号波形図倉示す。
以下、第５図の動作を第６図を参照しながら説明する。
まず、第４図の送受信回路９１からのシリアルｆ−１’
ＲＸＤ−Ｐ、 こＱＶシリアルデータＬＸＤ−Ｐに同期
したクロック信号）ＬＸ’Ｃ−Ｐｔ−シリアル−パラレ
ル変換素子２０に入力する。第４図のＡＤＬＣ９３から
のフレーム受信開始を示す信号ＦＤ−Ｐにより、ゲート
素子２８を介してフリップフロップ２９をセットし、そ
の出力信号ＦＬ）−Ｎをシリアル−パラレル変換素子２
０のＢ端子に入力する。
ＲＸＤ−Ｐ、 こＱＶシリアルデータＬＸＤ−Ｐに同期
したクロック信号）ＬＸ’Ｃ−Ｐｔ−シリアル−パラレ
ル変換素子２０に入力する。第４図のＡＤＬＣ９３から
のフレーム受信開始を示す信号ＦＤ−Ｐにより、ゲート
素子２８を介してフリップフロップ２９をセットし、そ
の出力信号ＦＬ）−Ｎをシリアル−パラレル変換素子２
０のＢ端子に入力する。
これにより、変換素子２０において、受信フレームのア
ドレスフィールドＡの８ピツトのシリアルデータをシリ
アル−パラレル変換し、コンパレータ素子２２のＡ０〜
ＡＩ ４子に入力する。一方、コンパレータ素子２２の
Ｂ０〜Ｂ、端子゛には、自局ステーションアドレスを設
定するスイッチ２１からのアドレス信号が入力されてい
る。
ドレスフィールドＡの８ピツトのシリアルデータをシリ
アル−パラレル変換し、コンパレータ素子２２のＡ０〜
ＡＩ ４子に入力する。一方、コンパレータ素子２２の
Ｂ０〜Ｂ、端子゛には、自局ステーションアドレスを設
定するスイッチ２１からのアドレス信号が入力されてい
る。
カウンタ素子３４は、受信フレームのアドレスフィール
ドＡ中のアドレスデータおよび固有のポーリングパター
ンを識別するタイミング信号ＣｋＬＹ−Ｎ、ＣＨＫ−Ｎ
ｔ−発生させる。
ドＡ中のアドレスデータおよび固有のポーリングパター
ンを識別するタイミング信号ＣｋＬＹ−Ｎ、ＣＨＫ−Ｎ
ｔ−発生させる。
コンパレータ素子２２に入力されたアドレスフィールド
Ａのアドレスを、カウンタ素子３４の信号ｅｌｌ、Ｙ−
Ｎによりチェックし、そのアドレスが自局のアドレス信
号と一致すると、出力信号ＡＥＱ−Ｐｔ−出す。続いて
、ポーリングパターン信号ｔチェックし、その信号か固
有の値、例えば、１００１でめることｔ−識別すると、
信号ＰＯＬ−Ｐｔ出力する。
Ａのアドレスを、カウンタ素子３４の信号ｅｌｌ、Ｙ−
Ｎによりチェックし、そのアドレスが自局のアドレス信
号と一致すると、出力信号ＡＥＱ−Ｐｔ−出す。続いて
、ポーリングパターン信号ｔチェックし、その信号か固
有の値、例えば、１００１でめることｔ−識別すると、
信号ＰＯＬ−Ｐｔ出力する。
今、自局のステーションに割込要因か有れば、マイクロ
プロセッサ７により、ポーリングフレーム受信を許可す
るために、信号Ｄ １５−ＰとＩＥＳＥＴ−Ｐｔ選出し
、゛フリップフロップ３６をセントし、信号ＩＥ−Ｐｔ
−出力する。この場合、フリップフロップ２７はリセッ
トされず、受信データルＸＤ−Ｐは、ゲート素子２５，
２６１−介して、そ９ま＼信号Ｒ，ＸＤ’−ＰとしてＡ
ｔ）Ｌ、Ｃ９３に入力さｎ、受信完了に伴い、マイクロ
プロセッサ７に割込みか入力され、ポーリングコマンド
に対する割込処理が実行される。
プロセッサ７により、ポーリングフレーム受信を許可す
るために、信号Ｄ １５−ＰとＩＥＳＥＴ−Ｐｔ選出し
、゛フリップフロップ３６をセントし、信号ＩＥ−Ｐｔ
−出力する。この場合、フリップフロップ２７はリセッ
トされず、受信データルＸＤ−Ｐは、ゲート素子２５，
２６１−介して、そ９ま＼信号Ｒ，ＸＤ’−ＰとしてＡ
ｔ）Ｌ、Ｃ９３に入力さｎ、受信完了に伴い、マイクロ
プロセッサ７に割込みか入力され、ポーリングコマンド
に対する割込処理が実行される。
一方、自局ステーションに対するポーリングコマンドを
受けつけたが、自局ステーションに割込要因が無ければ
、マイクロプロセッサ７により、フリップフロッグ３６
をリセットし、それによりフリップフロップ２７をリセ
ットする。フリップフロップ２７のリセットにより、受
信デ１りＲ×Ｄ−Ｐｔ−ゲート素子２５により禁止し、
信号比×Ｄ’−ｐｔ−論ｍレベル′″１″（）・イレベ
ル）にして、アドレスフィールド以降のフレームデータ
を全て１１”として、ＡＤＬＣ９３に入力する。
受けつけたが、自局ステーションに割込要因が無ければ
、マイクロプロセッサ７により、フリップフロッグ３６
をリセットし、それによりフリップフロップ２７をリセ
ットする。フリップフロップ２７のリセットにより、受
信デ１りＲ×Ｄ−Ｐｔ−ゲート素子２５により禁止し、
信号比×Ｄ’−ｐｔ−論ｍレベル′″１″（）・イレベ
ル）にして、アドレスフィールド以降のフレームデータ
を全て１１”として、ＡＤＬＣ９３に入力する。
１５個以上連続した１１″レベルの信号がＡＤＬＣ９３
に入力されると、ＡＤＬＣ９３は受信アボードとして、
そのステータスレジスタの自答を変えることなく、受信
モードのま＼である。従って、マイクロプロセッサ７に
は割込みは発生せず、伝送制御処置以外の処理を継続し
て実行できる。
に入力されると、ＡＤＬＣ９３は受信アボードとして、
そのステータスレジスタの自答を変えることなく、受信
モードのま＼である。従って、マイクロプロセッサ７に
は割込みは発生せず、伝送制御処置以外の処理を継続し
て実行できる。
なお、３０．３１はゲート素子、３２は抵抗、３３はコ
ンデンサである。
ンデンサである。
上述した実施例からも解るように、本発明によれば、マ
スタステーションからのポーリングコマンドに対し、自
局リモートステーションに割込要因が発生した時だけ、
マイクロプロセッサにおいて、マスタステーションから
のポーリングコマンドに応答することができるので、マ
イクログロセッサの性能を効率的に向上できるという効
果がある。
スタステーションからのポーリングコマンドに対し、自
局リモートステーションに割込要因が発生した時だけ、
マイクロプロセッサにおいて、マスタステーションから
のポーリングコマンドに応答することができるので、マ
イクログロセッサの性能を効率的に向上できるという効
果がある。
第１図は機能分散システムの構成図、第２図〜第５図は
本発明の実施例を示すもので、第２図はポーリングコマ
ンドのフレームフォーマットの一例を示す図、第３図は
アドレスフィールドの構成の一例を示す図、第４図は第
１図のリモートステー７ヨンの一実施例の構成図、第５
図は第４図の伝送側＃装置の一実施例の構成図、第６図
はｗＩＪ５図の動作を示すタイミングチャートである。 ３・・・マスタステーション、４・・・伝送Ｍ、５ａ〜
５ｎ・・・リモートステーション、７ｊ愉・マイクログ
ロセ第 ２ 図 第 ３ 図
本発明の実施例を示すもので、第２図はポーリングコマ
ンドのフレームフォーマットの一例を示す図、第３図は
アドレスフィールドの構成の一例を示す図、第４図は第
１図のリモートステー７ヨンの一実施例の構成図、第５
図は第４図の伝送側＃装置の一実施例の構成図、第６図
はｗＩＪ５図の動作を示すタイミングチャートである。 ３・・・マスタステーション、４・・・伝送Ｍ、５ａ〜
５ｎ・・・リモートステーション、７ｊ愉・マイクログ
ロセ第 ２ 図 第 ３ 図
Claims (1)
- １、それぞれマイクロプロセッサおよび伝送制御装置を
有する複数個のリモートステーションを、マスタステー
ションからの伝送路によりカスケードに接続し、上記マ
スタステーションから各、リモートステーションに対し
ポーリングを行ない、各リモートステーションからの割
込情報をマスタステーションに送出する機能分散システ
ムにおいて、上１に２ポーリングのコマンドに設定され
た、固有のパターン情報を識別する手段と、自己のリモ
ートステーションに割込要因が発生したことを保持する
手段と、該手段により割込要因が発生したことが保持さ
れている時のみ、上記ポーリングコマンドを上記マイク
ロプロセッサに割込ませるようにする手段とを備え九こ
と１−＊＊とする伝送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20710281A JPS58109958A (ja) | 1981-12-23 | 1981-12-23 | 機能分散システムにおける伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20710281A JPS58109958A (ja) | 1981-12-23 | 1981-12-23 | 機能分散システムにおける伝送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58109958A true JPS58109958A (ja) | 1983-06-30 |
Family
ID=16534227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20710281A Pending JPS58109958A (ja) | 1981-12-23 | 1981-12-23 | 機能分散システムにおける伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58109958A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163655A (ja) * | 1986-12-26 | 1988-07-07 | Canon Inc | 割り込み処理装置 |
-
1981
- 1981-12-23 JP JP20710281A patent/JPS58109958A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163655A (ja) * | 1986-12-26 | 1988-07-07 | Canon Inc | 割り込み処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3961139A (en) | Time division multiplexed loop communication system with dynamic allocation of channels | |
| JPH04332065A (ja) | データ転送方法 | |
| JPS58109958A (ja) | 機能分散システムにおける伝送制御装置 | |
| JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
| CA2048081C (en) | Method for controlling microprocessors | |
| EP0288191B1 (en) | Method and apparatus for data transfer handshake pipelining | |
| JPH01192239A (ja) | 通信回線におけるポーリング方式 | |
| JP3548943B2 (ja) | 割り込み制御方法 | |
| JPH047620B2 (ja) | ||
| JP3108478B2 (ja) | 多重伝送システムの割込処理方法 | |
| JP2530040Y2 (ja) | シリアル通信による全二重通信方式 | |
| JP3355053B2 (ja) | 分散処理システムのサイクリックデータ伝送方法 | |
| JPS5844426Y2 (ja) | プロセッサ間情報転送装置 | |
| JPH0136740B2 (ja) | ||
| CA1066440A (en) | Time division multiplexed loop communication system with dynamic allocation of channels | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| KR970009750B1 (ko) | 하이파이 버스 인터럽트 요청기의 상태 제어방법 | |
| JPS6117425B2 (ja) | ||
| JPH0326128A (ja) | ポーリングアドレス制御装置 | |
| JPS61288641A (ja) | 不要受信デ−タ除去回路 | |
| JPS6242547B2 (ja) | ||
| JPH05108564A (ja) | データ転送バスシステム | |
| JPS6367379B2 (ja) | ||
| JPH03230248A (ja) | バス使用権獲得回路 |