JPH0326128A - ポーリングアドレス制御装置 - Google Patents
ポーリングアドレス制御装置Info
- Publication number
- JPH0326128A JPH0326128A JP15967389A JP15967389A JPH0326128A JP H0326128 A JPH0326128 A JP H0326128A JP 15967389 A JP15967389 A JP 15967389A JP 15967389 A JP15967389 A JP 15967389A JP H0326128 A JPH0326128 A JP H0326128A
- Authority
- JP
- Japan
- Prior art keywords
- polling
- address information
- station
- dependent
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001419 dependent effect Effects 0.000 claims description 57
- 230000004044 response Effects 0.000 claims description 17
- 238000011084 recovery Methods 0.000 claims 1
- 230000010365 information processing Effects 0.000 description 7
- 230000001174 ascending effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のコンピュータ等の情報処理装置に共有
されているデータ転送バスで行われるデータの転送を制
御するポーリングアドレス制御装置に関する。
されているデータ転送バスで行われるデータの転送を制
御するポーリングアドレス制御装置に関する。
複数のコンピュータ等の情報処理装置間でデータの送受
信を行うことが広く行われている。データの送受信は、
情報処理装置が互いに共有しているデータ転送バスで行
われるが、他の情報処理装置から転送されるデータと混
乱することなく所定の情報処理装置にデータ転送が行わ
れることが必要である。これら情報処理装置間でデータ
の送信を円滑に行うための方法にポーリングがある。
信を行うことが広く行われている。データの送受信は、
情報処理装置が互いに共有しているデータ転送バスで行
われるが、他の情報処理装置から転送されるデータと混
乱することなく所定の情報処理装置にデータ転送が行わ
れることが必要である。これら情報処理装置間でデータ
の送信を円滑に行うための方法にポーリングがある。
ポーリングは複数の情報処理装置の中からホスト局を決
め、このホスト局が他の従属局に対してデータ転送の要
求があるか否かを順番に問い合わせる方法である。この
問い合わせに対して、従属局は送信要求の有無に対応し
たポーリング応答信号を出力して主局に応える。ホスト
局は、全ての従属局に対するポーリングが終了すると再
び最初の従属局から順次ポーリングを繰り返す。
め、このホスト局が他の従属局に対してデータ転送の要
求があるか否かを順番に問い合わせる方法である。この
問い合わせに対して、従属局は送信要求の有無に対応し
たポーリング応答信号を出力して主局に応える。ホスト
局は、全ての従属局に対するポーリングが終了すると再
び最初の従属局から順次ポーリングを繰り返す。
そして、ある従属局で障害が発生した場合、その従属局
からのポーリング応答信号を所定のタイムアウト時間だ
け待った後にポーリングを終了し、次の従属局に対する
ポーリングへ移行する。
からのポーリング応答信号を所定のタイムアウト時間だ
け待った後にポーリングを終了し、次の従属局に対する
ポーリングへ移行する。
このように従来のポーリングでは、障害が発生している
従属局に対しても周期的にポーリングを行い、ポーリン
グ応答待ちのタイムアウト時間だけ待機するので、ポー
リングの周期が長くなる。
従属局に対しても周期的にポーリングを行い、ポーリン
グ応答待ちのタイムアウト時間だけ待機するので、ポー
リングの周期が長くなる。
その結果、バス上のデータ転送が遅れるという欠点があ
る。
る。
そこで本発明の目的は、無駄なポーリング時間を省き、
バス上のデータ転送の遅れをなくすことができるポーリ
ングアドレス制御装置を提供することにある。
バス上のデータ転送の遅れをなくすことができるポーリ
ングアドレス制御装置を提供することにある。
本発明のポーリングアドレス制御装置は、（１〉ランダ
ム・アクセス・メモリと、（ｉｉ）Ｉ数の従属局に対応
するアドレス情報を格納したリード・オンリ・メモリと
、（ｉｉｉ）このリード・オンリ・メモリに格納された
アドレス情報をランダム・アクセス・メモリに格納する
アドレス情報格納手段と、（ｉｖ）ランダム・アクセス
・メモリに格納されたアドレス情報を順次読み出して対
応する従属局にポーリングを行うポーリング装置と、（
Ｖ）このポーリング手段でポーリングを行った従属局か
ら所定時間内にポーリングに対する応答がない場合にラ
ンダム・アクセス・メモリに格納されたこの従属局のア
ドレス情報をポーリングを省略することを示す情報に変
更するアドレス情報変更手段と、（ｖｉ）このアドレス
情報変更手段で変更された従属局のアドレス情報を定期
的に復旧させるアドレス情報復旧手段とを具備している
。
ム・アクセス・メモリと、（ｉｉ）Ｉ数の従属局に対応
するアドレス情報を格納したリード・オンリ・メモリと
、（ｉｉｉ）このリード・オンリ・メモリに格納された
アドレス情報をランダム・アクセス・メモリに格納する
アドレス情報格納手段と、（ｉｖ）ランダム・アクセス
・メモリに格納されたアドレス情報を順次読み出して対
応する従属局にポーリングを行うポーリング装置と、（
Ｖ）このポーリング手段でポーリングを行った従属局か
ら所定時間内にポーリングに対する応答がない場合にラ
ンダム・アクセス・メモリに格納されたこの従属局のア
ドレス情報をポーリングを省略することを示す情報に変
更するアドレス情報変更手段と、（ｖｉ）このアドレス
情報変更手段で変更された従属局のアドレス情報を定期
的に復旧させるアドレス情報復旧手段とを具備している
。
すなわち本発明のポーリングアドレス制御装置４よ、障
害の発生した従属局に対するポーリングを所定回数だけ
行わないようにしたものである。
害の発生した従属局に対するポーリングを所定回数だけ
行わないようにしたものである。
以下、実施例につき本発明を詳細に説明する。
第１図は、本発明の一実施例におけるポーリングアドレ
ス制御装置の回路構或と従属局の部分構或について示し
たものである。
ス制御装置の回路構或と従属局の部分構或について示し
たものである。
上位局に配置されたポーリングアドレス制御装置１ｌは
、ポーリングアドレスの制御を行うバス制御主局回路１
２を備えている。バス制御主局回路１２はデータバス１
３とアドレスバス１４を通じてＲＯＭ（リード・オンリ
・メモリ）１６およびＲＡＭ（ランダム・アクセス・メ
モ！Ｊ）１７と接続されている。ＲＯＭ１６は、ポーリ
ングアドレスバスｌ８とポーリング応答バス１９で接続
されている複数の従属局２０−１・・・・・・、２ロー
ｎ（ｎは整数）の各々に対応したアドレス情報を格納し
ている。バス制御主局回路１２は、リセット信号２１の
供給を受けてＲＯＭ１６に格納されたアドレス情報をＲ
ＡＭ１７に書き込み、またＲＡＭｌ７に格納した所定の
アドレス情報−を消去、復旧する。
、ポーリングアドレスの制御を行うバス制御主局回路１
２を備えている。バス制御主局回路１２はデータバス１
３とアドレスバス１４を通じてＲＯＭ（リード・オンリ
・メモリ）１６およびＲＡＭ（ランダム・アクセス・メ
モ！Ｊ）１７と接続されている。ＲＯＭ１６は、ポーリ
ングアドレスバスｌ８とポーリング応答バス１９で接続
されている複数の従属局２０−１・・・・・・、２ロー
ｎ（ｎは整数）の各々に対応したアドレス情報を格納し
ている。バス制御主局回路１２は、リセット信号２１の
供給を受けてＲＯＭ１６に格納されたアドレス情報をＲ
ＡＭ１７に書き込み、またＲＡＭｌ７に格納した所定の
アドレス情報−を消去、復旧する。
バス制御主局回路１２は、アドレスバス１４を通してア
ドレスデコーダ２３と接続されている。
ドレスデコーダ２３と接続されている。
ＲＯＭ１６には、読出信号２２がバス制御主局回路１２
から、ＲＯＭ用チップセレクト２４がアドレスデコーダ
２３からそれぞれ供給される。またＲＡＭ１７には、読
出信号２２と書込信号２６がバス制御主局回路１２から
、ＲＡＭ用チップセレクト２７がアドレスデコーダ２３
からそれぞれ供給されるようになっている。
から、ＲＯＭ用チップセレクト２４がアドレスデコーダ
２３からそれぞれ供給される。またＲＡＭ１７には、読
出信号２２と書込信号２６がバス制御主局回路１２から
、ＲＡＭ用チップセレクト２７がアドレスデコーダ２３
からそれぞれ供給されるようになっている。
ポーリングアドレス制御装置ｌ１はバストライバ３ｌを
備えている。バスドライバ３ｌは、ＲＡＭ１７に格納さ
れたポーリングを行う従属局のアドレス情報を、アンド
ゲート３２からゲート信号３３の供給を受けてポーリン
グアドレスバス１８に出力する。アンドゲート３２は２
つの入力端子を備えている。アンドゲート３２の一方の
入力端子にはバス制御主局回路１２から読出信号２２が
供給され、他方の入力端子にはアドレスデコーダ２３か
らＲＡＭ用チップセレクト２７が供給されるようになっ
ている。
備えている。バスドライバ３ｌは、ＲＡＭ１７に格納さ
れたポーリングを行う従属局のアドレス情報を、アンド
ゲート３２からゲート信号３３の供給を受けてポーリン
グアドレスバス１８に出力する。アンドゲート３２は２
つの入力端子を備えている。アンドゲート３２の一方の
入力端子にはバス制御主局回路１２から読出信号２２が
供給され、他方の入力端子にはアドレスデコーダ２３か
らＲＡＭ用チップセレクト２７が供給されるようになっ
ている。
ポーリングアドレス制御装置１１はバスドライバ３６を
備えている。バス制御主局回路１２は、ポーリング応答
信号をバスドライバ３６を介して受信すると、次にポー
リングを行う従属局に対応したアドレス情報の読み出し
をＲＡＭ１７に指示するようになっている。ＲＡＭ１７
に格納されているアドレス情報に対応する従属局のポー
リングが終了すると、アドレスデコーダ２３からカンウ
タ３８にクロック信号３７が出力される。カンウタ３８
は、カウントした数が所定の値に到達すると、リセット
信号２ｌをバス制御主局回路ｌ２に供給するようになっ
ている。
備えている。バス制御主局回路１２は、ポーリング応答
信号をバスドライバ３６を介して受信すると、次にポー
リングを行う従属局に対応したアドレス情報の読み出し
をＲＡＭ１７に指示するようになっている。ＲＡＭ１７
に格納されているアドレス情報に対応する従属局のポー
リングが終了すると、アドレスデコーダ２３からカンウ
タ３８にクロック信号３７が出力される。カンウタ３８
は、カウントした数が所定の値に到達すると、リセット
信号２ｌをバス制御主局回路ｌ２に供給するようになっ
ている。
従属局２１−１は、比較器４１−１を備えている。比較
器４１−ｌは、ポーリングアドレスバス１８から供給さ
れるアドレス情報と図示しないメモリに格納された従属
局アドレス４２−１を比較し、これらが一致するとポー
リング受信信号４３−■をバス制御従属局回路４４−１
に供給する。
器４１−ｌは、ポーリングアドレスバス１８から供給さ
れるアドレス情報と図示しないメモリに格納された従属
局アドレス４２−１を比較し、これらが一致するとポー
リング受信信号４３−■をバス制御従属局回路４４−１
に供給する。
バス制御従属局回路４４−１は、データ転送処理を行っ
た後にポーリング応答信号４６−１をバスドライバ４７
−ｌを介してポーリング応答バス１９に送出するように
なっている。従属局２１−２、・・・・・・２１−ｎも
従属局２ｌ−１と同様に構或されている。
た後にポーリング応答信号４６−１をバスドライバ４７
−ｌを介してポーリング応答バス１９に送出するように
なっている。従属局２１−２、・・・・・・２１−ｎも
従属局２ｌ−１と同様に構或されている。
次に、このように構戊されたポーリングアドレス制御装
置１１の動作について説明する。
置１１の動作について説明する。
ＲＯＭ１６の所定の領域には、実装されている各従属局
に対応したアドレス情報がその先頭アドレスから順に“
１、２、３、４、５、６、７、８、９、１０、０、０、
０、・・・・・・”と格納されているとする。なお、未
実装の従属局に対しては“・０”が割り当てられている
。
に対応したアドレス情報がその先頭アドレスから順に“
１、２、３、４、５、６、７、８、９、１０、０、０、
０、・・・・・・”と格納されているとする。なお、未
実装の従属局に対しては“・０”が割り当てられている
。
システムの立ち上げ時にバス制御主局回路１２は、ＲＯ
Ｍ１６に格納されているアドレス情報を読み出して、こ
れをＲＡＭ１７の所定領域の先頭アドレスから順番に書
き込む。書き込み後のＲＡＭ１７の先頭アドレスには、
１番目の従属局２０ｌのアドレス“ｌ”が格納されてお
り、以下ＲＡＭ１７のアドレスの昇順に対応してアドレ
ス情報が“２、３、４、５、６、７、８、９、ｌＯ、０
、０、０・・・・・・”のように昇順に格納されている
。
Ｍ１６に格納されているアドレス情報を読み出して、こ
れをＲＡＭ１７の所定領域の先頭アドレスから順番に書
き込む。書き込み後のＲＡＭ１７の先頭アドレスには、
１番目の従属局２０ｌのアドレス“ｌ”が格納されてお
り、以下ＲＡＭ１７のアドレスの昇順に対応してアドレ
ス情報が“２、３、４、５、６、７、８、９、ｌＯ、０
、０、０・・・・・・”のように昇順に格納されている
。
ＲＯＭ１６からのアドレス情報の読み出し時に、アンド
ゲート３２には読出信号２２が供給されるが、ＲＡＭ用
チップセレクト２７はアドレスデコーダ２３から供給さ
れない。また、ＲＡＭ１７への書き込み時に、アンドゲ
ート３２にＲＡＭ用チップセレクト２７は供給されるが
、バス制御主局回路１２から読出信号２２は供給されな
い。すなわち、ＲＯＭ１６からのアドレス情報の読み出
し時とＲＡＭ１７への書き込み時には、アンドゲート３
２からゲート信号３３は出力されない。
ゲート３２には読出信号２２が供給されるが、ＲＡＭ用
チップセレクト２７はアドレスデコーダ２３から供給さ
れない。また、ＲＡＭ１７への書き込み時に、アンドゲ
ート３２にＲＡＭ用チップセレクト２７は供給されるが
、バス制御主局回路１２から読出信号２２は供給されな
い。すなわち、ＲＯＭ１６からのアドレス情報の読み出
し時とＲＡＭ１７への書き込み時には、アンドゲート３
２からゲート信号３３は出力されない。
従って、このときバスドライバ３１はポーリングアドレ
スバス１８への出力を行わない。
スバス１８への出力を行わない。
システムの立ち上げ後、バス制御主局回路１２はＲＡＭ
１７に格納されたアドレス情報を先頭アドレスから実装
可能な従属局のアドレス情報の最大値までの読み出しを
操り返し行う。ＲＡＭ１７からアドレス情報を読み出す
時に、続出信号２２とＲＡＭ用チップセレクト２７が共
にアンドゲート３２に供給される。従って、バスドライ
バ３１はアンドゲート３２からゲート信号３３の供給を
受けてアドレス情報をポーリングアドレスバス１８に出
力する。
１７に格納されたアドレス情報を先頭アドレスから実装
可能な従属局のアドレス情報の最大値までの読み出しを
操り返し行う。ＲＡＭ１７からアドレス情報を読み出す
時に、続出信号２２とＲＡＭ用チップセレクト２７が共
にアンドゲート３２に供給される。従って、バスドライ
バ３１はアンドゲート３２からゲート信号３３の供給を
受けてアドレス情報をポーリングアドレスバス１８に出
力する。
ポーリングアドレスバス１８に出力された最初のアドレ
ス情報“ｌ”は、各従属局２０−Ｌ・・・・・・ ２０
−ｎの各々の比較機４１−１、・・・−・・ ４１−ｎ
に供給される。各比較器４１−１，・・・・・・、４１
ｎでは各々図示しない記憶領域に格納した自局の従属局
アドレス４２−１・・・・・・、４２−ｎと供給された
アドレス情報“１”とが比較される。
ス情報“ｌ”は、各従属局２０−Ｌ・・・・・・ ２０
−ｎの各々の比較機４１−１、・・・−・・ ４１−ｎ
に供給される。各比較器４１−１，・・・・・・、４１
ｎでは各々図示しない記憶領域に格納した自局の従属局
アドレス４２−１・・・・・・、４２−ｎと供給された
アドレス情報“１”とが比較される。
ここで従属局２０−１の従属局アドレス４２−１は“１
″であって供給されたアドレス情報“ｌ”と一致するの
で、比較器４１−ｌはバス制御従属局回路４４−１にポ
ーリング受信信号４３−１を供給する。ポーリング受信
信号４３−１を受信したバス制御従属局回路４４−１は
、データ転送処理を行った後、ポーリング応答信号４６
−１をバスドライバ４７−１を介してポーリング応答信
号バス１９に出力する。
″であって供給されたアドレス情報“ｌ”と一致するの
で、比較器４１−ｌはバス制御従属局回路４４−１にポ
ーリング受信信号４３−１を供給する。ポーリング受信
信号４３−１を受信したバス制御従属局回路４４−１は
、データ転送処理を行った後、ポーリング応答信号４６
−１をバスドライバ４７−１を介してポーリング応答信
号バス１９に出力する。
一方、従属局２０−２、・・・・・・、２０−ｎの従属
局アドレス４２−２、・・・・・・ ４２−ｎは“１”
でないので、比較器４１−２、・・・・・・ ４１−ｎ
からはポーリング受信信号４３−２、・・・・・・、４
３−ｎは出力されない。従って、ポーリングは従属局２
０−１に対してのみ行われたことになる。
局アドレス４２−２、・・・・・・ ４２−ｎは“１”
でないので、比較器４１−２、・・・・・・ ４１−ｎ
からはポーリング受信信号４３−２、・・・・・・、４
３−ｎは出力されない。従って、ポーリングは従属局２
０−１に対してのみ行われたことになる。
バス制御主局回路ｌ２は、従属局２０−１に対するポー
リングを行った後、所定時間だけ従属局２０−１か、ら
のポーリング応答信号４６−１の受信を待つ。従属局２
０−■からポーリング応答信号４６−１をバスドライバ
３６を介して受信すると、バス制御主局回路１２は次に
ポーリングを行う従属局２０−２に対応したアドレス情
報“２”の読み出しをＲＡＭ１７に指示する。以下同様
に、ＲＡＭ１７に格納されたアドレス情報の順番に従っ
て順次従属局２０に対するポーリングが行われる。ＲＡ
Ｍ１７に格納された全てのアドレス情報に対するポーリ
ングが終了すると、再び最初のアドレス情報からポーリ
ングが繰り返される。
リングを行った後、所定時間だけ従属局２０−１か、ら
のポーリング応答信号４６−１の受信を待つ。従属局２
０−■からポーリング応答信号４６−１をバスドライバ
３６を介して受信すると、バス制御主局回路１２は次に
ポーリングを行う従属局２０−２に対応したアドレス情
報“２”の読み出しをＲＡＭ１７に指示する。以下同様
に、ＲＡＭ１７に格納されたアドレス情報の順番に従っ
て順次従属局２０に対するポーリングが行われる。ＲＡ
Ｍ１７に格納された全てのアドレス情報に対するポーリ
ングが終了すると、再び最初のアドレス情報からポーリ
ングが繰り返される。
次に、従属局２ ０ − １ １，：障害が発生した場
合について説明する。例えば、電源断や内部回路の故障
などの障害が従属局２０−１に発生すると、ポーリング
に対してポーリング応答信号４６−１は出力されない。
合について説明する。例えば、電源断や内部回路の故障
などの障害が従属局２０−１に発生すると、ポーリング
に対してポーリング応答信号４６−１は出力されない。
バス制御主局回路１２は、従属局２０−１からのポーリ
ング応答信号４６−１を受信しない状態で所定時間が経
過すると、従属局２０−１に対するポーリングを終了し
、次のポーリングに移行する。そして、バス制御主局回
路１２は、従属局２０−■に対応してＲＡＭ１７に格納
されているアドレス情報“１″を“０”に書き替える。
ング応答信号４６−１を受信しない状態で所定時間が経
過すると、従属局２０−１に対するポーリングを終了し
、次のポーリングに移行する。そして、バス制御主局回
路１２は、従属局２０−■に対応してＲＡＭ１７に格納
されているアドレス情報“１″を“０”に書き替える。
この結果ＲＡＭｌ７の所定領域に格納されたアドレス情
報は“０、２、３、４、５、６、７、８、９、１０、０
、０、０、・・・・・・″となる。
報は“０、２、３、４、５、６、７、８、９、１０、０
、０、０、・・・・・・″となる。
アドレス情報が“０”に相当する従属局はポーリングの
対象としては存在せず、ＲＡＭ１７から読み出したアド
レス情報が“０”であるとき、バス制御主局回路１２は
直ちに次のアドレス情報を読み出す。これにより障害が
発生している従属局に対するポーリングが省略される。
対象としては存在せず、ＲＡＭ１７から読み出したアド
レス情報が“０”であるとき、バス制御主局回路１２は
直ちに次のアドレス情報を読み出す。これにより障害が
発生している従属局に対するポーリングが省略される。
アドレスデコーダ２３は、実装可能な従属局のアドレス
情報の最大値、すなわちＲＡＭ１７に格納された最後の
アドレス情報に対するポーリングがバス制御主局回路１
２から指示されると、ｌパルスのクロック信号３７を出
力する。カウンタ３８は、このクロック信号３７の供給
を受けて内部のカウンタをインクリメントし、カウント
した数が所定の値に到達すると、リセット信号２ｌをバ
ス制御主局回路１２に供給する。バス制御主局回路１２
は、リセット信号２ｌを受信すると、システムの立ち上
げ時と同様にして、ＲＯＭ１６に格納されているアドレ
ス情報を読み出して、これをＲＡＭ１７の所定領域の先
頭アドレスから順に書き込む。これにより、ＲＡＭＩ７
の所定領域に格納されたアドレス情報は′″１、２、３
、４、５、６、７、８、１０、０、０１ ０、・・・・
・・″と復旧され、以後は復旧されたアドレス情報に従
ってポーリングが行われる。以上の動作により、障害が
生じた従属局の復旧していれば、その従属局に対するポ
ーリングが再開されることになる。
情報の最大値、すなわちＲＡＭ１７に格納された最後の
アドレス情報に対するポーリングがバス制御主局回路１
２から指示されると、ｌパルスのクロック信号３７を出
力する。カウンタ３８は、このクロック信号３７の供給
を受けて内部のカウンタをインクリメントし、カウント
した数が所定の値に到達すると、リセット信号２ｌをバ
ス制御主局回路１２に供給する。バス制御主局回路１２
は、リセット信号２ｌを受信すると、システムの立ち上
げ時と同様にして、ＲＯＭ１６に格納されているアドレ
ス情報を読み出して、これをＲＡＭ１７の所定領域の先
頭アドレスから順に書き込む。これにより、ＲＡＭＩ７
の所定領域に格納されたアドレス情報は′″１、２、３
、４、５、６、７、８、１０、０、０１ ０、・・・・
・・″と復旧され、以後は復旧されたアドレス情報に従
ってポーリングが行われる。以上の動作により、障害が
生じた従属局の復旧していれば、その従属局に対するポ
ーリングが再開されることになる。
このように本発明によれば、障害の発生した従属局に対
応するＲＡＭ上のアドレス情報を変更し障害の発生した
従属局に対するポーリングを省く構戊としたので、デー
タ転送バス上のデータ転送を高速に保つことができる。
応するＲＡＭ上のアドレス情報を変更し障害の発生した
従属局に対するポーリングを省く構戊としたので、デー
タ転送バス上のデータ転送を高速に保つことができる。
また変更したアドレス情報を定期的に復旧するので、障
害が発生した後、復旧した従属局に対して速やかにポー
リングを再開することができる。
害が発生した後、復旧した従属局に対して速やかにポー
リングを再開することができる。
第ｌ図は、本発明の一実施例におけるポーリングアドレ
ス制御装置の回路構或と従属局の部分構或について示し
た構戊図である。 ｌ１・・・・・・ポーリングアドレス制御装置、１２・
・・・・・バス制御主局回路、１６・・・・・・ＲＯＭ
、１７・・・・・・ＲＡＭ，３８・・・・・・カンウタ
。
ス制御装置の回路構或と従属局の部分構或について示し
た構戊図である。 ｌ１・・・・・・ポーリングアドレス制御装置、１２・
・・・・・バス制御主局回路、１６・・・・・・ＲＯＭ
、１７・・・・・・ＲＡＭ，３８・・・・・・カンウタ
。
Claims (1)
- 【特許請求の範囲】 ランダム・アクセス・メモリと、 複数の従属局に対応するアドレス情報を格納したリード
・オンリ・メモリと、 このリード・オンリ・メモリに格納されたアドレス情報
を前記ランダム・アクセス・メモリに格納するアドレス
情報格納手段と、 前記ランダム・アクセス・メモリに格納されたアドレス
情報を順次読み出して対応する従属局にポーリングを行
うポーリング手段と、 このポーリング手段でポーリングを行った従属局から所
定時間内にポーリングに対する応答がない場合に前記ラ
ンダム・アクセス・メモリに格納されたこの従属局のア
ドレス情報をポーリングを省略することを示す情報に変
更するアドレス情報変更手段と、 このアドレス情報変更手段で変更された従属局のアドレ
ス情報を定期的に復旧させるアドレス情報復旧手段 とを具備することを特徴とするポーリングアドレス制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15967389A JPH0326128A (ja) | 1989-06-23 | 1989-06-23 | ポーリングアドレス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15967389A JPH0326128A (ja) | 1989-06-23 | 1989-06-23 | ポーリングアドレス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0326128A true JPH0326128A (ja) | 1991-02-04 |
Family
ID=15698834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15967389A Pending JPH0326128A (ja) | 1989-06-23 | 1989-06-23 | ポーリングアドレス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0326128A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41305E1 (en) | 1994-04-13 | 2010-05-04 | Hitachi Displays, Ltd. | Liquid crystal display device having a mold case and rubber bushes for receiving ends of a fluorescent tube enabling connection of lamp cables thereat |
| JP2010219762A (ja) * | 2009-03-16 | 2010-09-30 | Nec System Technologies Ltd | 監視装置、方法及びプログラム |
-
1989
- 1989-06-23 JP JP15967389A patent/JPH0326128A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41305E1 (en) | 1994-04-13 | 2010-05-04 | Hitachi Displays, Ltd. | Liquid crystal display device having a mold case and rubber bushes for receiving ends of a fluorescent tube enabling connection of lamp cables thereat |
| USRE41306E1 (en) | 1994-04-13 | 2010-05-04 | Hitachi Displays, Ltd. | Liquid crystal display device having rubber bushes for receiving ends of a fluorescent tube and enabling connection of lamp cables thereat |
| JP2010219762A (ja) * | 2009-03-16 | 2010-09-30 | Nec System Technologies Ltd | 監視装置、方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030043771A1 (en) | Connection establishment method, communication method, state change transmission method, state changing method wireless apparatus, wireless device, and computer | |
| JPH0326865B2 (ja) | ||
| KR20070116102A (ko) | Ｄｍａ 컨트롤러, 노드, 데이터 전송 제어 방법 및 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
| US6674751B1 (en) | Serialized bus communication and control architecture | |
| JP2734246B2 (ja) | パイプラインバス | |
| JPH0326128A (ja) | ポーリングアドレス制御装置 | |
| JPS6054549A (ja) | デ−タ伝送方法および装置 | |
| JPH06274463A (ja) | データ通信システム | |
| JP2611388B2 (ja) | データ処理装置 | |
| JPH07312613A (ja) | 通信システム | |
| JPH07143148A (ja) | 高速サイクリック伝送装置 | |
| WO2022124083A1 (ja) | 通信装置、通信方法、およびプログラム | |
| SU1596339A1 (ru) | Устройство дл сопр жени периферийного устройства с ЭВМ | |
| JP2511542B2 (ja) | 情報処理システム | |
| JPH07319823A (ja) | プロセッサ間通信方式 | |
| JP3298558B2 (ja) | 監視制御メッセージの送受信方法 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPS6238639A (ja) | マルチドロツプにおける伝送制御方式 | |
| JPH01192239A (ja) | 通信回線におけるポーリング方式 | |
| JPH05327730A (ja) | ネットワーク結合装置 | |
| JPH01147763A (ja) | 端末集信装置の入出力制御方式 | |
| JPH0576821B2 (ja) | ||
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPS61123240A (ja) | ポ−リング受信制御方式 |