KR100323184B1

KR100323184B1 - 인터럽트발생회로

Info

Publication number: KR100323184B1
Application number: KR1019990064033A
Authority: KR
Inventors: 이학성
Original assignee: 송재인; 엘지이노텍 주식회사
Priority date: 1999-12-28
Filing date: 1999-12-28
Publication date: 2002-02-04
Also published as: KR20010061537A

Abstract

본 발명은 인터럽트발생회로에 관한 것으로, 더욱 상세하게는 레벨 트리거 방식을 이용한 인터럽트신호를 발생하기 위한 인터럽트발생회로에 관한 것이다. 본 발명의 인터럽트발생회로는, 임의의 장치로부터 발생되는 인터럽트를 클럭신호로 하여 동작하는 J-K 플립플롭과; 파워 리셋신호에 의해서 초기화되고, 상기 J-K 플립플롭의 출력을 입력신호로 하여 클럭 1주기 동안에 인터럽트신호를 발생하는 D-플립플롭과; 파워 리셋 신호와 상기 D-플립플롭의 출력신호를 연산하여 상기 J-K 플립플롭을 초기화시키는 초기화수단을 포함하여 구성된다.

Description

인터럽트발생회로{Interrupt signal citcuit}

본 발명은 인터럽트발생회로에 관한 것으로, 더욱 상세하게는 레벨 트리거 방식을 이용한 인터럽트신호를 발생하기 위한 인터럽트발생회로에 관한 것이다.

항공시스템에서 일반적으로 사용하고 있는 디지탈신호처리기(DSP)는 TMS320C31이다. 상기 디지탈신호처리기는 1553 통신을 위해서 BU-61588과 인터럽트를 이용한 통신을 수행하고 있다. 즉, 항공시스템 내에서 서브시스템과 서브시스템 간의 통신을 위하여 BU-61588 통신프로토콜을 이용하는 것이다.

상기 디지탈신호처리기의 인터럽트는 레벨 트리거 방식을 이용하고 있다. 따라서 적절한 기간(1클럭 내지 2클럭)의 레벨 유지가 필요하다. 만약 2클럭이상의 레벨은 두개 이상의 인터럽트를 발생시킬 우려가 있다. 또한, BU-61588 프로토콜의 인터럽트신호는 500nS의 기간을 갖는 신호로 적절한 처리가 없으면, 오동작의 우려가 있다.

따라서 상기 BU-61588에서 발생되는 인터럽트신호가 상기와 같은 문제를 발생시키지 않고 상기 디지탈신호처리기에 인가될 수 있는 신호처리과정이 필요하다.

다음은 종래 항공시스템에서 디지탈신호처리기와 BU-051588 사이의 인터럽트 발생 과정에 대해서 설명한다.

도 1은 종래 인터럽트발생회로의 구성도이다.

종래의 인터럽트발생회로는, J-K 플립플롭(10)과 D-플립플롭(20)으로 구성되고 있다.

상기 J-K플립플롭(10)의 J입력단자는 '1'을 입력하고 있고, K입력단자는 그라운드(GND)에 접지되어 있다. 그리고 J-K플립플롭(10)의 클럭단자(CK)에 BU-61588 인터럽트신호가 인가되도록 구성되고 있다. 상기 J-K플립플롭(10)의 출력단자(Q)는 D-플립플롭(20)의 D입력단자에 연결되고 있다.

상기 D-플립플롭(20)의 클럭단자(CK)는 H1 클럭신호를 입력하고 있고, 출력단자(Q#)에서 출력되는 신호가 TMS320C31에 인가되는 인터럽트발생신호가 된다.상기 D-플립플롭(20)의 출력단자(Q#)는, 상기 J-K플립플롭(10)의 클리어단자(CL)와 연결되고 있다. 그리고 상기 D-플립플롭(20)의 클리어단자(CL)는, 파워 리셋신호를 입력해서 클리어되도록 구성된다.

다음은 상기 구성으로 이루어진 종래의 인터럽트발생회로의 동작과정에 대해서 설명한다.

도 2는, 종래 인터럽트발생회로의 동작 타이밍도이다.

상기 D-플립플롭(20)의 출력신호(Q#)는 디지탈신호처리기의 인터럽트신호로 인가된다. 따라서 도 2의 B부분에서 살펴볼 수 있는 바와 같이, 상기 디지탈신호처리기의 인터럽트 사양에 맞추어서 구성되고 있다.

우선, 정상적인 동작 과정 중에 상기 BU-61588 인터럽트신호에 의해서 디지탈신호처리기에 C31 인터럽트신호가 인가되는 과정에 대해서 설명한다.

BU-61588 인터럽트신호가 초기 하이상태에서 로우상태로 전환되면서 J-K 플립플롭(10)의 클럭단자에 인가되면, 상기 J-K 플립플롭(10)의 출력단자(Q)는 하이신호를 출력한다.

상기 J-K플립플롭(10)에서 출력되는 하이신호(Q)는, D-플립플롭(20)의 D입력단자에 인가된다. 상기 D-플립플롭(20)은 상기 J-K플립플롭(10)으로부터 신호가 입력되면, H1 클럭신호에 동기하여 출력단자(Q#)로 로우신호를 출력한다. 이때의 출력 타이밍을 도 2의 'B'부분에 표시하고 있다.

이렇게 해서 상기 D-플립플롭(20)의 출력단자(Q#)로부터 출력되는 로우신호는 디지탈신호처리기의 인터럽트신호로 인가되어, 상기 디지탈신호처리기에 임의의서브시스템에서 신호 송수신 요구를 알리게 된다.

그러나 상기 구성은 파워 리셋 동작시에 오류에 의한 인터럽트신호를 발생할 수 있는 우려가 있다. 이때의 동작 타이밍을 도 2의 'A'부분에 도시하고 있다.

즉, 파워가 공급될 때, 파워 리셋신호가 D-플립플롭(20)의 클리어단자(CL)에 인가되어 상기 D-플립플롭(20을 초기화시킨다. 이때, 상기 J-K플립플롭(10)은, 상기 파워 리셋신호의 영향을 받지 않기 때문에, 상기 파워 리셋신호와 무관하게 이전 동작상태를 유지하게 된다.

만약, 상기 J-K플립플롭(10)에서 파워 공급 시점에서 하이상태를 유지하고 있으면, 상기 하이상태의 신호가 D-플립플롭(20)의 입력신호로서 작용하게 된다. 따라서 이 경우, 상기 D-플립플롭(20)은 로우상태의 C31 인터럽트신호를 발생하게 되는 것이다.

즉, 종래의 인터럽트발생회로는, 파워 리셋시에 D-플립플롭만을 초기화시키고 J-K플립플롭은 초기화시키지 않기 때문에, 예기치 않은 인터럽트가 발생될 우려가 있었다.

따라서 본 발명의 목적은 파워 리셋 시점에서, 모든 소자들의 동작을 클리어시켜서 오동작의 우려를 방지할 수 있는 인터럽트발생회로를 제공함에 있다.

도 1은 종래 기술에 따른 인터럽트발생회로의 구성도,

도 2는 종래의 인터럽트발생회로의 타이밍도,

도 3은 본 발명에 다른 인터럽트발생회로의 구성도,

도 4는 본 발명의 인터럽트발생회로의 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명 *

10,30 : J-K 플립플롭 20,40 : D-플립플롭

50 : 앤드게이트

상기 목적을 달성하기 위한 본 발명에 따른 인터럽트발생회로는, 임의의 장치로부터 발생되는 인터럽트를 클럭신호로 하여 동작하는 J-K 플립플롭과; 파워 리셋신호에 의해서 초기화되고, 상기 J-K 플립플롭의 출력을 입력신호로 하여 클럭 1주기 동안에 인터럽트신호를 발생하는 D-플립플롭과; 파워 리셋 신호와 상기 D-플립플롭의 출력신호를 연산하여 상기 J-K 플립플롭을 초기화시키는 초기화수단을 포함하여 구성된다.

이하 첨부한 도면을 참조하여 본 발명에 따른 인터럽트발생회로에 대해서 상세하게 설명한다.

도 3은 본 발명에 따른 인터럽트발생회로의 구성도이다.

본 발명의 인터럽트발생회로는, J-K 플립플롭(30)과 D-플립플롭(40), 그리고 파워 리셋시에 상기 J-K 플립플롭(30) 및 D-플립플롭(40)을 초기화시킬 수 있는 앤드게이트(50)로 구성되고 있다.

상기 J-K플립플롭(30)의 J입력단자는 논리신호 '1'을 입력하고 있고, K입력단자는 그라운드(GND)에 접지되어 있다. 그리고 J-K플립플롭(30)의 클럭단자(CK)에 BU-61588 인터럽트신호가 인가되도록 구성되고 있다. 상기 J-K플립플롭(30)의 출력단자(Q)는 D-플립플롭(40)의 D입력단자에 연결되고 있다.

상기 D-플립플롭(40)의 클럭단자(CK)는 H1 클럭신호를 입력하고 있고, 출력단자(Q#)에서 출력되는 신호가 TMS320C31에 인가되는 인터럽트발생신호가 된다. 그리고 상기 D-플립플롭(40)의 클리어단자(CL)는, 파워 리셋신호를 입력해서 클리어되도록 구성된다.

상기 D-플립플롭(40)의 출력신호(Q#)는, 앤드게이트(50)의 제 1 입력으로 연결된다. 그리고 상기 앤드게이트(50)는 파워 리셋신호를 제 2 입력신호로 하고 있다. 따라서 상기 D-플립플롭(40)의 출력신호(Q#)와 파워 리셋신호는, 앤드게이트(50)를 통해서 상기 J-K플립플롭(30)의 클리어단자(CL)와 연결되어, 상기 J-K플립플롭(30)의 초기화동작을 제어하고 있다.

다음은 상기 구성으로 이루어진 본 발명에 따른 인터럽트발생회로의 동작과정에 대해서 설명한다.

도 4는 본 발명에 따른 인터럽트발생회로의 출력 타이밍도이다.

먼저 파워 공급시의 동작과정에 대해서 설명한다. 파워 공급시의 동작 타이밍은 도 4의 'C'부분에 도시되고 있다.

파워가 공급되는 시점에서, 파워 리셋신호가 초기 로우상태에서 하이상태로 전환되면서 D-플립플롭(40)의 클리어단자(CL)에 인가된다. 상기 D-플립플롭(40)은 상기 파워 리셋신호에 의해서 클리어되고, 출력단자(Q#)는 하이상태의 초기상태를 갖게 된다.

상기 D-플립플롭(40)의 출력단자(Q#)에서 출력되는 하이신호와 파워 리셋신호의 하이신호는 앤드게이트(50)에서 논리곱 연산되어 하이신호를 발생한다. 상기 앤드게이트(50)의 하이출력은 J-K플립플롭(30)의 클리어단자(CL)에 인가되면서 상기 J-K플립플롭(30)을 클리어시킨다. 따라서 상기 J-K 플립플롭(30)은 파워 리셋시에 로우신호의 초기상태를 유지하게 된다.

즉, 본 발명은 파워 리셋 시에, 파워 리셋신호가 D-플립플롭(40)을 초기화시킨 후, 상기 D-플립플롭(40)의 초기화신호와 파워 리셋신호에 의해서 J-K 플립플롭(30) 또한 초기화되도록 하고 있다.

다음, 정상동작시에, BU-61588 인터럽트신호에 의해서 C31 인터럽트신호가 발생되는 과정에 대해서 설명한다. 이때의 동작 타이밍을 도 4의 'D'부분에 도시하고 있다.

BU-61588 인터럽트신호가 초기 하이상태에서 로우상태로 전환되면서 J-K 플립플롭(30)의 클럭단자에 인가되면, 상기 J-K 플립플롭(30)의 출력단자(Q)는 하이신호를 출력한다.

상기 J-K플립플롭(30)에서 출력되는 하이신호(Q1)는, D-플립플롭(40)의 D입력단자에 인가된다. 상기 D-플립플롭(40)은 상기 J-K플립플롭(30)으로부터 신호가 입력되면, H1 클럭신호에 동기하여, 클럭 1주기 동안에 출력단자(Q#)로 로우신호를 출력한다.

이렇게 해서 상기 D-플립플롭(40)의 출력단자(Q#)로부터 출력되는 로우신호는 디지탈신호처리기의 인터럽트신호로 인가되어, 상기 디지탈신호처리기에 임의의 서브시스템에서 신호 송수신 요구를 알리게 된다.

이어서, 상기 D-플립플롭(40)은 인가되는 H1 클럭신호의 1주기가 완료되면, 다시 하이신호 상태의 초기상태로 복귀한다. 이때의 복귀된 하이신호와 파워 공급상태에서 하이신호를 유지하는 파워 리셋신호가 앤드게이트(50)에서 논리곱 연산된다.

상기 앤드게이트(50)는 하이신호를 출력하고, 상기 하이신호가 J-K플립플롭(30)의 클리어단자(CL)에 인가되면서 상기 J-K 플립플롭(30)을 클리어시킨다. 이와 같은 과정으로 상기 BU-61588 인터럽트에 의한 C31 인터럽트 발생을 종료하게 되는 것이다.

즉, 본 발명은 파워 리셋시에 D-플립플롭(40)을 포함하여 J-K 플립플롭(30)도 클리어되도록 하여, 오동작에 따른 인터럽트신호 발생을 억제한다.

이상 설명한 바와 같이, 본 발명에 따른 인터럽트발생회로는, 항공 시스템 내에서 서브시스템과 서브시스템 사이에 발생되는 인터럽트신호를 항상 정확하게 발생하도록 제어한다. 따라서 본 발명의 인터럽트발생회로는, 파워 공급시점에서 전 소자를 클리어시켜서 오동작의 인터럽트 발생을 억제하여, 시스템의 안정화와 제품의 신뢰도를 추구할 수 있는 잇점이 있다.

Claims

임의의 장치로부터 발생되는 인터럽트를 클럭신호로 하여 동작하는 J-K 플립플롭과;

파워 리셋신호에 의해서 초기화되고, 상기 J-K 플립플롭의 출력을 입력신호로 하여 클럭 1주기 동안에 인터럽트신호를 발생하는 D-플립플롭과;

파워 리셋 신호와 상기 D-플립플롭의 출력신호를 연산하여 상기 J-K 플립플롭을 초기화시키는 초기화수단을 포함하여 구성되는 인터럽트발생회로.