JPS59161721A - チヤネル装置 - Google Patents
チヤネル装置Info
- Publication number
- JPS59161721A JPS59161721A JP3450983A JP3450983A JPS59161721A JP S59161721 A JPS59161721 A JP S59161721A JP 3450983 A JP3450983 A JP 3450983A JP 3450983 A JP3450983 A JP 3450983A JP S59161721 A JPS59161721 A JP S59161721A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- input
- output
- chc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims abstract 3
- 238000001514 detection method Methods 0.000 claims abstract 2
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 230000004913 activation Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 208000027697 autoimmune lymphoproliferative syndrome due to CTLA4 haploinsuffiency Diseases 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はチャネル装置に関し、さらに詳細には入出力起
動のキューイング機能を有するチャネル装置に関する。
動のキューイング機能を有するチャネル装置に関する。
近年、入出力処理の高速化のため、プログラム処理をチ
ャネルハードウェアに移譲（オフ・ロード）する傾向に
ある。このオフ・ロードの考え方、のびとつに、入出力
処理のキューイング（■１Ｏ−Ｑ）機能がある。本機能
は、入出力パスの使用中のために入出力装置の起動がで
きないとき、チャネルで上記使用中が解けるまで入出力
装置の起動を保留する。上記入出力パスは、 １）チャイ・ル（ＣＨ） ２）入出力制御装置（ＣＵ） ３）入出力装置（Ｄｖ） に分類される。しかし、使用中が解けるのを常時監視し
ているのは後述するごとく困難であり、チャネルの使用
中が解除されたにもかかわらず、入出力装置からの新た
な割込み要求によって再び使用中におちいってしまい、
入出力起動を効率的に行なうことができない。
ャネルハードウェアに移譲（オフ・ロード）する傾向に
ある。このオフ・ロードの考え方、のびとつに、入出力
処理のキューイング（■１Ｏ−Ｑ）機能がある。本機能
は、入出力パスの使用中のために入出力装置の起動がで
きないとき、チャネルで上記使用中が解けるまで入出力
装置の起動を保留する。上記入出力パスは、 １）チャイ・ル（ＣＨ） ２）入出力制御装置（ＣＵ） ３）入出力装置（Ｄｖ） に分類される。しかし、使用中が解けるのを常時監視し
ているのは後述するごとく困難であり、チャネルの使用
中が解除されたにもかかわらず、入出力装置からの新た
な割込み要求によって再び使用中におちいってしまい、
入出力起動を効率的に行なうことができない。
本発明の目的は、キューイングされた入出力起動を効率
的に行なうチャイ・ル装置を提供することにある。
的に行なうチャイ・ル装置を提供することにある。
本発明は、チャネル制御装置の制御に基づいて入出力装
置を制御するチャ片・ル装置において、チャネル装置の
使用中が完了したことをチャ片・ル制御装置に報告する
と共に、入出力装置からの新たな割込みの受付けを抑止
することを特徴とする。
置を制御するチャ片・ル装置において、チャネル装置の
使用中が完了したことをチャ片・ル制御装置に報告する
と共に、入出力装置からの新たな割込みの受付けを抑止
することを特徴とする。
まず、本発明の詳細な説明するに先立って、チャネルの
使用中という状態について説明する。
使用中という状態について説明する。
第１図はデータ処理システムの一般的なシステム構成を
示す。第１図で、中央処理装置（ＣＰＵ）１と入出力装
置（ｌ１０）３との間にチャネル統合装置２がおかれ、
各々インタフェース４．５で接続されている。統合装置
２は、複数のチャネル（ＣＨｏ−ｎ）とそれを制御する
チャ片・ル制御装置（ＣＨＣ）からなる。通常、インタ
フェース５は種々のＩｌｏに共通の標準的なインタフェ
ースを持つよう構成される。例えば、米国ＩＢＭ社発行
の「Ｉ Ｂ Ｍ Ｓｙｓｔｅｍ／３６０ ａｎｄ 、
Ｓｙｓｔｅｍ／３７０Ｉ１０ Ｉｎｔｅｒｆａｃｅ Ｃ
ｈａｎｎｅｄ ｔｏ Ｃｏｎｔｒｏｌ ＵｎｉｔＯｒｉ
ｇｉｎａｌ Ｅｑｕｉｐｍｅｎｔ Ｍａｎｕｆａｃｔｕ
ｒｅｒｅｓ２Ｉｎｆｏｒｍａｔｉｏｎ ｊによれば、入
出力インタフェースは、各々１バイトからなる情報転送
路ＢＵＳＯＵＴ／ＢＵＳＩＮ 、複数のＴａｇ信号線な
どからなり、定められた手順（プロトコール）で、チャ
ネルと入出力装置との間のデータ転送を含む制御を行な
う。ここでは、チャネルの使用中とは、入出力インタフ
ェースの使用中と同義であり、この状態はチャネルから
の起動、あるいは、入出力装置からの割込み要求によっ
て作り出される。第２図は、起動シーケンス、それに引
き続くデータ転送シーケンス、および割込みシーケンス
のインタフェース・プロトコールを示す。第２図に示す
０ＰＬＯＵＴ〜５ＵＰＯＵＴのタグ（Ｔａｇ）信号、ア
ドレス、制御情報、データが乗る情報転送路ＢＵＳＩＮ
ＸＢＵＳＯＵＴは前記米国ＩＢＭ社発行の刊行物に定義
されている。ここで、ＯＵＴが付された信号はチャネル
から入出力装置へのものであり、ＩＮが付された信号は
入出力装置からチャネルへの信号である。
示す。第１図で、中央処理装置（ＣＰＵ）１と入出力装
置（ｌ１０）３との間にチャネル統合装置２がおかれ、
各々インタフェース４．５で接続されている。統合装置
２は、複数のチャネル（ＣＨｏ−ｎ）とそれを制御する
チャ片・ル制御装置（ＣＨＣ）からなる。通常、インタ
フェース５は種々のＩｌｏに共通の標準的なインタフェ
ースを持つよう構成される。例えば、米国ＩＢＭ社発行
の「Ｉ Ｂ Ｍ Ｓｙｓｔｅｍ／３６０ ａｎｄ 、
Ｓｙｓｔｅｍ／３７０Ｉ１０ Ｉｎｔｅｒｆａｃｅ Ｃ
ｈａｎｎｅｄ ｔｏ Ｃｏｎｔｒｏｌ ＵｎｉｔＯｒｉ
ｇｉｎａｌ Ｅｑｕｉｐｍｅｎｔ Ｍａｎｕｆａｃｔｕ
ｒｅｒｅｓ２Ｉｎｆｏｒｍａｔｉｏｎ ｊによれば、入
出力インタフェースは、各々１バイトからなる情報転送
路ＢＵＳＯＵＴ／ＢＵＳＩＮ 、複数のＴａｇ信号線な
どからなり、定められた手順（プロトコール）で、チャ
ネルと入出力装置との間のデータ転送を含む制御を行な
う。ここでは、チャネルの使用中とは、入出力インタフ
ェースの使用中と同義であり、この状態はチャネルから
の起動、あるいは、入出力装置からの割込み要求によっ
て作り出される。第２図は、起動シーケンス、それに引
き続くデータ転送シーケンス、および割込みシーケンス
のインタフェース・プロトコールを示す。第２図に示す
０ＰＬＯＵＴ〜５ＵＰＯＵＴのタグ（Ｔａｇ）信号、ア
ドレス、制御情報、データが乗る情報転送路ＢＵＳＩＮ
ＸＢＵＳＯＵＴは前記米国ＩＢＭ社発行の刊行物に定義
されている。ここで、ＯＵＴが付された信号はチャネル
から入出力装置へのものであり、ＩＮが付された信号は
入出力装置からチャネルへの信号である。
第２図において、チャネル使用中状態は、起動シーケン
スの開始を意味するＡＤＨＯＵＴ信号の立上がりから、
データ転送が完了し、０ＰＬＯＵＴ信号を除くすべての
ＯＵＴ Ｔａｇ信号が滅勢された時点まで、および、
入出力装置からの割込み要求信−ｒｇＲｚｃＨＮに応答
した５ＥＬＯＵＴ／ＨＬＤＯＵＴ（ｉｆの立上がりから
、上記同様、すべてのＯＵＴ Ｔａｇ信号が滅勢され
た時点までである。この使用中状態は、その継続時間か
ら次の２つに分けて考えることができる。
スの開始を意味するＡＤＨＯＵＴ信号の立上がりから、
データ転送が完了し、０ＰＬＯＵＴ信号を除くすべての
ＯＵＴ Ｔａｇ信号が滅勢された時点まで、および、
入出力装置からの割込み要求信−ｒｇＲｚｃＨＮに応答
した５ＥＬＯＵＴ／ＨＬＤＯＵＴ（ｉｆの立上がりから
、上記同様、すべてのＯＵＴ Ｔａｇ信号が滅勢され
た時点までである。この使用中状態は、その継続時間か
ら次の２つに分けて考えることができる。
１）瞬間的使用中（Ｔ Ｂ Ｕ Ｓ Ｙ ； Ｔｅｍｐ
ｏｒａｒ３’ Ｂｕｓｙ）起動シーケンス、割込シーケ
ンスの継続時間は、通常マイクロ秒オーダである。
ｏｒａｒ３’ Ｂｕｓｙ）起動シーケンス、割込シーケ
ンスの継続時間は、通常マイクロ秒オーダである。
２）恒常的使用中（ＢＵＳＹ）
データ転送シーケンスの継続は、転送されるデータ量を
こ依存するが、ミリ秒オーダにおよぶ。
こ依存するが、ミリ秒オーダにおよぶ。
通常、Ｂ Ｕ Ｓ ＹＧこ比べＴＢＵＳＹ状態の継続時
間は無視し得る程度（こ短い。
間は無視し得る程度（こ短い。
ＣＰＵからのＩ１０起動命令（５ｔａｒｔ ｌ１０）は
、チャネルの状態に無関係に実行されるが、チャネルが
Ｉｌｏを起動できるのは、チャネルが使用中でないとき
番こ限られる。従来、チャネル使用中のうち、ＴＢＵＳ
Ｙの場合、その状態枦解けるまで命令の実行はチャネル
で待たされ、ＢＵＳＹの場合、命令の実行は拒否され、
使用中を意味する条件コードがＣＰＵに応答される。し
かし、キューイング機能を持つチャネルにおいては、Ｂ
ＵＳＹの場合、命令はチャネルにキューイングされ、チ
ャネル使用中が解除されたとき、ｌ１０の起動が行なわ
れる。 ゛ 近年、チャネルを第１図のような入出力インタフェース
部を並行して制御する複数のチャネル装置と、それらを
統合制御するチャネル制御装置とで構成する傾向にある
。この場合、チャネル制御装置・ＣＨＣは、ＣＨを時分
割に制御する。このような構成におけるＩ１０起動の手
順は、通常、次のように行なわれる。
、チャネルの状態に無関係に実行されるが、チャネルが
Ｉｌｏを起動できるのは、チャネルが使用中でないとき
番こ限られる。従来、チャネル使用中のうち、ＴＢＵＳ
Ｙの場合、その状態枦解けるまで命令の実行はチャネル
で待たされ、ＢＵＳＹの場合、命令の実行は拒否され、
使用中を意味する条件コードがＣＰＵに応答される。し
かし、キューイング機能を持つチャネルにおいては、Ｂ
ＵＳＹの場合、命令はチャネルにキューイングされ、チ
ャネル使用中が解除されたとき、ｌ１０の起動が行なわ
れる。 ゛ 近年、チャネルを第１図のような入出力インタフェース
部を並行して制御する複数のチャネル装置と、それらを
統合制御するチャネル制御装置とで構成する傾向にある
。この場合、チャネル制御装置・ＣＨＣは、ＣＨを時分
割に制御する。このような構成におけるＩ１０起動の手
順は、通常、次のように行なわれる。
（１）ＣＨＣはＣＰＵから起動すべきＣＨ番号を受けと
る。
る。
（２）指定されたＣＨの状態を調べ名。
（３）ＣＨの状態が使用中でなければ、ＣＨを、起動待
ち番こし、工１０からの割込みを抑止するようセットア
ツプする。その後、Ｉ１０起動をＣＨに対して行なわせ
る。
ち番こし、工１０からの割込みを抑止するようセットア
ツプする。その後、Ｉ１０起動をＣＨに対して行なわせ
る。
（４）ＣＨの状態がＴＢＵＳＹであれば、その状態が解
除されるのを待つ。
除されるのを待つ。
（５）ＣＨの状態がＢＵＳＹであれば、Ｉ／（Ｅ）起動
処理は、一旦ＣＨＣにキューイングされ、ＣＨのＢＵＳ
Ｙ状態が解けるまで保留される。
処理は、一旦ＣＨＣにキューイングされ、ＣＨのＢＵＳ
Ｙ状態が解けるまで保留される。
（６）上記（４）、（５）のＣＨ使用中が解けると、（
３）と同様の手順で起動を行なう。
３）と同様の手順で起動を行なう。
ＣＨＣは、Ｉ１０起動以外の種々の処理を時分割に行な
っており、したがって、たとえば、ＣＨのＢＵ’ＳＹ状
態が解けるのを常時監視している訳にはいかない。従来
、ポーリングと呼ばれる方法で、定期的にＣＨの状態を
検査する方法がとられている。この方法の問題点は、Ｃ
Ｈの使用中が解けたことをＣＨＣ’ ＋こ報告したにも
かかわらず、■１０からの新たな割込み要求によって再
び使用中におちいってしまうことにある。
っており、したがって、たとえば、ＣＨのＢＵ’ＳＹ状
態が解けるのを常時監視している訳にはいかない。従来
、ポーリングと呼ばれる方法で、定期的にＣＨの状態を
検査する方法がとられている。この方法の問題点は、Ｃ
Ｈの使用中が解けたことをＣＨＣ’ ＋こ報告したにも
かかわらず、■１０からの新たな割込み要求によって再
び使用中におちいってしまうことにある。
次に本発明の一実施例について説明する。第３図は本発
明の一実施例であり、Ｉ１０インタフェースのＯＵＴ’
Ｔａｇ信号５ＥＬＯＵＴ、ＡＤＲＯＵＴＸＣＭＤＯＵＴ
、５ＲＶＯＵＴおよび内部信号１９はオアゲート１０′
＆こより、使用中信号１１を作り出す。これらＯＵＴ
Ｔａｇ信号は第２図に示したものであり、５ＥＬＯＵ
ＴはチャネルからＩｌｏへの選択信号、ＡＤＲＯＵＴは
ＢＵ、５ＯＵＴにアドレス情報ＡＤＨがセットされてい
ることを示すＴａｇ信号、ＣＭ’ＤＯＵＴは同じ＜ＢＵ
ＳＯＵＴにコマンド情報ＣＭＤがセットされていること
を示すＴａｇ信号、５ＲＶ９ＵＴは同じくＢＵＳＯＵＴ
にデータ情報ＤＡＴＡがセットされているか、Ｉｌｏか
らのデータ転送要求（ＳＲＶＩＮ）＋こ対する受付確認
を示すＴａｇ信号である。
明の一実施例であり、Ｉ１０インタフェースのＯＵＴ’
Ｔａｇ信号５ＥＬＯＵＴ、ＡＤＲＯＵＴＸＣＭＤＯＵＴ
、５ＲＶＯＵＴおよび内部信号１９はオアゲート１０′
＆こより、使用中信号１１を作り出す。これらＯＵＴ
Ｔａｇ信号は第２図に示したものであり、５ＥＬＯＵ
ＴはチャネルからＩｌｏへの選択信号、ＡＤＲＯＵＴは
ＢＵ、５ＯＵＴにアドレス情報ＡＤＨがセットされてい
ることを示すＴａｇ信号、ＣＭ’ＤＯＵＴは同じ＜ＢＵ
ＳＯＵＴにコマンド情報ＣＭＤがセットされていること
を示すＴａｇ信号、５ＲＶ９ＵＴは同じくＢＵＳＯＵＴ
にデータ情報ＤＡＴＡがセットされているか、Ｉｌｏか
らのデータ転送要求（ＳＲＶＩＮ）＋こ対する受付確認
を示すＴａｇ信号である。
内部信号１９は例えばコマンド・チェインと呼ばれる動
作のように、Ｉ１０インタフェースの使用中状態とは無
関係に、チャネルが使用中を表示する場合に用いられる
。
作のように、Ｉ１０インタフェースの使用中状態とは無
関係に、チャネルが使用中を表示する場合に用いられる
。
使用中信号１１はＣＨＣに報告されると共に、ディレー
回路１２、反転回路１３＆こも与えられる１デイレ一回
路１２、反転回路１３およびアンドゲート１４の組は使
用中信号１１の立下り、即ち、Ｉｌｏとチャネルとの間
の動作が完了したことを検出する。これに応じてフリッ
プ・フロップ（ＦＦ）１８をセットする。ＦＦ１８のセ
ット状態はＲＥＡＩＮ許可信号１７をオフし、アンドゲ
ート１５を閉じる。アンドゲート１５にはＩｌｏからの
割込み要求であるＲＥＱＩＮ信号が入力されており、Ｒ
ＥＱＩＮ許可信号１７のオフにより、Ｉｌｏからの新た
な割込み要求が抑止される。アンドゲート１５の出力信
号２ｏは、ＲＥＱＩＮ信号が実際にチャネル内部に働き
がける信号と解釈される。ＦＦ１８はＣＨＣがらの信号
１６によりリセットされ、新たな割込みの受付は抑止状
態を解除することができる。
回路１２、反転回路１３＆こも与えられる１デイレ一回
路１２、反転回路１３およびアンドゲート１４の組は使
用中信号１１の立下り、即ち、Ｉｌｏとチャネルとの間
の動作が完了したことを検出する。これに応じてフリッ
プ・フロップ（ＦＦ）１８をセットする。ＦＦ１８のセ
ット状態はＲＥＡＩＮ許可信号１７をオフし、アンドゲ
ート１５を閉じる。アンドゲート１５にはＩｌｏからの
割込み要求であるＲＥＱＩＮ信号が入力されており、Ｒ
ＥＱＩＮ許可信号１７のオフにより、Ｉｌｏからの新た
な割込み要求が抑止される。アンドゲート１５の出力信
号２ｏは、ＲＥＱＩＮ信号が実際にチャネル内部に働き
がける信号と解釈される。ＦＦ１８はＣＨＣがらの信号
１６によりリセットされ、新たな割込みの受付は抑止状
態を解除することができる。
上記のような構成のチャイ・ル装置において、チャイ・
ルの使用中状態が解けると直ちに、■１０がらの割込み
要求を抑止することができ、チャネル制御装置からの起
動を最優先で処理することができる。
ルの使用中状態が解けると直ちに、■１０がらの割込み
要求を抑止することができ、チャネル制御装置からの起
動を最優先で処理することができる。
以上の説明から明らかな如く、本発明によれば、チャネ
ル使用中が解け、た後のＩ１０起動を確実に行なうこと
ができ、Ｉ１０起動を効率的に行なうことが可能となる
。
ル使用中が解け、た後のＩ１０起動を確実に行なうこと
ができ、Ｉ１０起動を効率的に行なうことが可能となる
。
第１図はデータ処理システムの一般的なシステム構成を
示す図、第２図はＩ１０インタフェースの代表的なタイ
ミングを示す図、第３図は本発明の一実施例を示す図で
ある。 １０・・・オアゲート、 １１・・・チャネル使用中
信号、 １２・・・ディレー回路、 １３・・・反
転回路、１４．１５・・・アンドゲート、 １７・・
・割込み許可信号、 １８・・・フリップフロップ。
示す図、第２図はＩ１０インタフェースの代表的なタイ
ミングを示す図、第３図は本発明の一実施例を示す図で
ある。 １０・・・オアゲート、 １１・・・チャネル使用中
信号、 １２・・・ディレー回路、 １３・・・反
転回路、１４．１５・・・アンドゲート、 １７・・
・割込み許可信号、 １８・・・フリップフロップ。
Claims (1)
- （１）チャネル制御装置の制御に基づいて入出力装置を
制御するチャ４ル装置において、チャネル装置の使用中
が完了したことを検出し、上記チャネル制御装置に報告
する手段と、該手段による上記検出に応じて上記入出力
装置からの新たな割込みの受付けを抑止する手段とを有
することを特徴とするチャネル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3450983A JPS59161721A (ja) | 1983-03-04 | 1983-03-04 | チヤネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3450983A JPS59161721A (ja) | 1983-03-04 | 1983-03-04 | チヤネル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59161721A true JPS59161721A (ja) | 1984-09-12 |
Family
ID=12416226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3450983A Pending JPS59161721A (ja) | 1983-03-04 | 1983-03-04 | チヤネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161721A (ja) |
-
1983
- 1983-03-04 JP JP3450983A patent/JPS59161721A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01162967A (ja) | 割込み処理方法及び装置 | |
| JPH0715447A (ja) | 識別子の指定方法、第１デバイス、及びデータ処理システム | |
| JPS59161721A (ja) | チヤネル装置 | |
| US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
| JP2000010910A (ja) | データ転送制御装置およびデータ転送制御方法ならびに記録媒体 | |
| KR100223983B1 (ko) | 충돌방지회로 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JP2006119982A (ja) | コンピュータシステム | |
| JPH06131271A (ja) | 不正なタイムアウト処理の回避方法 | |
| JP2510031B2 (ja) | 入出力命令，割込み応答発行制御方式 | |
| JP2635639B2 (ja) | データ処理装置 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPS5998256A (ja) | 割込制御装置 | |
| JPH02149041A (ja) | ローカルエリアネットワークにおける送信アクセス方式 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPS5932809B2 (ja) | Ｄｍａチヤネルのバス使用権制御方法 | |
| JPS6219955A (ja) | メモリアクセス制御方式 | |
| JPH01292558A (ja) | 入出力装置類制御方式 | |
| JPS62143154A (ja) | 入出力制御装置 | |
| JPH08123742A (ja) | リトライ制御装置 | |
| JPH0236971B2 (ja) | ||
| JPS60118963A (ja) | 直接メモリアクセス制御装置において、より高い優先順位転送に適合するようにバスサイクルを選択的に先取りする方法及び装置 | |
| JPH0240755A (ja) | データ処理装置 | |
| JPH02280261A (ja) | Ｄｍａ制御装置 | |
| JPH0744400A (ja) | 割り込みコントローラ |