JPS63250293A - クロツク断検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数のクロック信号を周期的に走査し、走査結果に基づ
き、第一の記憶手段の各クロック信号対応領域に格納さ
れているデータを、第二の記憶手段の同クロック信号対
応領域に格納し、第一および第二の記憶手段の各クロッ
ク信号対応領域に格納されているデータを周期的に比較
し、一致した場合には該当クロック信号が正常と判定し
て第一の記憶手段の格納データを変更し、両データが不
一致の場合には該当クロック信号が中断したと判定する
。

〔産業上の利用分野〕

本発明は、複数のクロック信号の中断を検出可能とする
クロック断検出方式の改良に関する。

複数のディジタル信号を送受信する多重送受信回路にお
いては、各ディジタル信号に並行してクロック信号をも
受信する場合が少なくない。

かかる複数のクロック信号が、正常に到着しているか否
かを、経済的に検出するクロック断検出方式の実現が、
強く要望される。

〔従来の技術〕

第５図は従来あるクロック断検出方式の一例を示す図で
あり、第６図は第５図における各種信号の一例を示す図
である。

第５図および第６図において、複数のクロック信号ｃｋ
ｌ乃至ｃｋｎは、それぞれ単安定マルチバイブレーク（
ＭＶ）１１乃至１ｎにより受信される。

時点ｔ１以降にクロック信号ｃｋｉ　　（ｉはクロック
番号＝１乃至ｎ）が到着すると、単安定マルチバイブレ
ーク１量はクロック信号ｃｋｉの各立上がりで起動され
、出力するクロック断検出信号ｄｔｉを論理“１”に設
定し、保持時間Ｔ２経過後にクロック断検出信号ｄｔｉ
を論理“０”に復帰させる。

各単安定マルチバイブレーク１１の保持時間Ｔ２が、そ
れぞれ受信するクロック信号ｃｋｉの周期Ｔ１より長く
設定されているものとすると、クロック信号ｃｋｉが正
常に到着している時点ｔ２迄は、単安定マルチバイブレ
ーク１１は保持時間Ｔ２が経過する以前に再度起動され
る為、クロック断検出信号ｄｔｉは論理“１”に設定さ
れ続ける。

かかる状態で、時点ｔ２以降にクロック信号Ｃｋｉが到
着しなくなると、単安定マルチバイブレーク１１は保持
時間Ｔ２が経過した時点ｔ３に、クロック断検出信号ｄ
ｔｉを論理“０”に復帰させる。

以上により各単安定マルチバイブレータ１１は、クロッ
ク断検出信号ｄｔｉを論理“１”から論理“０”に変化
させることにより、到着するクロック信号ｃｋｉの中断
を表示する。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如（、従来あるクロック断検出
方式においては、複数のクロック信号Ｃｋｉ毎に設けた
単安定マルチバイブレーク１１により、各クロック信号
ｃｋｉの中断を検出している為、クロック信号数の増加
に伴い単安定マルチバイブレーク１１の設置数も増加し
、当該クロック断検出方式の経済性を損なう恐れがあっ
た。

〔問題点を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、ｃｋは本発明の対象となるクロック信
号である。

１００は本発明により設けられた走査手段である。

２００は本発明により設けられた第一の記憶手段である
。

３００は本発明により設けられた第二の記憶手段である
。

４００は本発明により設けられた転送手段である。

５００は本発明により設けられたクロック断検出手段で
ある。

〔作用〕

走査手段１００ば、複数のクロック信号ｃｋを周期的に
走査し、走査結果を転送手段４００に伝達する。

転送手段４００は、走査手段１００から出力される走査
結果に基づき、各クロック信号ｃｋの有無を検出し、ク
ロック信号ｃｋを検出した場合に、第一の記憶手段２０
０に各クロック信号ｃｋに対応して格納されているデー
タｄを、第二の記憶手段３００にクロック信号ｃｋに対
応して格納する。

クロツタ断検出手段５００は、第一の記憶手段２００の
各クロック信号ｃｋ対応領域に格納されているデータｄ
と、第二の記憶手段３００の同一クロック信号ｃｋ対応
領域に格納されているデータｄ°とを所定周期毎に比較
し、両データｄおよびｄｏが一致した場合には、該当ク
ロック信号Ｃｋが正常と判定して、第一の記憶手段２０
０の該当クロック信号ｃｋ対応領域にそれ迄格納されて
いたデータｄと異なるデータｄを格納する。また両デー
タｄおよびｄｏが不一致の場合には、該当クロック信号
ｃｋが中断していると判定する。

従って、各クロック信号に対応してそれぞれクロック信
号断を検出する手段を設ける必要が無くなり、当該クロ
ック断検出方式の経済性が向上する。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例によるクロック断検出方式を
示す図であり、第３図は第２図におけるセレクタの入出
力信号を例示する図であり、第４図は第２図におけるク
ロック断検出処理を例示する図である。なお、全図を通
じて同一符号は同一対象物を示す。

第２図においては、多重回路（ＭＰＸ）３が走査手段１
００として設けられ、コントロールメモリ　（ＣＭ）５
が第一の記憶手段２００として設けられ、ステータスメ
モリ　（ＳＭ）７が第二の記憶手段３００として設けら
れ、セレクタ（ＳＥＬ）６が転送手段４００として設け
られ、処理装置（ＰＲ）８がクロック断検出手段５００
として設けられている。

第２図乃至第４図において、各クロック信号Ｃｋｉは、
それぞれクロック検出回路（ＣＤ）２ｉにより受信され
る。

クロック検出回路２１は、各クロック信号ｃｋｉの各立
上がりを検出し、クロック検出信号ｓｉを出力する。

多重回路３は、所定周期で歩進する計数回路（ＣＮＴ）
４から伝達されるクロック番号ｉにより、各クロック検
出信号ｓｉを所定周期で走査し、走査結果をセレクタ６
に入力する。

一方コントロールメモリ５およびステータスメモリ７は
、それぞれクロック番号ｉに対応した領域を具備してお
り、コントロールメモリ５の各領域には、後述する手順
により処理装置８から論理“０”または論理“１”に設
定された書込データｄｉが格納されており、またステー
タスメモリ７の各領域には、後述する手順によりコント
ロールメモリ５からの書込データｄｉ、またはステータ
スメモリ７からの読出データｄｉ゛が格納される。

またコントロールメモリ５およびステータスメモリ７は
、計数回路４から伝達されるクロック番号ｉが歩進する
度に、各クロック番号ｉ対応領域に格納されている書込
データｄｉおよび読出データｄｉ°をそれぞれ抽出し、
セレクタ６に入力す・　る。

セレクタ６は、多重回路３から入力されるクロック検出
信号ｓｉが論理“１”、即ちクロック信号ｃｋｉを検出
している状態では、コントロールメモリ５から入力され
る書込データｄｉを選択してステータスメモリ７のクロ
ック番号ｉ対応領域に格納し、またクロック検出信号Ｓ
が論理“０”、即ちクロック信号ｃｋｉを検出していな
い状態では、ステータスメモリ７から入力される読出デ
ータｄｉ°を選択してステータスメモリ７の元の領域に
格納する。

第３図において、コントロールメモリ５のクロック番号
ｉ対応領域に格納されている書込データｄｉが論理″１
”に設定され、ステータスメモリ７の同一クロック番号
ｉ対応領域に格納されている読出データｄｉ′が論理“
０”に設定されているとすると、クロック番号ｉ＝ｐの
場合には、クロック検出回路２１がクロック信号ｃｋｉ
を検出し、セレクタ６に論理“１”のクロック検出信号
ｓｉが入力されている為、セレクタ６はコントロールメ
モリ５から入力される書込データｄｉ（＝“１”）をス
テータスメモリ７のクロック番号ｉ対応領域に新たな読
出データｄｉ’として格納する。即ち書込データｄｉお
よび読出データｄｉ′とは共に論理“１”となる。

一方りロック番号ｉ＝ｑの場合には、クロック検出回路
２１がクロック信号ｃｋｉを検出出来ず、セレクタ６に
論理“０”のクロック検出信号ｓｉが入力されている為
、セレクタ６はステータスメモリ７から入力される続出
データｄｉ’（＝“０”）を再びステータスメモリ７の
同一領域に格納する。即ち書込データｄｉと読出データ
ｄｉ。

とは論理値が相反した侭となる。

更に処理装置８は、クロック信号ｃｋｉの周期より長い
間隔で周期的にコントロールメモリ５のクロック番号ｉ
対応領域に格納されている書込データｄｉを抽出しく第
４図のステップＳ１）、またステータスメモリ７の同一
クロック番号ｉ対応領域に格納されている読出データｄ
ｉ′を抽出しくステップＳ２）、書込データｄｉと読出
データｄｉ°とを比較しくステップＳ３）、両者が一敗
すれば、クロック信号ｃｋｉが正常に到着していると判
定し、コントロールメモリ５の該当クロック番号ｉ対応
領域に、夫迄格納されていた書込データｄｉの論理値を
反転して格納する（ステップＳ４）。

ステップＳ３において、書込データｄｉと読出データｄ
ｉ゛とが不一致であれば、処理装置８はクロック信号ｃ
ｋが中断したと判定する（ステップＳ５）。

以上の説明から明らかな如く、本実施例によれば、各ク
ロック信号ｃｋｉに対応してはクロック検出回路２１と
コントロールメモリ５およびステータスメモリ７内の記
憶領域のみが設けられ、多重回路３、計数回路４、セレ
クタ６および処理装置８は、総て各クロック信号ｃｋｔ
に共通に設けられている。なおりロック検出回路２１、
多重回路３および計数回路４は、クロック断検出以外の
目的と共用され、またコントロールメモリ５およびステ
ータスメモリ７は、本発明以外にも使用される為、クロ
ック断検出専用の機器は僅少である。

〔発明の効果〕

以上、本発明によれば、各クロック信号に対応してそれ
ぞれクロック信号断を検出する手段を設ける必要が無く
なり、当該クロック断検出方式の経済性が向上する。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるクロック断検出方式を示す図、第３図は第２
図におけるセレクタの入出力信号を例示する図、第４図
は第２図におけるクロック断検出処理を例示する図、第
５図は従来あるクロ・７り断検出方式の一例を示す図で
あり、第６図は第５図における各種信号の一例を示す図
である。 図において、１１乃至１ｎは単安定マルチパイプレーク
（ＭＶ）　、２１乃至２ｎはクロック検出回路（ＣＤ）
　、３は多重回路（ＭＰＸ）　、４は計り回路（ＣＮＴ
）　、５はコントロールメモリ　（ＣＭ）、６はセレク
タ（ＳＥＬ）　、７はステータスメモリ　（ＳＭ）　、
８は処理装置（ＰＲ）、１００は走査手段、２００は第
一の記憶手段、３００は第二の記憶手段、４００は転送
手段、５００はり本発明の身程図 茅　１　図 ｄし 本発明１（ざるクロ・・７り吋芥史先方幻茅　Ｚ　図 第　ｑ　図

Claims (1)

1. 【特許請求の範囲】 複数のクロック信号（ｃｋ）を周期的に走査する走査手
   段（１００）と、 前記走査手段（１００）から出力される走査結果に基づ
   き、前記各クロック信号（ｃｋ）の有無を検出し、前記
   クロック信号（ｃｋ）を検出した場合に、第一の記憶手
   段（２００）に前記各クロック信号（ｃｋ）対応領域に
   格納されているデータ（ｄ）を第二の記憶手段（３００
   ）の同一クロック信号（ｃｋ）対応領域に格納する転送
   手段（４００）と、 前記第一の記憶手段（２００）の前記各クロック信号（
   ｃｋ）対応領域に格納されているデータ（ｄ）と、前記
   第二の記憶手段（３００）の同一クロック信号（ｃｋ）
   対応領域に格納されているデータ（ｄ′）とを所定周期
   毎に比較し、該両データ（ｄおよびｄ′）が一致した場
   合には該当クロック信号（ｃｋ）が正常と判定して前記
   第一の記憶手段（２００）の該当クロック信号（ｃｋ）
   対応領域にそれ迄格納されていた前記データ（ｄ）と異
   なるデータ（ｄ）を格納し、前記両データ（ｄおよびｄ
   ′）が不一致の場合には該当クロック信号（ｃｋ）が中
   断していると判定するクロック断検出手段（５００）と
   を設けることを特徴とするクロック断検出方式。