JPH0934683A - データ保有媒体アクセス方法 - Google Patents

Abstract

(57)【要約】 【目的】上位、下位それぞれ１語からなるデータの上位
のデータを格納する同一の第１群データ保有媒体と、下
位のデータを格納する第２群データ保有媒体とを、第１
群、第２群のデータ保有媒体のアクセス順序が異なる制
御演算手段からアクセスできるようにする。 【構成】番地信号の内の一つのビットの選択信号ａの他
に、制御演算手段の種類に応じた２値信号のＦＣコード
信号ｇを、制御演算手段を搭載する制御演算部１に出力
させ、選択信号ａとＦＣコードｇを入力信号とする排他
的論理和回路11の出力信号の２次選択信号ｂによって第
１群データ保有媒体の第１群メモリM1と第２群データ保
有媒体の第１群メモリM2のアクセス順序を決定し、ＦＣ
コード信号ｇの値を一方の値から他方の値に変化させる
ことによって、アクセスの順序を一方の順序から他方の
順序に変更させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御演算手段を有する
装置における、制御演算手段に実行されるプログラム
や、制御演算手段に参照されるデータなどを格納するメ
モリや、入出力データを格納するバッファを有する入出
力回路などの、データを保有する媒体のアクセス方法に
関する。

【０００２】

【従来の技術】図４は、従来の、制御演算手段とデータ
保有媒体としてのメモリを有する装置の一例の、制御演
算手段とメモリの関係を表したブロック図である。図に
おいて、Ａは装置であり、装置Ａは制御演算手段として
の制御演算部１、第１群メモリM1、第２群メモリM2、デ
コード回路３、論理素子４、論理素子５を備える。な
お、制御演算部１と制御演算部１に接続する他の部分の
間で交信される信号は０か１に対応する２値信号であ
り、以下の説明においては２値信号を信号と略記する。

【０００３】制御演算部１は、１マシーンサイクルの間
に、16本の信号線からなるデータバスDB上のデータを、
16ビットを１語として入出力し、２マシーンサイクルで
入出力される２語分のデータを、先に入出力するデータ
を上位の語（上位ワード）、後から入出力するデータを
下位の語（下位ワード）とし、上位ワード下位ワードを
合わせた32ビットからなるデータを一つのデータとして
処理をする形式の制御演算手段である。この形式の制御
演算手段は、外部の信号線によって１回に伝送されるビ
ット数の２倍のビット数のデータを単位として処理する
ので、データバスを構成する信号線数に対比して、広い
領域にわたるデータを扱ったり高速の演算ができる。

【０００４】第１群メモリM1は、16ビットを１語として
構成された上位ワードのデータが格納されたメモリであ
り、第２群メモリM2は、16ビットを１語として構成され
た下位ワードのデータが格納されたメモリである。第１
群メモリM1は端子CS1 への入力信号の値が１になり、か
つ端子RDへの入力信号の値が０になるとアドレスバスバ
スAB上の信号によって指定された番地に格納されている
データをデータバスDBに出力し、CS1 への入力信号の値
が１になり、かつ端子WRへの入力信号の値が０になると
アドレスバスバスABを経由して指定された番地に、デー
タバスDB上のデータを格納するメモリであり、第２群メ
モリM2は端子CS2 への入力信号の値が１になり、かつ端
子RDへの入力信号の値が０になるとアドレスバスバスAB
上の信号によって指定された番地に格納されているデー
タをデータバスDBに出力し、CS2への入力信号の値が１
になり、かつ端子WRへの入力信号の値が０になるとアド
レスバスバスABを経由して指定された番地に、データバ
スDB上のデータを格納するメモリである。ABは制御演算
部１から出力される番地を表す信号を伝送する信号母線
であるアドレスバスであり、アドレスバスABを構成する
信号線の内の１本の信号線によって伝送される信号が第
１群メモリM1を選択するか、第２群メモリM2を選択する
かを決定する選択信号ａとして使用される。デコード回
路３は、入力端子がアドレスバスABの最上位ビットの信
号線を最上位とする所定数の信号線に接続されており、
入力端子に入力されるた信号をデコードした値の一つ
を、制御演算部１からみた記憶領域の範囲を限定する領
域信号ｄとして出力する回路である。

【０００５】図４の(b) は、図４の(a) に示した、装置
Ａにおいて、制御演算部１に第１群メモリM1と第２群メ
モリM2の内容が読み込まれる過程を示した、横軸を時
間、縦軸を信号値とするタイミングチャートである。こ
の過程を図によって説明する。制御演算部１がＡ種のCP
U （Central Processing Unit)を制御演算手段とする場
合は、最初のマシーンサイクルT1（説明ではサイクルT1
と略記する）において、選択信号ａの値が０になり、領
域信号ｄの値が１になると、論理回路４の出力が１にな
って第１群メモリM1の素子選択端子CS1 への入力信号が
１になり、第１群メモリM1の内容を出力する条件の一つ
が整う。この状態で制御演算部１の端子RDから出力され
る、読み込みタイミング信号e の値が０になると、アド
レスバスABを経由して制御演算部１から出力された番地
を表す信号によって指定された、第１群メモリM1の番地
の内容のデータ1MD がデータバスDB（図４の(a) を参
照）上に出力され、このデータが制御演算部１に上位ワ
ードのデータとして読み込まれる。次いで、マシーンサ
イクルT2（下位の説明ではサイクルT2と略記する）にお
いて選択信号ａの値が１になり、領域信号ｄの値が１に
なると、論理回路５の出力が１になって第２群メモリM2
の素子選択端子CS2 への入力信号が１になり、第１群メ
モリM2の内容を出力する条件の一つが整う。この状態で
制御演算部１の端子RDから出力される読み込みタイミン
グ信号e が０になると、アドレスバスABを経由して制御
演算部１から出力される番地を表す信号によって指定さ
れた、第２群メモリM2の番地の内容であるデータ2MD が
データバスDB上に出力され、このデータバスDB上のデー
タが下位ワードのデータとして制御演算部１に入力さ
れ、制御演算部１の内部においてデータ1MD を上位の16
ビット、データ2MD を下位の16ビッドとする32ビットの
一つのデータとして扱う処理が行われる。即ち、Ａ種CP
U において処理される32ビットのデータADは、１番目の
サイクルT1で読み込まれた１ワードのデータが上位、次
のサイクルT2で読み込まれた１ワードのデータが下位と
みなされて処理される。

【０００６】制御演算部１から第１群メモリM1と第２群
メモリM2とに32ビットからなるデータを書き込む場合の
動作も、データを書き込む時点を与える書き込みタイミ
ング信号f の値を能動の値である０にする点を除いて
は、制御演算部１にデータを読み込む動作と同様であ
り、32ビットのデータADを制御演算部１からメモリに書
き込む場合には、１番目のサイクルT1でデータADの上位
ワードの16ビットのデータを第１群メモリM1に書き込
み、続く２番目のサイクルT2で、下位ワードの16ビット
のデータを第２群メモリM2に書き込む。

【０００７】従って、Ａ種CPU が制御演算手段として制
御演算部１に採用されいる場合には、１番目のサイクル
T1の間にアクセスされる第１群メモリM1の一つの番地に
は一つのデータの内の上位のデータの、２番目のサイク
ルT2の間にアクセスされる第２群メモリM2の番地には、
下位のデータの領域を定めれば、上位、下位それぞれ１
語の部分からなるデータの処理が正しく行われる。

【０００８】装置Ａの制御演算部１の制御演算手段が実
行する命令が、32ビットで表現される番地を扱う命令を
持ち、32ビットを単位として構成され、連続した番地に
格納された16ビットづつ２語分のデータを読み出して一
つの命令語の単位として実行する形式の制御演算手段の
場合には、第１群メモリM1、第２群メモリM2とを読み出
し専用の記憶手段で構成し、このメモリに制御演算部１
の制御演算手段が実行する命令を連続した番地に格納
し、プログラム記憶手段として使用する。この場合のプ
ログラム格納用のメモリの接続は、図４の(a) に示した
第１群メモリM1と第２群メモリM2とから、データ書き込
みのタイミング信号f を伝送する信号線を除いた接続に
等しい接続であるので、図による説明を省略する。

【０００９】市場では制御演算手段としては以上に説明
したＡ種CPU に属する制御演算手段のみではなく、Ａ種
CPU とは異なる種類のＢ種CPU が供給されている。Ｂ種
CPUを搭載した制御演算部においては、制御演算部への
メモリからのデータの入出力の機構はＡ種CPU と同一で
あるが、１番目のサイクルT1で読み書きする１ワードの
データ1MD を下位ワードとして扱い、次のサイクルT2で
読み書きするデータを上位の１ワードのデータ2MD とし
て扱う。

【００１０】Ａ種CPU とＢ種CPU とは以上に述べた点以
外にもそれぞれ異なる特徴点を有するので、制御演算部
１はＡ種CPU で構成する方が良い場合と、Ｂ種CPU で構
成する方が良い場合とがあるので、いきおいＡ種CPU 用
に作成されたプログラムとＢ種CPU 用に作成されたプロ
グラムを融通して使用することがプログラム開発上効率
的である。ところが、一方の種類のCPU 用に開発された
プログラムを、他方の種類のCPU に実行されるために
は、上位、下位に区分して１語単位で格納されたデータ
を保有するデータ保有媒体のアクセス順序を逆にしなけ
ればならないので、少なくともこのプログラム部分につ
いてはプログラムを全て変更する必要があり、このこと
は両方の種類の制御演算手段でプログラムを融通して使
用する上での大きい障害となっている。

【００１１】図５に、Ａ種CPU 用に作成されたプログラ
ムをＢ種CPU に転用できるようにした一例の装置A2の、
制御演算手段とメモリの関係を表したブロック図を示
す。装置A2は制御演算部１、第１群メモリM1、第２群メ
モリM2、デコード回路３、論理素子４、論理素子５、イ
ンバータ12を備える。装置A2が備える構成要素の内、図
４の(a) に示した装置Ａが備える構成要素と同一の符号
を付した構成要素は、装置Ａの構成要素と同一の機能を
有する構成要素である。また、ａは選択信号、ｄは領域
信号であり、図４に示した同符号の信号と同一の機能の
信号である。インバータ12は選択信号ａを入力されて、
この信号を反転した２次選択信号ｂを出力する。

【００１２】図５の(b) に、図５の(a) に示した装置A2
における制御演算部１の制御演算手段を、前述のＢ種CP
U で構成した場合の第１群メモリM1、第２群メモリM2の
間のデータの授受を、横軸を時間、縦軸を信号値をとし
て表したタイミングチャートで示す。図示のとおり先頭
のサイクルT1において、選択信号ａの値が０になると、
インバータ12（図５の(a) を参照）は選択信号ａを反転
して、２次選択信号ｂとして出力するので、２次選択信
号ｂの値は１になる。このとき領域信号ｄが１になって
いると、論理回路５（図５の(a) を参照）の出力が１と
なり第２群メモリM2に格納されているデータが出力され
る一つの条件が整う。メモリ読み出しの時点を与える信
号ｅの値が０になると、第２群メモリM2の、アドレスバ
スABで指定された番地のデータがデータバスDBに出力さ
れ、制御演算部１の制御演算手段はＢ種CPU で構成され
ているので、制御演算部１は、このデータを下位ワード
のデータとして入力する。２番目のサイクルT2におい
て、領域信号ｄの値が１、選択信号ａが１になると、２
次選択信号ｂが０になり論理回路４の出力が１になるの
で第１群メモリM1が選択される。この状態で読み込みタ
イミング信号ｅの値が０になると第１群メモリM1のアド
レスバスABで指定された番地のデータがデータバスDBに
出力され、制御演算部１の制御演算手段はＢ種CPU で構
成されているので、制御演算部１は、このデータを上位
ワードのデータとして入力する。即ち、Ｂ種CPU を制御
演算手段として採用した場合には、選択信号ａをインバ
ータ12によって反転することにより、制御演算部１は第
１群メモリM1の内容を上位のデータ、第２群メモリの内
容を下位のデータとして処理するので、プログラムを変
更したり、メモリの内容を入れ換えることなく第１群メ
モリM1の内容と第２群メモリM2を使用することができ
る。

【００１３】図６の(a) に、図５に示した領域信号ｄ
と、選択信号ａを生成する回路の一例の詳細部を示す。
図において、１は制御演算部、３はデコード回路、ABは
アドレスバスであって、図５に示した同符号のものと同
一のものである。Ｍは図５に示した第１群メモリM1およ
び第２群メモリM2を代表するメモリである。制御演算部
の端子A0〜Am+2は、制御演算部１からA0を最下位ビット
とする番地を出力する端子であり、アドレスバスABは、
端子A0〜Am+2に接続される。選択信号ａは端子A0から出
力される番地を表す信号（以下の説明では番地信号と略
記する）の最下位のビットとする。デコード回路３の入
力端子は、制御演算部１の番地信号の最上位のビットを
出力する端子Am+2と、最上位のビットの一つ下のビット
を出力する端子Am+1とに接続され、入力された信号をデ
コードし、Y0〜Y3の端子に出力する。

【００１４】図６の(b) にデコード回路３の入力信号
と、出力信号の関係を示す。図に示すとおり、デコード
回路３に入力される番地信号のビットAm+1とビットAm+2
の組み合わせで生成される２進数に応じて、出力信号が
１になる端子はそれぞれ、組み合わせた数が"00"の場合
は端子Y0、組み合わせた数が"01"の場合は端子Y1、組み
合わせた数が"10"の場合は端子Y2、組み合わせた数が"1
1"の場合は端子Y3になる。端子Y0〜端子Y3から出力され
る信号の一つを図５の(a) に示した領域信号ｄとして使
用すると、領域信号ｄが１になることがメモリを選択す
る一つの条件であるので、図６の(c) に示すとおりに、
制御演算部１から見たメモリの領域は、それぞれ端子Y0
から出力される信号を領域信号ｄとしてに採用すると、
０番地〜（ｍ桁が１の２進数）となり、Y1から出力され
る信号を領域信号ｄとしてに採用すると、（先頭の桁の
みが１の（m+1)桁の２進数）〜（（先頭の桁のみが１の
（m+1)桁の２進数）＋（ｍ桁が１の２進数））となり、
以下、領域信号ｄに採用するデコード回路３の出力端子
に応じて、先頭の桁のみが１の（m+1)桁の２進数で示さ
れる領域巾の、他の領域とは重複しない領域が指定され
る。

【００１５】図６の(d) は、領域信号ｄとして、デコー
ド回路３の端子Y0から出力される信号を採用し、選択信
号ａとして図６の(a) に示したとおり番地信号の最小ビ
ットA0を採用した場合の、制御演算部１から見た番地の
一部を示した図である。番地信号の最小ビットA0が０、
即ち偶数番地が出力される場合には、選択信号ａが０に
なるので、図５の(a) によって説明したとおり第１群メ
モリM1が選択され、奇数番地が出力される場合には、選
択信号ａが１になるので第２群メモリM2が選択される。
従って、０番地が出力されると第１群メモリM1の０番地
のデータがアクセスされる条件ができ、１番地が出力さ
れると第２群メモリM2の０番地のデータがアクセスされ
る条件ができ、２番地が出力されると第１群メモリM1の
１番地のデータがアクセスされる条件ができ、３番地が
出力されると第２群メモリM2の１番地のデータがアクセ
スされる条件ができ、それぞれ先にアクセスされる第１
群メモリM1の内容が上位ワード、後からアクセスされる
第２群メモリM2の内容が下位ワードとして入力または出
力される。以下同様にして、偶数番地が出力されると第
１群メモリM1の一つの番地がアクセスされる条件が整
い、この偶数番地に続く奇数番地が出力されると、メモ
リ内の番地を指定する番地信号は、ビットA1以上を使用
しているので第２群メモリM2の第１群メモリM1の一つの
番地に等しい番地がアクセスされる。よって、第１群メ
モリM1には、一つの番地ごとに一つのデータの上位ワー
ドを格納し、一つのデータの上位ワードが格納されてい
る番地と等しい第２群メモリM2の番地に下位ワードを格
納すると、正しくデータが読み書きされる。

【００１６】

【発明が解決しようとする課題】前述したとおり、一つ
のデータを１語を単位とする上位のデータと１語を単位
とする下位のデータの２つの部分に分け、上位のデータ
は第１群のデータ保有媒体に、下位のデータは第２群の
データ保有媒体に記憶させるようにし、時系列的に連続
した順序でデータ保有媒体をアクセスすると、データバ
スの信号線数の２倍のビットからなるデータを一つのデ
ータとして扱えるので、制御演算手段の処理能力を飛躍
的に向上させることができる。一方、この様な処理をす
る制御演算手段には、上位データと下位データのアクセ
ス順序が相反する２種類の制御演算手段が存在するの
で、一方の制御演算手段用に開発されたプログラムを他
方の制御演算手段に実行させたい場合に、一方の制御演
算手段用のプログラムやデータを格納したデータ保有媒
体を選択する選択信号を反転させる回路としてのインバ
ータを付加して対応する方法が行われている。この方法
によれば、アクセス順序が異なる制御演算手段の間でデ
ータを共用することが可能であり、プログラムを共用す
る道も開けるのであるが、同一のデータであっても、こ
のデータをそれぞれの制御演算手段からアクセスが可能
な選択信号を異にする別の記憶媒体に用意する必要があ
る。

【００１７】以上の事情があることに鑑み、本発明は、
制御演算手段からの一つのデータを上位と下位とに分け
て格納するデータ保有媒体をアクセスする場合に、この
同一の媒体を、異なるアクセス順序の制御演算手段でア
クセスすることを可能とするデータ保有媒体アクセス方
法を提供することを目的とする。

【００１８】

【課題を解決するための手段】前述の目的を達成するた
め、本発明によれば、個々のデータまたは命令語につい
て、このデータまたは命令語を構成する上位の部分を１
語の単位として格納する第１群のデータ保有媒体と、下
位の部分を１語の単位として格納する第２群のデータ保
有媒体とを有し、１語を構成するビット数に等しい数の
信号線からなるデータバスを経由して、所定の順序に従
って第１群データ保有媒体と第２群データ保有媒体とを
続けてアクセスすることによって一つのデータまたは命
令語を形成する形式の制御演算手段を備えた装置におけ
るデータ保有媒体アクセス方法において、第１群データ
保有媒体と第２群データ保有媒体のどちらをアクセスす
るかを決定する２値信号の選択信号と、第１群データ保
有媒体と第２群データ保有媒体のアクセス順序に応じた
２値信号のＦＣコード信号を排他的論理和の回路の入力
とし、排他的論理和の出力信号によって、第１群データ
保有媒体または第２群データ保有媒体をアクセスする条
件を作ることを特徴とする。

【００１９】また、第１群データ保有媒体は、データま
たはプログラムの記憶手段である第１群のメモリとし、
第２群データ保有媒体は、データまたはプログラムの記
憶手段である第２群のメモリとすると好適である。さら
に、第１群データ保有媒体は、データを入出力する第１
群の入出力回路のバッファとし、第２群データ保有媒体
は、データを入出力する第２群の入出力回路のバッファ
とすると好適である。

【００２０】

【作用】排他的論理和から出力される信号は、排他的論
理和から出力される信号であるから２値信号の０または
１であり、この信号によって第１群データ保有媒体がア
クセスされるか、第２群データ保有媒体がアクセスされ
るかが決まる。例えば所定のアクセス順序が、排他的論
理和からの出力を０にして一方のデータ保有媒体をアク
セスし、１にして他方のデータ保有媒体をアクセスする
順序であったとする。この順序に制御するためには、排
他的論理和の一方の入力であるＦＣコードを０にしてお
き、選択信号の値を０、次に１になるように制御すれ
ば、排他的論理和の出力が０、次いで１の順序に出力さ
れ、第１群データ保有媒体と第２群データ保有媒体とが
所定の順序でアクセスされる。次に排他的論理和の一方
の入力であるＦＣコードを１にしておき、選択信号の値
を０、次に１になるように制御すれば、排他的論理和の
出力が１、次いで０の順序に出力され、第１群データ保
有媒体と第２群データ保有媒体とが所定の順序と逆の順
序でアクセスされる。

【００２１】即ち、選択信号を０、次いで１の順序で出
力する場合に、第１群データ保有媒体をデータまたは命
令語の上位の部分のデータ保有媒体として扱い、第２群
データ保有媒体をデータまたは命令語の下位の部分のデ
ータ保有媒体として扱う形式の制御演算手段の場合は、
ＦＣコードの値を０にして、選択信号の値を０、１の順
序で出力すれば正しいデータまたは命令語が得られる。
これとは逆に選択信号を０、次いで１の順序で出力する
場合に、第１群データ保有媒体をデータまたは命令語の
下位のデータ保有媒体として扱い、第２群のデータ保有
媒体を上位のデータまたは命令語の保有媒体として扱う
制御演算手段の場合は、ＦＣコードの値を１に、選択信
号の値を０、１の順序で出力すれば、第１群データ保有
媒体と第２群データ保有媒体のどちらかを選択する排他
的論理和の出力の順序が１、０の順序になるのでデータ
保有媒体のアクセス順序が入れ代わり正しいデータまた
は命令語が得られる。

【００２２】従って、ＦＣコードを制御演算手段の種類
に応じた値にして出力すれば、制御演算手段の形式が変
わっても、データ保有媒体に関するハードの変更をせず
に同一のデータ保有媒体を使用することができる。ま
た、第１群データ保有媒体が、データまたはプログラム
の記憶手段である第１群メモリによって、第２群データ
保有媒体が、データまたはプログラムの記憶手段である
第２群メモリによって構成されている場合には、第１群
メモリと第２群メモリとに格納されているデータまたは
プログラムが、互いにアクセス順序が異なる制御演算手
段から正しい順序でアクセスされる。

【００２３】さらに、第１群データ保有媒体は、データ
を入出力する第１群の入出力回路のバッファであり、第
２群データ保有媒体は、データを入出力する第２群の入
出力回路のバッファである場合には、第１群入出力回路
の入出力回路のバッファに格納されるデータと第２群入
出力回路のバッファに格納されるデータが互いにアクセ
ス順序が異なる制御演算手段から正しい順序でアクセス
される。

【００２４】

【実施例】 （実施例１）図１の(a) に、本発明の方法を適用した一
実施例の装置A2の、データ保有媒体としてのメモリと制
御演算手段としての制御演算部との関係を表したブロッ
ク図を示す。装置A2は、制御演算部１、第１群データ保
有媒体としての第１群メモリM1、第２群データ保有媒体
としての第２群メモリM2、デコード回路３、論理回路
４、論理回路５、排他的論理和11からなり、ABはアドレ
スバス、DBはデータバスであって、装置A2を構成する要
素の内、図４に示した装置Ａの構成要素と同一の符号を
付加されたものは、装置Ａの構成要素と同一の機能を有
するものであり、同一の符号を付加されたものについて
の説明は省略する。選択信号ａは、図６に示した構成と
同一の番地信号の最小ビットA0を使用し、デコード回路
３の入力端子には、番地信号の最上位ビットの信号と、
最上位ビットの次のビットの信号を入力する。

【００２５】図１の(b) は、図１の(a) に示した装置A2
における制御演算部１から第１群メモリM1と第２群メモ
リM2をアクセスする動作を表した説明図である。図１の
(b)により、図１の(a) を参照して、制御演算部１のメ
モリをアクセス動作を説明する。Ａ種の制御演算手段
は、偶数番地を出力してこの番地に対応するデータ領域
をアクセスし、続いてこの偶数番地に続く奇数番地を出
力してこの番地に対応するデータ領域をアクセスするこ
とによってメモリの２語分に相当するデータを一つのデ
ータとして処理する形式の制御演算手段である。即ち、
Ａ種制御演算手段が制御演算部１の制御演算手段として
使用されていると、制御演算手段１は、メモリをアクセ
スする場合には、１番目のサイクルT1において、FCコー
ド信号ｇの値を０にし、偶数番地を出力する。この結
果、排他的論理和11には、FCコード信号ｇの値の０と、
選択信号ａとしての偶数番地の最下位桁の値の０が入力
され、排他的論理和11から出力される信号の２次選択信
号ｂの値が０になる。また、制御演算部１が出力してい
る番地が第１群メモリM1と第２群メモリM2の領域を指定
している場合には，デコード回路３から出力される領域
信号ｄの値が１になる。２次選択信号ｂの値の０と領域
信号ｄの値の１が論理回路４に入力され、論理回路４の
出力信号の値が１になり、この信号が第１群メモリM1の
端子CS1 に入力され、第１群メモリM1がアクセスの対象
として選択される。

【００２６】次いで、偶数番地に続く奇数番地が出力さ
れると選択信号ａが１になり、FCコードｇの値は０のま
まに維持されるので２次選択信号ｂが１となり、またデ
コード回路３に入力される信号の値は、偶数番地に続く
奇数番地が制御演算部から出力されても、番地の最下位
ビットである選択信号ａの値が１から０に変化するのみ
であり、下位から２番目以上の番地信号を番地信号とし
て入力する第１群メモリM1と第２群メモリM2に入力され
る番地信号（図６の(a) を参照）は変化せずデコード回
路３への入力信号の値も変化しない。従って、論理回路
５に２次選択信号ｂの値の１と、領域信号ｄの値の１が
入力され、論理回路５から出力される信号の値が１にな
り、この信号が第２群メモリM2の端子CS2 に入力され、
第２群メモリM2が選択される。第１群メモリM1にはデー
タの上位の１語分が格納され、第２群メモリM2には上位
の１語分が格納されている番地と同一番地を有する番地
に下位の１語部が格納されているので、アクセスの順序
が正しく行われる。

【００２７】Ｂ種制御演算手段が制御演算部１の制御演
算手段として使用されている場合には、制御演算手段１
は、FCコード信号ｇとして信号値の１を出力し、１番目
のサイクルT1において偶数番地を出力する。排他的論理
和11には、FCコード信号ｇの値の１が入力され、偶数番
地の最下位ビットの０が入力される結果、排他的論理和
11は２次選択信号ｂの値を１にする。また、制御演算部
１から出力されている番地が第１群メモリM1と第２群メ
モリM2の領域を指定している場合には領域信号ｄの値が
１になるので、２次選択信号ｂの値の１と領域信号ｄの
値の１を入力された論理回路５の出力が１になり、第２
群メモリM2が選択される。２番目のサイクルT2に入る
と、制御演算部１は、偶数番地に続く奇数番地を出力す
る。この結果選択信号ａのみが０から１に変化し、２次
選択信号ｂが０になり、領域信号ｄの値の１と２次選択
信号ｂの値の０とが論理回路４に入力され、論理回路４
の出力信号の値が１になって第１群メモリM1を選択す
る。Ｂ種の制御演算手段は、偶数番地でアクセスされる
領域のデータを一つのデータの下位部分、この偶数番地
に続く番地の奇数番地の領域のデータを上位部分として
扱うので、第１群メモリM1と第２群メモリM2とが逆の順
序でアクセスされることによって、データの上位の１語
分が格納されている第１群メモリM1が上位のデータを格
納するメモリ、データの下位の１語分が格納されている
第２群メモリM2が下位のデータを格納するメモリとして
扱われ正しい処理が行われる。

【００２８】図２の(a) にＡ種の制御演算手段を制御演
算部として使用する第１制御演算装置CUA とＢ種の制御
演算手段を制御演算部として使用する第２制御演算装置
CUBを有するシステムの例を示す。第１群メモリM1と第
２群メモリM2とは、共通のアドレスバスと共通のデータ
バスからなる信号母線SBC に接続され、第１制御演算装
置CUA はアドレスバスとデータバスからなる信号母線SB
A を経由し、バスインターフェースBIA を介して第１群
メモリM1と第２群メモリM2にアクセスすることができ
る。また、第２制御演算装置CUB はアドレスバスとデー
タバスからなる信号母線SBB を経由し、バスインターフ
ェースBIB を介して第１群メモリM1と第２群メモリM2に
アクセスすることができる。

【００２９】図２の(b) は、第１制御演算装置CUA と第
２群制御演算装置CUB が同一の第１群メモリM1と第２群
メモリM2の内容を重複して参照する場合を示した記憶領
域の図である。第１制御演算装置CUA が第１群メモリM1
と第２群メモリM2の内容を参照する場合は、第１制御演
算装置CUA は、FCコードの０を信号母線SBA,SBC を経由
して送信し、第１群メモリM1、第２群メモリM2の順序に
アクセスすることによって正しくデータを参照すること
ができる。第２制御演算装置CUB は、FCコードの１を信
号母線SBB,SBC を経由して送信し、第２群メモリM2、第
１群メモリM1の順序にアクセスすることによって正しく
データが参照できる。第１制御演算装置CUA と第２制御
演算装置CUB とが同時に同一のメモリをアクセスするこ
とを禁止する方法については、本発明の範囲外であるの
で説明を省略する。

【００３０】第１制御演算装置CUA が使用するプログラ
ムと第２制御演算装置CUB が使用するプログラムとが同
一形式の命令語であるならば、第１群メモリM1と第２群
メモリM2とに、この共通に使用可能なプログラムを格納
しておき、必要に応じてそれぞれの制御演算装置から読
み出し、それぞれの制御演算装置において実行すること
ができる。 （実施例２）図３に、本発明の方法を適用した他の実施
例の装置A3の、データ保有媒体としての入出力回路と、
制御演算手段としての制御演算部との関係を表したブロ
ック図を示す。装置A3は、制御演算部１、第１群データ
保有媒体としての第１群入出力IO1 、第２群データ保有
媒体としての第２群入出力回路IO2 、デコード回路３、
論理回路４、論理回路５、排他的論理和11からなり、AB
はアドレスバス、DBはデータバスであって、装置A3を構
成する要素の内、図１に示した装置A2の構成要素と同一
の符号を付加されたものは、装置A2の構成要素と同一の
機能を有するものであり、同一の符号を付加されたもの
についての説明は省略する。選択信号ａは、図６に示し
た構成と同一の番地信号の最小ビットA0を使用し、デコ
ード回路３の入力端子には、番地信号の最上位ビットと
最上位ビットの次のビットの信号が入力される。

【００３１】第１群入出力回路IO1 は、入力バッファIO
11と出力バッファIO12を備え、外部の装置Ｂから２語か
らなる一つのデータを受信した場合には、上位の１語分
に相当するデータを入力し、入力バッファIO11に格納
し、外部の装置Ｂに送信される２語からなる一つのデー
タは、データバスDBを経由して上位の１語分が出力バッ
ファIO12に格納され、格納されたデータが外部装置Ｂに
送信される。また、第２群入出力回路IO2 は、入力バッ
ファIO21と出力バッファIO22を備え、外部の装置Ｂから
２語からなる一つのデータを受信した場合には、下位の
１語分に相当するデータを入力し、入力バッファIO21に
格納し、外部の装置Ｂに送信される２語からなる一つの
データは、データバスDBを経由して下位の１語分が出力
バッファIO22に格納され、格納されたデータが外部装置
Ｂに送信される。

【００３２】第１群入出力回路IO1 の入力バッファIO11
と出力バッファIO12とは、第１群入出力回路IO1 の端子
CS1 への信号が１になると、入力バッファIO11は、内容
をデータバスDBに出力する準備の状態となり、出力バッ
ファIO12は、データバスDBからのデータを入力する準備
の状態となる。また、第２群入出力回路IO2 の入力バッ
ファIO21と出力バッファIO22とは、第２群入出力回路IO
1 の端子CS2 への信号が１になると、入力バッファIO21
は、内容をデータバスDBに出力する準備の状態となり、
出力バッファIO22は、データバスDBからのデータを入力
する準備の状態となる。制御演算部１から、制御演算部
１へのデータの読み込みの時点を与える信号ｅの値が能
動を示す値の０になると、入力バッファIO11,IO21 のう
ちの準備の状態にある方の内容がデータバスDBに出力さ
れる。また、制御演算部１から、制御演算部１へのデー
タの書き込みの時点を与える信号ｆの値が能動を示す値
の０になると、出力バッファIO12,IO22 のうちの準備の
状態にある方の出力バッファにデータバスDB上のデータ
が入力される。

【００３３】制御演算部１にＡ種の制御演算手段が採用
されていて、装置Ｂからのデータを入力する場合には、
図１の(b) によって説明した手順に従って、FCコードｇ
の値を０にし、偶数番地を出力して第１入出力回路IO1
をアクセスし、ついで、この偶数番地に続く奇数番地を
出力して第２入出力回路IO2 をアクセスする。また、制
御演算部１にＢ種の制御演算手段が採用されていて、装
置Ｂからのデータを入力する場合には、図１の(b) によ
って説明した手順に従って、FCコードｇの値を１にし、
偶数番地を出力して第２入出力回路IO2 をアクセスし、
ついで、この偶数番地に続く奇数番地を出力して第１入
出力回路IO1 をアクセスする。

【００３４】データを出力する場合の動作も、データ入
力時のタイミング信号として使用される読み込みタイミ
ング信号ｅに代わる、書き込み信号ｆを使用する以外
は、データ入力の場合と同様にして処理されるので、説
明を省略する。

【００３５】

【発明の効果】以上に説明したとおり、本発明は、個々
のデータまたは命令語について、このデータまたは命令
語を構成する上位の部分を１語の単位として格納する第
１群のデータ保有媒体と、下位の部分を１語の単位とし
て格納する第２群のデータ保有媒体とを有し、１語を構
成するビット数に等しい数の信号線からなるデータバス
を経由して、所定の順序に従って第１群データ保有媒体
と第２群データ保有媒体とを続けてアクセスすることに
よって一つのデータまたは命令語を形成する形式の制御
演算手段を備えた装置におけるデータ保有媒体アクセス
方法において、第１群データ保有媒体と第２群データ保
有媒体のどちらをアクセスするかを決定する２値信号の
選択信号と、第１群データ保有媒体と第２群データ保有
媒体のアクセス順序に応じた２値信号のＦＣコード信号
を排他的論理和の回路に入力する。そして、排他的論理
和の出力信号によって、第１群データ保有媒体または第
２群データ保有媒体をアクセスする条件を作る。

【００３６】従って、ＦＣコードの信号を反転すると、
排他的論理和回路から出力される第１群データ保有媒体
と第２群データ保有媒体をアクセスする条件を与える信
号値の、時系列的な変化の順序が入れ代わるので、ＦＣ
コード信号の値を制御演算手段の種類に応じた値にして
出力させることにより、第１群データ保有媒体と第２群
データ保有媒体のアクセス順序を変更する必要がある異
種の制御演算手段の間で、同一の形式で構成された第１
群データ保有媒体に設定された上位の領域と、第２群デ
ータ保有媒体に設定された下位の領域とを共用させるこ
とができる。

【００３７】また、請求項２に記載の方法においては、
第１群データ保有媒体は、データまたはプログラムの記
憶手段である第１群のメモリであり、第２群データ保有
媒体は、データまたはプログラムの記憶手段である第２
群のメモリであるので、第１群メモリと第２群メモリの
アクセス順序を変更する必要がある異種の制御演算手段
について、ＦＣコードの信号の値を機種に適合した値に
して出力させることにより、同一の形式で構成された第
１群メモリに設定されたデータの上位の領域の内容と第
２群メモリに設定されたデータの下位の領域の内容と
を、上述の異種類の制御演算手段に共用させることがで
きる。

【００３８】さらに、請求項３に記載の方法において
は、第１群データ保有媒体は、データを入出力する第１
群の入出力回路のバッファであり、第２群データ保有媒
体は、データを入出力する第２群の入出力回路のバッフ
ァであるので、第１群入出力回路と第２群入出力回路の
アクセス順序を変更する必要がある異種の制御演算手段
について、ＦＣコードの信号の値を機種に適合した値に
して出力させることにより、同一の形式で構成された第
１群入出力回路のバッファと第２群入出力回路のバッフ
ァとを、上述の異種類の制御演算手段に共用させること
ができる。

【図面の簡単な説明】

【図１】本発明の方法を適用した一実施例の装置の説明
図であり、(a) は装置の制御演算手段としての制御演算
部と第１群データ保有媒体としての第１群メモリと第２
群データ保有媒体としての第２群メモリの関係を示した
ブロック図、(b) は図１の(a) に示した装置における制
御演算部から第１群メモリと第２群メモリをアクセスす
る動作の説明図

【図２】図１に示した装置をシステムに適用した例を示
した図であり、(a) はシステムの系統図、(b) は図２の
(a) に示した第１制御演算装置が参照するデータの領域
と、第２制御演算装置が参照するデータ領域の一例を示
した図

【図３】本発明の方法を適用した他の実施例の装置の制
御演算手段としての制御演算部と第１群データ保有媒体
としての第１群入出力回路と第２群データ保有媒体とし
ての第２群入出力回路の関係を示したブロック図

【図４】従来の装置の一例の説明図であり、(a) は装置
の制御演算手段としての制御演算部と第１群データ保有
媒体としての第１群メモリと第２群データ保有媒体とし
ての第２群メモリの関係を示したブロック図、(b) は図
１の(a) に示した装置における制御演算部から第１群メ
モリと第２群メモリをアクセスする動作を表したタイミ
ングチャート

【図５】従来の装置の他の例の説明図であり、(a) は装
置の制御演算手段としての制御演算部と第１群メモリと
第２群メモリの関係を示したブロック図、(b) は図１の
(a) に示した装置における制御演算部から第１群メモリ
と第２群メモリをアクセスする動作を表したタイミング
チャート

【図６】図４に示した装置における制御演算部とメモリ
の関係を詳細に示した説明図であり、(a) は制御演算部
とメモリの間の接続図、(b) はデコード回路の機能の説
明図、(c) は図６の(a) に示した接続における制御演算
部から見た領域の説明図、(d) は制御演算部から出力さ
れる番地とメモリの番地の関係を示した図

【符号の説明】

A2 装置 １ 制御演算部 M1 第１群メモリ M2 第２群メモリ ３ デコード回路 ４，５ 論理回路 11 排他的論理和回路 a 選択信号 b ２次選択信号 d 領域信号 e 読み出しタイミング信号 f 書き込みタイミング信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】個々のデータまたは命令語について、この
   データまたは命令語を構成する上位の部分を１語の単位
   として格納する第１群のデータ保有媒体と、下位の部分
   を１語の単位として格納する第２群のデータ保有媒体と
   を有し、１語を構成するビット数に等しい数の信号線か
   らなるデータバスを経由して、所定の順序に従って第１
   群データ保有媒体と第２群データ保有媒体とを続けてア
   クセスすることによって一つのデータまたは命令語を形
   成する形式の制御演算手段を備えた装置におけるデータ
   保有媒体アクセス方法において、 第１群データ保有媒体と第２群データ保有媒体のどちら
   をアクセスするかを決定する２値信号の選択信号と、第
   １群データ保有媒体と第２群データ保有媒体のアクセス
   順序に応じた２値信号のＦＣコード信号を排他的論理和
   の回路の入力とし、排他的論理和の出力信号によって、
   第１群データ保有媒体または第２群データ保有媒体をア
   クセスする条件を作ることを特徴とするデータ保有媒体
   アクセス方法。
2. 【請求項２】請求項１に記載のデータ保有媒体アクセス
   方法において、 第１群データ保有媒体は、データまたはプログラムの記
   憶手段である第１群のメモリであり、第２群データ保有
   媒体は、データまたはプログラムの記憶手段である第２
   群のメモリであることを特徴とするデータ保有媒体アク
   セス方法。
3. 【請求項３】請求項１に記載のデータ保有媒体アクセス
   方法において、 第１群データ保有媒体は、データを入出力する第１群の
   入出力回路のバッファであり、第２群データ保有媒体
   は、データを入出力する第２群の入出力回路のバッファ
   であることを特徴とするデータ保有媒体アクセス方法。