JPH0927604A - 集積装置を製造するための半導体材料のウェハ、およびその製造方法 - Google Patents
集積装置を製造するための半導体材料のウェハ、およびその製造方法Info
- Publication number
- JPH0927604A JPH0927604A JP7327021A JP32702195A JPH0927604A JP H0927604 A JPH0927604 A JP H0927604A JP 7327021 A JP7327021 A JP 7327021A JP 32702195 A JP32702195 A JP 32702195A JP H0927604 A JPH0927604 A JP H0927604A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- wafer
- insulating layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 192
- 238000000034 method Methods 0.000 claims abstract description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 38
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 25
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 23
- 239000012790 adhesive layer Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 9
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 7
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 48
- 238000006243 chemical reaction Methods 0.000 claims description 7
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 229910020175 SiOH Inorganic materials 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 229910002808 Si–O–Si Inorganic materials 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000004215 Carbon black (E152) Substances 0.000 claims 1
- 229930195733 hydrocarbon Natural products 0.000 claims 1
- 150000002430 hydrocarbons Chemical class 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011810 insulating material Substances 0.000 abstract description 2
- 230000005855 radiation Effects 0.000 abstract description 2
- 229910018404 Al2 O3 Inorganic materials 0.000 abstract 1
- 229910007277 Si3 N4 Inorganic materials 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 74
- 239000013078 crystal Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 thermal oxide Chemical compound 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ技術において熱伝導率を改善する。
【構成】 集積装置を製造するための半導体材料のウェ
ハ２０であって、炭化珪素、窒化珪素及びセラミック材
料からなるグループから選択された材料でできた中間絶
縁層２２により分離された第１及び第２の単結晶シリコ
ン層２１、２４を含んだ重ね合わされた層の積み重ねか
らなる。酸化物接着層２３が、絶縁層２２と第２のシリ
コン層２４との間に設けられる。ウェハ２０は、加熱さ
れた真空チャンバにて、第１のシリコン層２１上に絶縁
層２２を形成し、酸化物層を成長させ、第２のシリコン
層２４を重ね合わせて製造される。シリコン、絶縁材
料、酸化物及びシリコン層の積み重ねが、熱処理されて
酸化物が反応し、絶縁層２２を第２のシリコン層２４に
接着させる。セラミック材料として、酸化ベリリウム、
窒化アルミニウム、窒化ホウ素及びアルミナを使用でき
る。
ハ２０であって、炭化珪素、窒化珪素及びセラミック材
料からなるグループから選択された材料でできた中間絶
縁層２２により分離された第１及び第２の単結晶シリコ
ン層２１、２４を含んだ重ね合わされた層の積み重ねか
らなる。酸化物接着層２３が、絶縁層２２と第２のシリ
コン層２４との間に設けられる。ウェハ２０は、加熱さ
れた真空チャンバにて、第１のシリコン層２１上に絶縁
層２２を形成し、酸化物層を成長させ、第２のシリコン
層２４を重ね合わせて製造される。シリコン、絶縁材
料、酸化物及びシリコン層の積み重ねが、熱処理されて
酸化物が反応し、絶縁層２２を第２のシリコン層２４に
接着させる。セラミック材料として、酸化ベリリウム、
窒化アルミニウム、窒化ホウ素及びアルミナを使用でき
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積装置を製造す
るための半導体材料のウェハ、およびその製造方法に関
するものである。
るための半導体材料のウェハ、およびその製造方法に関
するものである。
【０００２】
【従来の技術】知られているように、マイクロエレクト
ロニクス産業において、集積装置の基板は、通常、単結
晶シリコンウェハから形成されている。しかし、最近、
シリコンだけからなるウェハの代わりに、いわゆるＳＯ
Ｉ（Silicon-on-Insulator）ウェハが提案されている。
ＳＯＩウェハは、一方が他方より薄い２つのシリコン層
が、酸化シリコン層により分離されているものである
（例えば、次の記事を参照："Silicon-on-Insulator Wa
fer Bonding-Wafer Thinning Technological Evaluatio
ns" by J. Hausman, G.A. Spierings, U.K.P. Bierman
and J.A. Pals, Japanese Journal of Applied Physic
s, Vol. 28, N. 8, August 1989, p. 1426-1443）。
ロニクス産業において、集積装置の基板は、通常、単結
晶シリコンウェハから形成されている。しかし、最近、
シリコンだけからなるウェハの代わりに、いわゆるＳＯ
Ｉ（Silicon-on-Insulator）ウェハが提案されている。
ＳＯＩウェハは、一方が他方より薄い２つのシリコン層
が、酸化シリコン層により分離されているものである
（例えば、次の記事を参照："Silicon-on-Insulator Wa
fer Bonding-Wafer Thinning Technological Evaluatio
ns" by J. Hausman, G.A. Spierings, U.K.P. Bierman
and J.A. Pals, Japanese Journal of Applied Physic
s, Vol. 28, N. 8, August 1989, p. 1426-1443）。
【０００３】図１は、ＳＯＩウェハ１の一部の断面を示
すものであり、第１層（厚い層）の単結晶シリコン２、
中間酸化シリコン層３、および第２層（薄い層）の単結
晶シリコン４が呈示されており、第２層の単結晶シリコ
ン４の上には、後に、エピタキシャル層（図示されてい
ない）を成長させることができる。中間酸化物層の厚さ
Ｌ１は、好ましくは、０．２ないし１０μｍである。
すものであり、第１層（厚い層）の単結晶シリコン２、
中間酸化シリコン層３、および第２層（薄い層）の単結
晶シリコン４が呈示されており、第２層の単結晶シリコ
ン４の上には、後に、エピタキシャル層（図示されてい
ない）を成長させることができる。中間酸化物層の厚さ
Ｌ１は、好ましくは、０．２ないし１０μｍである。
【０００４】ＳＯＩウェハは、そのようなウェハから形
成された基板を有する集積回路が、従来の単結晶シリコ
ン基板の同じ回路に比べて、有利性が大きいために、近
年多くの注目を集めている。その有利な点は、次のよう
にまとめることができる。
成された基板を有する集積回路が、従来の単結晶シリコ
ン基板の同じ回路に比べて、有利性が大きいために、近
年多くの注目を集めている。その有利な点は、次のよう
にまとめることができる。
【０００５】ａ）スイッチング速度が速い ｂ）ノイズに対する不感性が優れている ｃ）電流損失が少ない ｄ）ラッチアップが無い ｅ）浮遊容量の減少 ｆ）放射線に対する良好な抵抗性 ｇ）コンポーネントの搭載密度が高い 次に、典型的なＳＯＩウェハ製造プロセスを、図２の図
解を参照して説明する。
解を参照して説明する。
【０００６】このプロセスは２つの通常に製造された単
結晶シリコンウェハ１０および１１によって開始され
る。ウェハ１０は、最終的に底部のベース層を構成する
ウェハであり、正確な寸法に作られている。ウェハ１１
は、最終的に、薄くされ、（酸化物層を間に介して）ウ
ェハ１０に接着されるウェハである。ウェハ１１（これ
は「ボンドウェハ」としても知られている）は熱によっ
て酸化され、その全体を覆う酸化物層１２を形成する。
洗浄した後、ウェハ１０および１１を重ねあわせて、１
１００℃で約２時間、熱処理し、互いに「接着（ボン
ド）」する。
結晶シリコンウェハ１０および１１によって開始され
る。ウェハ１０は、最終的に底部のベース層を構成する
ウェハであり、正確な寸法に作られている。ウェハ１１
は、最終的に、薄くされ、（酸化物層を間に介して）ウ
ェハ１０に接着されるウェハである。ウェハ１１（これ
は「ボンドウェハ」としても知られている）は熱によっ
て酸化され、その全体を覆う酸化物層１２を形成する。
洗浄した後、ウェハ１０および１１を重ねあわせて、１
１００℃で約２時間、熱処理し、互いに「接着（ボン
ド）」する。
【０００７】接着の際には、次の化学反応が生じてい
る： ≡ＳｉＯＨ＋ＨＯＳｉ≡ ＝＞ ≡Ｓｉ−Ｏ−Ｓｉ≡＋Ｈ2 Ｏ （１） ここで、ＳｉＯＨ基は酸化物層１２に存在している。前
述の熱処理温度において、ＯＨ−イオンが酸化物層１２
に存在し、酸化物層１２（また、ウェハ１１）とウェハ
１０との間に強い化学結合が形成され、半完成ウェハ１
３が形成される。
る： ≡ＳｉＯＨ＋ＨＯＳｉ≡ ＝＞ ≡Ｓｉ−Ｏ−Ｓｉ≡＋Ｈ2 Ｏ （１） ここで、ＳｉＯＨ基は酸化物層１２に存在している。前
述の熱処理温度において、ＯＨ−イオンが酸化物層１２
に存在し、酸化物層１２（また、ウェハ１１）とウェハ
１０との間に強い化学結合が形成され、半完成ウェハ１
３が形成される。
【０００８】次いで、半完成ウェハ１３の表面を研削し
てボディ１４を形成し、最後にラッピング加工およびポ
リシング加工して、ウェハ１を形成する。
てボディ１４を形成し、最後にラッピング加工およびポ
リシング加工して、ウェハ１を形成する。
【０００９】
【発明が解決しようとする課題】上掲の大きな有利点に
もかかわらず、酸化シリコン層の熱伝導率が劣るため、
ＳＯＩウェハは電源回路では限られた利用しかなされて
いない。実際、シリコンの熱伝導率は１５０Ｗ／（ｍ
℃）であることが知られている。それに比較して、酸化
シリコンの場合は１．４Ｗ／（ｍ℃）である（オーダー
が２桁小さい）。ウェハの全熱抵抗は、（互いに直列の
関係にある）個々の層の熱抵抗の和であるため、ウェハ
１は、全体の厚さが所定の場合、伝統的な単結晶シリコ
ンウェハに比べて、熱抵抗がずっと大きい。言い換えれ
ば、同一の熱抵抗を達成するためには、酸化シリコンと
単結晶シリコンとの伝導率の比（上に示されたように、
大まかに言って約１００である）に依存する率だけ、ま
た、酸化物層の厚さを考慮して、シリコン層２を薄くし
なければならない。しかし、そのように薄くするとウェ
ハの物理的強度が損なわれるため、少なくとも大多数の
利用分野において実施することができない。
もかかわらず、酸化シリコン層の熱伝導率が劣るため、
ＳＯＩウェハは電源回路では限られた利用しかなされて
いない。実際、シリコンの熱伝導率は１５０Ｗ／（ｍ
℃）であることが知られている。それに比較して、酸化
シリコンの場合は１．４Ｗ／（ｍ℃）である（オーダー
が２桁小さい）。ウェハの全熱抵抗は、（互いに直列の
関係にある）個々の層の熱抵抗の和であるため、ウェハ
１は、全体の厚さが所定の場合、伝統的な単結晶シリコ
ンウェハに比べて、熱抵抗がずっと大きい。言い換えれ
ば、同一の熱抵抗を達成するためには、酸化シリコンと
単結晶シリコンとの伝導率の比（上に示されたように、
大まかに言って約１００である）に依存する率だけ、ま
た、酸化物層の厚さを考慮して、シリコン層２を薄くし
なければならない。しかし、そのように薄くするとウェ
ハの物理的強度が損なわれるため、少なくとも大多数の
利用分野において実施することができない。
【００１０】コンポーネントのサイズが減少しつづけて
いること、また、益々高い動作電流密度で動作させるこ
とに対する要求を考慮すると、ＳＯＩ基板は十分な熱放
散を実現することができず、その結果、接合部温度が高
くなりすぎ、コンポーネントの信頼性が損なわれる。特
に、電源用コンポーネントの場合には、電流の流れに制
約が生じる。そのような好ましくない影響は、厚い中間
酸化物層を必要とする高電圧集積回路の場合は特に損害
となる。さらに、電力パルスの場合（例えば、静電放電
の場合）、熱を放散することはできず、局所的に温度の
急速な上昇を引き起こす。
いること、また、益々高い動作電流密度で動作させるこ
とに対する要求を考慮すると、ＳＯＩ基板は十分な熱放
散を実現することができず、その結果、接合部温度が高
くなりすぎ、コンポーネントの信頼性が損なわれる。特
に、電源用コンポーネントの場合には、電流の流れに制
約が生じる。そのような好ましくない影響は、厚い中間
酸化物層を必要とする高電圧集積回路の場合は特に損害
となる。さらに、電力パルスの場合（例えば、静電放電
の場合）、熱を放散することはできず、局所的に温度の
急速な上昇を引き起こす。
【００１１】本発明の目的は、ＳＯＩ技術に固有の有利
な点は利用しつつ、上述した利用上の制限は何も無いウ
ェハを提供することである。
な点は利用しつつ、上述した利用上の制限は何も無いウ
ェハを提供することである。
【００１２】
【課題を解決するための手段】本発明によれば、集積装
置を製造するための半導体材料のウェハ、およびその製
造方法が提供される。
置を製造するための半導体材料のウェハ、およびその製
造方法が提供される。
【００１３】１つの面として、本発明は、第１のシリコ
ン層、絶縁層および第２のシリコン層を含む、積層のウ
ェハを含んでいる。絶縁層は、炭化珪素、窒化珪素、あ
るいは、酸化ベリリウム、窒化アルミニウム、窒化ホウ
素、アルミナ等のセラミック材料で形成することができ
る。絶縁層は熱伝導率が１０Ｗ／ｍ°Ｋ以上であるよう
に形成するのが望ましい。本発明の他の面によれば、絶
縁層と第２のシリコン層との間に接着層が介在されてい
る。接着層は多結晶シリコン層、あるいは、ＴＥＯＳ
（テトラエチルオルトシリケート）の酸化物、ＣＶＤ
（化学気相成長）による酸化物、熱的に成長させた酸化
物などの酸化物層とすることができる。本発明の他の側
面によれば、絶縁層は、真空チャンバにおいて、加熱さ
れた第１のシリコン層上に熱的に堆積させることにより
形成される。
ン層、絶縁層および第２のシリコン層を含む、積層のウ
ェハを含んでいる。絶縁層は、炭化珪素、窒化珪素、あ
るいは、酸化ベリリウム、窒化アルミニウム、窒化ホウ
素、アルミナ等のセラミック材料で形成することができ
る。絶縁層は熱伝導率が１０Ｗ／ｍ°Ｋ以上であるよう
に形成するのが望ましい。本発明の他の面によれば、絶
縁層と第２のシリコン層との間に接着層が介在されてい
る。接着層は多結晶シリコン層、あるいは、ＴＥＯＳ
（テトラエチルオルトシリケート）の酸化物、ＣＶＤ
（化学気相成長）による酸化物、熱的に成長させた酸化
物などの酸化物層とすることができる。本発明の他の側
面によれば、絶縁層は、真空チャンバにおいて、加熱さ
れた第１のシリコン層上に熱的に堆積させることにより
形成される。
【００１４】
【発明の実施の形態】本発明の幾つかの好ましい実施形
態を、添付図面を参照しながら例として説明するが、そ
れらは限定を目的とするものではない。
態を、添付図面を参照しながら例として説明するが、そ
れらは限定を目的とするものではない。
【００１５】図３の参照番号２０は半導体材料のウェハ
を示すものであり、このウェハは、重ね合わされた層の
スタック（積み重ね）からなっている。それらの層は、
単結晶シリコンの第１の層２１、電気絶縁材料の（しか
し、熱伝導率の高い、好ましくは１０Ｗ／ｍ°Ｋ以上
の）層２２、接着層２３、および単結晶シリコンの第２
の層２４を含んでいる。
を示すものであり、このウェハは、重ね合わされた層の
スタック（積み重ね）からなっている。それらの層は、
単結晶シリコンの第１の層２１、電気絶縁材料の（しか
し、熱伝導率の高い、好ましくは１０Ｗ／ｍ°Ｋ以上
の）層２２、接着層２３、および単結晶シリコンの第２
の層２４を含んでいる。
【００１６】より詳細に述べると、絶縁層２２として、
炭化珪素（ＳｉＣ）、窒化シリコン（Ｓｉ3 Ｎ4)、ある
いは、酸化ベリリウム（ＢｅＯ）、窒化アルミニウム
（ＡｌＮ）、窒化ホウ素（ＢＮ）あるいはアルミナ（Ａ
Ｌ2 Ｏ3)を挙げることができ、絶縁層２２の厚さは、材
料の絶縁剛性（dielectric rigidity ）（例えば、炭化
珪素の場合約３００Ｖ／μｍ、窒化珪素の場合約１００
０Ｖ／μｍ、単結晶アルミナの場合約５００Ｖ／μｍで
ある）を考慮して、ウェハに要求される耐えられる最大
電圧に依存して決められる。
炭化珪素（ＳｉＣ）、窒化シリコン（Ｓｉ3 Ｎ4)、ある
いは、酸化ベリリウム（ＢｅＯ）、窒化アルミニウム
（ＡｌＮ）、窒化ホウ素（ＢＮ）あるいはアルミナ（Ａ
Ｌ2 Ｏ3)を挙げることができ、絶縁層２２の厚さは、材
料の絶縁剛性（dielectric rigidity ）（例えば、炭化
珪素の場合約３００Ｖ／μｍ、窒化珪素の場合約１００
０Ｖ／μｍ、単結晶アルミナの場合約５００Ｖ／μｍで
ある）を考慮して、ウェハに要求される耐えられる最大
電圧に依存して決められる。
【００１７】接着層２３は酸化シリコン、熱的な酸化
物、ＴＥＯＳ（tetraethylorthosilicate ）の酸化物、
ＣＶＤ（Chemical-Vapour-Deposited ）による酸化物、
あるいは多結晶シリコンとすることができ、絶縁層２２
に対して確実に接着するものが選択される。接着層の厚
さは、好ましくは、２００Åないし０．２μｍの間の範
囲である。絶縁層２２が炭化珪素を含む場合は、接着層
２３が多結晶シリコンあるいは熱的な酸化物を含むのが
好ましい。
物、ＴＥＯＳ（tetraethylorthosilicate ）の酸化物、
ＣＶＤ（Chemical-Vapour-Deposited ）による酸化物、
あるいは多結晶シリコンとすることができ、絶縁層２２
に対して確実に接着するものが選択される。接着層の厚
さは、好ましくは、２００Åないし０．２μｍの間の範
囲である。絶縁層２２が炭化珪素を含む場合は、接着層
２３が多結晶シリコンあるいは熱的な酸化物を含むのが
好ましい。
【００１８】典型的なＳＯＩウェハの有利性に加えて、
ウェハ２０は、また、熱拡散の点で明らかな改善を示す
ものである。例えば、絶縁層２２が炭化珪素（熱伝導率
σTは高く、約２５０Ｗ／（ｍ°Ｋ）である）からなる
場合、酸化ベリリウム（σT= ２１８Ｗ／（ｍ°Ｋ））
からなる場合、あるいは、窒化アルミニウム（σT =２
００Ｗ／（ｍ°Ｋ））からなる場合、ウェハ２０に絶縁
層２２を挿入することは、全体としての熱伝導率の改善
に貢献する。いずれの場合でも、アルミナ（σT = １７
Ｗ／（ｍ°Ｋ））あるいは窒化珪素（単結晶の場合σT
= １９Ｗ／（ｍ°Ｋ）、高温ＣＶＤで得られたものであ
ればσT ≧３−５Ｗ／（ｍ°Ｋ））を用いれば、やは
り、先行技術のＳＯＩウェハの全体としての熱伝導率を
改善することができる。特に、伝導率の高い絶縁材料の
場合、接着層２３により生じる欠点は十分に補償するこ
とができる。なぜなら、接着層２３は薄いので、いずれ
にしろ高い熱抵抗を示すことはないからである。
ウェハ２０は、また、熱拡散の点で明らかな改善を示す
ものである。例えば、絶縁層２２が炭化珪素（熱伝導率
σTは高く、約２５０Ｗ／（ｍ°Ｋ）である）からなる
場合、酸化ベリリウム（σT= ２１８Ｗ／（ｍ°Ｋ））
からなる場合、あるいは、窒化アルミニウム（σT =２
００Ｗ／（ｍ°Ｋ））からなる場合、ウェハ２０に絶縁
層２２を挿入することは、全体としての熱伝導率の改善
に貢献する。いずれの場合でも、アルミナ（σT = １７
Ｗ／（ｍ°Ｋ））あるいは窒化珪素（単結晶の場合σT
= １９Ｗ／（ｍ°Ｋ）、高温ＣＶＤで得られたものであ
ればσT ≧３−５Ｗ／（ｍ°Ｋ））を用いれば、やは
り、先行技術のＳＯＩウェハの全体としての熱伝導率を
改善することができる。特に、伝導率の高い絶縁材料の
場合、接着層２３により生じる欠点は十分に補償するこ
とができる。なぜなら、接着層２３は薄いので、いずれ
にしろ高い熱抵抗を示すことはないからである。
【００１９】絶縁層２２の単結晶シリコン層２１への付
着は良好であり、絶縁層の線熱膨張係数が単結晶シリコ
ンのもの（約２．５×１０-6／℃）に等しいあるいは近
ければ、２つの層の間に発生する応力は小さい。特に、
係数が３．３×１０-6／℃である炭化珪素の場合、ま
た、係数が２．８×１０-6／℃（単結晶）および４×１
０-6／℃（ＣＶＤ成長）である窒化珪素の場合に当ては
まる。
着は良好であり、絶縁層の線熱膨張係数が単結晶シリコ
ンのもの（約２．５×１０-6／℃）に等しいあるいは近
ければ、２つの層の間に発生する応力は小さい。特に、
係数が３．３×１０-6／℃である炭化珪素の場合、ま
た、係数が２．８×１０-6／℃（単結晶）および４×１
０-6／℃（ＣＶＤ成長）である窒化珪素の場合に当ては
まる。
【００２０】次に、炭化珪素および堆積酸化物を含む絶
縁層２２を備えたウェハ２０の製造プロセスを、図４を
参照して説明する。プロセスは単結晶シリコンの２枚の
ウェハ３０、３１から開始される。ウェハ３０は最終的
に基板の底部を構成するものである。ウェハ３１は、よ
り薄い頂部を最終的に構成するものである。次に、反応
チャンバで炭化珪素層３２をウェハ３０上に成長させ
る。特に、炭化珪素層３２は、"Chemical Vapor Deposi
tion of Single Crystallineβ-SiC Films on Silicon
Substrate with Sputtered SiC Intermediate Layer",
S. Nishina, Y. Hazuki, H. Matsunami, T. Tanaka, J.
Electrochem. Soc.: SOLID STATE SCIENCE AND TECHNO
LOGY, December 1980 の記事に開示されたプロセスを用
いて、単結晶として成長させることができる。この場
合、スパッタ成膜された中間層は、厚さが薄いので、基
板の特性を損なうことはない。別の方法として、例え
ば、"Complete recrystallization of amorphous silic
on carbide layers by ion irradiation", V. Heera,
R. Kogleer, W. Skorupa, Appl. Phys. Lett. 67(14),
2 October 1995 の記事に開示されているように、炭化
珪素絶縁層２２を、例えば、エピタキシャル成長法を用
いて、アモルファス（非晶質）相で成長させ、再結晶さ
せて単結晶層を得ることができる。
縁層２２を備えたウェハ２０の製造プロセスを、図４を
参照して説明する。プロセスは単結晶シリコンの２枚の
ウェハ３０、３１から開始される。ウェハ３０は最終的
に基板の底部を構成するものである。ウェハ３１は、よ
り薄い頂部を最終的に構成するものである。次に、反応
チャンバで炭化珪素層３２をウェハ３０上に成長させ
る。特に、炭化珪素層３２は、"Chemical Vapor Deposi
tion of Single Crystallineβ-SiC Films on Silicon
Substrate with Sputtered SiC Intermediate Layer",
S. Nishina, Y. Hazuki, H. Matsunami, T. Tanaka, J.
Electrochem. Soc.: SOLID STATE SCIENCE AND TECHNO
LOGY, December 1980 の記事に開示されたプロセスを用
いて、単結晶として成長させることができる。この場
合、スパッタ成膜された中間層は、厚さが薄いので、基
板の特性を損なうことはない。別の方法として、例え
ば、"Complete recrystallization of amorphous silic
on carbide layers by ion irradiation", V. Heera,
R. Kogleer, W. Skorupa, Appl. Phys. Lett. 67(14),
2 October 1995 の記事に開示されているように、炭化
珪素絶縁層２２を、例えば、エピタキシャル成長法を用
いて、アモルファス（非晶質）相で成長させ、再結晶さ
せて単結晶層を得ることができる。
【００２１】最後に、単結晶シリコンウェハ３１が、直
接あるいは接着層３３によって、炭化珪素層に接着され
る。酸化物層３３が接着のために用いられるのであれ
ば、熱的に得られた酸化シリコンの極薄い層（５００Å
以下）の形態が好ましい。単結晶ウェハ３１の接着は、
図２を参照して説明されたものに類似のプロセスを用
い、反応（１）を利用して実行され、ウェハ３５が得ら
れる。
接あるいは接着層３３によって、炭化珪素層に接着され
る。酸化物層３３が接着のために用いられるのであれ
ば、熱的に得られた酸化シリコンの極薄い層（５００Å
以下）の形態が好ましい。単結晶ウェハ３１の接着は、
図２を参照して説明されたものに類似のプロセスを用
い、反応（１）を利用して実行され、ウェハ３５が得ら
れる。
【００２２】別の方法として、接着層に多結晶シリコン
を用いることができる。この場合、厚さ数μｍの多結晶
シリコン層３３をまず堆積させる。接着層３３は研削さ
れ、ポリシング（鏡面仕上）される。酸化物層１２のウ
ェハ１０への接着に対して図２において説明されたもの
と類似のプロセスを用いて、例えば、Ｏ2 乾燥環境下に
おいて１１００℃の温度で２時間で、単結晶シリコンウ
ェハ３１が多結晶シリコン層に接着される。酸化シリコ
ン層３３は、シリコン−酸素マトリックスにおいて、結
合した水素をＳｉＯＨの形態で含んでいるので、親水性
であり、熱処理されると、図２に関して示された反応
（１）を引き起こし、単結晶シリコン層３１を炭化珪素
層３２に接着させ、ウェハ３５が形成される。次いで、
このウェハ３５を、通常のように、研削し、ポリシング
して、図３のウェハ２０を形成する。
を用いることができる。この場合、厚さ数μｍの多結晶
シリコン層３３をまず堆積させる。接着層３３は研削さ
れ、ポリシング（鏡面仕上）される。酸化物層１２のウ
ェハ１０への接着に対して図２において説明されたもの
と類似のプロセスを用いて、例えば、Ｏ2 乾燥環境下に
おいて１１００℃の温度で２時間で、単結晶シリコンウ
ェハ３１が多結晶シリコン層に接着される。酸化シリコ
ン層３３は、シリコン−酸素マトリックスにおいて、結
合した水素をＳｉＯＨの形態で含んでいるので、親水性
であり、熱処理されると、図２に関して示された反応
（１）を引き起こし、単結晶シリコン層３１を炭化珪素
層３２に接着させ、ウェハ３５が形成される。次いで、
このウェハ３５を、通常のように、研削し、ポリシング
して、図３のウェハ２０を形成する。
【００２３】ウェハ３５は、熱伝導率３５０Ｗ／ｍ℃を
示す炭化珪素、また、単結晶シリコン（約７５−１２５
Ｗ／ｍ°Ｋ）の５０−８５％の熱伝導率を示す多結晶シ
リコンのおかげで、極めて良好な熱特性を示す。
示す炭化珪素、また、単結晶シリコン（約７５−１２５
Ｗ／ｍ°Ｋ）の５０−８５％の熱伝導率を示す多結晶シ
リコンのおかげで、極めて良好な熱特性を示す。
【００２４】窒化珪素の絶縁層を備えた基板を製造する
ために、図６に関連して説明された方法と類似の方法を
用いることができる。特に、窒化珪素層３２は、比較的
高い温度（およそ９００℃）でＬＰＣＶＤ（減圧ＣＶ
Ｄ）により得ることができる。
ために、図６に関連して説明された方法と類似の方法を
用いることができる。特に、窒化珪素層３２は、比較的
高い温度（およそ９００℃）でＬＰＣＶＤ（減圧ＣＶ
Ｄ）により得ることができる。
【００２５】別の方法として、窒化珪素層は、図５に概
略的に示され、また、以下に説明するプロセスによって
得ることができる。図５のプロセスによれば、単結晶シ
リコンウェハ６０を９００℃のＯ2 乾燥環境下で熱酸化
して、厚さが、例えば２８０Åの酸化シリコン層６２を
成長させる。次いで、窒化珪素層６３を、シランとアン
モニアの混合物から、例えば、ＨＴＣＶＤ（高温化学気
相成長法）により、９００℃で、上に引用された Nishi
na, Hazuki, Matsunami and Tanakaの記事の図１に示さ
れた反応管およびＣＶＤ装置を用いて、成長させる。窒
化珪素層６３は１４００Åの厚さを取ることができる。
次いで、酸化シリコン（好ましくはＴＥＯＳによる酸化
物）層６４を厚さ５００Åで成長させ、先に酸化されて
いた単結晶シリコンウェハ６１を接着する。ウェハ６１
を覆う表面の酸化物層６６は非常に薄い（例えば５０
Å）ので、例えば、自然酸化膜を利用することができ
る。
略的に示され、また、以下に説明するプロセスによって
得ることができる。図５のプロセスによれば、単結晶シ
リコンウェハ６０を９００℃のＯ2 乾燥環境下で熱酸化
して、厚さが、例えば２８０Åの酸化シリコン層６２を
成長させる。次いで、窒化珪素層６３を、シランとアン
モニアの混合物から、例えば、ＨＴＣＶＤ（高温化学気
相成長法）により、９００℃で、上に引用された Nishi
na, Hazuki, Matsunami and Tanakaの記事の図１に示さ
れた反応管およびＣＶＤ装置を用いて、成長させる。窒
化珪素層６３は１４００Åの厚さを取ることができる。
次いで、酸化シリコン（好ましくはＴＥＯＳによる酸化
物）層６４を厚さ５００Åで成長させ、先に酸化されて
いた単結晶シリコンウェハ６１を接着する。ウェハ６１
を覆う表面の酸化物層６６は非常に薄い（例えば５０
Å）ので、例えば、自然酸化膜を利用することができ
る。
【００２６】発明者らによる間接的な評価によれば、Ｈ
ＴＬＰＣＶＤ（高温減圧ＣＶＤ）により堆積させた窒化
珪素の熱伝導率は、酸化シリコンの少なくとも２−３倍
であることが見出された。それで、ＣＶＤ窒化珪素は、
既に、先行技術のＳＯＩウェハに対して有利である。焼
結窒化珪素（σT = １９Ｗ／（ｍ°Ｋ））を用いれば、
さらに優れた改善が達成できる。
ＴＬＰＣＶＤ（高温減圧ＣＶＤ）により堆積させた窒化
珪素の熱伝導率は、酸化シリコンの少なくとも２−３倍
であることが見出された。それで、ＣＶＤ窒化珪素は、
既に、先行技術のＳＯＩウェハに対して有利である。焼
結窒化珪素（σT = １９Ｗ／（ｍ°Ｋ））を用いれば、
さらに優れた改善が達成できる。
【００２７】焼結窒化珪素を用いる製造プロセスは図６
に示されている。そのプロセスにおいて、まず、第１の
単結晶シリコンウェハ７０が焼結窒化珪素層７２に接着
される。次いで、焼結窒化珪素層７２はラッピング加工
され、厚さ１μｍの層７２ａを得る。ＴＥＯＳの酸化シ
リコン層７３が堆積され、単結晶シリコン層７１が、反
応（１）により熱的に接着される。最後に、単結晶シリ
コン層７１をラッピング加工して層７１ａが得られる。
に示されている。そのプロセスにおいて、まず、第１の
単結晶シリコンウェハ７０が焼結窒化珪素層７２に接着
される。次いで、焼結窒化珪素層７２はラッピング加工
され、厚さ１μｍの層７２ａを得る。ＴＥＯＳの酸化シ
リコン層７３が堆積され、単結晶シリコン層７１が、反
応（１）により熱的に接着される。最後に、単結晶シリ
コン層７１をラッピング加工して層７１ａが得られる。
【００２８】焼結絶縁層を含む上記のプロセスは、酸化
ベリリウム、窒化アルミニウム、およびアルミナの絶縁
層７２の場合にも、用いることができるる 発明の範囲から逸脱することなく、ここに説明され、図
示されたウェハおよび製造プロセスに変更を加えること
ができるのは明らかである。特に、接着層２３は接着の
ためだけに設けられているので、単結晶シリコン層２１
を直接絶縁層２２に接着できる製造プロセスであれば、
接着層２３を除くことができる。さらに、接着層は、そ
の性質あるいは選択された厚さがウェハの熱伝導率に実
質的に何の影響も与えない限り、任意の適切な接着材料
から、成長あるいは熱成長させて、形成することができ
る。
ベリリウム、窒化アルミニウム、およびアルミナの絶縁
層７２の場合にも、用いることができるる 発明の範囲から逸脱することなく、ここに説明され、図
示されたウェハおよび製造プロセスに変更を加えること
ができるのは明らかである。特に、接着層２３は接着の
ためだけに設けられているので、単結晶シリコン層２１
を直接絶縁層２２に接着できる製造プロセスであれば、
接着層２３を除くことができる。さらに、接着層は、そ
の性質あるいは選択された厚さがウェハの熱伝導率に実
質的に何の影響も与えない限り、任意の適切な接着材料
から、成長あるいは熱成長させて、形成することができ
る。
【００２９】本発明の例示的な実施形態を少なくとも１
つ説明したが、当業者は容易に変更、修正、改善を考え
ることができるであろう。そのような変更、修正、改善
は本発明の趣旨ならびに範囲に含められるものである。
すなわち、前述の説明は、例としてのみ示されたもので
あり、限定を目的としたものではない。本発明は、特許
請求の範囲ならびにその均等物によってのみ限定される
べきものである。
つ説明したが、当業者は容易に変更、修正、改善を考え
ることができるであろう。そのような変更、修正、改善
は本発明の趣旨ならびに範囲に含められるものである。
すなわち、前述の説明は、例としてのみ示されたもので
あり、限定を目的としたものではない。本発明は、特許
請求の範囲ならびにその均等物によってのみ限定される
べきものである。
【図１】既知のタイプのＳＯＩウェハを示す図である。
【図２】図１のウェハを製造するプロセスを示す図であ
る。
る。
【図３】本発明による、半導体材料のウェハの断面図で
ある。
ある。
【図４】本発明によるプロセスの１つの実施形態のフロ
ーチャートである。
ーチャートである。
【図５】本発明によるプロセスの他の実施形態のフロー
チャートである。
チャートである。
【図６】本発明によるプロセスのさらに別の実施形態の
フローチャートである。
フローチャートである。
１ ＳＯＩウェハ ２ 単結晶シリコン ３ 中間酸化シリコン層 ４ 単結晶シリコン １０ シリコンウェハ １１ シリコンウェハ １２ 酸化物層 １３ ウェハ １４ ボディ ２０ ウェハ ２１ 第１のシリコン層 ２２ 絶縁層 ２３ 接着層 ２４ 第２のシリコン層 ３０ ウェハ ３１ ウェハ ３２ 炭化珪素層 ３３ 接着層 ３５ ウェハ ６０ 単結晶シリコンウェハ ６１ 単結晶シリコンウェハ ６２ 酸化シリコン層 ６３ 窒化シリコン層 ６４ 酸化シリコン層 ６６ 酸化物層 ７０ 単結晶シリコンウェハ ７１ 単結晶シリコン層 ７１ａ 層 ７２ 焼結窒化珪素層 ７２ａ 層 ７３ ＴＥＯＳの酸化シリコン層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１２月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】焼結絶縁層を含む上記のプロセスは、酸化
ベリリウム、窒化アルミニウム、およびアルミナの絶縁
層７２の場合にも、用いることができる。発明の範囲か
ら逸脱することなく、ここに説明され、図示されたウェ
ハおよび製造プロセスに変更を加えることができるのは
明らかである。特に、接着層２３は接着のためだけに設
けられているので、単結晶シリコン層２１を直接絶縁層
２２に接着できる製造プロセスであれば、接着層２３を
除くことができる。さらに、接着層は、その性質あるい
は選択された厚さがウェハの熱伝導率に実質的に何の影
響も与えない限り、任意の適切な接着材料から、成長あ
るいは熱成長させて、形成することができる。
ベリリウム、窒化アルミニウム、およびアルミナの絶縁
層７２の場合にも、用いることができる。発明の範囲か
ら逸脱することなく、ここに説明され、図示されたウェ
ハおよび製造プロセスに変更を加えることができるのは
明らかである。特に、接着層２３は接着のためだけに設
けられているので、単結晶シリコン層２１を直接絶縁層
２２に接着できる製造プロセスであれば、接着層２３を
除くことができる。さらに、接着層は、その性質あるい
は選択された厚さがウェハの熱伝導率に実質的に何の影
響も与えない限り、任意の適切な接着材料から、成長あ
るいは熱成長させて、形成することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フラーヴィオ・ヴィッラ イタリア国、20159 ミラーノ、ヴィア ピー・ランベルテンギ、23 (72)発明者 ウバルド・マストロマッテオ イタリア国、20010 コルナレード、ヴィ ア ブレーラ、18／シー
Claims (31)
- 【請求項１】 重ね合わされた層の積み重ねを有する集
積装置を製造するための半導体材料のウェハであって、
該ウェハは、 第１のシリコン層と、 第２のシリコン層と、 前記第１のシリコン層および前記第２のシリコン層を分
離する中間の絶縁層とを有し、 前記絶縁層は、炭化珪素、窒化珪素およびセラミック材
料からなるグループから選択された材料でできているこ
とを特徴とする集積装置を製造するための半導体材料の
ウェハ。 - 【請求項２】 請求項１記載のウェハであって、前記セ
ラミック材料は、酸化ベリリウム、窒化アルミニウム、
窒化ホウ素、およびアルミナからなるグループから選択
されたものであることを特徴とするウェハ。 - 【請求項３】 請求項２記載のウェハであって、前記第
１および第２のシリコン層は単結晶シリコンでできてい
ることを特徴とするウェハ。 - 【請求項４】 請求項１記載のウェハであって、前記絶
縁層と前記第２のシリコン層との間に介在させた酸化シ
リコン層をさらに有することを特徴とするウェハ。 - 【請求項５】 請求項４記載のウェハであって、前記酸
化シリコン層がＴＥＯＳの酸化物であることを特徴とす
るウェハ。 - 【請求項６】 請求項４記載のウェハであって、前記酸
化シリコン層が化学気相成長法による酸化物であること
を特徴とするウェハ。 - 【請求項７】 請求項４記載のウェハであって、前記酸
化シリコン層が熱的に成長させた酸化物であることを特
徴とするウェハ。 - 【請求項８】 請求項４記載のウェハであって、前記酸
化シリコン層の厚さが２００Åないし０．１μｍの範囲
であることを特徴とするウェハ。 - 【請求項９】 請求項１記載のウェハであって、前記絶
縁層と前記第２のシリコン層との間に介在させた多結晶
シリコン層をさらに有することを特徴とするウェハ。 - 【請求項１０】 請求項１記載のウェハであって、前記
絶縁層と前記第１のシリコン層との間に介在させた酸化
シリコン層をさらに有することを特徴とするウェハ。 - 【請求項１１】 請求項１０記載のウェハであって、前
記酸化シリコン層が熱的に成長させた酸化物であること
を特徴とするウェハ。 - 【請求項１２】 請求項１記載のウェハであって、前記
絶縁層が、前記第１のシリコン層に接着された焼結材料
層であることを特徴とするウェハ。 - 【請求項１３】 ウェハから形成された、集積装置のた
めの基板であって、該ウェハは、 第１のシリコン層と、 第２のシリコン層と、 前記第１のシリコン層および前記第２のシリコン層を分
離する中間の絶縁層とを有し、 前記絶縁層は、炭化珪素、窒化珪素およびセラミック材
料からなるグループから選択された材料でできているウ
ェハから形成されたことを特徴とする集積装置のための
基板。 - 【請求項１４】 半導体材料のウェハを製造するプロセ
スであって、 第１のシリコン層上に、炭化珪素、窒化珪素およびセラ
ミック材料からなるグループから選択され材料でできた
中間絶縁層を形成するステップと、前記絶縁層に第２の
シリコン層を接着するステップとからなることを特徴と
する半導体材料のウェハを製造するプロセス。 - 【請求項１５】 請求項１４記載のプロセスであって、
前記セラミック材料が、酸化ベリリウム、窒化アルミニ
ウム、窒化ホウ素およびアルミナからなるグループから
選択されたものであることを特徴とするプロセス。 - 【請求項１６】 請求項１４記載のプロセスであって、
前記第１および第２のシリコン層が、単結晶シリコン層
であることを特徴とするプロセス。 - 【請求項１７】 請求項１４記載のプロセスであって、
前記接着ステップが、前記絶縁層と前記第２のシリコン
層との間に接着層を形成するステップを含むことを特徴
とするプロセス。 - 【請求項１８】 請求項１７記載のプロセスであって、
接着層を形成する前記ステップが、 前記絶縁層上に酸化シリコン層を形成するステップと、
前記第２のシリコン層を該酸化シリコン層上に配置する
ステップと、前記ウェハを熱処理して次の反応： ≡ＳｉＯＨ＋ＨＯＳｉ≡ ＝＞ ≡Ｓｉ−Ｏ−Ｓｉ≡ ＋ Ｈ2 Ｏ を引き起こさせるステップとを含むことを特徴とするプ
ロセス。 - 【請求項１９】 請求項１８記載のプロセスであって、
酸化シリコン層を形成する前記ステップが、前記絶縁層
上にＴＥＯＳの酸化シリコン層を堆積させるステップを
含むことを特徴とするプロセス。 - 【請求項２０】 請求項１８記載のプロセスであって、
酸化シリコン層を形成する前記ステップが、前記絶縁層
上にＣＶＤ法による酸化シリコン層を堆積させるステッ
プを含むことを特徴とするプロセス。 - 【請求項２１】 請求項１８記載のプロセスであって、
酸化シリコン層を形成する前記ステップが、前記絶縁層
上に熱酸化物層を形成させるステップを含むことを特徴
とするプロセス。 - 【請求項２２】 請求項１７記載のプロセスであって、
酸化シリコン層を形成する前記ステップが、前記絶縁層
上に多結晶シリコン層を成長させるステップを含むこと
を特徴とするプロセス。 - 【請求項２３】 請求項１４記載のプロセスであって、
炭化珪素の前記絶縁層を形成する前記ステップが、 前記第１のシリコン層を加熱するステップと、 炭化水素およびシランの混合物を含むガスを供給するス
テップと、 該ガスを反応させるステップとを含むことを特徴とする
プロセス。 - 【請求項２４】 請求項１４記載のプロセスであって、
炭化珪素の前記絶縁層を形成する前記ステップが、 アモルファス相の炭化珪素層を成長させるステップと、 該アモルファス相の炭化珪素層を単結晶炭化珪素層とし
て再結晶させるステップとを含むことを特徴とするプロ
セス。 - 【請求項２５】 請求項１４記載のプロセスであって、
前記絶縁層を形成する前記ステップが、ＣＶＤ法により
窒化珪素層を成長させるステップを含むことを特徴とす
るプロセス。 - 【請求項２６】 請求項１４記載のプロセスであって、
窒化珪素の前記絶縁層を形成する前記ステップが、 前記第１のシリコン層上に、酸化シリコン層を熱的に成
長させるステップと、 シランとアンモニアとの混合物を含むガスを供給するス
テップと、 該ガスを反応させるステップとを含むことを特徴とする
プロセス。 - 【請求項２７】 請求項１８記載のプロセスであって、
前記接着ステップが、 前記絶縁層上に第１の接着用酸化シリコン層を形成する
ステップと、 前記第２のシリコン層上に第２の接着用酸化シリコン層
を形成するステップと、 該第１および第２の接着用酸化シリコン層を接着するス
テップとを含むことを特徴とするプロセス。 - 【請求項２８】 請求項２７記載のプロセスであって、
前記第１の接着用酸化シリコン層の厚さが４００−６０
０Åの範囲であることを特徴とするプロセス。 - 【請求項２９】 請求項２７記載のプロセスであって、
前記第２の接着用酸化シリコン層が自然酸化膜であるこ
とを特徴とするプロセス。 - 【請求項３０】 請求項１４記載のプロセスであって、
前記絶縁層を形成する前記ステップが、 焼結絶縁層を形成するステップと、 該焼結絶縁層を前記第１のシリコン層に接着するプロセ
スとを含むことを特徴とするプロセス。 - 【請求項３１】 請求項３０記載のプロセスであって、
前記焼結絶縁層を接着するステップの後に、接着された
前記焼結絶縁層をポリシング加工するステップと、 該焼結絶縁層上に酸化物接着層を形成するステップとを
さらに含むことを特徴とするプロセス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT94TO000818A IT1268123B1 (it) | 1994-10-13 | 1994-10-13 | Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione. |
| EP94830577.6 | 1994-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0927604A true JPH0927604A (ja) | 1997-01-28 |
| JP2680801B2 JP2680801B2 (ja) | 1997-11-19 |
Family
ID=11412833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7327021A Expired - Fee Related JP2680801B2 (ja) | 1994-10-13 | 1995-12-15 | 集積装置を製造するための半導体材料のウェハ、およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5855693A (ja) |
| EP (1) | EP0707338A2 (ja) |
| JP (1) | JP2680801B2 (ja) |
| IT (1) | IT1268123B1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228563A (ja) * | 1999-02-05 | 2000-08-15 | Agilent Technol Inc | デバイス及びＡｌｘＧａｙＩｎｚＮ構造の組立方法 |
| JP2006173349A (ja) * | 2004-12-15 | 2006-06-29 | Sony Corp | 固体撮像素子の製造方法及び固体撮像素子 |
| JP2006517734A (ja) * | 2003-02-12 | 2006-07-27 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 極度に粗れた基板上の半導体構造 |
| JP2007012897A (ja) * | 2005-06-30 | 2007-01-18 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100721986B1 (ko) * | 2003-06-12 | 2007-05-25 | 실트로닉 아게 | Ｓｏｉ 웨이퍼 및 그 제조방법 |
| JP2010515253A (ja) * | 2006-12-26 | 2010-05-06 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 半導体オンインシュレータ構造体を製造する方法 |
| JP2013543276A (ja) * | 2010-11-19 | 2013-11-28 | ソイテック | 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス |
| JP2016178310A (ja) * | 2000-03-22 | 2016-10-06 | ジプトロニクス・インコーポレイテッド | 三次元デバイスの一体化方法および一体化されたデバイス |
| JP2018511163A (ja) * | 2015-02-18 | 2018-04-19 | ザ ユニヴァーシティ オブ ウォーリック | パワー半導体デバイス |
| US10366962B2 (en) | 1999-10-01 | 2019-07-30 | Invensas Bonding Technologies, Inc. | Three dimensional device integration method and integrated device |
| KR20200138196A (ko) * | 2018-03-30 | 2020-12-09 | 소이텍 | 무선주파수 응용들을 위한 기판 및 관련 제조 프로세스 |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0720223B1 (en) * | 1994-12-30 | 2003-03-26 | STMicroelectronics S.r.l. | Process for the production of a semiconductor device having better interface adhesion between dielectric layers |
| US6045625A (en) * | 1996-12-06 | 2000-04-04 | Texas Instruments Incorporated | Buried oxide with a thermal expansion matching layer for SOI |
| FR2767605B1 (fr) * | 1997-08-25 | 2001-05-11 | Gec Alsthom Transport Sa | Circuit integre de puissance, procede de fabrication d'un tel circuit et convertisseur incluant un tel circuit |
| US6194290B1 (en) * | 1998-03-09 | 2001-02-27 | Intersil Corporation | Methods for making semiconductor devices by low temperature direct bonding |
| FR2781082B1 (fr) * | 1998-07-10 | 2002-09-20 | Commissariat Energie Atomique | Structure semiconductrice en couche mince comportant une couche de repartition de chaleur |
| US20020089016A1 (en) | 1998-07-10 | 2002-07-11 | Jean-Pierre Joly | Thin layer semi-conductor structure comprising a heat distribution layer |
| US6166411A (en) * | 1999-10-25 | 2000-12-26 | Advanced Micro Devices, Inc. | Heat removal from SOI devices by using metal substrates |
| US6552395B1 (en) * | 2000-01-03 | 2003-04-22 | Advanced Micro Devices, Inc. | Higher thermal conductivity glass for SOI heat removal |
| US6476446B2 (en) | 2000-01-03 | 2002-11-05 | Advanced Micro Devices, Inc. | Heat removal by removal of buried oxide in isolation areas |
| US6613643B1 (en) | 2000-01-28 | 2003-09-02 | Advanced Micro Devices, Inc. | Structure, and a method of realizing, for efficient heat removal on SOI |
| US6635552B1 (en) | 2000-06-12 | 2003-10-21 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
| EP1309989B1 (en) * | 2000-08-16 | 2007-01-10 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| US6429070B1 (en) | 2000-08-30 | 2002-08-06 | Micron Technology, Inc. | DRAM cell constructions, and methods of forming DRAM cells |
| US6940089B2 (en) * | 2001-04-04 | 2005-09-06 | Massachusetts Institute Of Technology | Semiconductor device structure |
| US6717212B2 (en) * | 2001-06-12 | 2004-04-06 | Advanced Micro Devices, Inc. | Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7608927B2 (en) * | 2002-08-29 | 2009-10-27 | Micron Technology, Inc. | Localized biasing for silicon on insulator structures |
| US6989314B2 (en) * | 2003-02-12 | 2006-01-24 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Semiconductor structure and method of making same |
| DE102004053016A1 (de) * | 2004-11-03 | 2006-05-04 | Atmel Germany Gmbh | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
| US7781256B2 (en) * | 2007-05-31 | 2010-08-24 | Chien-Min Sung | Semiconductor-on-diamond devices and associated methods |
| JP5801300B2 (ja) * | 2009-07-15 | 2015-10-28 | シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． | 背面放熱を伴う絶縁体上半導体 |
| US9466719B2 (en) | 2009-07-15 | 2016-10-11 | Qualcomm Incorporated | Semiconductor-on-insulator with back side strain topology |
| US9390974B2 (en) | 2012-12-21 | 2016-07-12 | Qualcomm Incorporated | Back-to-back stacked integrated circuit assembly and method of making |
| GB2483702A (en) * | 2010-09-17 | 2012-03-21 | Ge Aviat Systems Ltd | Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering |
| JP2015502655A (ja) * | 2011-11-04 | 2015-01-22 | ザ シラナ グループ プロプライエタリー リミテッドＴｈｅ Ｓｉｌａｎｎａ Ｇｒｏｕｐ Ｐｔｙ Ｌｔｄ | シリコン・オン・インシュレータ物質およびそれを製造する方法 |
| CN103946969A (zh) * | 2011-11-07 | 2014-07-23 | 斯兰纳私人集团有限公司 | 绝缘体上半导体结构及其制造方法 |
| EP2797107B1 (en) | 2011-12-22 | 2017-09-20 | Shin-Etsu Chemical Co., Ltd. | Composite substrate |
| US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
| US9231063B2 (en) | 2014-02-24 | 2016-01-05 | International Business Machines Corporation | Boron rich nitride cap for total ionizing dose mitigation in SOI devices |
| JP6206786B2 (ja) * | 2014-07-10 | 2017-10-04 | 株式会社サイコックス | 半導体基板および半導体基板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0665210B2 (ja) * | 1985-04-17 | 1994-08-22 | 日本電気株式会社 | 基板の製造方法 |
| SE465492B (sv) * | 1990-01-24 | 1991-09-16 | Asea Brown Boveri | Halvledarkomponent innehaallande ett diamantskikt som aer anordnat mellan ett substrat och ett aktivt skikt och foerfarande foer dess framstaellning |
| WO1993001617A1 (en) * | 1991-07-08 | 1993-01-21 | Asea Brown Boveri Ab | Method for the manufacture of a semiconductor component |
| US5276338A (en) * | 1992-05-15 | 1994-01-04 | International Business Machines Corporation | Bonded wafer structure having a buried insulation layer |
| US5413952A (en) * | 1994-02-02 | 1995-05-09 | Motorola, Inc. | Direct wafer bonded structure method of making |
-
1994
- 1994-10-13 IT IT94TO000818A patent/IT1268123B1/it active IP Right Grant
- 1994-12-15 EP EP94830577A patent/EP0707338A2/en not_active Ceased
-
1995
- 1995-12-13 US US08/571,806 patent/US5855693A/en not_active Expired - Lifetime
- 1995-12-15 JP JP7327021A patent/JP2680801B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228563A (ja) * | 1999-02-05 | 2000-08-15 | Agilent Technol Inc | デバイス及びＡｌｘＧａｙＩｎｚＮ構造の組立方法 |
| US10366962B2 (en) | 1999-10-01 | 2019-07-30 | Invensas Bonding Technologies, Inc. | Three dimensional device integration method and integrated device |
| JP2016178310A (ja) * | 2000-03-22 | 2016-10-06 | ジプトロニクス・インコーポレイテッド | 三次元デバイスの一体化方法および一体化されたデバイス |
| JP2006517734A (ja) * | 2003-02-12 | 2006-07-27 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 極度に粗れた基板上の半導体構造 |
| JP4874790B2 (ja) * | 2003-02-12 | 2012-02-15 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 極度に粗れた基板上の半導体構造 |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
| KR100721986B1 (ko) * | 2003-06-12 | 2007-05-25 | 실트로닉 아게 | Ｓｏｉ 웨이퍼 및 그 제조방법 |
| JP2006173349A (ja) * | 2004-12-15 | 2006-06-29 | Sony Corp | 固体撮像素子の製造方法及び固体撮像素子 |
| JP2007012897A (ja) * | 2005-06-30 | 2007-01-18 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2010515253A (ja) * | 2006-12-26 | 2010-05-06 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 半導体オンインシュレータ構造体を製造する方法 |
| JP2013543276A (ja) * | 2010-11-19 | 2013-11-28 | ソイテック | 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス |
| JP2016219833A (ja) * | 2010-11-19 | 2016-12-22 | ソイテックＳｏｉｔｅｃ | 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス |
| KR101876912B1 (ko) * | 2010-11-19 | 2018-07-11 | 소이텍 | 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스 |
| JP2018511163A (ja) * | 2015-02-18 | 2018-04-19 | ザ ユニヴァーシティ オブ ウォーリック | パワー半導体デバイス |
| KR20200138196A (ko) * | 2018-03-30 | 2020-12-09 | 소이텍 | 무선주파수 응용들을 위한 기판 및 관련 제조 프로세스 |
| JP2021516864A (ja) * | 2018-03-30 | 2021-07-08 | ソイテックＳｏｉｔｅｃ | 高周波用途のための基板及び関連付けられた製造方法 |
| US11688627B2 (en) | 2018-03-30 | 2023-06-27 | Soitec | Substrate for radiofrequency applications and associated manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2680801B2 (ja) | 1997-11-19 |
| ITTO940818A1 (it) | 1996-04-13 |
| IT1268123B1 (it) | 1997-02-20 |
| US5855693A (en) | 1999-01-05 |
| ITTO940818A0 (it) | 1994-10-13 |
| EP0707338A3 (ja) | 1996-05-15 |
| EP0707338A2 (en) | 1996-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2680801B2 (ja) | 集積装置を製造するための半導体材料のウェハ、およびその製造方法 | |
| KR900003830B1 (ko) | 실리콘판 또는 이산화실리콘판의 접착방법 | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| WO2004003997A2 (en) | Silicon-on-insulator wafer for integrated circuit | |
| US5782975A (en) | Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof | |
| US6171931B1 (en) | Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication | |
| US4590130A (en) | Solid state zone recrystallization of semiconductor material on an insulator | |
| US4795679A (en) | Monocrystalline silicon layers on substrates | |
| JP2002348198A (ja) | 半導体素子エピタキシャル成長用基板及びその製造方法 | |
| JP3122213B2 (ja) | 被覆または積層ダイヤモンド基板及びその仕上方法 | |
| JPH08505009A (ja) | ダイヤモンド上シリコンの回路構造物及びその製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH07142570A (ja) | 複合半導体基板及びその製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| JPH0613593A (ja) | 半導体基板 | |
| JPH02206118A (ja) | 半導体素子 | |
| JP3297571B2 (ja) | 静電チャック | |
| JPS60149146A (ja) | 半導体装置の製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS61144037A (ja) | 半導体装置およびその製造方法 | |
| JP3631366B2 (ja) | 単結晶ダイヤモンド合成用基板 | |
| JP3474926B2 (ja) | 半導体集積回路及びその製造方法 | |
| US5232766A (en) | Hybrid substrate | |
| JPH056883A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |