JPH09198624A - 複合型磁気ヘッドおよびその製造方法 - Google Patents
複合型磁気ヘッドおよびその製造方法Info
- Publication number
- JPH09198624A JPH09198624A JP451596A JP451596A JPH09198624A JP H09198624 A JPH09198624 A JP H09198624A JP 451596 A JP451596 A JP 451596A JP 451596 A JP451596 A JP 451596A JP H09198624 A JPH09198624 A JP H09198624A
- Authority
- JP
- Japan
- Prior art keywords
- gap
- forming
- upper shield
- film
- magnetic head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】バックギャップ部にギャップ膜のリフトオフ残
り及びフェンスがない複合型磁気ヘッドを得る。さらに
記録不良の少ない複合型磁気ヘッドを提供する。 【解決手段】磁気抵抗効果型ヘッド形成後に薄膜磁気ヘ
ッドを形成する複合型磁気ヘッドにおいて、薄膜磁気ヘ
ッドの下部磁気コアを兼用する所定の形状にパタ−ニン
グされた上部シ−ルド５の少なくとも誘導型磁気ヘッド
のバックギャップが形成される周辺に上部シ−ルド５と
ほぼ同じ高さの段差解消層８を形成する。上部シ−ルド
上でのリフトオフレジストを膜厚を均一かつ所望の厚さ
に塗布でき、安定にギャップ膜リフトオフ用のリフトオ
フレジストパタ−ンを形成できる。
り及びフェンスがない複合型磁気ヘッドを得る。さらに
記録不良の少ない複合型磁気ヘッドを提供する。 【解決手段】磁気抵抗効果型ヘッド形成後に薄膜磁気ヘ
ッドを形成する複合型磁気ヘッドにおいて、薄膜磁気ヘ
ッドの下部磁気コアを兼用する所定の形状にパタ−ニン
グされた上部シ−ルド５の少なくとも誘導型磁気ヘッド
のバックギャップが形成される周辺に上部シ−ルド５と
ほぼ同じ高さの段差解消層８を形成する。上部シ−ルド
上でのリフトオフレジストを膜厚を均一かつ所望の厚さ
に塗布でき、安定にギャップ膜リフトオフ用のリフトオ
フレジストパタ−ンを形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は磁気ディスク装置の
ような磁気記憶装置に用いられる複合型磁気ヘッド及び
その製造方法に関する。特に、情報を高密度に記録再生
できる複合型磁気ヘッド及びその製造方法に関する。
ような磁気記憶装置に用いられる複合型磁気ヘッド及び
その製造方法に関する。特に、情報を高密度に記録再生
できる複合型磁気ヘッド及びその製造方法に関する。
【０００２】
【従来の技術】基板上に少なくとも下部シ−ルド、下部
ギャップ、磁気抵抗効果素子、電極、上部ギャップ及び
上部シ−ルドを有する磁気抵抗効果型ヘッド（ＭＲヘッ
ド）を形成し、磁気抵抗効果型ヘッドの上部に、上部シ
−ルドを兼用した下部磁気コア、薄膜磁気ヘッド用ギャ
ップ、信号コイル、コイル絶縁層、上部磁気コアを有す
る薄膜磁気ヘッドを形成している複合型磁気ヘッドの製
造方法として、従来は図４に示すように、上部シ−ルド
膜５を所定の形状にパタ−ニングする工程（図４−
Ａ）、下層レジスト１７及び上層レジスト１８を塗布す
る工程（図４−Ｂ）、露光、現像等により下層レジスト
１９及び上層レジスト２０とからなるバックギャップ部
リフトオフ用レジストパタ−ンを形成する工程（図４−
Ｃ）、アルミナ膜等のギャップ膜２１及び２２を成膜す
る工程（図４−Ｄ）、ギャップ膜２２をリフトオフする
ことにより誘導型磁気ヘッドのギャップ膜２１及びバッ
クギャップ１６を形成する工程（図４−Ｅ）によるもの
が知られている。
ギャップ、磁気抵抗効果素子、電極、上部ギャップ及び
上部シ−ルドを有する磁気抵抗効果型ヘッド（ＭＲヘッ
ド）を形成し、磁気抵抗効果型ヘッドの上部に、上部シ
−ルドを兼用した下部磁気コア、薄膜磁気ヘッド用ギャ
ップ、信号コイル、コイル絶縁層、上部磁気コアを有す
る薄膜磁気ヘッドを形成している複合型磁気ヘッドの製
造方法として、従来は図４に示すように、上部シ−ルド
膜５を所定の形状にパタ−ニングする工程（図４−
Ａ）、下層レジスト１７及び上層レジスト１８を塗布す
る工程（図４−Ｂ）、露光、現像等により下層レジスト
１９及び上層レジスト２０とからなるバックギャップ部
リフトオフ用レジストパタ−ンを形成する工程（図４−
Ｃ）、アルミナ膜等のギャップ膜２１及び２２を成膜す
る工程（図４−Ｄ）、ギャップ膜２２をリフトオフする
ことにより誘導型磁気ヘッドのギャップ膜２１及びバッ
クギャップ１６を形成する工程（図４−Ｅ）によるもの
が知られている。
【０００３】複合型磁気ヘッドの製造方法として特開平
６−１７６３１９には、薄膜磁気ヘッドの下部磁気コア
とＭＲヘッドの上部シ−ルドを兼ねる膜面そのものを平
坦に形成することにより、薄膜磁気ヘッドのギャップ膜
２１を平坦に形成することが可能であることが示されて
いる。
６−１７６３１９には、薄膜磁気ヘッドの下部磁気コア
とＭＲヘッドの上部シ−ルドを兼ねる膜面そのものを平
坦に形成することにより、薄膜磁気ヘッドのギャップ膜
２１を平坦に形成することが可能であることが示されて
いる。
【０００４】
【発明が解決しようとする課題】しかし、上記従来技術
によっても、図４−Ｂに示すように上部シ−ルド５と上
部ギャップ４との段差を解消することなく、バックギャ
ップ部ギャップ膜リフトオフ用のレジストパタ−ンを形
成するための下層レジスト１７を塗布している。このた
め、下層レジスト１７は、上部ギャップ４との段差が生
じている上部シ−ルド５の端部で塗布膜厚が薄くなり、
上部シ−ルド５の端部から離れるに従い徐々に厚くな
る。図４−Ｃのバックギャップ部リフトオフパタ−ン拡
大図を図５に示す。バックギャップ部リフトオフ用レジ
ストパタ−ンの上層レジストパタ−ン２０の端部と上部
シ−ルド５のテ−パ部の上端部との距離（図５中のＤ）
が数μｍ程度と上部シ−ルド端部近傍に形成されている
ため、レジストパタ−ン２０の上部シ−ルド端部側のア
ンダ−カット高さ（図５中のＴ２）が上部シ−ルド中央
部側のアンダ−カット高さ（図５中のＳ２）より小さい
形状となる。アンダ−カット高さＴ２が小さいと、ギャ
ップ膜２２がレジストパタ−ン２０の上部と上部シ−ル
ドとの間でつながりリフトオフ不可能となる。また、逆
に、アンダ−カット高さＳ２が大きいと、ギャップ膜２
１のアンダ−カット部への入り込みが大きくなり、アン
ダ−カット部にフェンスが発生し、問題となる。また、
上部シ−ルド端部側のアンダ−カット高さＴ２を大きく
するためには、下層レジスト１７の平坦部の塗布膜厚を
厚くするとよいが、上部シ−ルドの中央部側のアンダ−
カット高さＳ２が大きくなり過ぎてしまうという問題が
ある。
によっても、図４−Ｂに示すように上部シ−ルド５と上
部ギャップ４との段差を解消することなく、バックギャ
ップ部ギャップ膜リフトオフ用のレジストパタ−ンを形
成するための下層レジスト１７を塗布している。このた
め、下層レジスト１７は、上部ギャップ４との段差が生
じている上部シ−ルド５の端部で塗布膜厚が薄くなり、
上部シ−ルド５の端部から離れるに従い徐々に厚くな
る。図４−Ｃのバックギャップ部リフトオフパタ−ン拡
大図を図５に示す。バックギャップ部リフトオフ用レジ
ストパタ−ンの上層レジストパタ−ン２０の端部と上部
シ−ルド５のテ−パ部の上端部との距離（図５中のＤ）
が数μｍ程度と上部シ−ルド端部近傍に形成されている
ため、レジストパタ−ン２０の上部シ−ルド端部側のア
ンダ−カット高さ（図５中のＴ２）が上部シ−ルド中央
部側のアンダ−カット高さ（図５中のＳ２）より小さい
形状となる。アンダ−カット高さＴ２が小さいと、ギャ
ップ膜２２がレジストパタ−ン２０の上部と上部シ−ル
ドとの間でつながりリフトオフ不可能となる。また、逆
に、アンダ−カット高さＳ２が大きいと、ギャップ膜２
１のアンダ−カット部への入り込みが大きくなり、アン
ダ−カット部にフェンスが発生し、問題となる。また、
上部シ−ルド端部側のアンダ−カット高さＴ２を大きく
するためには、下層レジスト１７の平坦部の塗布膜厚を
厚くするとよいが、上部シ−ルドの中央部側のアンダ−
カット高さＳ２が大きくなり過ぎてしまうという問題が
ある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
には、基板上に少なくとも下部シ−ルド、下部ギャッ
プ、磁気抵抗効果素子、電極、上部ギャップ及び上部シ
−ルドを有する磁気抵抗効果型ヘッド（ＭＲヘッド）を
形成し、磁気抵抗効果型ヘッドの上部に、上部シ−ルド
を兼用した下部磁気コア、薄膜磁気ヘッド用ギャップ、
信号コイル、コイル絶縁層、上部磁気コアを有する薄膜
磁気ヘッドを形成している複合型磁気ヘッドの製造方法
において、薄膜磁気ヘッドの下部磁気コアを兼ねる所定
の形状にパタ−ニングされた上部シ−ルドの段差部周辺
（少なくとも薄膜磁気ヘッドのバックギャップが形成さ
れる部分周辺）の段差を解消してバックギャップ部リフ
トオフ用レジストパタ−ンを形成する。その上に磁気ギ
ャップ膜となるアルミナ等の絶縁膜を成膜し、リフトオ
フすることによって、薄膜磁気ヘッドのギャップ及びバ
ックギャップを形成する。
には、基板上に少なくとも下部シ−ルド、下部ギャッ
プ、磁気抵抗効果素子、電極、上部ギャップ及び上部シ
−ルドを有する磁気抵抗効果型ヘッド（ＭＲヘッド）を
形成し、磁気抵抗効果型ヘッドの上部に、上部シ−ルド
を兼用した下部磁気コア、薄膜磁気ヘッド用ギャップ、
信号コイル、コイル絶縁層、上部磁気コアを有する薄膜
磁気ヘッドを形成している複合型磁気ヘッドの製造方法
において、薄膜磁気ヘッドの下部磁気コアを兼ねる所定
の形状にパタ−ニングされた上部シ−ルドの段差部周辺
（少なくとも薄膜磁気ヘッドのバックギャップが形成さ
れる部分周辺）の段差を解消してバックギャップ部リフ
トオフ用レジストパタ−ンを形成する。その上に磁気ギ
ャップ膜となるアルミナ等の絶縁膜を成膜し、リフトオ
フすることによって、薄膜磁気ヘッドのギャップ及びバ
ックギャップを形成する。
【０００６】上部シ−ルド周辺の段差を解消したことに
よって、上部シ−ルド上での下層リフトオフレジストの
塗布膜厚が均一になる。従って、露光、現像により形成
されるバックギャップ部リフトオフパタ−ンの上部シ−
ルド端部側アンダ−カット高さと上部シ−ルド中央部側
アンダ−カット高さとを同じに形成できる。従って、ギ
ャップ膜の厚みに対して適当な塗布膜厚で下層リフトオ
フレジストを塗布することにより、バックギャップ部に
ギャップ膜のリフトオフ残り及びフェンスを生じない。
よって、上部シ−ルド上での下層リフトオフレジストの
塗布膜厚が均一になる。従って、露光、現像により形成
されるバックギャップ部リフトオフパタ−ンの上部シ−
ルド端部側アンダ−カット高さと上部シ−ルド中央部側
アンダ−カット高さとを同じに形成できる。従って、ギ
ャップ膜の厚みに対して適当な塗布膜厚で下層リフトオ
フレジストを塗布することにより、バックギャップ部に
ギャップ膜のリフトオフ残り及びフェンスを生じない。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
いて説明する。
【０００８】図１は本発明の一実施例である複合型磁気
ヘッドの断面図である。基板（図面上省略）上に形成さ
れた下部シ−ルド１、下部ギャップ２、磁気抵抗効果素
子３、上部ギャップ４、所定の形状に形成された上部シ
−ルド５から磁気抵抗効果型ヘッドは構成される。さら
に上部シ−ルド５を下部磁気コアとして兼用し、この磁
気抵抗効果型ヘッド上に薄膜磁気ヘッドが形成される。
この上部シ−ルド５はテーパー形状を有しており、上部
シ−ルド５の表面と上部ギャップ４の表面との間には段
差が形成される。この薄膜磁気ヘッドは、上部ギャップ
４上に上部シ−ルド５とほぼ同じ高さの段差解消層８を
有しており、上部シ−ルド５と段差解消層８の表面は平
坦になっている。さらにこの上部シ−ルド５と段差解消
層８の上に形成された薄膜磁気ヘッド用ギャップ膜１
４、コイル絶縁層３６、信号コイル３５、上部磁気コア
３７を有している。コイル絶縁層３６は薄膜磁気ヘッド
用ギャップ膜１４を分断して形成され、バックギャップ
１６を形成している。
ヘッドの断面図である。基板（図面上省略）上に形成さ
れた下部シ−ルド１、下部ギャップ２、磁気抵抗効果素
子３、上部ギャップ４、所定の形状に形成された上部シ
−ルド５から磁気抵抗効果型ヘッドは構成される。さら
に上部シ−ルド５を下部磁気コアとして兼用し、この磁
気抵抗効果型ヘッド上に薄膜磁気ヘッドが形成される。
この上部シ−ルド５はテーパー形状を有しており、上部
シ−ルド５の表面と上部ギャップ４の表面との間には段
差が形成される。この薄膜磁気ヘッドは、上部ギャップ
４上に上部シ−ルド５とほぼ同じ高さの段差解消層８を
有しており、上部シ−ルド５と段差解消層８の表面は平
坦になっている。さらにこの上部シ−ルド５と段差解消
層８の上に形成された薄膜磁気ヘッド用ギャップ膜１
４、コイル絶縁層３６、信号コイル３５、上部磁気コア
３７を有している。コイル絶縁層３６は薄膜磁気ヘッド
用ギャップ膜１４を分断して形成され、バックギャップ
１６を形成している。
【０００９】図２及び図３は本実施例における同複合型
磁気ヘッドの製造方法を示す図である。
磁気ヘッドの製造方法を示す図である。
【００１０】まず、図示していないが、基板上にアルミ
ナ等の絶縁膜を形成する。
ナ等の絶縁膜を形成する。
【００１１】次に図２−Ａに示すように、下部シ−ルド
１を前記アルミナ等の絶縁膜上に形成し、下部ギャップ
２、ＭＲ素子３、ここでは図示されていないがＭＲ素子
用の電極及び上部ギャップ４を順次形成し、さらに、上
部シ−ルド５を形成する。上部シ−ルド５は磁気特性、
薄膜磁気ヘッド用信号コイル及び上部磁気コア形成上の
観点から、所定の形状にパタ−ニングされており、本実
施例ではテ−パ形状になるようにパタ−ニングされてい
る。また、上部シ−ルド５の膜厚は２〜３μｍ程度であ
る。
１を前記アルミナ等の絶縁膜上に形成し、下部ギャップ
２、ＭＲ素子３、ここでは図示されていないがＭＲ素子
用の電極及び上部ギャップ４を順次形成し、さらに、上
部シ−ルド５を形成する。上部シ−ルド５は磁気特性、
薄膜磁気ヘッド用信号コイル及び上部磁気コア形成上の
観点から、所定の形状にパタ−ニングされており、本実
施例ではテ−パ形状になるようにパタ−ニングされてい
る。また、上部シ−ルド５の膜厚は２〜３μｍ程度であ
る。
【００１２】図２−Ｂに示すように、上部シ−ルド５上
に、下層レジストパタ−ン６と上層レジストパタ−ン７
からなるリフトオフパタ−ンを形成する。下層レジスト
パタ−ン６は、アンダ−カット領域を形成するため、そ
の端部位置が上層レジストパタ−ン７の端部から５μｍ
程度内側に入る様に形成する。下層レジスト６の膜厚と
しては、１〜２μｍ程度、上層レジスト７の膜厚は、１
〜５μｍ程度あればよい。上層レジストパタ−ン７は、
その端部の下端位置が、上部シ−ルド５の端部のテ−パ
部の上部位置と一致するように形成する。
に、下層レジストパタ−ン６と上層レジストパタ−ン７
からなるリフトオフパタ−ンを形成する。下層レジスト
パタ−ン６は、アンダ−カット領域を形成するため、そ
の端部位置が上層レジストパタ−ン７の端部から５μｍ
程度内側に入る様に形成する。下層レジスト６の膜厚と
しては、１〜２μｍ程度、上層レジスト７の膜厚は、１
〜５μｍ程度あればよい。上層レジストパタ−ン７は、
その端部の下端位置が、上部シ−ルド５の端部のテ−パ
部の上部位置と一致するように形成する。
【００１３】次に図２−Ｃに示すように、スパッタリン
グにより、アルミナ等の絶縁膜８、９を成膜する。この
絶縁膜８、９の膜厚は上部シ−ルド５の膜厚と等しくす
る。
グにより、アルミナ等の絶縁膜８、９を成膜する。この
絶縁膜８、９の膜厚は上部シ−ルド５の膜厚と等しくす
る。
【００１４】次に、図２−Ｄに示すように、リフトオフ
を行い、下層レジスト６、上層レジスト７及び絶縁膜９
を除去する。ここで絶縁膜８が段差解消層８となり、上
部シ−ルド５の周辺の段差が解消される。また、段差解
消層８としては、AlO2、SiO2またはAl2O3-SiO2が好まし
いが、有機高分子膜であっても良い。
を行い、下層レジスト６、上層レジスト７及び絶縁膜９
を除去する。ここで絶縁膜８が段差解消層８となり、上
部シ−ルド５の周辺の段差が解消される。また、段差解
消層８としては、AlO2、SiO2またはAl2O3-SiO2が好まし
いが、有機高分子膜であっても良い。
【００１５】次に、図２−Ｅに示す様に、上部シ−ルド
５及び段差解消層８上に下層レジスト１０、上層レジス
ト１１を１〜２μｍ程度塗布する。下層レジスト１０の
塗布膜厚は、薄膜磁気ヘッドのギャップ膜のデポ膜厚と
同程度の厚さがあればよい。すなわち、例えばギャップ
膜のデポ膜厚が０．５μｍの場合は、０．５〜０．７μ
ｍ程度とすればよい。
５及び段差解消層８上に下層レジスト１０、上層レジス
ト１１を１〜２μｍ程度塗布する。下層レジスト１０の
塗布膜厚は、薄膜磁気ヘッドのギャップ膜のデポ膜厚と
同程度の厚さがあればよい。すなわち、例えばギャップ
膜のデポ膜厚が０．５μｍの場合は、０．５〜０．７μ
ｍ程度とすればよい。
【００１６】この下層レジスト１０は上部シ−ルド５周
辺の段差が解消されているため、段差による下層レジス
ト１０の膜厚の不均一は生じず、上部シ−ルド５上で均
一な膜厚となる。
辺の段差が解消されているため、段差による下層レジス
ト１０の膜厚の不均一は生じず、上部シ−ルド５上で均
一な膜厚となる。
【００１７】次に、図３−Ｆに示す様に、露光、現像等
により、下層レジスト１２及び上層レジスト１３よりな
るリフトオフパタ−ンを形成する。得られたリフトオフ
パタ−ンは、上部シ−ルド端部側のアンダ−カット高さ
T1と上部シ−ルド中央側のアンダ−カット高さS1が等し
く形成されている。
により、下層レジスト１２及び上層レジスト１３よりな
るリフトオフパタ−ンを形成する。得られたリフトオフ
パタ−ンは、上部シ−ルド端部側のアンダ−カット高さ
T1と上部シ−ルド中央側のアンダ−カット高さS1が等し
く形成されている。
【００１８】次に、図３−Ｇに示す様に、薄膜磁気ヘッ
ドのギャップ膜となるアルミナ等の絶縁膜１４、１５を
成膜する。
ドのギャップ膜となるアルミナ等の絶縁膜１４、１５を
成膜する。
【００１９】次に、図３−Ｈに示す様に、リフトオフを
行い、下層レジスト１２、上層レジスト１３及び絶縁膜
１５を除去することによって、薄膜磁気ヘッドのギャッ
プ１４及びバックギャップ１６が形成される。リフトオ
フパタ−ンは上部シ−ルド端部側及び中央側いずれにお
いても、同一かつ適当なアンダ−カット高さが得られて
おり、ギャップ膜のリフトオフによりバックギャップ部
にギャップ膜の残り及びフェンスの発生が防止される。
行い、下層レジスト１２、上層レジスト１３及び絶縁膜
１５を除去することによって、薄膜磁気ヘッドのギャッ
プ１４及びバックギャップ１６が形成される。リフトオ
フパタ−ンは上部シ−ルド端部側及び中央側いずれにお
いても、同一かつ適当なアンダ−カット高さが得られて
おり、ギャップ膜のリフトオフによりバックギャップ部
にギャップ膜の残り及びフェンスの発生が防止される。
【００２０】次に、図３−Ｉに示す様に、導体コイル３
５、絶縁膜３６及び上部磁気コア３７を形成する。
５、絶縁膜３６及び上部磁気コア３７を形成する。
【００２１】以上説明した方法により本発明の一実施例
である複合型磁気ヘッドは作成されるが、このほかの方
法によっても可能である。
である複合型磁気ヘッドは作成されるが、このほかの方
法によっても可能である。
【００２２】例えば、他の製造方法の例について図６及
び図７を用いて説明する。
び図７を用いて説明する。
【００２３】まず、図示されていないが、基板上にアル
ミナ等の絶縁膜を形成した後、図６−Ａに示すように、
下部シ−ルド１を前記アルミナ等の絶縁膜上に形成し、
下部ギャップ２、磁気抵抗効果素子３、ここでは図示さ
れていないが磁気抵抗効果素子用の電極及び上部ギャッ
プ４を順次形成し、さらに上部シ−ルド５を成膜する。
次に上部シ−ルド５を所定の形状に加工するため、アン
ダ−カット領域を有するリフトオフレジストパタ−ン３
０を形成する。該レジストパタ−ンの膜厚は上部シ−ル
ドの膜厚の３倍程度あればよい。アンダ−カット領域の
高さ（図６−Ａ中のＨ）は１〜２μｍ程度あればよい。
ミナ等の絶縁膜を形成した後、図６−Ａに示すように、
下部シ−ルド１を前記アルミナ等の絶縁膜上に形成し、
下部ギャップ２、磁気抵抗効果素子３、ここでは図示さ
れていないが磁気抵抗効果素子用の電極及び上部ギャッ
プ４を順次形成し、さらに上部シ−ルド５を成膜する。
次に上部シ−ルド５を所定の形状に加工するため、アン
ダ−カット領域を有するリフトオフレジストパタ−ン３
０を形成する。該レジストパタ−ンの膜厚は上部シ−ル
ドの膜厚の３倍程度あればよい。アンダ−カット領域の
高さ（図６−Ａ中のＨ）は１〜２μｍ程度あればよい。
【００２４】次に、図６−Ｂに示すように、イオンミリ
ングを行い、上部シ−ルド５を上記方法と同様の所定の
テーパー形状に加工する。次に、図６−Ｃに示すよう
に、アルミナ等の絶縁膜８及び９を成膜する。絶縁膜８
の膜厚は、上部シ−ルド５と同程度の膜厚にする。
ングを行い、上部シ−ルド５を上記方法と同様の所定の
テーパー形状に加工する。次に、図６−Ｃに示すよう
に、アルミナ等の絶縁膜８及び９を成膜する。絶縁膜８
の膜厚は、上部シ−ルド５と同程度の膜厚にする。
【００２５】次に、図６−Ｄに示すように、リフトオフ
レジストパタ−ン３０及び絶縁膜９をリフトオフする。
絶縁膜８は段差解消層８となり、上部シ−ルド５の周辺
の段差が解消される。以下の工程は、第１実施例の図２
−Ｅ以降の工程と同様で、図６−Ｅ〜図７−Ｉに示す様
に、上部磁気コア３７まで形成する。
レジストパタ−ン３０及び絶縁膜９をリフトオフする。
絶縁膜８は段差解消層８となり、上部シ−ルド５の周辺
の段差が解消される。以下の工程は、第１実施例の図２
−Ｅ以降の工程と同様で、図６−Ｅ〜図７−Ｉに示す様
に、上部磁気コア３７まで形成する。
【００２６】さらに他の製造方法の例について図８及び
図９を用いて説明する。
図９を用いて説明する。
【００２７】まず、図示されていないが、基板上にアル
ミナ等の絶縁膜を形成した後、図８−Ａに示すように、
第１実施例と同様に、下部シ−ルド１、下部ギャップ
２、磁気抵抗効果素子３、ここでは図示されていないが
磁気抵抗効果素子３の電極、上部ギャップ４及び上部シ
−ルド５を形成する。
ミナ等の絶縁膜を形成した後、図８−Ａに示すように、
第１実施例と同様に、下部シ−ルド１、下部ギャップ
２、磁気抵抗効果素子３、ここでは図示されていないが
磁気抵抗効果素子３の電極、上部ギャップ４及び上部シ
−ルド５を形成する。
【００２８】次に、図８−Ｂに示す様に、有機高分子膜
として、ホトレジスト４０をその上面が平坦になる様に
塗布する。
として、ホトレジスト４０をその上面が平坦になる様に
塗布する。
【００２９】次に、図８−Ｃに示す様に、上部シ−ルド
５の上面が露出し、上部シ−ルド５の上面とホトレジス
ト４０の上面が同じ高さになるまでエッチングを行う。
これにより上部シ−ルド５の周辺の段差が解消される。
次に、段差解消層８を２００〜２５０℃程度で適当な熱
処理を行い、硬化させる。
５の上面が露出し、上部シ−ルド５の上面とホトレジス
ト４０の上面が同じ高さになるまでエッチングを行う。
これにより上部シ−ルド５の周辺の段差が解消される。
次に、段差解消層８を２００〜２５０℃程度で適当な熱
処理を行い、硬化させる。
【００３０】以下の工程は、第１実施例の図２−Ｅ以降
の工程と同様で、図８−Ｄ〜図９−Ｈに示す様に、上部
磁気コア３７まで形成する。
の工程と同様で、図８−Ｄ〜図９−Ｈに示す様に、上部
磁気コア３７まで形成する。
【００３１】このように段差解消層８はホトレジストで
も良い。
も良い。
【００３２】
【発明の効果】薄膜磁気ヘッドのバックギャップ部にギ
ャップ膜のリフトオフ残り及びフェンスを生じなくする
ことができるため，磁気記録不良をなくすことができ
る。
ャップ膜のリフトオフ残り及びフェンスを生じなくする
ことができるため，磁気記録不良をなくすことができ
る。
【図１】本発明の一実施例である複合型磁気ヘッドの断
面図
面図
【図２】本発明の一実施例である複合型磁気ヘッドの製
造方法を示す図
造方法を示す図
【図３】本発明の一実施例である複合型磁気ヘッドの製
造方法を示す図
造方法を示す図
【図４】従来技術による複合型磁気ヘッドの製造方法を
示す図
示す図
【図５】図４−Ｃにおける上部シ−ルド上ハ゛ックキ゛ャッフ゜部
リフトオフハ゜ターンの拡大図
リフトオフハ゜ターンの拡大図
【図６】本発明の一実施例である複合型磁気ヘッドの製
造方法の他の例を示す図
造方法の他の例を示す図
【図７】本発明の一実施例である複合型磁気ヘッドの製
造方法の他の例を示す図
造方法の他の例を示す図
【図８】本発明の一実施例である複合型磁気ヘッドの製
造方法のさらに他の例を示す図
造方法のさらに他の例を示す図
【図９】本発明の一実施例である複合型磁気ヘッドの製
造方法のさらに他の例を示す図
造方法のさらに他の例を示す図
１……下部シ−ルド ２……下部ギャップ ３……磁気抵抗効果素子 ４……上部ギャップ ５……上部シ−ルド ６、１２、１９……下層レジストパタ−ン ７、１３、２０……上層レジストパタ−ン ８……段差解消層 ９……絶縁膜 １０、１７……下層レジスト １１、１８……上層レジスト １４、１５、２１、２２……ギャップ膜 １６……バックギャップ、 ３０……リフトオフレジストパタ−ン ３５……信号コイル ３６……絶縁膜 ３７……上部磁気コア
Claims (6)
- 【請求項１】基板上に少なくとも下部シ−ルド、下部ギ
ャップ、磁気抵抗効果素子、電極、上部ギャップ及び上
部シ−ルドを有する磁気抵抗効果型ヘッドを形成し、磁
気抵抗効果型ヘッドの上部に、薄膜磁気ヘッド用ギャッ
プ、信号コイル、コイル絶縁層、上部磁気コアを有する
薄膜磁気ヘッドを形成している複合型磁気ヘッドにおい
て、前記コイル絶縁層は前記薄膜磁気ヘッド用ギャップ
を分断してバックギャップを形成しており、前記上部シ
−ルドは少なくとも該バックギャップが形成される周辺
に前記上部シ−ルドと上部ギャップとの段差を解消する
ように上部シ−ルドとほぼ同一の高さの段差解消層を有
することを特徴とする複合型磁気ヘッド。 - 【請求項２】前記段差解消層は無機絶縁膜から形成され
ることを特徴とする請求項１記載の複合型磁気ヘッド。 - 【請求項３】基板上に少なくとも下部シ−ルド、下部ギ
ャップ、磁気抵抗効果素子、電極、上部ギャップ及び上
部シ−ルドを有する磁気抵抗効果型ヘッドを形成し、磁
気抵抗効果型ヘッドの上部に、薄膜磁気ヘッド用ギャッ
プ、信号コイル、コイル絶縁層、上部磁気コアを有する
薄膜磁気ヘッドを形成している複合型磁気ヘッドにおい
て、前記コイル絶縁層は前記薄膜磁気ヘッド用ギャップ
を分断してバックギャップを形成しており、該バックギ
ャップ及び薄膜磁気ヘッド用ギャップは前記上部シ−ル
ドと上部シ−ルドとほぼ同一の高さの絶縁層上に形成さ
れていることを特徴とする複合型磁気ヘッド。 - 【請求項４】基板上に下部シ−ルドを形成する工程と、
該下部シ−ルド上に下部ギャップを形成する工程と、該
下部ギャップ上に磁気抵抗効果素子及び電極を形成する
工程と、該磁気抵抗効果素子上に上部ギャップを形成す
る工程と、該上部ギャップ上に上部シ−ルドを形成する
工程と、該上部シ−ルド膜上にリフトオフパタ−ンを形
成する工程と、該リフトオフパタ−ンをマスクにして、
イオンミリングを行い上部シ−ルド膜を所定の形状に加
工する工程と、該加工された上部シ−ルド上に上部シ−
ルドの端部位置とレジスト端部位置が一致するアンダー
カット部を有するレジストを形成する工程と、前記上部
シールドと同じ膜厚の絶縁膜を形成する工程と、前記レ
ジスト及び前記レジスト上の絶縁膜をリフトオフするこ
とにより前記上部ギャップ上に上部シールドとの段差を
解消する段差解消層を形成する工程と、段差解消された
該上部シ−ルド上にバックギャップ部リフトオフ用レジ
ストパタ−ンを形成し、その上に磁気ギャップ膜を成膜
し、リフトオフすることにより、薄膜磁気ヘッドの磁気
ギャップ及びバックギャップを形成する工程と、コイル
絶縁膜を介した薄膜磁気ヘッド用信号コイルを形成する
工程と、上部磁気コアを形成する工程とを少なくとも有
することを特徴とする複合型磁気ヘッドの製造方法。 - 【請求項５】基板上に下部シ−ルドを形成する工程と、
該下部シ−ルド上に下部ギャップを形成する工程と、該
下部ギャップ上に磁気抵抗効果素子及び電極を形成する
工程と、該磁気抵抗効果素子上に上部ギャップを形成す
る工程と、該上部ギャップ上に上部シ−ルドを形成する
工程と、該上部シ−ルド膜上にリフトオフパタ−ンを形
成する工程と、該リフトオフパタ−ンをマスクにして、
イオンミリングを行い上部シ−ルド膜を所定の形状に加
工する工程と、該加工された上部シ−ルド上に上部シ−
ルドの端部位置とレジスト端部位置が一致するアンダー
カット部を有するレジストを形成し、さらに前記上部シ
ールドと同じ膜厚の絶縁膜を形成し、前記レジスト及び
前記レジスト上の絶縁膜をリフトオフすることにより段
差解消層を形成する工程と、段差解消された該上部シ−
ルド上にバックギャップ部リフトオフ用レジストパタ−
ンを形成し、その上に磁気ギャップ膜を成膜し、リフト
オフすることにより、薄膜磁気ヘッドの磁気ギャップ及
びバックギャップを形成する工程と、コイル絶縁膜を介
した薄膜磁気ヘッド用信号コイルを形成する工程と、上
部磁気コアを形成する工程とを少なくとも有することを
特徴とする複合型磁気ヘッドの製造方法。 - 【請求項６】基板上に下部シ−ルドを形成する工程と、
該下部シ−ルド上に下部ギャップを形成する工程と、該
下部ギャップ上に磁気抵抗効果素子及び電極を形成する
工程と、該磁気抵抗効果素子上に上部ギャップを形成す
る工程と、該上部ギャップ上に上部シ−ルドを形成する
工程と、該上部シ−ルド膜上にリフトオフパタ−ンを形
成する工程と、該リフトオフパタ−ンをマスクにして、
イオンミリングを行い上部シ−ルド膜を所定の形状に加
工する工程と、有機高分子膜をその上面が前記上部シ−
ルドの上面と平坦になるように塗布し、上部シ−ルド面
が露出するまで除去することにより前記上部ギャップ上
に上部シールドとの段差を解消する段差解消層を形成す
る工程と、該段差解消層を熱処理により硬化させる工程
と、前記段差解消された該上部シ−ルド上にバックギャ
ップ部リフトオフ用レジストパタ−ンを形成し、その上
に磁気ギャップ膜を成膜し、リフトオフすることによ
り、薄膜磁気ヘッドの磁気ギャップ及びバックギャップ
を形成する工程と、コイル絶縁膜を介した薄膜磁気ヘッ
ド用信号コイルを形成する工程と、上部磁気コアを形成
する工程とを少なくとも有することを特徴とする複合型
磁気ヘッドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00451596A JP3371660B2 (ja) | 1996-01-16 | 1996-01-16 | 複合型磁気ヘッドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00451596A JP3371660B2 (ja) | 1996-01-16 | 1996-01-16 | 複合型磁気ヘッドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09198624A true JPH09198624A (ja) | 1997-07-31 |
| JP3371660B2 JP3371660B2 (ja) | 2003-01-27 |
Family
ID=11586196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00451596A Expired - Fee Related JP3371660B2 (ja) | 1996-01-16 | 1996-01-16 | 複合型磁気ヘッドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371660B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433969B1 (en) | 1999-05-31 | 2002-08-13 | Nec Corporation | Compound magnetoresistive head and method for manufacturing same |
| US6757133B1 (en) | 1999-01-13 | 2004-06-29 | Alps Electric Co., Ltd. | Thin Film magnetic head |
| US7211195B2 (en) | 2003-08-04 | 2007-05-01 | Hitachi Global Storage Technologies Netherlands B.V. | Method for providing a liftoff process using a single layer resist and chemical mechanical polishing and sensor formed therewith |
-
1996
- 1996-01-16 JP JP00451596A patent/JP3371660B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6757133B1 (en) | 1999-01-13 | 2004-06-29 | Alps Electric Co., Ltd. | Thin Film magnetic head |
| US6941643B2 (en) | 1999-01-13 | 2005-09-13 | Alps Electric Co., Ltd. | Method of producing a thin film magnetic head |
| US6433969B1 (en) | 1999-05-31 | 2002-08-13 | Nec Corporation | Compound magnetoresistive head and method for manufacturing same |
| US7211195B2 (en) | 2003-08-04 | 2007-05-01 | Hitachi Global Storage Technologies Netherlands B.V. | Method for providing a liftoff process using a single layer resist and chemical mechanical polishing and sensor formed therewith |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3371660B2 (ja) | 2003-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3371660B2 (ja) | 複合型磁気ヘッドの製造方法 | |
| US7146711B2 (en) | Method to make planarized GMR head for high track density | |
| JPS5877016A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH064829A (ja) | 薄膜磁気ヘッドとその製造方法 | |
| JPH087222A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JPH04281205A (ja) | エッチング方法 | |
| JPH07105507A (ja) | 薄膜磁気ヘッドの製造プロセス | |
| JPH0644526A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS6339110A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH02247808A (ja) | 薄膜磁気ヘツド及びその製造方法 | |
| JPH103613A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JPS61210508A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH0546612B2 (ja) | ||
| JP2517479B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH04129016A (ja) | 薄膜磁気ヘッド | |
| KR100234184B1 (ko) | 박막 자기 헤드의 제조방법 | |
| JPH05290326A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH08102016A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH04219609A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH0810483B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH0765318A (ja) | 薄膜形成方法とそれを用いた薄膜磁気ヘッドの製造方法 | |
| JPH0316686B2 (ja) | ||
| JPH04281204A (ja) | エッチング方法 | |
| JP2001344711A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH05174320A (ja) | 薄膜磁気ヘッドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |