JPH0546612B2 - - Google Patents
Info
- Publication number
- JPH0546612B2 JPH0546612B2 JP60062500A JP6250085A JPH0546612B2 JP H0546612 B2 JPH0546612 B2 JP H0546612B2 JP 60062500 A JP60062500 A JP 60062500A JP 6250085 A JP6250085 A JP 6250085A JP H0546612 B2 JPH0546612 B2 JP H0546612B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- insulating layer
- etching
- photoresist
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 description 9
- 239000010409 thin film Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000696 magnetic material Substances 0.000 description 6
- 229910000702 sendust Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Magnetic Heads (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は凹凸を有する絶縁層の表面をイオンエ
ツチングを用いて平坦化する方法に関するもので
ある。
ツチングを用いて平坦化する方法に関するもので
ある。
（従来技術）
例えば薄膜磁気ヘツドにおいては上部磁極形成
前に、コイル導体が凹凸を有するためにその上に
スパツタリングなどで形成される絶縁層は下地で
あるコイル導体の凹凸の影響を受けて凹凸に形成
される。したがつてその上にスパツタリングなど
で形成される磁性体（例えばセンダストやアモル
フアス）も凹凸を有するものとなり、これにより
磁性体の透磁率が低下してしまい磁気ヘツドの記
録再生効率が低下する。そのため、通常この凹凸
を除去するために平坦化処理が行なわれる。
前に、コイル導体が凹凸を有するためにその上に
スパツタリングなどで形成される絶縁層は下地で
あるコイル導体の凹凸の影響を受けて凹凸に形成
される。したがつてその上にスパツタリングなど
で形成される磁性体（例えばセンダストやアモル
フアス）も凹凸を有するものとなり、これにより
磁性体の透磁率が低下してしまい磁気ヘツドの記
録再生効率が低下する。そのため、通常この凹凸
を除去するために平坦化処理が行なわれる。
第３図ａ〜ｅに示した工程は、従来から実施さ
れている薄膜磁気ヘツドの絶縁層を平坦化するた
めの方法である。すなわち基板４上にセンダスト
やアモルフアスなどの磁性体をスパツタリングあ
るいは蒸着などして下部磁性層３を形成する。さ
らにその上にSiO2などから成る第１絶縁層２を
形成する。そしてその上にCuやＡなどからな
る導体層を形成し、イオンエツチングなどを用い
てコイル導体１を形成する（第３図ａ）。そして
その上にSiO2などから成る第２絶縁層５をスパ
ツタリングあるいは蒸着などで形成する（第３図
ｂ）。その後フオトレジスト６を第２絶縁層の段
差よりも十分厚く塗布し（第３図ｃ）、フオトレ
ジスト６と第２絶縁層５のエツチング速度が同一
となるイオン入射角度（イオン入射角度とはイオ
ンビームと試料面の法線とで形成された角度を言
う。）でエツチングをし比較的平坦化された絶縁
層５を得る（第３図ｄ第４図）。なお、第４図は
第３図ｄの一部を拡大して示す図である。この
後、最終的には、この絶縁層５の上にセンダスト
やアモルフアスなどから成る磁性体７をスパツタ
リングや蒸着などにより形成する（第３図ｅ）し
かしながら、上記方法による平坦化ではパターン
サイズにより凹凸量に差があり、大きいパターン
ではほとんど平坦化されない。第５図はパターン
サイズに対するフオトレジスト塗布後の凹凸量を
示したものである。これは段差量2μm、パターン
巾とスペースがそれぞれWμmの凹凸の上にフオ
トレジストを約8μm塗布した後のフオトレジスト
表面上の凹凸量ａを示したものである。第５図か
ら明らかなように下地の凹凸の緩和度はパターン
サイズに依存し、パターンサイズが大きくなると
平坦度の緩和は全くなくなりエツチング後も絶縁
層表面には依然として凹凸が存在する。
れている薄膜磁気ヘツドの絶縁層を平坦化するた
めの方法である。すなわち基板４上にセンダスト
やアモルフアスなどの磁性体をスパツタリングあ
るいは蒸着などして下部磁性層３を形成する。さ
らにその上にSiO2などから成る第１絶縁層２を
形成する。そしてその上にCuやＡなどからな
る導体層を形成し、イオンエツチングなどを用い
てコイル導体１を形成する（第３図ａ）。そして
その上にSiO2などから成る第２絶縁層５をスパ
ツタリングあるいは蒸着などで形成する（第３図
ｂ）。その後フオトレジスト６を第２絶縁層の段
差よりも十分厚く塗布し（第３図ｃ）、フオトレ
ジスト６と第２絶縁層５のエツチング速度が同一
となるイオン入射角度（イオン入射角度とはイオ
ンビームと試料面の法線とで形成された角度を言
う。）でエツチングをし比較的平坦化された絶縁
層５を得る（第３図ｄ第４図）。なお、第４図は
第３図ｄの一部を拡大して示す図である。この
後、最終的には、この絶縁層５の上にセンダスト
やアモルフアスなどから成る磁性体７をスパツタ
リングや蒸着などにより形成する（第３図ｅ）し
かしながら、上記方法による平坦化ではパターン
サイズにより凹凸量に差があり、大きいパターン
ではほとんど平坦化されない。第５図はパターン
サイズに対するフオトレジスト塗布後の凹凸量を
示したものである。これは段差量2μm、パターン
巾とスペースがそれぞれWμmの凹凸の上にフオ
トレジストを約8μm塗布した後のフオトレジスト
表面上の凹凸量ａを示したものである。第５図か
ら明らかなように下地の凹凸の緩和度はパターン
サイズに依存し、パターンサイズが大きくなると
平坦度の緩和は全くなくなりエツチング後も絶縁
層表面には依然として凹凸が存在する。
また平坦化エツチングを行なう場合、第６図に
示すように、SiO2とフオトレジストが同一エツ
チング速度となるイオン入射角度θは75°である。
このようなイオン入射角度θで平坦化エツチング
を行なうと、この角度θはフオトレジストの最大
エツチング速度が得られるイオン入射角55°より
も大きいため、フオトレジスト表面上の微少な不
純物が核となつてエツチングされたフオトレジス
トがこの核に再付着したり、あるいはエツチング
されたフオトレジストの拡散によりフオトレジス
ト表面に再付着、再重合する。この結果フオトレ
ジストのエツチング中に突起物（８Ａ，８Ｂ）が
形成される。このような状態で絶縁層である
SiO2をエツチングしてゆくとフオトレジストと
SiO2のエツチング速度が等しいためフオトレジ
ストの突起物がSiO2上に転写され、平坦化すべ
き絶縁層に無数の突起物が形成されてしまい平坦
化の効果が薄れるという問題がある。（第４図） （発明の目的） 本発明は上記問題を解決するためになされたも
のであり、パターンサイズに関係なく極めて良好
な平滑面を得ることのできる平坦化方法を提供す
ることを目的とするものである。
示すように、SiO2とフオトレジストが同一エツ
チング速度となるイオン入射角度θは75°である。
このようなイオン入射角度θで平坦化エツチング
を行なうと、この角度θはフオトレジストの最大
エツチング速度が得られるイオン入射角55°より
も大きいため、フオトレジスト表面上の微少な不
純物が核となつてエツチングされたフオトレジス
トがこの核に再付着したり、あるいはエツチング
されたフオトレジストの拡散によりフオトレジス
ト表面に再付着、再重合する。この結果フオトレ
ジストのエツチング中に突起物（８Ａ，８Ｂ）が
形成される。このような状態で絶縁層である
SiO2をエツチングしてゆくとフオトレジストと
SiO2のエツチング速度が等しいためフオトレジ
ストの突起物がSiO2上に転写され、平坦化すべ
き絶縁層に無数の突起物が形成されてしまい平坦
化の効果が薄れるという問題がある。（第４図） （発明の目的） 本発明は上記問題を解決するためになされたも
のであり、パターンサイズに関係なく極めて良好
な平滑面を得ることのできる平坦化方法を提供す
ることを目的とするものである。
（発明の構成）
本発明の平坦化方法は、導電体等により凹凸が
生じている表面に、平坦化されるべき絶縁層を形
成する工程と、該絶縁層上に前記凹凸と略等しい
厚みのフオトレジストを塗布し、該レジストをパ
ターニングして前記絶縁層表面に出現した凹部を
ダミーレジストで埋め、該ダミーレジストを、該
ダミーレジストがこのレジストの上部に塗布され
る上部レジストと溶解しないような状態に生成し
得る温度で熱処理する工程と、ダミーレジストで
埋められた前記絶縁層表面上に前記上部レジスト
を塗布して該上部レジストを、該上部レジストの
熱分解を促進し得る温度で熱処理する工程と、該
上部レジストを、この上部レジスト表面への入射
角度が30°よりも大きく45°よりも小さいイオンビ
ームで第１のエツチングをした後、前記レジスト
と前記絶縁層とのエツチング速度が等しくなるイ
オン入射角で第２のエツチングをする工程とから
成ることを特徴とするものである。
生じている表面に、平坦化されるべき絶縁層を形
成する工程と、該絶縁層上に前記凹凸と略等しい
厚みのフオトレジストを塗布し、該レジストをパ
ターニングして前記絶縁層表面に出現した凹部を
ダミーレジストで埋め、該ダミーレジストを、該
ダミーレジストがこのレジストの上部に塗布され
る上部レジストと溶解しないような状態に生成し
得る温度で熱処理する工程と、ダミーレジストで
埋められた前記絶縁層表面上に前記上部レジスト
を塗布して該上部レジストを、該上部レジストの
熱分解を促進し得る温度で熱処理する工程と、該
上部レジストを、この上部レジスト表面への入射
角度が30°よりも大きく45°よりも小さいイオンビ
ームで第１のエツチングをした後、前記レジスト
と前記絶縁層とのエツチング速度が等しくなるイ
オン入射角で第２のエツチングをする工程とから
成ることを特徴とするものである。
（実施例）
以下、本発明の一実施例について図面を用いて
説明する。
説明する。
第１図は本発明による薄膜磁気ヘツドの加工プ
ロセスを図す模式図である。例えば、薄膜磁気ヘ
ツドにおいては基板１４上にセンダストあるいは
アモルフアス等をスパツタリングや蒸着により下
部磁性層１３を形成し、その後CuやＡなどか
らなる導体層１１をスパツタリングや蒸着などで
形成する（第１図ａ）。さらに、その上にSiO2な
どから成る絶縁層１５を同様の手段を用いて形成
する（第１図ｂ）。この場合絶縁層１５は下地導
体コイルの凹凸の影響により凹凸を有する層とな
る。その後フオトレジスト１６を凹凸と同じ高さ
分の厚さだけ塗布し、その後パターニングし凹部
にフオトレジスト１６を形成する（第１図ｃ）。
さらにこのレジスト１６の上にまた上部レジスト
１７を塗布するが、その際該レジスト１６が上部
レジスト１７に溶解するのを避けるため200℃以
上で熱処理をする。なおこの場合熱処理の温度が
200°未満であると上下レジストが溶け合つてしま
い凹部を埋める事が出来ず、レジストによる平坦
塗布が出来なくなる。
ロセスを図す模式図である。例えば、薄膜磁気ヘ
ツドにおいては基板１４上にセンダストあるいは
アモルフアス等をスパツタリングや蒸着により下
部磁性層１３を形成し、その後CuやＡなどか
らなる導体層１１をスパツタリングや蒸着などで
形成する（第１図ａ）。さらに、その上にSiO2な
どから成る絶縁層１５を同様の手段を用いて形成
する（第１図ｂ）。この場合絶縁層１５は下地導
体コイルの凹凸の影響により凹凸を有する層とな
る。その後フオトレジスト１６を凹凸と同じ高さ
分の厚さだけ塗布し、その後パターニングし凹部
にフオトレジスト１６を形成する（第１図ｃ）。
さらにこのレジスト１６の上にまた上部レジスト
１７を塗布するが、その際該レジスト１６が上部
レジスト１７に溶解するのを避けるため200℃以
上で熱処理をする。なおこの場合熱処理の温度が
200°未満であると上下レジストが溶け合つてしま
い凹部を埋める事が出来ず、レジストによる平坦
塗布が出来なくなる。
さらに、この上に上部レジスト１７を塗布し、
ダミーレジスト１６で生じている小さな凹部を埋
める（第１図ｄ）。このとき上部レジスト１７の
厚さは4μm以上あればパターンサイズの大小に関
係なく凹凸を平坦にする事が出来る。
ダミーレジスト１６で生じている小さな凹部を埋
める（第１図ｄ）。このとき上部レジスト１７の
厚さは4μm以上あればパターンサイズの大小に関
係なく凹凸を平坦にする事が出来る。
この様にして形成された上部レジスト１７を
130℃以上で熱処理した後上部レジスト表面から
まずイオミリングでイオン入射角度θが30°より
大きくて45°よりも小さい角度でエツチングする
（第１図ｅ）。ここで130℃以上で熱処理する理由
はフオトレジストが130℃より低い温度での熱処
理では、フオトレジストの熱分解が完全に進行せ
ず、そのためイオンミリングでエツチングした際
エツチングの速い部分と遅い部分とが混在する形
となり、このまま平坦化エツチングを進めてゆく
とレジスト中に凹凸が発生してしまい、この凹凸
がそのままSiO2である絶縁層１５に転写されて
平坦化の効果がなくなるためである。
130℃以上で熱処理した後上部レジスト表面から
まずイオミリングでイオン入射角度θが30°より
大きくて45°よりも小さい角度でエツチングする
（第１図ｅ）。ここで130℃以上で熱処理する理由
はフオトレジストが130℃より低い温度での熱処
理では、フオトレジストの熱分解が完全に進行せ
ず、そのためイオンミリングでエツチングした際
エツチングの速い部分と遅い部分とが混在する形
となり、このまま平坦化エツチングを進めてゆく
とレジスト中に凹凸が発生してしまい、この凹凸
がそのままSiO2である絶縁層１５に転写されて
平坦化の効果がなくなるためである。
また、イオン入射角度θを30°よりも大きく、
45°よりも小さい角度でエツチングするのは以下
の理由による。すなわち、第２図に示すようにイ
オン入射角度θが比較的小さい角度、例えば20°
においてはフオトレジストは深さ約0.8μm、直径
約10μm程度の円錘状の凹みとなり、イオン入射
角度θが大きくなるにつれて円錐状の凹みの深さ
は次第に浅くなり、イオン入射角度θが例えば
35°では凹みの深さは約0.2μm程度となる。またイ
オン入射角度θが45°では凹凸の両方が存在し、
45°以上の角度においては、ほとんどが高さ約
2μm直径10μm程度の円錘状の凸部となる。しか
もこの凸部は長時間エツチングした場合において
のみ発生し、数十分のエツチング時間では、ほと
んど凸状の発生は見られない。
45°よりも小さい角度でエツチングするのは以下
の理由による。すなわち、第２図に示すようにイ
オン入射角度θが比較的小さい角度、例えば20°
においてはフオトレジストは深さ約0.8μm、直径
約10μm程度の円錘状の凹みとなり、イオン入射
角度θが大きくなるにつれて円錐状の凹みの深さ
は次第に浅くなり、イオン入射角度θが例えば
35°では凹みの深さは約0.2μm程度となる。またイ
オン入射角度θが45°では凹凸の両方が存在し、
45°以上の角度においては、ほとんどが高さ約
2μm直径10μm程度の円錘状の凸部となる。しか
もこの凸部は長時間エツチングした場合において
のみ発生し、数十分のエツチング時間では、ほと
んど凸状の発生は見られない。
したがつてまず、30°より大きく45°より小さい
イオン入射角度θで数時間エツチングし、次に
SiO2とレジストのエツチング速度が同一となる
イオン入射角度θ75°で数十分エツチングする。こ
の後、スパツタリングや蒸着などによりセンダス
トあるいはアモルフアス磁性体層１８を形成する
（第１図ｆ）。
イオン入射角度θで数時間エツチングし、次に
SiO2とレジストのエツチング速度が同一となる
イオン入射角度θ75°で数十分エツチングする。こ
の後、スパツタリングや蒸着などによりセンダス
トあるいはアモルフアス磁性体層１８を形成する
（第１図ｆ）。
なお、上述した実施例においては本発明を薄膜
磁気ヘツドに応用した場合について説明している
が、本発明を半導体その他平坦化が必要であるデ
バイスに応用しても同様な効果を得ることができ
る。
磁気ヘツドに応用した場合について説明している
が、本発明を半導体その他平坦化が必要であるデ
バイスに応用しても同様な効果を得ることができ
る。
（発明の効果）
以上説明したように本発明の平坦化方法によれ
ば、第１段階の平坦化エツチングによりフオトレ
ジスト表面上の凹凸を極めて浅い凹部とし、その
後第２段階の平坦化エツチングによりフオトレジ
ストと絶縁層を同一速度でエツチングするように
しているから、エツチングされた絶縁層は、凹凸
のパターンサイズによらず、また突起物が存在し
ない平滑な面が得られる。
ば、第１段階の平坦化エツチングによりフオトレ
ジスト表面上の凹凸を極めて浅い凹部とし、その
後第２段階の平坦化エツチングによりフオトレジ
ストと絶縁層を同一速度でエツチングするように
しているから、エツチングされた絶縁層は、凹凸
のパターンサイズによらず、また突起物が存在し
ない平滑な面が得られる。
さらに、この様に完全平坦化された絶縁層の上
にスパツタリングや蒸着などにより形成されたセ
ンダストあるいはアモルフアス磁性体は凹凸量が
0.5μm以内に押えられるため、磁性体の透磁率の
低下がない。このためヘツドの記録再生効率が向
上するという顕著な効果を奏することができる。
にスパツタリングや蒸着などにより形成されたセ
ンダストあるいはアモルフアス磁性体は凹凸量が
0.5μm以内に押えられるため、磁性体の透磁率の
低下がない。このためヘツドの記録再生効率が向
上するという顕著な効果を奏することができる。
第１図は本発明による薄膜磁気ヘツドの加工プ
ロセスを示す図、第２図は、イオン入射角度と突
起物の大きさを示す図、第３図は従来の薄膜磁気
ヘツドの加工プロセスを示す図、第４図は第３図
ｄの部分拡大図、第５図は凹凸量2μmの際のパタ
ーンサイズとレジスト塗布後の凹凸量を示す図、
第６図はSiO2とフオトレジストのエツチング速
度のイオン入射角依存性を示す図である。 １１……コイル導体、１２……絶縁層、１３…
…下部磁性層、１４……基板、１５……絶縁層、
１６……フオトレジスト、１７……上部レジス
ト。
ロセスを示す図、第２図は、イオン入射角度と突
起物の大きさを示す図、第３図は従来の薄膜磁気
ヘツドの加工プロセスを示す図、第４図は第３図
ｄの部分拡大図、第５図は凹凸量2μmの際のパタ
ーンサイズとレジスト塗布後の凹凸量を示す図、
第６図はSiO2とフオトレジストのエツチング速
度のイオン入射角依存性を示す図である。 １１……コイル導体、１２……絶縁層、１３…
…下部磁性層、１４……基板、１５……絶縁層、
１６……フオトレジスト、１７……上部レジス
ト。
Claims (1)
- 【特許請求の範囲】 １ 導電体等により凹凸が生じている表面に、平
坦化されるべき絶縁層を形成する工程と、該絶縁
層上に前記凹凸と略等しい厚みのフオトレジスト
を塗布し、該レジストをパターニングして前記絶
縁層表面に出現した凹部をダミーレジストで埋
め、該ダミーレジストを、該ダミーレジストがこ
のレジストの上部に塗布される上部レジストと溶
解しないような状態に生成し得る温度で熱処理す
る工程と、ダミーレジストで埋められた前記絶縁
層表面上に前記上部レジストを塗布して該上部レ
ジストを、該上部レジストの熱分解を促進し得る
温度で熱処理する工程と、該上部レジストを、こ
の上部レジスト表面への入射角度が30°よりも大
きく45°よりも小さいイオンビームで第１のエツ
チングをした後、前記レジストと前記絶縁層との
エツチング速度が等しくなるイオン入射角で第２
のエツチングをする工程とから成ることを特徴と
する平坦化方法。 ２ 前記絶縁層をSiO2で形成し、凹凸を埋める
前記ダミーレジストの熱処理温度を200℃以上と
し、前記上部レジストの熱処理温度を130℃以上
とし、前記第２のエツチングにおけるイオン入射
角度を75℃とすることを特徴とする特許請求の範
囲第１項記載の平坦化方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60062500A JPS61222010A (ja) | 1985-03-27 | 1985-03-27 | 平坦化方法 |
| US06/843,416 US4662985A (en) | 1985-03-27 | 1986-03-24 | Method of smoothing out an irregular surface of an electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60062500A JPS61222010A (ja) | 1985-03-27 | 1985-03-27 | 平坦化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61222010A JPS61222010A (ja) | 1986-10-02 |
| JPH0546612B2 true JPH0546612B2 (ja) | 1993-07-14 |
Family
ID=13201946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60062500A Granted JPS61222010A (ja) | 1985-03-27 | 1985-03-27 | 平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222010A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766498B2 (ja) * | 1987-01-30 | 1995-07-19 | 松下電器産業株式会社 | 薄膜磁気ヘツドの製造方法 |
| JP2944082B2 (ja) * | 1988-03-10 | 1999-08-30 | 三洋電機株式会社 | 平坦化方法 |
| US7611610B2 (en) * | 2003-11-18 | 2009-11-03 | Fei Company | Method and apparatus for controlling topographical variation on a milled cross-section of a structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104718A (ja) * | 1982-12-08 | 1984-06-16 | Comput Basic Mach Technol Res Assoc | 薄膜磁気ヘツドの製造方法 |
| JPS59112416A (ja) * | 1982-12-20 | 1984-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜ヘツドの製造方法 |
-
1985
- 1985-03-27 JP JP60062500A patent/JPS61222010A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104718A (ja) * | 1982-12-08 | 1984-06-16 | Comput Basic Mach Technol Res Assoc | 薄膜磁気ヘツドの製造方法 |
| JPS59112416A (ja) * | 1982-12-20 | 1984-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜ヘツドの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61222010A (ja) | 1986-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61501738A (ja) | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 | |
| US4662985A (en) | Method of smoothing out an irregular surface of an electronic device | |
| JPH0546612B2 (ja) | ||
| JPH03295239A (ja) | 半導体装置の製造方法 | |
| US6582889B1 (en) | Method for forming resist pattern and manufacturing method of thin-film element | |
| JPH0718024B2 (ja) | 平但化方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH09198624A (ja) | 複合型磁気ヘッドおよびその製造方法 | |
| JPH0447886B2 (ja) | ||
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JP2654147B2 (ja) | 薄膜磁気ヘッド | |
| JP3169654B2 (ja) | 半導体装置の製造方法 | |
| JPS6035812B2 (ja) | 磁気バブル素子の製造方法 | |
| JPH04281204A (ja) | エッチング方法 | |
| JPH04281205A (ja) | エッチング方法 | |
| JPH0249017B2 (ja) | ||
| JPH0148652B2 (ja) | ||
| JPS6155943A (ja) | 半導体装置の製造方法 | |
| JPH01125996A (ja) | パターン形成方法 | |
| KR960043383A (ko) | 반도체 레이저 다이오드 및 그 제조 방법 | |
| JPH0696423A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS6088443A (ja) | 半導体装置の製造方法 | |
| JPS62149135A (ja) | パタ−ン形成方法 | |
| JPS60173839A (ja) | 基板の平担化法 | |
| JPH04285710A (ja) | 薄膜磁気ヘッドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |