JPH09181450A - 多層セラミック回路基板の製造方法 - Google Patents

多層セラミック回路基板の製造方法

Info

Publication number
JPH09181450A
JPH09181450A JP34011995A JP34011995A JPH09181450A JP H09181450 A JPH09181450 A JP H09181450A JP 34011995 A JP34011995 A JP 34011995A JP 34011995 A JP34011995 A JP 34011995A JP H09181450 A JPH09181450 A JP H09181450A
Authority
JP
Japan
Prior art keywords
insulating layer
molded body
internal wiring
pattern
layer molded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34011995A
Other languages
English (en)
Other versions
JP3231987B2 (ja
Inventor
Yuzuru Matsumoto
譲 松本
Norimitsu Fukamizu
則光 深水
Michinobu Nakamiya
道信 中宮
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18333909&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH09181450(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34011995A priority Critical patent/JP3231987B2/ja
Publication of JPH09181450A publication Critical patent/JPH09181450A/ja
Application granted granted Critical
Publication of JP3231987B2 publication Critical patent/JP3231987B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】導体膜厚が厚くなるとそれにより発生する段差
の影響で絶縁層間の密着が不充分となるという問題があ
った。 【解決手段】複数の絶縁層成形体を積層し、所定位置に
内部配線パターンが形成された積層成形体を作製し、該
積層成形体を焼成する多層セラミック回路基板の製造方
法であって、内部配線パターンが、絶縁層成形体に形成
された内部配線用貫通溝内に導電性ペーストを充填して
形成されている方法であり、絶縁層成形体が、セラミッ
クからなる絶縁層材料、光硬化可能なモノマー、有機バ
インダを含有するスリップ材を薄層化し乾燥してなり、
内部配線パターンが、絶縁層成形体の表面を露光処理し
た後現像処理して形成された内部配線用貫通溝内に導電
性ペーストを充填して形成されている方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層セラミック回
路基板の製造方法に関するものであり、例えば、電圧制
御発振器(VCO),ミキサ部,フィルター素子, 発振
子,コイル,コンデンサ等の多層セラミック回路基板の
製造方法に関するものである。
【0002】
【従来技術】一般に多層セラミック回路基板は、ガラス
−セラミックなどの絶縁層を複数積層してなり、その内
部には、タングステン等の高融点金属材料、金,銀,銅
などの低抵抗材料からなる内部配線やビアホール導体が
形成されている。
【0003】多層セラミック回路基板の製造方法は、大
きく分けて2つに大別できる。
【0004】その1つが、絶縁層となるガラス材料・セ
ラミック材料を含有するスリップ材を形成し、ドクター
ブレード法などによってグリーンシートを作成し、次
に、グリーンシートにビアホール導体となる位置にNC
パンチや金型などで貫通穴を形成し、次に内部配線パタ
ーン及びビアホール導体に応じてグリーンシート上に導
電性ペーストを印刷・充填し、次に、これらのグリーン
シートを複数積層して、この積層成形体を一括して同時
焼成するグリーンシート積層方式である。
【0005】いま1つが、絶縁層となる絶縁ペーストと
内部配線となる導電性ペーストを交互に印刷し、印刷積
層体を形成し、この積層成形体を一括して同時焼成する
印刷積層方式である。尚、この印刷積層方式において、
異なる絶縁層間の内部配線を接続するビアホール導体
は、例えば、スリップ材を印刷する際に、下部に位置す
る内部配線となる導体膜が露出するように印刷パターン
を制御することにより形成されていた。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
グリーンシート積層方式による製造方法は、絶縁層とな
るグリーンシートを作成するためのテープ成型工程が必
要であること、さらに異なる絶縁層間の内部配線を接続
するためのビアホール導体となる貫通穴を開ける工程が
必要となる。孔開け工程は、金型やNCパンチを用いる
ことが一般的であり、NCパンチの場合、1つずつ穴を
開けなくてはならないため、工数がかかり高価になって
しまう。
【0007】また、1枚のグリーンシートに複数種類の
穴径を作成する場合、例えば電源用、アース用の導体と
なるビアホール導体を大きく設定したい場合には、その
都度金型やNCパンチを交換する必要があり極めて煩雑
となってしまう。尚、NCパンチで貫通穴を形成する場
合に、その穴径は最小100μm 程度が限界であり、そ
れ以上でなければ貫通穴は形成できなかった。
【0008】これに対して、印刷積層方式による製造方
法は、上述のテープ成型工程及びビアホール導体となる
貫通穴の形成工程が不要になるため、製造工程は簡略化
されるものの、異なる絶縁層間に配置される内部配線間
を接続する手段として、絶縁層となる絶縁ペースト材の
印刷塗布のパターンを制御して、下部に位置する内部配
線の導体膜の接続部分のみが露出するが、この露出部分
の開口径は150μm以上にしなくては、絶縁ペースト
材のダレなどによって導通不良が発生する可能性があ
り、高密度の内部配線を達成することが困難であった。
また、導体膜の積層数が増加すると、絶縁ペースト材を
印刷しても、この印刷面が平坦にならず、その上に導体
膜を印刷するにあたり、安定な導体膜を形成することが
できないという問題点があった。
【0009】さらに、上記いずれの方法においても基板
内部に導体配線パターンを形成するが、その導体膜厚は
焼成前の状態で、せいぜい30μm以下に抑えなければ
ならない。その理由は、導体膜厚が厚くなるとそれによ
り発生する段差の影響で絶縁層間の密着が不充分とな
り、焼成後に層間密着不良(デラミネーション)を起こ
し品質が低下してしまう。最近では、この多層セラミッ
ク回路基板を車載用基板等の大電流容量が要求される分
野にも適用する動きがあり、そのためには導体膜厚をで
きるだけ厚くする必要があるが、上記品質上の問題もあ
って、導体膜厚についての制約があった。
【0010】
【課題を解決するための手段】本発明の多層セラミック
回路基板の製造方法は、複数の絶縁層成形体を積層して
なるとともに、所定位置に内部配線パターンが形成され
た積層成形体を作製した後、該積層成形体を焼成する多
層セラミック回路基板の製造方法であって、前記積層成
形体が、複数の絶縁層成形体の所定位置に、内部配線パ
ターン状の貫通溝が形成され、該貫通溝内に導電性ペー
ストが充填されたパターン用絶縁層成形体を介装して形
成されている方法である。内部配線パターン状の貫通溝
は、セラミックからなる絶縁層材料と、光硬化可能なモ
ノマーと、有機バインダーとを含有するパターン用絶縁
層成形体の表面を、内部配線パターンの形成部を除いて
露光処理し硬化させた後、現像処理し未硬化の部分を除
去することにより形成されることが望ましい。
【0011】また、本発明の多層セラミック回路基板の
製造方法は、セラミックからなる絶縁層材料と、光硬化
可能なモノマーと、有機バインダーとを含有するスリッ
プ材を薄層化し乾燥して絶縁層成形体を形成する工程
と、該絶縁層成形体の表面を露光処理して硬化させる工
程と、前記露光処理により硬化された絶縁層成形体の表
面に内部配線パターン厚みに相当する厚みのパターン用
絶縁層成形体を積層する工程と、前記パターン用絶縁層
成形体の表面を前記内部配線パターンの形成部を除いて
露光処理して硬化させる工程と、露光処理後の前記パタ
ーン用絶縁層成形体を現像処理し、前記内部配線パター
ンの形成部を除去して内部配線パターン状の貫通溝を形
成する工程と、該貫通溝内に導電性ペーストを充填する
工程と、少なくとも前記パターン用絶縁層成形体の表面
に前記絶縁層成形体を積層する工程から露光処理工程を
繰り返して形成された積層成形体を焼成する工程とを具
備する方法である。
【0012】尚、絶縁層材料としてセラミックを挙げて
いるが、本発明においては、絶縁層材料のセラミックと
はガラスセラミックも含む意味である。
【0013】
【作用】本発明によれば、絶縁層成形体の表面に内部配
線パターンを形成することなく、絶縁層成形体に内部配
線パターン形状の溝を形成し、この溝に導電性ペースト
を充填することにより内部配線パターンを形成したの
で、多層セラミック回路基板の内部配線パターンの厚み
を従来より厚くしても、絶縁層間の密着不充分に起因す
る基板焼成後のデラミネーションを引き起こすことがな
くなり、内部配線の膜厚が厚い基板の品質向上を図るこ
とができる。これにより、大電流容量が要求される車載
用途等の基板に対しても、内部配線の膜厚が厚い基板を
容易に製造することが可能となる。またその製造方法は
容易である為、製造コストが安価であるというメリット
もある。
【0014】
【発明の実施の形態】本発明の多層セラミック回路基板
は、複数の絶縁層成形体を積層し、所定位置に内部配線
パターンが形成された積層成形体を作製し、該積層成形
体を焼成することにより得られるものであるが、絶縁層
成形体となるスリップ材は、セラミック材料、ガラス材
料、光硬化可能なモノマー、有機バインダーと、有機溶
剤を均質混練して得られた溶剤系のスリップ材である。
【0015】また850〜1050℃で焼成される低温
焼成多層セラミック回路基板においては、絶縁層には、
セラミック材料とガラス材料(両者を合わせて固形成分
という)とが互いに結合しあい強度を向上させている。
【0016】このようなセラミック材料としては、クリ
ストバライト、石英、コランダム(αアルミナ)、ムラ
イト、ジルコニア、コーディエライト等の粉末であり、
その平均粒径は、好ましくは1.0〜6.0μm、更に
好ましくは1.5〜4.0μmである。これらのセラミ
ック材料は2種以上混合して用いてもよい。ここで、
1.0〜6.0μmのセラミック材料を用いるのは、セ
ラミック材料の平均粒径が1.0μm未満の場合はスリ
ップ化することが困難であり、後述の露光時に露光光が
乱反射して充分な露光ができなくなり、逆に平均粒径が
6.0μmを超えると緻密な絶縁層が得にくくなるから
である。
【0017】ガラス材料は、複数の金属酸化物を含むガ
ラスフリットであり、850〜1050℃で焼成した後
に、コーディエライト、ムライト、アノーサイト、セル
ジアン、スピネル、ガーナイト、ウィレマイト、ドロマ
イト、ペタライト及びその置換誘導体の結晶を少なくと
も1種析出するものであれば、強度の高い絶縁層が可能
となる。特に、アノーサイトまたはセルジアンを析出す
る結晶化ガラスフリットを用いると、より強度の高い絶
縁層が得られ、また、コージェライトまたはムライトを
析出し得る結晶化ガラスフリットを用いると、焼成後の
熱膨張率が低い為、回路基板上にIC等のシリコンチッ
プを配置するための回路基板としては最適となる。
【0018】絶縁層の強度、熱膨張率を考慮した最も好
ましいガラス材料としては、B2 3 、SiO2 、Al
2 3 、ZnO、アルカリ土類酸化物を含むガラスフリ
ットである。この様なガラスフリットは、ガラス化範囲
が広く、また屈伏点が600〜800℃付近にある為、
850〜1050℃程度で焼成する場合、低温焼成多層
セラミック回路基板に用いる内部配線、ビアホール導体
となる銅系、銀系及び金系の導電材料の焼結挙動に適し
ている。
【0019】夫々の成分の作用として、B2 3 、Si
2 は、主にネットワークフォーマーとして、Al2
3 は、主にインターミディエイトとして、ZnO、アル
カリ土類酸化物は、主にネットワークモディファイヤー
として作用する。
【0020】このようなガラス材料は、上述の所定成分
を所定の比率で混合して加熱溶解し、これを急冷後に粉
砕することによって得られる。粉砕されたガラスフリッ
トの平均粒径は、1.0〜5.0μm、好ましくは1.
5〜3.5μmである。
【0021】ここで、粉砕されたガラスフリットの平均
粒径を1.0〜5.0μmとしたのは、平均粒径が1.
0μm未満の場合はスリップ化することが困難であり、
後述の露光時に露光光が乱反射して充分な露光ができな
くなり、逆に平均粒径が5.0μmを超えると分散性が
損なわれ、具体的には絶縁材料であるセラミック粉末間
に均等に溶解分散できず、強度が非常に低下してしまう
からである。
【0022】上述のセラミック材料とガラス材料との構
成比率は、セラミック材料が10重量%〜50重量%、
好ましくは20重量%〜35重量%であり、ガラス材料
が90重量%〜50重量%、好ましくは80重量%〜6
5重量%である。
【0023】ここで、セラミック材料が10重量%〜5
0重量%、ガラス材料が90重量%〜50重量%とした
のは、セラミック材料が10重量%未満、且つガラス材
料が90重量%を越えると、絶縁層にガラス質が増加し
すぎ、絶縁層の強度等からしても不適切であり、また、
セラミック材料が50重量%を越え、且つガラス材料が
50重量%未満となると、後述の露光時に露光光が乱反
射して充分な露光ができなり、焼成後の絶縁層の緻密性
も損なわれるからである。
【0024】上述のセラミック材料、ガラス材料の他
に、スリップ材の構成材料としては、焼結によって消失
される光硬化可能なモノマー、有機バインダーと、更
に、有機溶剤を含んでいる。
【0025】尚、有機溶剤は主にスリップの粘度等を調
整するものであり、焼成工程の脱バインダ過程で完全に
消失してしまう。
【0026】スリップ材の光硬化可能なモノマーは、低
温短時間の焼成工程に対応するために、熱分解性に優れ
たものでなくてはならない。光硬化可能なモノマーとし
ては、スリップ材の塗布・乾燥後の露光によって光重合
される必要があり、遊離ラジカルの形成、連鎖生長付加
重合が可能で、2級もしくは3級炭素を有したモノマー
が好ましく、例えば少なくとも1つの重合可能なエチレ
ン系基を有するブチルアクリレート等のアルキルアクリ
レートおよびそれらに対応するアルキルメタクリレート
が有効である。また、テトラエチレングリコールジアク
リレート等のポリエチングリコールジアクリレートおよ
びそれらに対応するメタクリレートも有効である。光硬
化可能なモノマーは、露光で硬化され、現像で露光以外
部分が容易に除去できるような範囲で添加され、例え
ば、固形分に対して5〜15重量%である。
【0027】スリップ材の有機バインダは、光硬化可能
なモノマー同様に熱分解性の良好なものでなくてはなら
ない。同時にスリップの粘性を決めるものである為、固
形分との濡れ性も重視せねばならず、本発明者等の検討
によればアクリル酸もしくはメタクリル酸系重合体のよ
うなカルボキシル基、アルコール性水酸基を備えたエチ
レン性不飽和化合物が好ましい。添加量としては固形分
に対して25重量%以下が好ましい。
【0028】スリップ材における光硬化可能なモノマー
及び有機バインダは上述したように熱分解性の良好なも
のでなくてはならないが、具体的には600℃以下で熱
分解が可能でなくてはならない。更に好ましくは500
℃以下である。熱分解温度が600℃を越えると、絶縁
層内に残存してしまい、カーボンとしてトラップし、基
板を灰色に変色させたり、絶縁層の絶縁抵抗までも低下
させてしまう。またボイドとなりデラミネーションを起
こすことがある。
【0029】また、スリップ材として、増感剤、光開始
系材料等を必要に応じて添加しても構わない。例えば、
光開始系材料としては、ベンゾフェノン類、アシロイン
エステル類化合物などが挙げられる。
【0030】上述のように、セラミック材料、ガラス材
料、光硬化可能なモノマー、有機バインダ、さらに、有
機溶剤とともに混合、混練して、絶縁層となる溶剤系ス
リップ材が構成される。混合・混練方法は従来より用い
られている方法、例えばボールミルによる方法を用いれ
ばよい。スリップ材の薄層化方法は、例えば、ドクター
ブレード法(ナイフコート法)、ロールコート法、印刷
法などにより形成され、特に塗布後の絶縁膜の表面が平
坦化することが容易なドクターブレード法などが好適で
ある。尚、薄層化の方法に応じて所定粘度に調整され
る。
【0031】また、内部配線やビアーホール導体となる
導体材料の導電性ペーストは、金、銀、銅もしくはその
合金のうち少なくとも1つの金属材料の粉末と、低融点
ガラス成分と、有機バインダーと及び有機溶剤とを均質
混練したものが使用される。
【0032】特に、焼成温度が850〜1050℃であ
るため、金属材料としては、比較的低融点であり、且つ
低抵抗材料が選択され、また、低融点ガラス成分も、絶
縁層となる絶縁層成形体(スリップ材を塗布、乾燥した
もの)との焼結挙動を考慮して、その屈伏点が700℃
前後となるものが使用される。
【0033】本発明の多層セラミック回路基板の製造方
法は、まず、支持基板上にスリップ材料を薄層化(以
下、単に塗布という)・乾燥して絶縁層となる絶縁層成
形体を形成する。
【0034】塗布方法としては、ドクターブレード法や
ロールコート法、塗布面積を概略支持基板と同一面積と
するスクリーンを用いた印刷法などによって形成され
る。乾燥方法としては、バッチ式乾燥炉、インライン式
乾燥炉を用いて行われ、乾燥条件は120℃以下が望ま
しい。また、急激な乾燥は表面にクラックを発生する可
能性があるため、急加熱は避けることが重要となる。
【0035】ここで、支持基板としては、ガラス基板、
有機フィルム、アルミナセラミックなどが例示できる。
この支持基板は、焼成工程前で取り外されるが、特にア
ルミナセラミックなどの場合には、同時に焼成を行い、
完成品の多層セラミック基板の一部を構成するようにし
ても構わない。従って、このアルミナ支持基板に、内部
配線や表面配線を形成しておいても構わない。
【0036】次に、支持基板上に形成した絶縁層成形体
にビアホール導体となる貫通穴を形成する。尚、実際に
は、貫通穴の下部は、支持基板などによって閉塞されて
いるが、便宜上貫通穴という。貫通穴の形成方法は、露
光・現像を用いて行う。尚、ビアホール導体の形成の不
要な絶縁層成形体については、この貫通穴の形成及びビ
アホール導体となる導電性ペーストの充填を省略する。
【0037】露光処理は、例えば、フォトターゲットを
絶縁基板上に近接または載置して、貫通穴以外の領域
に、低圧、高圧、超高圧の水銀灯系の露光光を照射す
る。これにより、貫通穴以外の領域では、光硬化可能な
モノマーが光重合反応を起こす。
【0038】従って、貫通穴部分のみが現像処理によっ
て除去可能な溶化部となる。尚、実際には、フォトター
ゲットを絶縁層成形体に接触させて露光した方が露光精
度は向上する。また、最適露光時間は絶縁層成形体の厚
み、貫通穴の直径などで決まる。尚、露光装置は所謂写
真製版技術に用いられる一般的なものでよい。
【0039】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、貫通穴である
露光溶化部に接触させ、現像を行う。その後必要に応じ
て洗浄及び乾燥を行う。
【0040】次に、ビアホール導体となる導体部材を、
導電性ペーストの充填・乾燥によって形成する。充填方
法は、例えばスクリーン印刷方法で行なう。
【0041】次に、内部配線となるパターンを形成す
る。まず、ビアホール導体が充填された絶縁層成形体上
に、上記スリップ材を塗布・乾燥して内部配線パターン
の膜厚に相当する厚みのパターン用絶縁層成形体を形成
する。このパターン用絶縁層成形体に内部配線パターン
形状の貫通溝を形成する。この貫通溝は、上記と同様の
露光処理及び現像処理を行って形成する。
【0042】次に、内部配線パターンとなる導体部材
を、貫通溝への導電性ペーストの充填・乾燥によって形
成する。充填方法は、例えばスクリーン印刷方法で行な
う。この貫通溝も、ビアホール導体用の貫通穴と同様、
便宜上貫通溝といい、また、内部配線が不要な層につい
ては、この工程は省略される。
【0043】以上、スリップ材の塗布・乾燥による絶縁
層成形体の形成、露光・現像による貫通穴の形成、導電
性ペーストの貫通穴への充填によるビアホール導体とな
る導体部材の形成、更に露光・現像による内部配線パタ
ーン形成用の貫通溝の形成とその溝への導電性ペースト
の充填による内部配線パターンの形成で、基本的に1層
分の絶縁層成形体及び内部配線パターンの形成が終了
し、これを所望の回数繰り返すことにより未焼成状態の
多層セラミック回路基板が完成する。その後、必要に応
じてプレス等を行ない形状を整えたり、分割用のスリッ
トを形成する。
【0044】最後に焼成を行なう。焼成工程は脱バイン
ダ過程と焼成過程からなり、脱バインダ過程(〜600
℃)で絶縁層成形体、内部配線パターン及びビアホール
導体の導体部材の有機成分を消失し、その後、所定雰囲
気、所定温度で絶縁層成形体及び内部配線パターン、ビ
アホール導体となる導体部材を一括的に焼成する。
【0045】このようにして得られた多層セラミック回
路基板は、基板の表面に各種処理を行う。例えば、表層
に厚膜導体パターンを印刷、焼きつけをおこなったり、
厚膜抵抗体及び厚膜保護膜を印刷、焼きつけをおこなっ
たり、また薄膜導体パターンを形成したり、メッキ被覆
処理をおこなったり、さらにICチップを含む各種電子
部品の接合を行う。
【0046】尚、表面厚膜導体パターン、厚膜抵抗体及
び厚膜保護膜の形成においては、上述の絶縁層成形体と
内部配線パターンの多層化後に形成された積層成形体に
印刷を行い、未焼成状態の多層セラミック回路基板の焼
成工程で、同時に焼成しても構わない。また、表面厚膜
導体パターンの一部、例えば最上層のビアホール導体と
なる導体部材と接続する表面ランド電極のみを未焼成状
態の多層セラミック回路基板上に印刷し、同時に焼成し
ても構わない。
【0047】また、上記例では、露光現像により貫通溝
を形成し、この溝に導体ペーストを充填して内部配線パ
ターンを形成したが、露光現像以外の方法でパターン用
絶縁層成形体に貫通溝を形成しても良い。
【0048】
【実施例】以下、本発明の実施例を説明する。図1は、
本発明に係る多層セラミック回路基板の断面図である。
尚、この実施例は、内部配線導体として金系、銀系、銅
系導体を使用した低温焼成の多層セラミック回路基板で
説明する。
【0049】本発明に係る多層セラミック回路基板10
は、絶縁層1a〜1f、内部配線2、ビアホール導体3
とからなり、回路基板10の表面には表面配線4、厚膜
抵抗体膜5、各種電子部品6が形成されている。
【0050】絶縁層1a〜1fは、ガラス−セラミック
材料からなり、その厚みは40〜150μmである。こ
のような複数の絶縁層1a〜1f間には、内部配線2が
配置されている。内部配線2は、金系、銀系、銅系の金
属材料、例えば銀系導体からなっている。また、異なる
絶縁層1a〜1f間の内部配線2は、絶縁層1a〜1f
の厚みを貫くビアホール導体3によって接続されてい
る。このビアホール導体3も内部配線2と同様に金系、
銀系、銅系の金属材料、例えば銀系導体からなってい
る。
【0051】多層セラミック回路基板10の表面には、
絶縁層1aのビアホール導体3と接続する表面配線4が
形成されており、この表面配線4上には、必要に応じ
て、厚膜抵抗体膜5や図示していないが厚膜保護膜が形
成されたり、メッキ処理されたり、またICを含む各種
電子部品6が半田やボンディング細線によって接合され
ている。
【0052】このような多層セラミック回路基板10
は、図2に示す製造工程によって製造される。
【0053】<使用する材料の説明>まず、絶縁層1a
〜1fとなるスリップ材を作成する。
【0054】溶剤系スリップ材は、例えば、ガラス材料
であるSiO2 、Al2 3 、ZnO、MgO、B2
3 を主成分とする結晶化ガラス粉末70重量%とセラミ
ック材料であるアルミナ粉末30重量%とからなるガラ
ス−セラミック粉末と、光硬化可能なモノマー、例えば
ポリオキシエチル化トリメチロールプロパントリアクリ
レートと、有機バインダ、例えばアルキルメタクリレー
トと、可塑剤とを、有機溶剤、例えばエチルカルビトー
ルアセテートに混合し、ボールミルで約48時間混練し
て作成される。
【0055】尚、上述の実施例では溶剤系スリップ材を
作成しているが、上述のように親水性の官能基を付加し
た光硬化可能なモノマー、例えば多官能基メタクリレー
トモノマー、有機バインダ、例えばカルボキシル変性ア
ルキルメタクリレートを用いて、イオン交換水で混練し
た水系スリップ材を作成しても構わない。
【0056】また、内部配線2、ビアホール導体3とな
る導電性ペーストを作成する。導電性ペーストは、低融
点で且つ低抵抗の金属材料である例えば銀粉末と、硼珪
酸系低融点ガラス、例えばB2 3 −SiO2 −BaO
ガラス、CaO−B2 3 −SiO2 ガラス、CaO−
Al2 3 −B2 3 −SiO2 ガラスと、有機バイン
ダ、例えばエチルセルロースとを、有機溶剤、例えば
2,2,4−トリメチル−1,3−ペンタジオ−ルモノ
イソブチレ−トに混合しボールミルで均質に混練して作
成される。
【0057】<製造工程の説明>上述のスリップ材を、
用意された支持基板上に、塗布・乾燥を行い、最下層と
なる絶縁層成形体を形成する。
【0058】具体的には、図2(a)に示すように、ま
ず、支持基板15上に、上述のスリップ材をドクターブ
レード法によって塗布・乾燥して、図1における絶縁層
1a〜1fの最下層である絶縁層1fを構成する絶縁層
成形体31fを形成する。ここで、支持基板15として
は、マイラーフイルムを用い、焼成工程前に取り外され
る。塗布後の乾燥条件は、60〜80℃で20分乾燥で
あり、薄層化・乾燥された絶縁層成形体31fの厚み
は、絶縁層1fの厚みより導体膜厚分である50μmだ
け小さい厚みである50μmとされている。
【0059】次に、絶縁層成形体31fに貫通穴の形成
を行う。貫通穴の形成は、露光処理、現像処理、洗浄・
乾燥処理により行う。
【0060】具体的には、露光処理は、図2(b)に示
すように、絶縁層成形体31f上に、貫通穴が形成され
る領域が遮光されるようなフォトターゲット33を載置
して、超高圧水銀灯(10mW/cm2 )を光源として
用いて露光を行なう。
【0061】これにより、貫通穴が形成される領域の絶
縁層成形体31fにおいては、光硬化可能なモノマの光
重合反応がおこらず、貫通穴が形成される領域以外の絶
縁層成形体31fにおいては、光重合反応が起こる。こ
こで光重合反応が起こった部位を不溶化部といい、光重
合反応が起こらない部位を溶化部という。尚、50μm
程度の絶縁層成形体31fは、超高圧水銀灯(10mW
/cm2 )を5〜10秒程度照射すれば露光を行うこと
ができる。
【0062】現像処理は、絶縁層成形体31fの溶化部
を現像液で除去するもので、具体的にはトリエタノール
アミン水溶液を現像液として用いてスプレー現像を行
う。この現像処理により、図2(c)に示すように、絶
縁層成形体31fに直径80〜100μmの貫通穴35
を形成することができる。その後、絶縁層成形体31f
を現像により生じる不要なカスなどを洗浄、乾燥工程に
より完全に除去する。
【0063】次に、貫通穴35へ導体ペーストの充填・
乾燥して導体部材を形成する。具体的には、図2(d)
に示すように、上述の工程で形成した貫通穴35内に上
述の導電性ペーストを充填し、乾燥する。貫通穴35に
相当する部位のみに印刷可能なスクリーンを用いた印刷
によって、ビアホール導体3となる導体部材36を形成
し、その後、80℃で10分乾燥する。
【0064】次に、内部配線2となる内部配線パターン
の形成を行う。まず、図2(e)に示すように、ビアホ
ール導体となる導体部材36が形成された絶縁層成形体
31f上に、上述のスリップ材をドクターブレード法に
より塗布・乾燥して、図1における絶縁層1f上の配線
膜厚に相当する厚みである50μmのパターン用絶縁層
成形体38fを形成する。このパターン用絶縁層成形体
38fに、上述の貫通穴35を形成したのと同様の方法
で、図2(f)に示すように、露光処理、現像処理、洗
浄・乾燥処理を行って、図2(g)に示すように、内部
配線パターンを形成する為の貫通溝37を形成する。更
に、図2(h)に示すように、この貫通溝37内に上述
の導電性ペーストをスクリーン印刷して充填し、内部配
線2となる内部配線パターン39を形成して、80℃で
10分乾燥する。
【0065】こうして、内部配線パターン39を含むパ
ターン用絶縁層成形体38f及びビアホール導体3を含
む絶縁層成形体31fが形成される。
【0066】次に、再度、絶縁膜の塗布・乾燥工程を繰
り返し、下から2層目の絶縁層成形体を形成する。即
ち、図3に示すように、絶縁層1eとなる絶縁層成形体
31eを塗布・乾燥した後、露光・現像処理により貫通
穴35を形成し、ビアホール導体3となる導体部材36
を印刷充填し、更に、パターン用絶縁層成形体38eを
塗布・乾燥した後、露光・現像処理により貫通溝37を
形成し、内部配線2となる内部配線パターン39の形成
を繰り返す。このようにして、上から2層目の絶縁層成
形体31b、パターン用絶縁層成形体38bを形成し、
露光・現像処理により貫通穴35を形成し、ビアホール
導体3となる導体部材36、及び内部配線2となる配線
パターン39を印刷充填する。最上層だけは、絶縁層1
aの膜厚に相当する厚みの絶縁層成形体31aのみを形
成し、貫通穴35を形成した後、ビアホール導体3とな
る導体部材36を印刷充填して、所定積層数の積層成形
体を形成する。
【0067】最後に、表面配線4となる導体膜を印刷・
乾燥により形成する。これは、各絶縁層成形体31a〜
31f、パターン用絶縁層成形体38b〜38f、内部
配線2となる配線パターン39、ビアホール導体3とな
る導体部材36の一括焼成時に、表面配線4となる導体
膜をも一括的に焼成しようとするものである。
【0068】次に、必要に応じて、積層成形体をプレス
で形状を整えたり、また、支持基板15を取り外す。
尚、一般に大量生産のために、図3に示すような積層成
形体が多数集合した一枚のセラミック基板を作製するこ
とが行われているが、この場合には分割溝を形成するこ
とも必要となる。
【0069】次に、焼成を行う。焼成は、脱バインダー
工程と、本焼成工程からなる。脱バインダー工程は、概
ね600℃以下の温度領域であり、絶縁層成形体31a
〜31f、パターン用絶縁層成形体38b〜38f及び
内部配線パターン39、導体部材36に含まれている有
機バインダー、光硬化可能なモノマーを消失する過程で
あり、本焼成工程は、ピーク温度850〜1050℃、
例えば、900℃30分ピークの焼成過程である。
【0070】これにより6層の絶縁層1a〜1f間に内
部配線2、ビアホール導体3が形成され、さらに表面配
線4が形成された多層セラミック回路基板が達成され
る。
【0071】その後、表面処理として、さらに、厚膜抵
抗膜5や厚膜保護膜の印刷・焼きつけ、メッキ処理、さ
らにICチップを含む電子部品6の接合を行う。
【0072】尚、回路基板10の上面側または下面側の
みに表面配線4、厚膜抵抗膜5、電子部品6を形成して
もよい。
【0073】また、表面配線4は、絶縁層成形体31a
〜31f、38b〜38fを焼成した焼結体の表面に、
印刷・乾燥し、所定雰囲気で焼きつけを行っても構わな
い。
【0074】例えば、内部配線2にAg系導体を用い、
表面配線4としてCu系導体を用いる場合、絶縁層成形
体31a〜31f、38b〜38fと内部配線パターン
39の導体膜からなる積層成形体を、酸化性雰囲気又は
中性雰囲気で焼成し、焼成された焼結体の表面に、Cu
系導体の印刷・乾燥を行い、中性雰囲気又は還元性雰囲
気・780℃(AgとCuの共晶点)以下の温度で焼成
する。
【0075】また、支持基板15がアルミナセラミック
基板を用いた場合には、焼成前に取り外すことなく、多
層セラミック回路基板の下部層としてそのまま残存させ
ても構わない。この場合、支持基板15であるアルミナ
セラミック基板にビアホール導体や内部配線パターンを
予め形成してもよい。
【0076】このような製造方法によれば、ビアホール
導体3用の貫通穴35及び内部配線を形成する為の貫通
溝37が、フォトターゲット33を用いて、露光・現像
処理によって作成されるために、フォトターゲット33
のパターンによっては、複数種類の径の貫通穴35や種
々の形状の貫通溝37を任意に形成することができる。
これは、多層セラミック回路基板中にアース導体の内部
配線や電源で電圧の内部配線を用いる場合、導電率を考
慮して、孔径や形状,厚みを任意に設定できるため極め
て有益である。
【0077】また、従来の製造方法、即ち、金型やNC
パンチの打ち抜きや、スリップ材の印刷パターンによる
接続では得ることができない径、例えば80μmで、さ
らに相対位置精度の高い貫通穴35の形成が可能である
ため、高密度の内部配線2を有する多層セラミック回路
基板が簡単に製造できる。
【0078】また、従来のグリーンシート積層方式によ
る製造方法による場合と異なり、絶縁層となるグリーン
シートを作成するためのテープ成型工程が不要となり、
さらに異なる絶縁層間の内部配線を接続するためのビア
ホール導体となる貫通穴を金型やNCパンチを用いて開
ける工程が不要となるため、工数を大幅に削減して安価
に多層セラミック回路基板の製造方法を製造することが
できる。
【0079】さらに、内部配線パターン39の厚みは絶
縁層成形体の厚みにより制御できるため、任意の厚みの
内部配線を形成することができる。また、内部配線厚み
が厚くなったとしても、従来のように導体膜厚が厚くな
ることによる段差の発生がなく、絶縁層間の密着性を向
上することができる。
【0080】また、絶縁層となるスリップ材の塗布によ
り絶縁層成形体が形成されるため、絶縁層成形体の表面
が、内部配線の導体層成形体の積層状態に係わらず、常
に平面状態を維持できるため、絶縁層成形体上に導体膜
を非常に精度良く形成することができる。
【0081】尚、上述の実施例では、内部配線2とし
て、Au系、Ag系、Cu系の低融点金属材料を用いた
低温焼成多層セラミック回路基板で説明したが、内部配
線2として、タングステン、モリブデンなどの高融点金
属材料が用いた、1300℃前後で焼成される多層セラ
ミック回路基板であっても構わない。この場合、スリッ
プ材のガラス材料の組成を所定成分とし、さらにセラミ
ック材料との混合比率を所定に設定する必要がある。
【0082】
【発明の効果】以上のように、本発明によれば、多層セ
ラミック回路基板の内部配線パターンの厚みを従来より
厚くしても、絶縁層間の密着不充分に起因する基板焼成
後のデラミネーションを引き起こすことがなくなり、内
部配線の膜厚が厚い基板の品質向上を図ることができ
る。これにより、大電流容量が要求される車載用途等の
基板に対しても、内部配線の膜厚が厚い基板を容易に製
造することができ、さらに製造方法自体が容易である
為、製造コストを安価にできる。
【図面の簡単な説明】
【図1】本発明の製造方法により得られた多層セラミッ
ク回路基板の断面図である。
【図2】本発明の多層セラミック回路基板の製造方法を
説明する工程図である。
【図3】本発明の積層成形体を示す断面図である。
【符号の説明】
1a〜1f・・・絶縁層 2・・・内部配線 3・・・ビアホール導体 4・・・表面配線 5・・・厚膜抵抗体膜 6・・・電子部品 10・・・多層セラミック回路基板 15・・・支持基板 31a〜31f・・・絶縁層成形体 33・・・フォトターゲット 35・・・貫通穴 36・・・導体部材 37・・・貫通溝 38b〜38f・・・パターン用絶縁層成形体 39・・・内部配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井本 晃 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数の絶縁層成形体を積層してなるととも
    に、所定位置に内部配線パターンが形成された積層成形
    体を作製した後、該積層成形体を焼成する多層セラミッ
    ク回路基板の製造方法であって、前記積層成形体が、複
    数の絶縁層成形体の所定位置に、内部配線パターン状の
    貫通溝が形成され、該貫通溝内に導電性ペーストが充填
    されたパターン用絶縁層成形体を介装して形成されてい
    ることを特徴とする多層セラミック回路基板の製造方
    法。
  2. 【請求項2】内部配線パターン状の貫通溝は、セラミッ
    クからなる絶縁層材料と、光硬化可能なモノマーと、有
    機バインダーとを含有するパターン用絶縁層成形体の表
    面を、内部配線パターンの形成部を除いて露光処理し硬
    化させた後、現像処理し未硬化の部分を除去することに
    より形成されることを特徴とする請求項1記載の多層セ
    ラミック回路基板の製造方法。
  3. 【請求項3】セラミックからなる絶縁層材料と、光硬化
    可能なモノマーと、有機バインダーとを含有するスリッ
    プ材を薄層化し乾燥して絶縁層成形体を形成する工程
    と、該絶縁層成形体の表面を露光処理して硬化させる工
    程と、前記露光処理により硬化された絶縁層成形体の表
    面に内部配線パターン厚みに相当する厚みのパターン用
    絶縁層成形体を積層する工程と、前記パターン用絶縁層
    成形体の表面を前記内部配線パターンの形成部を除いて
    露光処理して硬化させる工程と、露光処理後の前記パタ
    ーン用絶縁層成形体を現像処理し、前記内部配線パター
    ンの形成部を除去して内部配線パターン状の貫通溝を形
    成する工程と、該貫通溝内に導電性ペーストを充填する
    工程と、少なくとも前記パターン用絶縁層成形体の表面
    に前記絶縁層成形体を積層する工程から露光処理工程を
    繰り返して形成された積層成形体を焼成する工程とを具
    備することを特徴とする多層セラミック回路基板の製造
    方法。
JP34011995A 1995-12-27 1995-12-27 多層セラミック回路基板の製造方法 Expired - Fee Related JP3231987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34011995A JP3231987B2 (ja) 1995-12-27 1995-12-27 多層セラミック回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34011995A JP3231987B2 (ja) 1995-12-27 1995-12-27 多層セラミック回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH09181450A true JPH09181450A (ja) 1997-07-11
JP3231987B2 JP3231987B2 (ja) 2001-11-26

Family

ID=18333909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34011995A Expired - Fee Related JP3231987B2 (ja) 1995-12-27 1995-12-27 多層セラミック回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3231987B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
WO2004068516A1 (ja) * 2003-01-31 2004-08-12 Tdk Corporation セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP2005097095A (ja) * 2003-08-28 2005-04-14 Tdk Corp セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
WO2006043350A1 (ja) * 2004-10-18 2006-04-27 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品の製造方法および複合積層体
KR100683097B1 (ko) * 2004-03-03 2007-02-15 티디케이가부시기가이샤 적층 세라믹 전자 부품, 회로 기판, 및 해당 부품과 회로기판의 제조에 사용되는 세라믹 그린 시트의 제조 방법
JP2007165615A (ja) * 2005-12-14 2007-06-28 Tdk Corp セラミック多層基板及びその製造方法
JP2014160050A (ja) * 2013-01-25 2014-09-04 Kyocera Corp プローブカード用基板およびプローブカード

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
WO2004068516A1 (ja) * 2003-01-31 2004-08-12 Tdk Corporation セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
US7540931B2 (en) 2003-01-31 2009-06-02 Tdk Corporation Method of producing ceramic green sheet and method of producing electronic component using this ceramic green sheet
JP2005097095A (ja) * 2003-08-28 2005-04-14 Tdk Corp セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP4573025B2 (ja) * 2003-08-28 2010-11-04 Tdk株式会社 セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
KR100683097B1 (ko) * 2004-03-03 2007-02-15 티디케이가부시기가이샤 적층 세라믹 전자 부품, 회로 기판, 및 해당 부품과 회로기판의 제조에 사용되는 세라믹 그린 시트의 제조 방법
WO2006043350A1 (ja) * 2004-10-18 2006-04-27 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品の製造方法および複合積層体
US7607216B2 (en) 2004-10-18 2009-10-27 Murata Manufacturing Co., Ltd. Method for manufacturing monolithic ceramic electronic component
JP2007165615A (ja) * 2005-12-14 2007-06-28 Tdk Corp セラミック多層基板及びその製造方法
JP2014160050A (ja) * 2013-01-25 2014-09-04 Kyocera Corp プローブカード用基板およびプローブカード

Also Published As

Publication number Publication date
JP3231987B2 (ja) 2001-11-26

Similar Documents

Publication Publication Date Title
JP4789299B2 (ja) 多層基板の製法
JP3231987B2 (ja) 多層セラミック回路基板の製造方法
JP3580688B2 (ja) 積層セラミック回路基板の製造方法
JP3236782B2 (ja) セラミック基板及びその製造方法並びに分割回路基板
JP3677301B2 (ja) セラミック回路基板及びセラミック回路基板の製造方法
JP3236785B2 (ja) 積層セラミック基板の製造方法
JP4044830B2 (ja) 複合シートの製造方法、並びに積層部品の製造方法
JPH0818236A (ja) 積層セラミック回路基板の製造方法
JPH07176444A (ja) 積層インダクタ部品の製造方法
JPH10275979A (ja) セラミック基板および分割回路基板
JPH09186458A (ja) セラミック基板及びその製造方法並びに分割回路基板
JP2004202831A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JPH0715143A (ja) 多層セラミック回路基板の製造方法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法
JP2005044925A (ja) 複合シートの製造方法、並びに積層部品の製造方法
JPH08213755A (ja) コンデンサ内蔵型積層セラミック回路基板及びその製造方法
JP3500244B2 (ja) セラミック基板の製造方法
JP3522007B2 (ja) 積層セラミック回路基板の製造方法
JPH11112110A (ja) 高周波複合回路基板
JP3322961B2 (ja) 半導体モジュールの製造方法
JP3860696B2 (ja) 多層基板の製法
JPH0742165U (ja) 積層回路基板
JPH09293967A (ja) 積層セラミック回路基板の製造方法
JP2002299821A (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20070914

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080914

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080914

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090914

LAPS Cancellation because of no payment of annual fees