JPH09162498A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ｐ型ＩＩ−ＶＩ族化合物半導体導電層上にこ
れとほぼ格子整合した良質でかつ電気的特性が良好なｐ
型ＩＩＩ−Ｖ族化合物半導体電極層またはｐ型ＩＶ族半
導体電極層が設けられた半導体装置を提供する。 【解決手段】 分子線エピタキシー法によりｎ型ＧａＡ
ｓ基板１上にクラッド層、光導波層、活性層などを構成
する複数のＩＩ−ＶＩ族化合物半導体層を順次積層した
後、最上層のｐ型ＺｎＳｅ層９上にこれとほぼ格子整合
するＩＩＩ−Ｖ族化合物半導体またはＩＶ族半導体から
なるｐ型電極層１０を積層し、このｐ型電極層１０上に
ｐ側電極１１を形成するとともに、ｎ型ＧａＡｓ基板１
の裏面にｎ側電極１２を形成して半導体発光素子を製造
する。ｐ型電極層１０は、基板温度２００℃ないし４５
０℃において、原子状または活性水素を照射しつつ、ｐ
型ＺｎＳｅ層９上に成長させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、ｐ型ＩＩ−ＶＩ族化合物
半導体導電層上に電極が設けられる半導体装置に適用し
て好適なものである。

【０００２】

【従来の技術】ＩＩ−ＶＩ族化合物半導体は、高密度の
光ディスクまたは光磁気ディスクに対する記録／再生に
応用される青色ないし緑色で発光可能な半導体レーザー
や、大画面のカラーディスプレイや信号灯などに応用さ
れる発光ダイオードなどの半導体発光素子の製造に不可
欠である。このようなＩＩ−ＶＩ族化合物半導体を用い
た半導体発光素子は、長寿命化、信頼性の向上、動作電
圧の低減などが求められている。

【０００３】Ｚｎ、Ｃｄ、Ｍｇ、ＨｇなどのＩＩ族元素
とＳｅ、Ｓ、ＴｅなどのＶＩ族元素とからなるＩＩ−Ｖ
Ｉ族化合物半導体を用いた半導体発光素子の製造には、
基板として、ＺｎＳｅと格子定数がほぼ等しく、かつ安
価なＧａＡｓ基板を用いることが多い。この場合、Ｓや
Ｍｇの組成比を変えることによりＧａＡｓと格子整合さ
せることができるＺｎＳＳｅやＺｎＭｇＳＳｅなどをＩ
Ｉ−ＶＩ族化合物半導体層として用いることにより、結
晶欠陥の少ない高品質の成長膜が得られる。

【０００４】これまで、このＩＩ−ＶＩ族化合物半導体
を用いた半導体発光素子におけるｐ型電極層としては、
主としてｐ型ＺｎＴｅ層が用いられている。その理由と
しては、第１に、現在ＩＩ−ＶＩ族化合物半導体の成長
方法の主流である分子線エピタキシー（ＭＢＥ）法にお
いては成長時の基板温度が約３００℃と低温であるた
め、それ以上の高温におけるアニールによる電極層の形
成が困難であり、いわゆるノンアロイ電極層が必要とさ
れていることがある。第２には、例えばＺｎＳｅやＺｎ
ＳＳｅなどのＶＩ族元素としてＳｅまたはＳを含むＩＩ
−ＶＩ族化合物半導体層にｐ型不純物をドーピングする
場合には、ｐ型不純物のドーピング法として現在主流で
ある窒素プラズマ法を用いても、得られるキャリア濃度
は最大でも１×１０¹⁸ｃｍ^-3程度であり、ノンアロイ電
極層として必要な１×１０¹⁹ｃｍ^-3以上のキャリア濃度
を得るのは困難であることがある。

【０００５】しかしながら、ｐ型ＺｎＴｅ層をｐ型電極
層としてｐ型ＺｎＳｅ層上に成長させた場合において
も、それらの間の価電子帯の不連続は約０．８５ｅＶあ
り、これは、正孔にとってのエネルギー障壁としては大
きい。そこで、このエネルギー障壁を実効的になくすた
めに、ｐ型ＺｎＴｅ層とｐ型ＺｎＳｅ層とを交互に積層
したｐ型ＺｎＴｅ／ＺｎＳｅ多重量子井戸（ＭＱＷ）層
をｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層との界面に挿入する
技術が提案され、これによればこのｐ型電極層部に加わ
る電圧を低減させることができる（Electronics Letter
s, vol.29, p.878(1993)) 。

【０００６】

【発明が解決しようとする課題】ところが、ｐ型電極層
の材料として用いられるＺｎＴｅは、ＧａＡｓとの格子
不整合が約８％もあることから、その臨界膜厚は数ｎｍ
と極めて小さい。したがって、このＺｎＴｅからなるｐ
型電極層は、実質的には格子緩和して多数の転位が入っ
た系となっている。このため、このｐ型電極層の下層の
格子整合した層にも結晶欠陥が伸びる可能性があり、ま
た、ｐ型電極層自身の信頼性も低い。このことから、Ｇ
ａＡｓ基板とほぼ格子整合する材料を用いてｐ型電極層
を形成することが重要である。しかしながら、現在、Ｇ
ａＡｓと格子整合するＩＩ−ＶＩ族化合物半導体におい
ては、１×１０¹⁹ｃｍ^-3以上のキャリア濃度のドーピン
グを達成することが可能なものは皆無である。

【０００７】また、ＩＩ−ＶＩ族化合物半導体は一般に
蒸気圧が高いことから、その成長温度はすでに述べたよ
うに約３００℃と他の半導体に比べて低い。このため、
仮に他の材料、例えばＩｎＡｌＰ系ＩＩＩ−Ｖ族化合物
半導体をｐ型電極層の材料として用いる場合において
も、下層に損傷を与えないようにするために、低温で成
長させなければならず、その結果、成長条件が悪くな
り、結晶欠陥が増大するなど、多くの困難が生じる。

【０００８】したがって、この発明は、ｐ型ＩＩ−ＶＩ
族化合物半導体導電層上にｐ型電極層を設ける半導体発
光素子などの半導体装置において、そのｐ型電極層が、
下地層との格子不整合による転位の発生がなく、電気的
にも優れたものであることなどにより、信頼性が高く、
電気的特性も良好なｐ型電極層を得ることができる半導
体装置およびｐ型ＩＩ−ＶＩ族化合物半導体導電層に損
傷を与えることなくそのようなｐ型電極層を成長させる
ことができる半導体装置の製造方法を提供することにあ
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、Ｚｎ、Ｍｇ、Ｃｄ、Ｈｇ
およびＢｅからなる群より選ばれた少なくとも一種類以
上のＩＩ族元素とＳｅ、ＳおよびＴｅからなる群より選
ばれた少なくとも一種類以上のＶＩ族元素とからなるｐ
型ＩＩ−ＶＩ族化合物半導体導電層と、ｐ型ＩＩ−ＶＩ
族化合物半導体導電層上のＧａ、ＡｌおよびＩｎからな
る群より選ばれた少なくとも一種類以上のＩＩＩ族元素
とＰ、ＡｓおよびＳｂからなる群より選ばれた少なくと
も一種類以上のＶ族元素とからなるｐ型ＩＩＩ−Ｖ族化
合物半導体電極層とを有することを特徴とする半導体装
置である。

【００１０】この発明の第１の発明においては、ｐ型Ｉ
Ｉ−ＶＩ族化合物半導体導電層とｐ型ＩＩＩ−Ｖ族化合
物半導体電極層との格子不整合は、好適には、１％以下
である。

【００１１】この発明の第１の発明の一実施形態におい
ては、ｐ型ＩＩＩ−Ｖ族化合物半導体電極層はＡｌ_1-x
Ｇａ_x Ａｓ（ただし、０≦ｘ≦１）からなる。

【００１２】この発明の第１の発明の他の一実施形態に
おいては、ｐ型ＩＩＩ−Ｖ族化合物半導体電極層はＡｌ
_1-x Ｇａ_x Ａｓからなり、このＡｌ_1-x Ｇａ_x ＡｓのＧ
ａ組成比ｘはｐ型ＩＩＩ−Ｖ族化合物半導体電極層とｐ
型ＩＩ−ＶＩ族化合物半導体導電層との界面におけるｘ
＝０からｐ型ＩＩＩ−Ｖ族化合物半導体電極層の最表面
におけるｘ＝１まで徐々に変化している。

【００１３】この発明の第１の発明の他の一実施形態に
おいては、ｐ型ＩＩ−ＶＩ族化合物半導体導電層とｐ型
ＩＩＩ−Ｖ族化合物半導体電極層との間に、ｐ型ＩＩ−
ＶＩ族化合物半導体導電層と同一の材料からなるｐ型Ｉ
Ｉ−ＶＩ族化合物半導体障壁層とｐ型ＩＩＩ−Ｖ族化合
物半導体電極層と同一の材料からなるｐ型ＩＩＩ−Ｖ族
化合物半導体井戸層とが交互に積層され、かつ、ｐ型Ｉ
Ｉ−ＶＩ族化合物半導体障壁層の厚さがｐ型ＩＩ−ＶＩ
族化合物半導体導電層からｐ型ＩＩＩ−Ｖ族化合物半導
体電極層に向かって徐々に小さくなっている多重量子井
戸層が設けられている。

【００１４】この発明の第１の発明の他の一実施形態に
おいては、ｐ型ＩＩ−ＶＩ族化合物半導体導電層とｐ型
ＩＩＩ−Ｖ族化合物半導体電極層との間に、ｐ型ＩＩ−
ＶＩ族化合物半導体導電層と同一の材料からなるｐ型Ｉ
Ｉ−ＶＩ族化合物半導体障壁層とｐ型ＩＩＩ−Ｖ族化合
物半導体電極層と同一の材料からなるｐ型ＩＩＩ−Ｖ族
化合物半導体井戸層とが交互に積層され、かつ、ｐ型Ｉ
ＩＩ−Ｖ族化合物半導体井戸層の厚さがｐ型ＩＩ−ＶＩ
族化合物半導体導電層からｐ型ＩＩＩ−Ｖ族化合物半導
体電極層に向かって徐々に大きくなっている多重量子井
戸層が設けられている。

【００１５】この発明の第１の発明においては、典型的
には、ｐ型ＩＩ−ＶＩ族化合物半導体障壁層はＺｎＳ
ｅ、ＺｎＳＳｅおよびＺｎＭｇＳＳｅからなる群より選
ばれた少なくとも一種類以上のＩＩ−ＶＩ族化合物半導
体からなり、ｐ型ＩＩＩ−Ｖ族化合物半導体井戸層はＧ
ａＡｓ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡ
ｌＰおよびＩｎＡｌＧａＰからなる群より選ばれた少な
くとも一種類以上のＩＩＩ−Ｖ族化合物半導体からな
る。

【００１６】この発明の第２の発明は、Ｚｎ、Ｍｇ、Ｃ
ｄ、ＨｇおよびＢｅからなる群より選ばれた少なくとも
一種類以上のＩＩ族元素とＳｅ、ＳおよびＴｅからなる
群より選ばれた少なくとも一種類以上のＶＩ族元素とか
らなるｐ型ＩＩ−ＶＩ族化合物半導体導電層と、ｐ型Ｉ
Ｉ−ＶＩ族化合物半導体導電層上のＳｉおよびＧｅから
なる群より選ばれた少なくとも一種類以上のＩＶ族元素
からなるｐ型ＩＶ族半導体電極層とを有することを特徴
とする半導体装置である。

【００１７】この発明の第２の発明においては、ｐ型Ｉ
Ｉ−ＶＩ族化合物半導体導電層とｐ型ＩＶ族半導体電極
層との格子不整合は、好適には、１％以下である。

【００１８】この発明の第２の発明の一実施形態におい
ては、ｐ型ＩＩ−ＶＩ族化合物半導体導電層とｐ型ＩＶ
族半導体電極層との間に、ｐ型ＩＩ−ＶＩ族化合物半導
体導電層と同一の材料からなるｐ型ＩＩ−ＶＩ族化合物
半導体障壁層とｐ型ＩＶ族半導体電極層と同一の材料か
らなるｐ型ＩＶ族半導体井戸層とが交互に積層され、か
つ、ｐ型ＩＩ−ＶＩ族化合物半導体障壁層の厚さがｐ型
ＩＩ−ＶＩ族化合物半導体導電層からｐ型ＩＶ族半導体
電極層に向かって徐々に小さくなっている多重量子井戸
層が設けられている。

【００１９】この発明の第２の発明の他の一実施形態に
おいては、ｐ型ＩＩ−ＶＩ族化合物半導体導電層とｐ型
ＩＶ族半導体電極層との間に、ｐ型ＩＩ−ＶＩ族化合物
半導体導電層と同一の材料からなるｐ型ＩＩ−ＶＩ族化
合物半導体障壁層とｐ型ＩＶ族半導体電極層と同一の材
料からなるｐ型ＩＶ族半導体井戸層とが交互に積層さ
れ、かつ、ｐ型ＩＶ族半導体井戸層の厚さがｐ型ＩＩ−
ＶＩ族化合物半導体導電層からｐ型ＩＶ族半導体電極層
に向かって徐々に大きくなっている多重量子井戸層が設
けられている。

【００２０】この発明の第２の発明においては、典型的
には、ｐ型ＩＩ−ＶＩ族化合物半導体障壁層はＺｎＳ
ｅ、ＺｎＳＳｅおよびＺｎＭｇＳＳｅからなる群より選
ばれた少なくとも一種類以上のＩＩ−ＶＩ族化合物半導
体からなり、ｐ型ＩＶ族半導体井戸層はＧｅからなる。

【００２１】この発明の第３の発明は、Ｚｎ、Ｍｇ、Ｃ
ｄ、ＨｇおよびＢｅからなる群より選ばれた少なくとも
一種類以上のＩＩ族元素とＳｅ、ＳおよびＴｅからなる
群より選ばれた少なくとも一種類以上のＶＩ族元素とか
らなるｐ型ＩＩ−ＶＩ族化合物半導体導電層と、ｐ型Ｉ
Ｉ−ＶＩ族化合物半導体導電層上のＧａ、ＡｌおよびＩ
ｎからなる群より選ばれた少なくとも一種類以上のＩＩ
Ｉ族元素とＰ、ＡｓおよびＳｂからなる群より選ばれた
少なくとも一種類以上のＶ族元素とからなるｐ型ＩＩＩ
−Ｖ族化合物半導体電極層とを有する半導体装置の製造
方法であって、ｐ型ＩＩ−ＶＩ族化合物半導体導電層上
に、基板温度２００℃ないし４５０℃において原子状ま
たは活性水素を照射しつつ、ｐ型ＩＩＩ−Ｖ族化合物半
導体電極層を気相成長させるようにしたことを特徴とす
るものである。

【００２２】この発明の第３の発明において、基板温度
は、好適には２５０℃ないし４５０℃に選ばれる。

【００２３】この発明の第３の発明の一実施形態におい
ては、ｐ型ＩＩ−ＶＩ族化合物半導体導電層上に、基板
温度２００℃ないし４５０℃において原子状または活性
水素を照射しつつ、ｐ型ＩＩ−ＶＩ族化合物半導体導電
層と同一の材料からなるｐ型ＩＩ−ＶＩ族化合物半導体
障壁層とｐ型ＩＩＩ−Ｖ族化合物半導体電極層と同一の
材料からなるｐ型ＩＩＩ−Ｖ族化合物半導体井戸層とが
交互に積層され、かつ、ｐ型ＩＩ−ＶＩ族化合物半導体
障壁層の厚さがｐ型ＩＩ−ＶＩ族化合物半導体導電層か
らｐ型ＩＩＩ−Ｖ族化合物半導体電極層に向かって徐々
に小さくなっている多重量子井戸層を気相成長させた
後、多重量子井戸層上にｐ型ＩＩＩ−Ｖ族化合物半導体
電極層を気相成長させる。

【００２４】この発明の第３の発明の他の一実施形態に
おいては、ｐ型ＩＩ−ＶＩ族化合物半導体導電層上に、
基板温度２００℃ないし４５０℃において原子状または
活性水素を照射しつつ、ｐ型ＩＩ−ＶＩ族化合物半導体
導電層と同一の材料からなるｐ型ＩＩ−ＶＩ族化合物半
導体障壁層とｐ型ＩＩＩ−Ｖ族化合物半導体電極層と同
一の材料からなるｐ型ＩＩＩ−Ｖ族化合物半導体井戸層
とが交互に積層され、かつ、ｐ型ＩＩＩ−Ｖ族化合物半
導体井戸層の厚さがｐ型ＩＩ−ＶＩ族化合物半導体導電
層からｐ型ＩＩＩ−Ｖ族化合物半導体電極層に向かって
徐々に大きくなっている多重量子井戸層を気相成長させ
た後、多重量子井戸層上にｐ型ＩＩＩ−Ｖ族化合物半導
体電極層を気相成長させる。

【００２５】この発明の第３の発明において、上述のよ
うにｐ型ＩＩ−ＶＩ族化合物半導体導電層上に多重量子
井戸層を気相成長させる場合、好適には、そのｐ型ＩＩ
−ＶＩ族化合物半導体障壁層の成長中には原子状または
活性水素の照射を中断するようにする。

【００２６】この発明の第３の発明においては、好適に
は、ｐ型ＩＩ−ＶＩ族化合物半導体導電層の表面に基板
温度４５０℃以下において原子状または活性水素を照射
することによりｐ型ＩＩ−ＶＩ族化合物半導体導電層の
表面の酸化膜を除去した後、ｐ型ＩＩ−ＶＩ族化合物半
導体導電層上にｐ型ＩＩＩ−Ｖ族化合物半導体電極層を
気相成長させる。

【００２７】ここで、酸化膜を除去した後にｐ型ＩＩ−
ＶＩ族化合物半導体導電層の表面が再び酸化されて酸化
膜が形成されるのを防止するために、好適には、水素ガ
ス導入前における成長室内の圧力を１．３３×１０^-5Ｐ
ａ（１×１０^-7Ｔｏｒｒ）以下とする。

【００２８】この発明の第３の発明においては、好適に
は、ｐ型ＩＩ−ＶＩ族化合物半導体導電層の表面にＩＩ
族元素の分子線を照射することによりＩＩ族元素安定化
面を形成した後、このＩＩ族元素安定化面上にｐ型ＩＩ
Ｉ−Ｖ族化合物半導体電極層を気相成長させる。より具
体的には、例えば、ｐ型ＩＩ−ＶＩ族化合物半導体導電
層がＩＩ族元素として少なくともＺｎを含む場合には、
そのｐ型ＩＩ−ＶＩ族化合物半導体導電層の表面にＺｎ
の分子線を照射することによりＺｎ安定化面を形成した
後、このＺｎ安定化面上にｐ型ＩＩＩ−Ｖ族化合物半導
体電極層を気相成長させる。

【００２９】この発明の第４の発明は、Ｚｎ、Ｍｇ、Ｃ
ｄ、ＨｇおよびＢｅからなる群より選ばれた少なくとも
一種類以上のＩＩ族元素とＳｅ、ＳおよびＴｅからなる
群より選ばれた少なくとも一種類以上のＶＩ族元素とか
らなるｐ型ＩＩ−ＶＩ族化合物半導体導電層と、ｐ型Ｉ
Ｉ−ＶＩ族化合物半導体導電層上のＳｉおよびＧｅから
なる群より選ばれた少なくとも一種類以上のＩＶ族元素
からなるｐ型ＩＶ族半導体電極層とを有する半導体装置
の製造方法であって、ｐ型ＩＩ−ＶＩ族化合物半導体導
電層上に、基板温度２００℃ないし４５０℃において原
子状または活性水素を照射しつつ、ｐ型ＩＶ族半導体電
極層を気相成長させるようにしたことを特徴とするもの
である。

【００３０】この発明の第４の発明において、基板温度
は、好適には２５０℃ないし４５０℃に選ばれる。

【００３１】この発明の第４の発明の一実施形態におい
ては、ｐ型ＩＩ−ＶＩ族化合物半導体導電層上に、基板
温度２００℃ないし４５０℃において原子状または活性
水素を照射しつつ、ｐ型ＩＩ−ＶＩ族化合物半導体導電
層と同一の材料からなるｐ型ＩＩ−ＶＩ族化合物半導体
障壁層とｐ型ＩＶ族半導体電極層と同一の材料からなる
ｐ型ＩＶ族半導体井戸層とが交互に積層され、かつ、ｐ
型ＩＩ−ＶＩ族化合物半導体障壁層の厚さがｐ型ＩＩ−
ＶＩ族化合物半導体導電層からｐ型ＩＶ族半導体電極層
に向かって徐々に小さくなっている多重量子井戸層を気
相成長させた後、多重量子井戸層上にｐ型ＩＶ族半導体
電極層を気相成長させる。

【００３２】この発明の第４の発明の他の一実施形態に
おいては、ｐ型ＩＩ−ＶＩ族化合物半導体導電層上に、
基板温度２００℃ないし４５０℃において原子状または
活性水素を照射しつつ、ｐ型ＩＩ−ＶＩ族化合物半導体
導電層と同一の材料からなるｐ型ＩＩ−ＶＩ族化合物半
導体障壁層とｐ型ＩＶ族半導体電極層と同一の材料から
なるｐ型ＩＶ族半導体井戸層とが交互に積層され、か
つ、ｐ型ＩＶ族半導体井戸層の厚さがｐ型ＩＩ−ＶＩ族
化合物半導体導電層からｐ型ＩＶ族半導体電極層に向か
って徐々に大きくなっている多重量子井戸層を気相成長
させた後、多重量子井戸層上にｐ型ＩＶ族半導体電極層
を気相成長させる。

【００３３】この発明の第４の発明において、上述のよ
うにｐ型ＩＩ−ＶＩ族化合物半導体導電層上に多重量子
井戸層を気相成長させる場合、好適には、ｐ型ＩＩ−Ｖ
Ｉ族化合物半導体障壁層の成長中には原子状または活性
水素の照射を中断する。

【００３４】この発明の第４の発明においては、好適に
は、ｐ型ＩＩ−ＶＩ族化合物半導体導電層の表面に基板
温度４５０℃以下において原子状または活性水素を照射
することによりｐ型ＩＩ−ＶＩ族化合物半導体導電層の
表面の酸化膜を除去した後、ｐ型ＩＩ−ＶＩ族化合物半
導体導電層上にｐ型ＩＶ族半導体電極層を気相成長させ
るようにする。

【００３５】ここで、酸化膜を除去した後にｐ型ＩＩ−
ＶＩ族化合物半導体導電層の表面が再び酸化されて酸化
膜が形成されるのを防止するために、好適には、水素ガ
ス導入前における成長室内の圧力を１．３３×１０^-5Ｐ
ａ（１×１０^-7Ｔｏｒｒ）以下とする。

【００３６】この発明の第４の発明においては、好適に
は、ｐ型ＩＩ−ＶＩ族化合物半導体導電層の表面にＩＩ
族元素の分子線を照射することによりＩＩ族元素安定化
面を形成した後、このＩＩ族元素安定化面上にｐ型ＩＶ
族化合物半導体電極層を気相成長させる。より具体的に
は、例えば、ｐ型ＩＩ−ＶＩ族化合物半導体導電層がＩ
Ｉ族元素として少なくともＺｎを含む場合には、そのｐ
型ＩＩ−ＶＩ族化合物半導体導電層の表面にＺｎの分子
線を照射することによりＺｎ安定化面を形成した後、こ
のＺｎ安定化面上にｐ型ＩＶ族半導体電極層を気相成長
させる。

【００３７】この発明の第３の発明および第４の発明に
おいて、原子状または活性水素は、例えば、水素ガスを
熱クラッキングまたはプラズマによって励起することに
より発生される。

【００３８】この発明の第３の発明および第４の発明に
おいて、各層の成長には、具体的には例えば分子線エピ
タキシー（ＭＢＥ）法が用いられる。

【００３９】上述のように構成されたこの発明の第１の
発明によれば、ｐ型ＩＩ−ＶＩ族化合物半導体層、例え
ばｐ型ＺｎＳｅ層上に、好適には格子不整合が１％以下
で、かつ価電子帯の不連続が小さいｐ型ＩＩＩ−Ｖ族化
合物半導体電極層、例えばｐ型ＡｌＡｓ層またはｐ型Ｉ
ｎＡｌＰ層を直接積層することにより、下地層との格子
不整合によりｐ型ＩＩＩ−Ｖ族化合物半導体電極層に発
生する結晶欠陥を少なくし、かつこのｐ型ＩＩＩ−Ｖ族
化合物半導体電極層のキャリア濃度を十分に高くするこ
とができる。

【００４０】特に、ｐ型ＩＩＩ−Ｖ族化合物半導体電極
層の材料としてＧａＡｓ、ＡｌＡｓまたはそれらの混晶
を用いることにより、ｐ型ＩＩＩ−Ｖ族化合物半導体電
極層をＧａＡｓ基板とほぼ完全に格子整合させることが
できる。また、ＺｎＳｅとの価電子帯の不連続が小さい
ＡｌＡｓから、ＡｌＧａＡｓ混晶を介して、より高濃度
のドーピングが可能なＧａＡｓまで、ＡｌおよびＧａの
組成比を徐々に変化させながら接続することにより、電
気的特性に優れたｐ型ＩＩＩ−Ｖ族化合物半導体電極層
を得ることができる。

【００４１】さらに、ｐ型ＩＩ−ＶＩ族化合物半導体導
電層とｐ型ＩＩＩ−Ｖ族化合物半導体電極層との間に、
好適には互いの格子不整合が１％以下であるｐ型ＩＩ−
ＶＩ族化合物半導体障壁層とｐ型ＩＩＩ−Ｖ族化合物半
導体井戸層とからなる多重量子井戸層を積層することに
より、価電子帯の不連続を小さくすることができる。こ
のとき、ｐ型ＩＩ−ＶＩ族化合物半導体導電層からｐ型
ＩＩＩ−Ｖ族化合物半導体電極層に向かうにつれて、多
重量子井戸層のｐ型ＩＩ−ＶＩ族化合物半導体障壁層の
厚さを徐々に小さくするか、または、ｐ型ＩＩＩ−Ｖ族
化合物半導体井戸層の厚さを徐々に大きくすることによ
って、価電子帯の上端を滑らかに接続することができ、
正孔に対するエネルギー障壁を実効的になくすことがで
きる。

【００４２】ここで、特に、ｐ型ＩＩ−ＶＩ族化合物半
導体導電層の材料として例えばＺｎＳｅを用い、ｐ型Ｉ
ＩＩ−Ｖ族化合物半導体電極層の材料として例えばＡｌ
Ａｓや、ＧａＡｓと格子整合したＩｎＡｌＰを用いた場
合には、ｐ型ＩＩ−ＶＩ族化合物半導体導電層とｐ型Ｉ
ＩＩ−Ｖ族化合物半導体電極層との格子不整合が０．１
２％と極めて小さいことから、十分に厚いグレーディッ
ド層を積層することができ、このため多重量子井戸層に
局部的に高電界が加わるという不都合をなくすことがで
きる。

【００４３】上述のように構成されたこの発明の第２の
発明によれば、ｐ型ＩＩ−ＶＩ族化合物半導体導電層、
例えばｐ型ＺｎＳｅ層上に、Ｓｉ、Ｇｅまたはそれらの
混晶からなるｐ型ＩＶ族半導体電極層を積層することに
より、ｐ型ＩＶ族半導体電極層をｐ型ＩＩ−ＶＩ族化合
物半導体導電層とほぼ完全に格子整合させることができ
る。特に、ＧｅはＧａＡｓとの格子不整が０．０８％と
極めて小さいので、ｐ型ＩＶ族半導体電極層の材料とし
てＧｅを用いた場合には、ｐ型ＩＶ族半導体電極層をｐ
型ＩＩ−ＶＩ族化合物半導体導電層と完全に格子整合さ
せることができる。この場合、価電子帯の不連続が大き
いため、上述と同様に、ＺｎＳｅなどからなるｐ型ＩＩ
−ＶＩ族化合物半導体障壁層とｐ型ＩＶ族半導体井戸層
とからなる多重量子井戸層を積層することによって、価
電子帯の上端を連続的に変化させることができ、動作電
圧を下げることができる。

【００４４】上述のように構成されたこの発明の第３の
発明によれば、分子線エピタキシー法などにより、基板
温度２００℃ないし４５０℃において、原子状または活
性水素を照射しつつ、ｐ型ＩＩ−ＶＩ族化合物半導体導
電層上にｐ型ＩＩＩ−Ｖ族化合物半導体電極層を成長さ
せることにより、ｐ型ＩＩ−ＶＩ族化合物半導体導電層
の表面でのｐ型ＩＩＩ−Ｖ族化合物半導体電極層の成長
が促進されるため、下地のｐ型ＩＩ−ＶＩ族化合物半導
体導電層の表面に損傷を与えない２００℃ないし４５０
℃の低温においても、十分に良質のｐ型ＩＩＩ−Ｖ族化
合物半導体電極層を得ることができる。

【００４５】さらに、ｐ型ＩＩ−ＶＩ族化合物半導体導
電層上に多重量子井戸層を気相成長させる場合、そのｐ
型ＩＩ−ＶＩ族化合物半導体障壁層の成長中は、原子状
または活性水素の照射を中断することにより、ｐ型ＩＩ
−ＶＩ族化合物半導体障壁層のｐ型不純物として通常用
いられる窒素の水素による不活性化を防止することがで
きる。

【００４６】また、ｐ型ＩＩ−ＶＩ族化合物半導体導電
層の表面に酸化膜が形成されている場合には、ｐ型ＩＩ
Ｉ−Ｖ族化合物半導体電極層を成長させる直前に、ｐ型
ＩＩ−ＶＩ族化合物半導体導電層の表面に基板温度４５
０℃以下において原子状または活性水素を照射すること
により、ｐ型ＩＩ−ＶＩ族化合物半導体導電層の表面に
損傷を与えることなくこの表面の酸化膜を除去すること
ができ、清浄な表面を得ることができる。

【００４７】さらに、上述の酸化膜の除去を行った後、
ＩＩ族元素、例えばＺｎの分子線を照射してＩＩ族元素
安定化面、例えばＺｎ安定化面を形成し、その上にｐ型
ＩＩＩ−Ｖ族化合物半導体電極層を成長させることによ
り、例えばＧａ₂ Ｓｅ₃ のようなＳｅ化合物などの不要
な化合物の形成を防止し、より良質のヘテロ界面を得る
ことができる。

【００４８】上述のように構成されたこの発明の第４の
発明によれば、分子線エピタキシー法などにより、基板
温度２００℃ないし４５０℃において、原子状または活
性水素を照射しつつ、ｐ型ＩＩ−ＶＩ族化合物半導体導
電層上にｐ型ＩＶ族半導体電極層を成長させることによ
り、ｐ型ＩＩ−ＶＩ族化合物半導体導電層の表面でのｐ
型ＩＶ族半導体電極層の成長が促進されるため、下地の
ｐ型ＩＩ−ＶＩ族化合物半導体導電層の表面に損傷を与
えない２００℃ないし４５０℃の低温においても、十分
に良質のｐ型ＩＶ族半導体電極層を得ることができる。

【００４９】さらに、ｐ型ＩＩ−ＶＩ族化合物半導体導
電層上に多重量子井戸層を気相成長させる場合、そのｐ
型ＩＩ−ＶＩ族化合物半導体障壁層の成長中は、原子状
または活性水素の照射を中断することにより、ｐ型ＩＩ
−ＶＩ族化合物半導体障壁層のｐ型不純物として通常用
いられる窒素の水素による不活性化を防止することがで
きる。

【００５０】また、ｐ型ＩＩ−ＶＩ族化合物半導体導電
層の表面に酸化膜が形成されている場合には、ｐ型ＩＶ
族半導体電極層を成長させる直前に、ｐ型ＩＩ−ＶＩ族
化合物半導体導電層の表面に基板温度４５０℃以下にお
いて原子状または活性水素を照射することにより、ｐ型
ＩＩ−ＶＩ族化合物半導体導電層の表面に損傷を与える
ことなくこの表面の酸化膜を除去することができ、清浄
な表面を得ることができる。

【００５１】さらに、上述の酸化膜の除去を行った後、
ＩＩ族元素、例えばＺｎの分子線を照射してＩＩ族元素
安定化面、例えばＺｎ安定化面を形成し、その上にｐ型
ＩＶ族半導体電極層を成長させることにより、例えばＧ
ａ₂ Ｓｅ₃ のようなＳｅ化合物などの不要な化合物の形
成を防止し、より良質のヘテロ界面を得ることができ
る。

【００５２】

【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。

【００５３】図１はこの発明の一実施形態による半導体
レーザーを示す断面図である。この半導体レーザーは、
いわゆるＳＣＨ（Separate Confinement Heterostructu
re)構造を有する。

【００５４】図１に示すように、この一実施形態による
半導体レーザーにおいては、例えば（１００）面方位の
ｎ型ＧａＡｓ基板１上に、ｎ型ＺｎＳｅバッファ層２、
ｎ型ＺｎＭｇＳＳｅクラッド層３、ｎ型ＺｎＳＳｅ光導
波層４、歪み量子井戸構造を有するＺｎＣｄＳｅ活性層
５、ｐ型ＺｎＳＳｅ光導波層６、ｐ型ＺｎＭｇＳＳｅク
ラッド層７、ｐ型ＺｎＳＳｅ層８、ｐ型ＺｎＳｅ層９お
よびｐ型電極層１０が順次積層されている。そして、こ
のｐ型電極層１０上にｐ側電極１１がオーミック接触し
ているとともに、ｎ型ＧａＡｓ基板１の裏面にｎ側電極
１２がオーミック接触している。ｐ型電極層１０につい
ては、後に詳細に説明する。なお、ｎ型ＺｎＭｇＳＳｅ
クラッド層３、ｎ型ＺｎＳＳｅ光導波層４、ｐ型ＺｎＳ
Ｓｅ光導波層６およびｐ型ＺｎＭｇＳＳｅクラッド層７
の組成は、これらの層がｎ型ＧａＡｓ基板１と格子整合
する組成に選ばれている。

【００５５】ここで、ｐ型ＺｎＭｇＳＳｅクラッド層７
上のｐ型ＺｎＳＳｅ層８およびｐ型ＺｎＳｅ層９は、ｐ
側電極１１から注入される正孔に対するエネルギー障壁
を減らすためのものである。

【００５６】また、ＺｎＳｅの格子定数は０．５６７ｎ
ｍであるのに対してＧａＡｓの格子定数は０．５６５ｎ
ｍであることから、ｎ型ＺｎＳｅバッファ層２およびｐ
型ＺｎＳｅ層９とｎ型ＧａＡｓ基板１との間には約０．
３％の格子不整合がある。このため、この格子不整合に
起因して転位が導入されるのを防止するため、これらの
ｎ型ＺｎＳｅバッファ層２およびｐ型ＺｎＳｅ層９の膜
厚の合計を臨界膜厚以下、具体的には約１５０ｎｍ以下
とする。

【００５７】さて、すでに述べたように、これまで、ｐ
型電極層１０の材料としては、１×１０¹⁹ｃｍ^-3以上の
キャリア濃度が得られるｐ型不純物の高濃度ドーピング
が可能なＩＩ−ＶＩ族化合物半導体であるＺｎＴｅが用
いられていたが、このＺｎＴｅはＧａＡｓとの格子不整
合が約８％と大きく、そのヘテロ界面付近から多数のミ
スフィット転位が発生することがわかっている。そこ
で、この一実施形態においては、このｐ型電極層１０の
材料として、ＧａＡｓと格子整合するＩＩＩ−Ｖ族化合
物半導体またはＩＶ族半導体を用い、このＩＩＩ−Ｖ族
化合物半導体またはＩＶ族半導体からなるｐ型電極層１
０をｐ型ＺｎＳｅ層９上に成長させる。このとき、ｐ型
ＺｎＳｅ層９とｐ型電極層１０との格子不整合を１％以
下とすることにより、少なくとも１０ｎｍ以上の膜厚で
転位のないｐ型電極層１０を得ることができる。

【００５８】図２に、ＧａＡｓとほぼ格子整合するＩＩ
Ｉ−Ｖ族化合物半導体、ＺｎＳｅおよびＺｎＴｅの価電
子帯の上端（Ｅ_v ）の相対的位置関係を示す。図２から
わかるように、ＺｎＳｅとＺｎＴｅとの価電子帯の不連
続は約０．８５ｅＶである。また、ＧａＡｓと格子整合
するＩＩＩ−Ｖ族化合物半導体としてはＩｎＡｌＰまた
はＡｌＡｓが候補であり、これらはＺｎＳｅとの価電子
帯の不連続がそれぞれ０．４３ｅＶおよび０．５１ｅＶ
とＺｎＴｅに比べて小さく、好ましい。

【００５９】これらのＩｎＡｌＰまたはＡｌＡｓのう
ち、特にＡｌＡｓは、よく知られているように、ＧａＡ
ｓとの格子不整合が０．１４％と十分に小さく、またｐ
型不純物の高濃度ドーピングが可能であるため、低抵抗
とすることができる。また、このＡｌＡｓとＧａＡｓと
の混晶化によりＡｌＧａＡｓ層とし、そのＡｌの組成比
を厚さ方向に漸次下げていくことにより、滑らかなバン
ド構造を得ることができるという特徴がある。さらに、
このようなＡｌＧａＡｓ三元混晶は、ＡｌＧａＩｎＰ四
元混晶よりはるかに組成制御しやすいことも、ｐ型電極
層１０を成長させる上で大きな利点となる。

【００６０】図３〜図６に、ｐ型電極層１０の具体的な
構造例を示す。

【００６１】図３に示す例においては、ｐ型ＺｎＳｅ層
９上に、Ｇａ組成比ｘが一定のｐ型Ａｌ_1-x Ｇａ_x Ａｓ
層（ただし、０≦ｘ≦１）が積層され、このｐ型Ａｌ
_1-x Ｇａ_x Ａｓ層がｐ型電極層１０を構成している。こ
のｐ型Ａｌ_1-x Ｇａ_x Ａｓ層の厚さは、必要に応じて選
ばれるが、具体的には例えば約１００〜３００ｎｍとす
る。

【００６２】図４に示す例においては、ｐ型ＺｎＳｅ層
９上に、ｐ型ＡｌＡｓ層、ｐ型Ａｌ_1-x Ｇａ_x Ａｓグレ
ーディッド層およびｐ型ＧａＡｓ層が順次積層され、こ
れらのｐ型ＡｌＡｓ層、ｐ型Ａｌ_1-x Ｇａ_x Ａｓグレー
ディッド層およびｐ型ＧａＡｓ層がｐ型電極層１０を構
成している。ここで、ｐ型Ａｌ_1-x Ｇａ_x Ａｓグレーデ
ィッド層のＧａ組成比ｘは、ｐ型ＡｌＡｓ層とこのｐ型
Ａｌ_1-x Ｇａ_x Ａｓグレーディッド層との界面における
０から、ｐ型ＧａＡｓ層とこのｐ型Ａｌ_1-x Ｇａ_x Ａｓ
グレーディッド層との界面における１まで、直線的に徐
々に変化している。また、ｐ型Ａｌ_1-x Ｇａ_x Ａｓグレ
ーディッド層の厚さは例えば２００〜３００ｎｍ、ｐ型
ＧａＡｓ層の厚さは例えば約１００ｎｍである。

【００６３】この図４に示す構造の利点は、ｐ型ＺｎＳ
ｅ層９との価電子帯の不連続が小さいｐ型ＡｌＡｓ層か
ら、より高濃度のｐ型不純物のドーピングが可能で、か
つｐ側電極１１とのオーミック接触をとりやすいｐ型Ｇ
ａＡｓ層へと、価電子帯を滑らかに変化させることがで
きる点である。

【００６４】図５に示す例は、図４に示す例におけるｐ
型ＺｎＳｅ層とｐ型ＡｌＡｓ層との価電子帯の不連続を
緩和するために、このｐ型ＡｌＡｓ層の代わりに、ｐ型
ＺｎＳｅ障壁層とｐ型ＡｌＡｓ井戸層とを交互に積層し
たｐ型ＺｎＳｅ／ＡｌＡｓＭＱＷ層を用いたものであ
る。ここで、このｐ型ＺｎＳｅ／ＡｌＡｓＭＱＷ層にお
いては、ｐ型ＺｎＳｅ障壁層の厚さをその積層方向に徐
々に減少させるか、ｐ型ＡｌＡｓ井戸層の厚さをその積
層方向に徐々に増加させることにより、価電子帯端を滑
らかに変化させることができるため、価電子帯の不連続
をほぼ完全に解消することができ、したがってｐ型電極
層１０の部分に加わる電圧の低減を図ることができる。

【００６５】以上の図３、図４および図５に示す例にお
いては、ｐ型電極層１０の材料としてＩＩＩ−Ｖ族化合
物半導体を用いているが、このｐ型電極層１０の材料と
してはＩＶ族半導体、具体的には例えばＳｉ、Ｇｅまた
はそれらの混晶を用いてもよい。特に、Ｇｅは格子定数
が０．５６６ｎｍと、ＧａＡｓとの格子不整合が０．１
％以下であり、ＧａＡｓと極めてよく格子整合する。

【００６６】図６に、ｐ型電極層１０の材料としてＧｅ
を用いた例を示す。ここで、ＧｅとＺｎＳｅとの価電子
帯の不連続は１．５５ｅＶもあるため（図２参照）、ｐ
型Ｇｅ層をｐ型ＺｎＳｅ層上に直接積層すると、それら
の間のエネルギー障壁が大きくなり過ぎ、ショットキー
接触的になる。このため、この図６に示す例において
は、ｐ型ＺｎＳｅ層９上に、ｐ型ＺｎＳｅ障壁層とｐ型
Ｇｅ井戸層とを交互に積層したｐ型ＺｎＳｅ／ＧｅＭＱ
Ｗ層を介して、ｐ型Ｇｅ層が積層されている。なお、ｐ
型ＺｎＳｅ障壁層の代わりに、例えばｐ型ＺｎＳＳｅ障
壁層を用いてもよい。

【００６７】次に、この一実施形態による半導体レーザ
ーの製造方法について説明する。

【００６８】まず、この半導体レーザーの製造に用いる
ＭＢＥ装置について説明する。図７にこのＭＢＥ装置の
構成を示す。

【００６９】図７に示すように、このＭＢＥ装置におい
ては、真空排気装置（図示せず）により真空排気された
成長室２１の中央部に、ヒーター（図示せず）により加
熱可能な基板ホルダー２２が設けられている。この基板
ホルダー２２上に、成長を行うべき基板２３が取り付け
られる。成長室２１には、この基板２３に対向して分子
線源（Ｋセル）２４が必要個数取り付けられている。こ
の分子線源２４としては、具体的には、ＩＩＩ−Ｖ族化
合物半導体を成長させる場合には、例えば、ＩＩＩ族元
素用としてＧａ、Ａｌ、Ｉｎなどの分子線源、Ｖ族元素
用としてＡｓ、Ｐなどの分子線源、ＩＩＩ−Ｖ族化合物
半導体に対するｐ型ドーパント用としてＢｅ、Ｃなどの
分子線源が用意される。また、ＩＶ族半導体を成長させ
る場合には、ＩＩＩ族元素用およびＶ族元素用の分子線
源の代わりに、ＩＶ族元素用としてＧｅなどの分子線源
を用意する。さらに、ＩＩ族元素用としてＺｎなどの分
子線源、ＶＩ族元素用としてＳｅなどの分子線源が用意
される。

【００７０】さらに、成長室２１には、熱クラッキング
セルまたはプラズマセルからなる水素用セル２５が取り
付けられている。この水素用セル２５には、外部から配
管２６を通して純化された水素（Ｈ₂ ）ガスが導入され
るようになっている。この水素用セル２５が熱クラッキ
ングセルである場合には、この水素用セル２５内に配置
されたタングステンフィラメント（図示せず）を例えば
１５００〜２０００℃程度の高温に加熱し、ここにＨ₂
ガスを通すことにより熱エネルギーによりＨ₂を励起
し、原子状水素を発生させる。また、水素用セル２５が
プラズマセルである場合には、この水素用セル２５内に
導入されたＨ₂ ガスを高周波（ＲＦ）または電子サイク
ロトロン共鳴（ＥＣＲ）によりプラズマ状態にして励起
し、水素イオンなどとともに原子状または活性水素を発
生させる。

【００７１】成長室２１にはさらに、基板２３の表面の
状態をその場観察するために、高速電子銃２７およびス
クリーン２８が取り付けられ、高速電子銃２７から出射
された高速電子線２９が基板２３の表面で回折されるこ
とにより得られる像、すなわち高速電子線回折像（ＲＨ
ＥＥＤ像）をスクリーン２８上で観察することができる
ようになっている。

【００７２】この場合、成長室２１内に不純物として酸
素が残留していると、後述の原子状または活性水素の照
射による酸化膜の除去により露出した下地表面が再び酸
化される懸念があるため、この再酸化を防止するため
に、成長室２１内は、水素ガス導入前の圧力で１．３３
×１０^-5Ｐａ（１×１０^-7Ｔｏｒｒ）以下の圧力にして
おくことが望ましい。この成長室２１内の圧力の一例を
挙げると、１．３３×１０^-8Ｐａ（１×１０^-10 Ｔｏｒ
ｒ）程度である。

【００７３】さて、図１に示す半導体発光素子を製造す
る場合には、まず、図７に示すＭＢＥ装置とは別の成長
装置（図示せず）内において、ｎ型ＧａＡｓ基板１上
に、ｎ型ＺｎＳｅバッファ層２、ｎ型ＺｎＭｇＳＳｅク
ラッド層３、ｎ型ＺｎＳＳｅ光導波層４、ＺｎＣｄＳｅ
活性層５、ｐ型ＺｎＳＳｅ光導波層６、ｐ型ＺｎＭｇＳ
Ｓｅクラッド層７、ｐ型ＺｎＳＳｅ層８およびｐ型Ｚｎ
Ｓｅ層９を順次成長させる。次に、このようにしてＩＩ
−ＶＩ族化合物半導体層が成長されたｎ型ＧａＡｓ基板
１を図７に示すＭＢＥ装置の成長室２１内に真空搬送
し、このｎ型ＧａＡｓ基板１を基板ホルダー２３上に固
定する。

【００７４】次に、ｐ型ＺｎＳｅ層９上にＭＢＥ法によ
りｐ型電極層１０を成長させる。このとき、このｐ型電
極層１０の下地のＩＩ−ＶＩ族化合物半導体層は、その
蒸気圧が高いことにより成長温度が約３００℃と低温で
成長されることから、このｐ型電極層１０の成長時に下
地のＩＩ−ＶＩ族化合物半導体層が熱によって破壊され
ないようにするため、このｐ型電極層１０は基板温度２
００℃ないし４５０℃において成長させる。このＭＢＥ
法によるｐ型電極層１０の成長を図３、図４、図５およ
び図６に示す各例について詳細に説明すると、次の通り
である。

【００７５】まず、ｐ型電極層１０が図３に示すような
構造の場合には、ｐ型ＺｎＳｅ層９上に、基板温度２０
０℃ないし４５０℃、好適には基板温度２５０℃ないし
４５０℃において、水素用セル２５により発生される原
子状または活性水素を照射しながら、ｐ型Ａｌ_1-x Ｇａ
_x Ａｓ層を成長させる。このとき、ｐ型ＺｎＳｅ層９の
表面のＩＩＩ族原子（Ａｌ、Ｇａ）およびＶ族原子（Ａ
ｓ）は、この原子状水素または活性水素からエネルギー
を受けるため、その表面における移動（マイグレーショ
ン）が活発になり、二次元成長が起きやすくなる。この
ため、上述のように基板温度が２００℃ないし４５０℃
と低くても、積層欠陥が少ない高品質の成長層が得られ
る。また、このとき、水素による還元反応により、汚染
物である炭素や酸素が表面に吸着するのを防止すること
ができる。

【００７６】次に、ｐ型電極層１０が図４に示すような
構造の場合には、ｐ型ＺｎＳｅ層９上に、基板温度２０
０℃ないし４５０℃、好適には基板温度２５０℃ないし
４５０℃において、原子状または活性水素を照射しなが
ら、ｐ型ＡｌＡｓ層、ｐ型Ａｌ_1-x Ｇａ_x Ａｓグレーデ
ィッド層およびｐ型ＧａＡｓ層を順次成長させる。この
とき、上述と同様に、原子状または活性水素の照射によ
りｐ型ＺｎＳｅ層９の表面におけるＩＩＩ族原子および
Ｖ族原子の移動が活発になって二次元成長が起きやすく
なるため、基板温度が２００℃ないし４５０℃と低くて
も、積層欠陥が少ない高品質の成長層が得られる。ま
た、水素による還元反応により、炭素や酸素が表面に吸
着するのを防止することもできる。

【００７７】次に、ｐ型電極層１０が図５に示すような
構造である場合には、ｐ型ＺｎＳｅ層９上に、基板温度
２００℃ないし４５０℃、好適には基板温度２５０℃な
いし４５０℃において、原子状または活性水素を照射し
ながら、ｐ型ＺｎＳｅ／ＡｌＡｓＭＱＷ層、ｐ型Ａｌ
_1-x Ｇａ_x Ａｓグレーディッド層およびｐ型ＧａＡｓ層
を順次成長させる。このとき、上述と同様に、原子状ま
たは活性水素の照射によりｐ型ＺｎＳｅ層９の表面にお
けるＩＩＩ族原子、Ｖ族原子、ＩＩ族原子およびＶＩ族
原子の移動が活発になって二次元成長が起きやすくなる
ため、基板温度が２００℃ないし４５０℃と低くても、
積層欠陥が少ない高品質の成長層が得られる。また、水
素による還元反応により、炭素や酸素が表面に吸着する
のを防止することもできる。

【００７８】さらに、ｐ型ＺｎＳｅ／ＡｌＡｓＭＱＷ層
を構成するｐ型ＡｌＡｓ層の成長時にはＡｓの分子線を
用いるが、ＡｓはＩＩ−ＶＩ族化合物半導体に対してｐ
型不純物となるため、ｐ型ＺｎＳｅ／ＡｌＡｓＭＱＷ層
を構成するｐ型ＺｎＳｅ層の成長時には、Ａｓの分子線
源２４のシャッター（図示せず）を閉じて、基板表面に
Ａｓの分子線が照射されないようにする。

【００７９】また、有機金属化学気相成長（ＭＯＣＶ
Ｄ）法によるｐ型ＩＩ−ＶＩ族化合物半導体の成長に関
してではあるが、ＩＩ−ＶＩ族化合物半導体のｐ型不純
物として用いられる励起窒素が水素と結合して不活性化
されることが報告されている。したがって、この水素に
よる窒素の不活性化を防止するために、基板表面に対す
る原子状または活性水素の照射は、ｐ型電極層１０用の
ＩＩＩ−Ｖ族化合物半導体層、具体的にはｐ型ＺｎＳｅ
／ＡｌＡｓＭＱＷ層を構成するｐ型ＡｌＡｓ層、ｐ型Ａ
ｌ_1-x Ｇａ_x Ａｓグレーディッド層およびｐ型ＧａＡｓ
層の成長時のみ行い、ｐ型電極層１０用のＩＩ−ＶＩ族
化合物半導体層、具体的にはｐ型ＺｎＳｅ／ＡｌＡｓＭ
ＱＷ層を構成するｐ型ＺｎＳｅ層の成長時には、水素用
セル２５のシャッター（図示せず）または配管２６に設
けられるバルブ（図示せず）の操作によって中断するよ
うにする。

【００８０】次に、ｐ型電極層１０が図６に示すような
構造である場合には、ｐ型ＺｎＳｅ層９上に、基板温度
２００℃ないし４５０℃、好適には基板温度２５０℃な
いし４５０℃において、原子状または活性水素を照射し
ながら、ｐ型ＺｎＳｅ／ＧｅＭＱＷ層およびｐ型Ｇｅ層
を順次成長させる。

【００８１】以上、ｐ型電極層１０の成長方法について
説明したが、このｐ型電極層１０の成長前のｐ型ＺｎＳ
ｅ層９の表面に酸化膜が形成されている場合には、ｐ型
電極層１０の成長に先立ってこの酸化膜を除去しておく
必要がある。すなわち、すでに述べたように、ｐ型電極
層１０の成長を行うためには、図７に示すＭＢＥ装置と
は別の成長装置内でｎ型ＧａＡｓ基板１上にＩＩ−ＶＩ
族化合物半導体層を成長させた後、このｎ型ＧａＡｓ基
板１を図７に示すＭＢＥ装置の成長室２１内に真空搬送
する必要があるが、この搬送に長時間を要する場合など
には、ｐ型ＺｎＳｅ層９の表面に酸化膜が形成されるこ
とがある。そこで、この酸化膜を除去するため、このｎ
型ＧａＡｓ基板１を図７に示すＭＢＥ装置の成長室２１
内に真空搬送して基板ホルダー２２に取り付けた後、ま
ず、基板温度４５０℃以下において、原子状または励起
水素を基板表面に照射する。これによって、ｐ型ＺｎＳ
ｅ層９の表面の酸化膜が還元反応によって分解され、基
板から再蒸発することにより、表面のクリーニングを行
うことができる。

【００８２】さらに、上述のようにして酸化膜を除去し
た後のｐ型ＺｎＳｅ層９の表面にＳｅ安定化面が形成さ
れている場合には、その上に例えばＧａを含むＩＩＩ−
Ｖ族化合物半導体電極層を成長させる際に、ＳｅとＧａ
とが反応してＧａ₂ Ｓｅ₃ が形成され、成長層に結晶欠
陥を発生するおそれがある。そこで、これを避けるた
め、上述のようにして酸化膜を除去した後に、ｐ型Ｚｎ
Ｓｅ層９の表面に速やかにＺｎの分子線を照射し、表面
をＺｎ安定化面にする。このとき、基板表面のＲＨＥＥ
Ｄ像を観察していると、Ｚｎの分子線の照射後には、Ｚ
ｎリッチ面を示すｃ（２×２）パターンへと変化する。
この後、例えばＩＩＩ−Ｖ族化合物半導体電極層、具体
的にはＧａＡｓ層を成長させる場合には、まずＡｓの分
子線を照射した後、Ｇａの分子線源のシャッターを開け
てＧａの分子線を照射し、成長を開始させる。

【００８３】以上のように、この一実施形態によれば、
ｐ型電極層１０を、その下地のｐ型ＺｎＳｅ層９とほぼ
完全に格子整合するＩＩＩ−Ｖ族化合物半導体またはＩ
Ｖ族半導体を用いて図３、図４、図５または図６に示す
ように構成しているので、ｐ型ＺｎＳｅ層９との格子不
整合による転位などの結晶欠陥の発生がない良質のｐ型
電極層１０を得ることができる。また、特に、図４また
は図５に示す例においては、ｐ型Ａｌ_1-x Ｇａ_x Ａｓグ
レーディッド層やｐ型ＺｎＳｅ／ＡｌＡｓＭＱＷ層を用
いていることにより、価電子帯の不連続を小さくし、価
電子帯の上端をほぼ滑らかに接続することができる。さ
らに、ＩＩＩ−Ｖ族化合物半導体およびＩＶ族半導体
は、いずれも、ｐ型不純物の高濃度ドーピングにより容
易に１×１０¹⁹ｃｍ^-3以上のキャリア濃度を得ることが
できる。

【００８４】以上により、信頼性が高く、電気的にも優
れたｐ型電極層１０を得ることができ、また、このｐ型
電極層１０の部分に加わる電圧も少なくすることがで
き、これによって高性能、高信頼性かつ低動作電圧の青
色ないし緑色で発光可能な半導体発光素子を実現するこ
とができる。

【００８５】以上、この発明の一実施形態について具体
的に説明したが、この発明は、上述の実施形態に限定さ
れるものではなく、この発明の技術的思想に基づく各種
の変形が可能である。

【００８６】例えば、上述の一実施形態においては、ｎ
型ＧａＡｓ基板１上に成長されたＩＩ−ＶＩ族化合物半
導体層上にｐ型電極層１０を積層しているが、この発明
は、ｎ型ＺｎＳｅ基板やｎ型ＩｎＰ基板など、ｎ型Ｇａ
Ａｓ基板１以外の各種の基板上に成長されたＩＩ−ＶＩ
族化合物半導体層上にｐ型電極層１０を積層する場合に
適用することが可能である。例えば、ｎ型ＺｎＳｅ基板
を用いる場合には、Ｉｎ_0.5 Ａｌ_0.5 Ｐ、Ｉｎ_0.5 Ｇａ
_0.5 ＰおよびＩｎ_0.5 Ａｌ_x Ｇａ_0.5-x Ｐ（０＜ｘ＜
０．５）が格子整合可能であるから、図３、図４および
図５にそれぞれ示す例において、ＧａＡｓ、ＡｌＧａＡ
ｓおよびＡｌＡｓをそれぞれＩｎ_0.5 Ｇａ_0.5 Ｐ、Ｉｎ
_0.5 Ａｌ_x Ｇａ_0.5-x ＰおよびＩｎ_0.5 Ａｌ_0.5 Ｐと置
き換えた構成とすることにより、ｎ型ＺｎＳｅ基板と格
子整合した、電気的にも優れたｐ型電極層を得ることが
できる。

【００８７】また、上述の一実施形態においては、半導
体発光素子にこの発明を適用した場合について説明した
が、この発明は、ｐ型ＩＩ−ＶＩ族化合物半導体導電層
上にｐ型電極層を積層する各種の半導体装置に適用する
ことが可能である。

【００８８】

【発明の効果】以上説明したように、この発明の第１の
発明によれば、ｐ型ＩＩ−ＶＩ族化合物半導体導電層上
にこれとほぼ格子整合した良質でかつ電気的特性が良好
なｐ型ＩＩＩ−Ｖ族化合物半導体電極層が設けられた半
導体装置を実現することができる。

【００８９】この発明の第２の発明によれば、ｐ型ＩＩ
−ＶＩ族化合物半導体導電層上にこれとほぼ格子整合し
た良質でかつ電気的特性が良好なｐ型ＩＶ族半導体電極
層が設けられた半導体装置を実現することができる。

【００９０】この発明の第３の発明によれば、ｐ型ＩＩ
−ＶＩ族化合物半導体導電層上に、基板温度２００℃な
いし４５０℃において原子状または活性水素を照射しつ
つ、ｐ型ＩＩＩ−Ｖ族化合物半導体電極層を気相成長さ
せるようにしているので、ｐ型ＩＩ−ＶＩ族化合物半導
体導電層上にこれとほぼ格子整合した良質でかつ電気的
特性が良好なｐ型ＩＩＩ−Ｖ族化合物半導体電極層が設
けられた半導体装置をｐ型ＩＩ−ＶＩ族化合物半導体導
電層に損傷を与えることなく製造することができる。

【００９１】この発明の第４の発明によれば、ｐ型ＩＩ
−ＶＩ族化合物半導体導電層上に、基板温度２００℃な
いし４５０℃において原子状または活性水素を照射しつ
つ、ｐ型ＩＶ族半導体電極層を気相成長させるようにし
ているので、ｐ型ＩＩ−ＶＩ族化合物半導体導電層上に
これとほぼ格子整合した良質でかつ電気的特性が良好な
ｐ型ＩＶ族半導体電極層が設けられた半導体装置をｐ型
ＩＩ−ＶＩ族化合物半導体導電層に損傷を与えることな
く製造することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態による半導体発光素子を
示す断面図である。

【図２】ＧａＡｓとほぼ格子整合するＩＩＩ−Ｖ族化合
物半導体、ＺｎＳｅおよびＺｎＴｅの価電子帯の上端の
相対的位置関係を示す略線図である。

【図３】ｐ型電極層の具体的な構造例を示すエネルギー
バンド図である。

【図４】ｐ型電極層の具体的な構造例を示すエネルギー
バンド図である。

【図５】ｐ型電極層の具体的な構造例を示すエネルギー
バンド図である。

【図６】ｐ型電極層の具体的な構造例を示すエネルギー
バンド図である。

【図７】この発明の一実施形態による半導体発光素子の
製造に用いるＭＢＥ装置の一例を示す略線図である。

【符号の説明】

１ ｎ型ＧａＡｓ基板 ２ ｎ型ＺｎＳｅバッファ層 ３ ｎ型ＺｎＭｇＳＳｅクラッド層 ４ ｎ型ＺｎＳＳｅ光導波層 ５ ＺｎＣｄＳｅ活性層 ６ ｐ型ＺｎＳＳｅ光導波層 ７ ｐ型ＺｎＭｇＳＳｅクラッド層 ８ ｐ型ＺｎＳＳｅ層 ９ ｐ型ＺｎＳｅ層 １０ ｐ型電極層 １１ ｐ側電極 １２ ｎ側電極 ２１ 成長室 ２２ 基板ホルダー ２３ 基板 ２４ 分子線源 ２５ 水素用セル

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ｈ０１Ｌ 29/46 Ｂ

Claims (30)

【特許請求の範囲】
1. 【請求項１】 Ｚｎ、Ｍｇ、Ｃｄ、ＨｇおよびＢｅから
   なる群より選ばれた少なくとも一種類以上のＩＩ族元素
   とＳｅ、ＳおよびＴｅからなる群より選ばれた少なくと
   も一種類以上のＶＩ族元素とからなるｐ型ＩＩ−ＶＩ族
   化合物半導体導電層と、 上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層上のＧａ、Ａ
   ｌおよびＩｎからなる群より選ばれた少なくとも一種類
   以上のＩＩＩ族元素とＰ、ＡｓおよびＳｂからなる群よ
   り選ばれた少なくとも一種類以上のＶ族元素とからなる
   ｐ型ＩＩＩ−Ｖ族化合物半導体電極層とを有することを
   特徴とする半導体装置。
2. 【請求項２】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導電
   層と上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層との格子
   不整合が１％以下であることを特徴とする請求項１記載
   の半導体装置。
3. 【請求項３】 上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極
   層はＡｌ_1-x Ｇａ_xＡｓ（ただし、０≦ｘ≦１）からな
   ることを特徴とする請求項１記載の半導体装置。
4. 【請求項４】 上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極
   層はＡｌ_1-x Ｇａ_xＡｓからなり、上記Ａｌ_1-x Ｇａ_x
   ＡｓのＧａ組成比ｘは上記ｐ型ＩＩＩ−Ｖ族化合物半導
   体電極層と上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層と
   の界面におけるｘ＝０から上記ｐ型ＩＩＩ−Ｖ族化合物
   半導体電極層の最表面におけるｘ＝１まで徐々に変化し
   ていることを特徴とする請求項１記載の半導体装置。
5. 【請求項５】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導電
   層と上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層との間
   に、上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層と同一の
   材料からなるｐ型ＩＩ−ＶＩ族化合物半導体障壁層と上
   記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層と同一の材料か
   らなるｐ型ＩＩＩ−Ｖ族化合物半導体井戸層とが交互に
   積層され、かつ、上記ｐ型ＩＩ−ＶＩ族化合物半導体障
   壁層の厚さが上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層
   から上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層に向かっ
   て徐々に小さくなっている多重量子井戸層が設けられて
   いることを特徴とする請求項１記載の半導体装置。
6. 【請求項６】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導電
   層と上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層との間
   に、上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層と同一の
   材料からなるｐ型ＩＩ−ＶＩ族化合物半導体障壁層と上
   記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層と同一の材料か
   らなるｐ型ＩＩＩ−Ｖ族化合物半導体井戸層とが交互に
   積層され、かつ、上記ｐ型ＩＩＩ−Ｖ族化合物半導体井
   戸層の厚さが上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層
   から上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層に向かっ
   て徐々に大きくなっている多重量子井戸層が設けられて
   いることを特徴とする請求項１記載の半導体装置。
7. 【請求項７】 上記ｐ型ＩＩ−ＶＩ族化合物半導体障壁
   層はＺｎＳｅ、ＺｎＳＳｅおよびＺｎＭｇＳＳｅからな
   る群より選ばれた少なくとも一種類以上のＩＩ−ＶＩ族
   化合物半導体からなり、上記ｐ型ＩＩＩ−Ｖ族化合物半
   導体井戸層はＧａＡｓ、ＡｌＡｓ、ＡｌＧａＡｓ、Ｉｎ
   ＧａＰ、ＩｎＡｌＰおよびＩｎＡｌＧａＰからなる群よ
   り選ばれた少なくとも一種類以上のＩＩＩ−Ｖ族化合物
   半導体からなることを特徴とする請求項５記載の半導体
   装置。
8. 【請求項８】 上記ｐ型ＩＩ−ＶＩ族化合物半導体障壁
   層はＺｎＳｅ、ＺｎＳＳｅおよびＺｎＭｇＳＳｅからな
   る群より選ばれた少なくとも一種類以上のＩＩ−ＶＩ族
   化合物半導体からなり、上記ｐ型ＩＩＩ−Ｖ族化合物半
   導体井戸層はＧａＡｓ、ＡｌＡｓ、ＡｌＧａＡｓ、Ｉｎ
   ＧａＰ、ＩｎＡｌＰおよびＩｎＡｌＧａＰからなる群よ
   り選ばれた少なくとも一種類以上のＩＩＩ−Ｖ族化合物
   半導体からなることを特徴とする請求項６記載の半導体
   装置。
9. 【請求項９】 Ｚｎ、Ｍｇ、Ｃｄ、ＨｇおよびＢｅから
   なる群より選ばれた少なくとも一種類以上のＩＩ族元素
   とＳｅ、ＳおよびＴｅからなる群より選ばれた少なくと
   も一種類以上のＶＩ族元素とからなるｐ型ＩＩ−ＶＩ族
   化合物半導体導電層と、 上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層上のＳｉおよ
   びＧｅからなる群より選ばれた少なくとも一種類以上の
   ＩＶ族元素からなるｐ型ＩＶ族半導体電極層とを有する
   ことを特徴とする半導体装置。
10. 【請求項１０】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層と上記ｐ型ＩＶ族半導体電極層との格子不整合が１
    ％以下であることを特徴とする請求項９記載の半導体装
    置。
11. 【請求項１１】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層と上記ｐ型ＩＶ族半導体電極層との間に、上記ｐ型
    ＩＩ−ＶＩ族化合物半導体導電層と同一の材料からなる
    ｐ型ＩＩ−ＶＩ族化合物半導体障壁層と上記ｐ型ＩＶ族
    半導体電極層と同一の材料からなるｐ型ＩＶ族半導体井
    戸層とが交互に積層され、かつ、上記ｐ型ＩＩ−ＶＩ族
    化合物半導体障壁層の厚さが上記ｐ型ＩＩ−ＶＩ族化合
    物半導体導電層から上記ｐ型ＩＶ族半導体電極層に向か
    って徐々に小さくなっている多重量子井戸層が設けられ
    ていることを特徴とする請求項９記載の半導体装置。
12. 【請求項１２】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層と上記ｐ型ＩＶ族半導体電極層との間に、上記ｐ型
    ＩＩ−ＶＩ族化合物半導体導電層と同一の材料からなる
    ｐ型ＩＩ−ＶＩ族化合物半導体障壁層と上記ｐ型ＩＶ族
    半導体電極層と同一の材料からなるｐ型ＩＶ族半導体井
    戸層とが交互に積層され、かつ、上記ｐ型ＩＶ族半導体
    井戸層の厚さが上記ｐ型ＩＩ−ＶＩ族化合物半導体導電
    層から上記ｐ型ＩＶ族半導体電極層に向かって徐々に大
    きくなっている多重量子井戸層が設けられていることを
    特徴とする請求項９記載の半導体装置。
13. 【請求項１３】 上記ｐ型ＩＩ−ＶＩ族化合物半導体障
    壁層はＺｎＳｅ、ＺｎＳＳｅおよびＺｎＭｇＳＳｅから
    なる群より選ばれた少なくとも一種類以上のＩＩ−ＶＩ
    族化合物半導体からなり、上記ｐ型ＩＶ族半導体井戸層
    はＧｅからなることを特徴とする請求項１１記載の半導
    体装置。
14. 【請求項１４】 上記ｐ型ＩＩ−ＶＩ族化合物半導体障
    壁層はＺｎＳｅ、ＺｎＳＳｅおよびＺｎＭｇＳＳｅから
    なる群より選ばれた少なくとも一種類以上のＩＩ−ＶＩ
    族化合物半導体からなり、上記ｐ型ＩＶ族半導体井戸層
    はＧｅからなることを特徴とする請求項１２記載の半導
    体装置。
15. 【請求項１５】 Ｚｎ、Ｍｇ、Ｃｄ、ＨｇおよびＢｅか
    らなる群より選ばれた少なくとも一種類以上のＩＩ族元
    素とＳｅ、ＳおよびＴｅからなる群より選ばれた少なく
    とも一種類以上のＶＩ族元素とからなるｐ型ＩＩ−ＶＩ
    族化合物半導体導電層と、 上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層上のＧａ、Ａ
    ｌおよびＩｎからなる群より選ばれた少なくとも一種類
    以上のＩＩＩ族元素とＰ、ＡｓおよびＳｂからなる群よ
    り選ばれた少なくとも一種類以上のＶ族元素とからなる
    ｐ型ＩＩＩ−Ｖ族化合物半導体電極層とを有する半導体
    装置の製造方法であって、 上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層上に、基板温
    度２００℃ないし４５０℃において原子状または活性水
    素を照射しつつ、上記ｐ型ＩＩＩ−Ｖ族化合物半導体電
    極層を気相成長させるようにしたことを特徴とする半導
    体装置の製造方法。
16. 【請求項１６】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層上に、基板温度２００℃ないし４５０℃において原
    子状または活性水素を照射しつつ、上記ｐ型ＩＩ−ＶＩ
    族化合物半導体導電層と同一の材料からなるｐ型ＩＩ−
    ＶＩ族化合物半導体障壁層と上記ｐ型ＩＩＩ−Ｖ族化合
    物半導体電極層と同一の材料からなるｐ型ＩＩＩ−Ｖ族
    化合物半導体井戸層とが交互に積層され、かつ、上記ｐ
    型ＩＩ−ＶＩ族化合物半導体障壁層の厚さが上記ｐ型Ｉ
    Ｉ−ＶＩ族化合物半導体導電層から上記ｐ型ＩＩＩ−Ｖ
    族化合物半導体電極層に向かって徐々に小さくなってい
    る多重量子井戸層を気相成長させた後、上記多重量子井
    戸層上に上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層を気
    相成長させるようにしたことを特徴とする請求項１５記
    載の半導体装置の製造方法。
17. 【請求項１７】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層上に、基板温度２００℃ないし４５０℃において原
    子状または活性水素を照射しつつ、上記ｐ型ＩＩ−ＶＩ
    族化合物半導体導電層と同一の材料からなるｐ型ＩＩ−
    ＶＩ族化合物半導体障壁層と上記ｐ型ＩＩＩ−Ｖ族化合
    物半導体電極層と同一の材料からなるｐ型ＩＩＩ−Ｖ族
    化合物半導体井戸層とが交互に積層され、かつ、上記ｐ
    型ＩＩＩ−Ｖ族化合物半導体井戸層の厚さが上記ｐ型Ｉ
    Ｉ−ＶＩ族化合物半導体導電層から上記ｐ型ＩＩＩ−Ｖ
    族化合物半導体電極層に向かって徐々に大きくなってい
    る多重量子井戸層を気相成長させた後、上記多重量子井
    戸層上に上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層を気
    相成長させるようにしたことを特徴とする請求項１５記
    載の半導体装置の製造方法。
18. 【請求項１８】 上記ｐ型ＩＩ−ＶＩ族化合物半導体障
    壁層の成長中には上記原子状または活性水素の照射を中
    断するようにしたことを特徴とする請求項１６記載の半
    導体装置の製造方法。
19. 【請求項１９】 上記ｐ型ＩＩ−ＶＩ族化合物半導体障
    壁層の成長中には上記原子状または活性水素の照射を中
    断するようにしたことを特徴とする請求項１７記載の半
    導体装置の製造方法。
20. 【請求項２０】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層の表面に基板温度４５０℃以下において原子状また
    は活性水素を照射することにより上記ｐ型ＩＩ−ＶＩ族
    化合物半導体導電層の表面の酸化膜を除去した後、上記
    ｐ型ＩＩ−ＶＩ族化合物半導体導電層上に上記ｐ型ＩＩ
    Ｉ−Ｖ族化合物半導体電極層を気相成長させるようにし
    たことを特徴とする請求項１５記載の半導体装置の製造
    方法。
21. 【請求項２１】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層の表面にＩＩ族元素の分子線を照射することにより
    ＩＩ族元素安定化面を形成した後、このＩＩ族元素安定
    化面上に上記ｐ型ＩＩＩ−Ｖ族化合物半導体電極層を気
    相成長させるようにしたことを特徴とする請求項１５記
    載の半導体装置の製造方法。
22. 【請求項２２】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層はＩＩ族元素として少なくともＺｎを含み、上記ｐ
    型ＩＩ−ＶＩ族化合物半導体導電層の表面にＺｎの分子
    線を照射することによりＺｎ安定化面を形成した後、こ
    のＺｎ安定化面上に上記ｐ型ＩＩＩ−Ｖ族化合物半導体
    電極層を気相成長させるようにしたことを特徴とする請
    求項１５記載の半導体装置の製造方法。
23. 【請求項２３】 Ｚｎ、Ｍｇ、Ｃｄ、ＨｇおよびＢｅか
    らなる群より選ばれた少なくとも一種類以上のＩＩ族元
    素とＳｅ、ＳおよびＴｅからなる群より選ばれた少なく
    とも一種類以上のＶＩ族元素とからなるｐ型ＩＩ−ＶＩ
    族化合物半導体導電層と、 上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層上のＳｉおよ
    びＧｅからなる群より選ばれた少なくとも一種類以上の
    ＩＶ族元素からなるｐ型ＩＶ族半導体電極層とを有する
    半導体装置の製造方法であって、 上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層上に、基板温
    度２００℃ないし４５０℃において原子状または活性水
    素を照射しつつ、上記ｐ型ＩＶ族半導体電極層を気相成
    長させるようにしたことを特徴とする半導体装置の製造
    方法。
24. 【請求項２４】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層上に、基板温度２００℃ないし４５０℃において原
    子状または活性水素を照射しつつ、上記ｐ型ＩＩ−ＶＩ
    族化合物半導体導電層と同一の材料からなるｐ型ＩＩ−
    ＶＩ族化合物半導体障壁層と上記ｐ型ＩＶ族半導体電極
    層と同一の材料からなるｐ型ＩＶ族半導体井戸層とが交
    互に積層され、かつ、上記ｐ型ＩＩ−ＶＩ族化合物半導
    体障壁層の厚さが上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層から上記ｐ型ＩＶ族半導体電極層に向かって徐々に
    小さくなっている多重量子井戸層を気相成長させた後、
    上記多重量子井戸層上に上記ｐ型ＩＶ族半導体電極層を
    気相成長させるようにしたことを特徴とする請求項２３
    記載の半導体装置の製造方法。
25. 【請求項２５】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層上に、基板温度２００℃ないし４５０℃において原
    子状または活性水素を照射しつつ、上記ｐ型ＩＩ−ＶＩ
    族化合物半導体導電層と同一の材料からなるｐ型ＩＩ−
    ＶＩ族化合物半導体障壁層と上記ｐ型ＩＶ族半導体電極
    層と同一の材料からなるｐ型ＩＶ族半導体井戸層とが交
    互に積層され、かつ、上記ｐ型ＩＶ族半導体井戸層の厚
    さが上記ｐ型ＩＩ−ＶＩ族化合物半導体導電層から上記
    ｐ型ＩＶ族半導体電極層に向かって徐々に大きくなって
    いる多重量子井戸層を気相成長させた後、上記多重量子
    井戸層上に上記ｐ型ＩＶ族半導体電極層を気相成長させ
    るようにしたことを特徴とする請求項２３記載の半導体
    装置の製造方法。
26. 【請求項２６】 上記ｐ型ＩＩ−ＶＩ族化合物半導体障
    壁層の成長中には上記原子状または活性水素の照射を中
    断するようにしたことを特徴とする請求項２４記載の半
    導体装置の製造方法。
27. 【請求項２７】 上記ｐ型ＩＩ−ＶＩ族化合物半導体障
    壁層の成長中には上記原子状または活性水素の照射を中
    断するようにしたことを特徴とする請求項２５記載の半
    導体装置の製造方法。
28. 【請求項２８】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層の表面に基板温度４５０℃以下において原子状また
    は活性水素を照射することにより上記ｐ型ＩＩ−ＶＩ族
    化合物半導体導電層の表面の酸化膜を除去した後、上記
    ｐ型ＩＩ−ＶＩ族化合物半導体導電層上に上記ｐ型ＩＶ
    族化合物半導体電極層を気相成長させるようにしたこと
    を特徴とする請求項２３記載の半導体装置の製造方法。
29. 【請求項２９】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層の表面にＩＩ族元素の分子線を照射することにより
    ＩＩ族元素安定化面を形成した後、このＩＩ族元素安定
    化面上に上記ｐ型ＩＶ族半導体電極層を気相成長させる
    ようにしたことを特徴とする請求項２３記載の半導体装
    置の製造方法。
30. 【請求項３０】 上記ｐ型ＩＩ−ＶＩ族化合物半導体導
    電層はＩＩ族元素として少なくともＺｎを含み、上記ｐ
    型ＩＩ−ＶＩ族化合物半導体導電層の表面にＺｎの分子
    線を照射することによりＺｎ安定化面を形成した後、こ
    のＺｎ安定化面上に上記ｐ型ＩＶ族半導体電極層を気相
    成長させるようにしたことを特徴とする請求項２３記載
    の半導体装置の製造方法。