JP2007318164A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】量子ドット層の積層数の増加に伴う量子ドットの形状劣化や配列の乱れを抑制して、量子ドット層の高密度化を図る。
【解決手段】半導体装置は、化合物半導体基板１と、この基板１上に設けられた多層構造部６とを具備してなる。多層構造部６は、基板１よりも格子定数の大きい化合物半導体材料からなる量子ドット層２と基板１よりも格子定数の小さい化合物半導体材料からなる中間層３とを、この中間層３に生じる応力と量子ドット層２に生じる応力とが互いに相殺し合うように交互に積層して構成されている。
【選択図】 図１

Description

本発明は、光半導体装置として、例えば化合物半導体レーザの活性層に量子ドット層を適用した量子ドットレーザ、および光検出部に量子ドット層を適用した光検出器の実用化を図る技術に係り、特に量子ドット層の光特性の向上を図った半導体装置およびその製造方法に関する。

非特許文献１に記載されているように、基板とその上に形成されるエピタキシャル層との格子不整合に基づく歪みによって自己整合的に形成される量子ドットは、例えば次世代の化合物半導体レーザなどの材料として研究されている。量子ドットを用いた半導体レーザ（量子ドットレーザ）は、既に実用化されている量子井戸レーザに比較して温度安定性や低しきい値等の点において優れている。量子ドットレーザの実用化のためには、量子ドットのサイズを量子効果を発揮できる程度に微小かつ略均一にするとともに、その配列を整えて量子ドットが設けられる層（量子ドット層）の高密度化を図ることが必要である。

高密度な量子ドット層を作製するために、通常は量子ドット層と、基板と同じ材料によって形成された中間層とを交互に積層する積層構造が採られている。この積層構造の形成過程では、量子ドットを埋め込んだ中間層内に埋め込みドットにより誘起された不均一かつ局所的な歪みが発生する。この局所歪みによって、埋め込みドットの略直上に新たな量子ドットを生じさせる。
"ＩｎＰ（３ １ １）Ｂ基板上におけるＩｎＡｓ量子ドット積層構造の作製と１．５５μｍ帯発光"、２００１年（平成１３年）秋季 第６２回応用物理学会学術講演会 講演予稿集、２００１年 ９月１１日、第３分冊、ｐ．１０３２、１２ａ−ＹＢ−５

積層構造を利用する量子ドット層の作製方法では、量子ドット層の積層数の増加に伴って歪みの蓄積が進むとともに、いわゆる歪み場のぼやけが局所的に発生する。また、ＩｎＧａＡｓ系の量子ドットではＩｎの表面偏析が生じる。これらにより、量子ドット層の積層数の増加に伴って量子ドットが大型化したり、あるいはサイズの均一性が失われたりするなどの量子ドットの形状劣化が生じたり、さらには量子ドットの配列が乱されたりする。

具体例として、基板の面指数が（３ １ １）であるＧａＡｓ（３ １ １）Ｂ基板上に２０層に積層された、Ｉｎ_0.4Ｇａ_0.6Ａｓ量子ドット層の原子間力顕微鏡による表面形態の観察像の写真を図５（ａ），（ｂ）に示す。図５（ａ）は、第１層目のＩｎ_0.4Ｇａ_0.6Ａｓ量子ドット層１０１の写真であり、図５（ｂ）は、第２０層目のＩｎ_0.4Ｇａ_0.6Ａｓ量子ドット層１０２の写真である。これら両写真から明らかなように、第１層目と比較して第２０層目は、Ｉｎ_0.4Ｇａ_0.6Ａｓ量子ドット１０３の配列が大きく乱れているとともに、その密度が大幅に低下している。

このように、積層構造を利用する量子ドット層の作製方法では、量子ドット層の積層数が増加する程、１層あたりの量子ドットの密度が低下して量子ドット層の高密度化が困難になる。そして、そのような量子ドット層を活性層に用いた量子ドットレーザは、発光効率（利得）が極めて低い。また、そのような量子ドット層をフォト・トランジスタや、フォト・ダイオードなどをはじめとする、受光素子としての光半導体装置（光検出器）に利用した場合、その受光効率（利得）は極めて低い。

本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、量子ドット層の積層数の増加に伴う量子ドットの形状劣化および配列の乱れを抑制することができ、量子ドット層の高密度化を図り得る半導体装置およびその製造方法を提供することにある。

前記課題を解決するために、本発明に係る半導体装置は、化合物半導体基板と、この基板上に、該基板よりも格子定数の大きい化合物半導体材料からなる量子ドット層と該基板よりも格子定数の小さい化合物半導体材料からなる中間層とを、この中間層に生じる応力と前記量子ドット層に生じる応力とが互いに相殺し合うように交互に積層してなる多層構造部と、を具備することを特徴とするものである。

また、前記課題を解決するために、本発明に係る半導体装置は、化合物半導体基板と、この基板上に設けられた、該基板の形成材料の一部を含み該基板よりも格子定数の大きい化合物半導体材料からなる第１層目の量子ドット層と、この第１層目の量子ドット層上に設けられており、前記基板よりも格子定数の小さい化合物半導体材料からなる中間層と前記基板よりも格子定数の大きい化合物半導体材料からなる第２層目以上の量子ドット層とを、この第２層目以上の量子ドット層に生じる応力と前記中間層に生じる応力とが互いに相殺し合うように交互に積層してなる多層構造部と、を具備することを特徴とするものである。

また、前記課題を解決するために、本発明に係る半導体装置は、化合物半導体基板と、この基板上に設けられた、該基板の形成材料の一部を含み該基板よりも格子定数の大きい化合物半導体材料からなる第１層目の量子ドット層と、この第１層目の量子ドット層上に設けられた、前記基板と同じ大きさの格子定数を有する化合物半導体材料からなる緩衝層と、この緩衝層上に設けられており、前記基板よりも格子定数の大きい化合物半導体材料からなる第２層目以上の量子ドット層と前記基板よりも格子定数の小さい化合物半導体材料からなる中間層とを、この中間層に生じる応力と前記第２層目以上の量子ドット層に生じる応力とが互いに相殺し合うように交互に積層してなる多層構造部と、を具備することを特徴とするものである。

これらの半導体装置においては、化合物半導体基板の上に、この基板よりも格子定数の大きい化合物半導体材料からなる量子ドット層と基板よりも格子定数の小さい化合物半導体材料からなる中間層とが、中間層に生じる応力と量子ドット層に生じる応力とが互いに相殺し合うように交互に積層された多層構造部が設けられている。これにより、各量子ドット層において生じる基板に対する引っ張り応力が各中間層の圧縮応力で相殺されて補償されるので、量子ドット層の積層数の増加に伴う歪みの蓄積や局所的な歪み場のぼやけが抑制される。したがって、量子ドット層の積層数の増加に伴う量子ドットの形状劣化や配列の乱れが抑制されている。

特に、中間層にＡｌを含有させてＡｌの混晶とすることにより、各量子ドット層を構成するIII族元素、例えばＩｎの偏析をより抑制できる。これにより、各量子ドット層におけるＩｎの偏析に因る歪みの蓄積や局所的な歪み場のぼやけをより抑制して、量子ドットの形状劣化や配列の乱れをより抑制できる。

また、前記課題を解決するために、本発明に係る半導体装置の製造方法は、化合物半導体基板上に、該基板よりも格子定数の大きい化合物半導体材料からなる量子ドット層と該基板よりも格子定数の小さい化合物半導体材料からなる中間層とを、この中間層に生じる応力と前記量子ドット層に生じる応力とが互いに相殺し合うように交互に積層して設ける工程を含むことを特徴とするものである。

さらに、前記課題を解決するために、本発明に係る半導体装置の製造方法は、分子線エピタキシー法を用い、化合物半導体基板の表面に向けて原子状の水素を供給しつつ、前記基板の表面上に該基板の形成材料の一部を含み該基板よりも格子定数の大きい化合物半導体材料からなる第１層目の量子ドット層を設ける工程と、分子線エピタキシー法を用い、前記第１層目の量子ドット層上に原子状の水素を供給しつつ、該量子ドット層上に前記基板よりも格子定数の小さい化合物半導体材料からなる中間層と前記基板よりも格子定数の大きい化合物半導体材料からなる第２層目以上の量子ドット層とを、この第２層目以上の量子ドット層に生じる応力と前記中間層に生じる応力とが互いに相殺し合うように交互に積層して設ける工程と、を含むことを特徴とするものである。

これらの半導体装置の製造方法においては、化合物半導体基板の上に、この基板よりも格子定数の大きい化合物半導体材料からなる量子ドット層と基板よりも格子定数の小さい化合物半導体材料からなる中間層とを、中間層に生じる応力と量子ドット層に生じる応力とが互いに相殺し合うように交互に積層して設ける。これにより、各量子ドット層において生じる基板に対する引っ張り応力を各中間層の圧縮応力で相殺させて補償できるので、量子ドット層の積層数の増加に伴う歪みの蓄積や局所的な歪み場のぼやけを抑制できる。したがって、量子ドット層の積層数の増加に伴う量子ドットの形状劣化や配列の乱れを抑制できる。

特に、分子線エピタキシー法を用い、原子状の水素を供給しつつ量子ドット層をエピタキシャル成長させることにより、微細かつ均質な量子ドットを形成できる。

以上詳述したように、本発明によれば、化合物半導体基板の上に、この基板よりも格子定数の大きい化合物半導体材料からなる量子ドット層と基板よりも格子定数の小さい化合物半導体材料からなる中間層とを、中間層に生じる応力と量子ドット層に生じる応力とが互いに相殺し合うように交互に積層して設ける。これにより、量子ドット層の積層数の増加に伴う歪みの蓄積や局所的な歪み場のぼやけを抑制できるので、量子ドット層の積層数に伴う量子ドットの形状劣化や配列の乱れを抑制して、量子ドット層の高密度化を図ることができる。

特に、中間層にＡｌの混晶を用いることにより、各量子ドット層を構成するIII族元素、例えばＩｎの偏析をより抑制して量子ドットの形状劣化や配列の乱れをより抑制できるので、量子ドット層のさらなる高密度化を図ることができる。

以下、本発明の詳細を図示の実施形態によって説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置の素子構造を示す断面図である。

ＩｎＰ基板１上に、基板１よりも格子定数の大きい第１層目の量子ドット層２ａが形成され、その上に基板１と略同じ大きさの格子定数を有する緩衝層（第１のバッファ層）４が形成されている。そして、バッファ層４上に、基板１よりも格子定数の大きい第２層目以上の量子ドット層２ｂと基板１よりも格子定数の小さい中間層３とが交互に積層され、最上層は量子ドット層２ｂとなっている。

ＩｎＰ基板１には、その面指数が（２ １ １）以上の高指数面基板を用いることが好ましい。本実施形態においては面指数が（３ １ １）であり、一般にＩｎＰ（３ １ １）Ｂ基板１と表される基板を用いることとする。このＩｎＰ（３ １ １）Ｂ基板１の格子定数は、約０．５８６９４ｎｍである。第１層目の量子ドット層２ａは、その組成式がＩｎＡｓ_xＰ_1-x （ｘ＞０．５）で表される合金によって形成されている。第２層目以上の量子ドット層２ｂは、ＩｎＡｓ合金によって形成されている。第１層目および第２層目以上の量子ドット層２ａ，２ｂの格子定数は、約０．６０５８ｎｍである。バッファ層４および各中間層３は、ともに組成式がＩｎ_xＧａ_yＡｌ_1-x-yＡｓ （０＜ｘ＋ｙ＜１）で表される材料（合金）によって形成されているが、互いに組成比が異なっている。バッファ層４の格子定数は、約０．５８６９４ｎｍであり、各中間層３の格子定数は、約０．５８５４７ｎｍである。

次に、本実施形態の半導体装置の製造方法ついて説明する。

先ず、基板１を超高真空中に配置するとともに、その表面１ａに向けて約３６０℃で原子状の水素（Ｈ⁺ ）を放射（照射）する。これにより、基板１の表面１ａ上から酸化物を除去して基板１の表面１ａを清浄化するとともに、その表面エネルギーを適正な状態に制御する。この水素クリーニング中の原子状水素の背圧は、約６×１０^-6 Torr に保持された。また、この水素クリーニングに用いられる原子状水素は、後述する量子ドット層２や中間層３、および緩衝層４などをエピタキシャル成長させる（設ける）際に使用される、図示しない分子線エピタキシー（ Molecular Beam Epitaxy：ＭＢＥ）装置によって生成される。基板１の温度は、高速反射電子線回折法（ Reflection High Energy Electron Diffraction：ＲＨＥＥＤ）の回折像が縞模様（ストリーク状）に変わるまで約３６０℃に保持された。

続けて、基板１を大気に晒すこと無く超高真空中に配置したままの状態で、基板１の温度を約４８０℃に上げる。それとともに、基板１の表面１ａに向けて原子状水素を供給する。これにより、基板１からＰが蒸発して雰囲気中のＡｓと置換されて、基板１の表面１ａ上にＩｎＡｓ_xＰ_1-x （ｘ＞０．５）からなる第１層目の量子ドット層２ａが形成される。この量子ドット層２ａを成長させる際のＭＢＥ法を、特に再蒸発法と称することとする。

本発明者らが行った実験によれば、ＩｎＰ基板１の表面１ａの水素クリーニングおよび量子ドット層２ａの形成を約３５０℃〜５００℃の範囲で行うことにより、量子効果を発揮できる程度に微小かつ略均一な大きさの極めて良質なＩｎＡｓ_xＰ_1-x量子ドット５ａを、ＩｎＰ基板１の表面１ａ上に多数個整列させて高密度に配列できることが分かった。このような量子ドット５ａによって形成された良質な第１層目の量子ドット層２ａは、この上に積層される２層目以上の量子ドット層２ｂを、量子ドット層２ａと同程度に良質に成長させるための、いわゆる種（シード層）となる。

次に、基板１の温度を約５００℃に上げるとともに、原子状水素、ならびにガス状のＩｎ，Ｇａ，Ａｌ，およびＡｓからなる雰囲気を用いてＭＢＥ法を実行する。これにより、第１層目の量子ドット層２ａの表面エネルギーを適正な状態に制御しつつ、その上に第１のバッファ層４を成長させる。このバッファ層４は、前述したように各中間層３の形成材料と物理的性質が類似した材料によって形成されることが好ましく、また基板１の形成材料と略同じ大きさの格子定数を有するように、その組成比を調整されることが好ましい。これにより、バッファ層４の上に積層される第２層目の量子ドット層２ｂを形成する量子ドット５ｂの大きさ、形状、および配列などを適正な状態に整えることができる。また、そのような材料によって第１のバッファ層４を形成した場合、このバッファ層４は実質的に中間層の一種とみなすことができる。本実施形態においては、量子ドット層２ａの表面上にＩｎ_0.52Ｇａ_0.1Ａｌ_0.38Ａｓ合金を約０．２μｍ／ｈの成長速度で約１００ｎｍ堆積させて、第１のバッファ層４を形成した。

バッファ層４にＡｌを含有させることにより、そのバンドギャップを第２層目の量子ドット層２ｂのバンドギャップよりも大きくする。これにより、発光現象の基になるキャリアが量子ドット層２ｂ中からその外に逃げ難くする。結果として、いわゆるキャリアの閉じ込め効果を向上させて、光の強度を増大することができる。また、バッファ層４にＡｌを含有させることにより、第１層目の量子ドット層２ａに生じている歪による応力を偏らせること無く、適正な状態で第２層目の量子ドット層２ｂに伝播させることができる。

次に、基板１の温度を約５００℃に保持したまま、原子状水素、ならびにガス状のＩｎおよびＡｓからなる雰囲気を用いてＭＢＥ法を実行する。これにより、バッファ層４の表面エネルギーを適正な状態に制御しつつ、その上にＩｎＡｓ合金からなる第２層目の量子ドット層２ｂを成長させる。本実施形態においては、バッファ層４の表面上にＩｎＡｓを約０．１μｍ／ｈの成長速度で約３．７ＭＬ分堆積させて、第２層目の量子ドット層２ｂを形成した。この第２層目以上の量子ドット層２ｂを成長させる際に適用されるＭＢＥ法は、第１層目の量子ドット層２ａを成長させる際に適用された再蒸発法に対して、単に蒸発法と称される。

次に、基板１の温度を約５００℃に保持したまま、原子状水素、ならびにガス状のＩｎ，Ｇａ，Ａｌ，およびＡｓからなる雰囲気を用いてＭＢＥ法を実行する。これにより、第２層目の量子ドット層２ｂの表面エネルギーを適正な状態に制御しつつ、その上に第１層目の中間層３を成長させる。中間層３が成長している間中、原子状の水素を供給することにより、付着原子の表面拡散を促進させる。これにより、中間層３の上に積層される３層目以上の量子ドット層２ｂを形成するＩｎＡｓ量子ドット５ｂを、中間層３の上に生じた局所歪みに容易に集中させることができる。この場合、中間層３の上に生じた局所歪みは、ＩｎＡｓ量子ドット５ｂの安定点となる。

この第１層目の中間層３を含む各層の中間層３は、ＩｎＡｓ量子ドット５ｂの大きさ、形状、および配列などが、劣化しないように、約５ｎｍ以上４０ｎｍ未満の厚さに形成されることが好ましい。本実施形態においては、量子ドット層２ｂの表面上にＩｎ_0.47Ｇａ_0.11Ａｌ_0.42Ａｓ合金を約０．２１μｍ／ｈの成長速度で約１０ｎｍ堆積させて中間層３を形成した。

各中間層３は、半導体装置の発光効率を向上させるために、第１層目の量子ドット層２ａおよび第２層目以上の各量子ドット層２ｂよりもバンドギャップが大きい材料によって形成されることが好ましい。本実施形態の中間層３は、前記組成式で表されるＡｌ化合物を用いて、Ａｌを約２０〜４０％の割合で含有するように形成される。これにより、前述したバッファ層４と同様に、中間層３と交互に、かつ、複数層に積層されて設けられる第２層目以上の各量子ドット層２ｂへのキャリアの捕獲を促進して、半導体装置の発光効率を向上できる。

また、各中間層３へのＡｌの含有率を約２０〜４０％の範囲に設定することにより、各中間層３の表面の平坦性を適正な状態に保持できる。これにより、各中間層３と交互に積層されて設けられる第３層目以上の各量子ドット層２ｂを形成するＩｎＡｓ量子ドット５ｂが、第１層目の量子ドット層２ａを形成しているＩｎＡｓ_xＰ_1-x量子ドット５ａと同程度に、極めて良質かつ明瞭なドットとして形成される。それとともに、多数個のＩｎＡｓ量子ドット５ｂは、整列させられて高密度に配列される。これは、各中間層３にＧａ原子よりも移動し難いＡｌ原子を含有させ、各中間層３内にＡｌの混晶を生じさせることにより、第３層目以上の各量子ドット層２ｂを構成するIII族元素、本実施形態においてはＩｎの偏析または分離を抑制できる効果を利用している。この効果は、バッファ層４と第２層目の量子ドット層２ｂとの間においても成り立つ。

以後、前述した量子ドット層２ｂおよび中間層３を積層して設ける工程を交互に複数回繰り返すことにより、複数層のＩｎＡｓ量子ドット層２ｂおよびＩｎ_0.47Ｇａ_0.11Ａｌ_0.42Ａｓ中間層３からなる多層構造部（多重積層量子ドット層）６をバッファ層４の上に設ける。本実施形態においては、第２層目以上の量子ドット層２ｂが１９層に、また中間層３が１８層に達するまで繰り返す。本実施形態では、基板１の水素クリーニング、および第１層目の量子ドット層２ａ〜第２０層目の量子ドット層２ｂまでの形成（成長）工程は、事前に超高真空に設定されたＭＢＥ装置の処理室内において行われた。特に、第１層目の量子ドット層２ａおよび第１のバッファ層４、ならびに多層構造部６の各成長工程は、中断されること無く連続して行われた。

量子ドット層２ａ，２ｂが２０層に達した後、ＭＢＥ法を終了する。これにより、基板１、第１層目の量子ドット層２ａ、バッファ層４、第２層目〜第２０層目までの各量子ドット層２ｂ、および第１層目〜第１８層目までの各中間層３から構成される、半導体装置の素子としての量子ドット積層構造体７の製造を終了する。

このように、格子定数が基板１の格子定数よりも小さい中間層３を、格子定数が基板１の格子定数よりも大きい量子ドット層２ｂと交互に配置することにより、図１中外向きおよび内向きの実線矢印で示すように、各量子ドット層２ｂにおいて生じる基板１に対する引っ張り応力を各中間層３の圧縮応力で殆ど相殺して補償できる。これにより、量子ドット層２ｂ（２ａ）の積層数の増加に伴う歪みの蓄積や局所的な歪み場のぼやけを極めて良好に抑制できる。このような構造を歪補償構造と称することとする。

この歪補償構造を前述したバッファ層４と併せて用いることにより、シード層としての第１層目の量子ドット層２ａに生じている歪による応力を偏らせること無く、適正な状態で第２層目以上の各量子ドット層２ｂに伝播させることができる。これにより、第２層目以上の各量子ドット層２ｂを形成している各量子ドット５ｂを、第１層目の量子ドット層２ａを形成している各量子ドット５ａの略真上に生じさせることができる。したがって、第２層目以上の各量子ドット層２ｂを、その積層数に拘らず、第１層目の量子ドット層２ａと略同程度に良質な量子ドット層として形成できる。例えば、第１層目の量子ドット層２ａが所定の周期構造からなる高密度量子ドット層として形成されるとする。この場合、バッファ層４および各中間層３を介して、第２層目の量子ドット層２ｂ、第３層目の量子ドット層２ｂ、そして第ｎ層目の量子ドット層２ｂは、第１層目の量子ドット層２ａの周期構造と略同じ周期構造が保持された状態で積層される。これにより、各層において三次元超格子構造が形成される。

ここで、前述した従来技術に対する本発明の優位性を示すために、本発明者らが行った実験結果について説明する。この実験は、具体的には、歪補償構造および各中間層３のＡｌの混晶化によるＩｎの偏析抑制作用を採用した場合の、所定の層におけるＩｎＡｓ量子ドット層２ｂの表面形態を原子間力顕微鏡（ Atomic Force Microscopy：ＡＦＭ）により観察したものである。ただし、本実験では、ＩｎＰ（３ １ １）Ｂ基板１上に前述した第１層目の量子ドット層であるＩｎＡｓ_xＰ_1-x量子ドット層２ａおよびＩｎ_0.52Ｇａ_0.1Ａｌ_0.38Ａｓバッファ層４を設ける代わりに、ＩｎＡｓ量子ドット層２ｂおよびＩｎ_0.47Ｇａ_0.11Ａｌ_0.42Ａｓ中間層３を基板１上に直接設けた。すなわち、本実験では、２０層のＩｎＡｓ量子ドット層２ｂと１９層のＩｎ_0.47Ｇａ_0.11Ａｌ_0.42Ａｓ中間層３とが基板１上に交互に積層された、図示しない量子ドット積層構造体をＡＦＭにより観察した。なお、本構造は、積層による歪の蓄積およびＩｎ偏析の抑制効果を確認する上で必要十分な条件を備えている。

第１層目のＩｎＡｓ量子ドット層２ｂの表面形態のＡＦＭによる観察像の写真を図２（ａ）に示す。また、第２０層目のＩｎＡｓ量子ドット層２ｂの表面形態のＡＦＭによる観察像の写真を図２（ｂ）に示す。

これら各像によれば、第２０層目のＩｎＡｓ量子ドット５ｂは、大きさおよび形状に関しては、第１層目のＩｎＡｓ量子ドット５ｂと比較しても殆ど劣化していないことが分かる。ドットの配列状態（整列状態）に関しては、むしろ第２０層目のＩｎＡｓ量子ドット５ｂの方が第１層目のＩｎＡｓ量子ドット５ｂよりも向上されている。また、第１層目のＩｎＡｓ量子ドット５ｂの平均直径、その変動率、および密度は、それぞれ約５４．０ｎｍ，１０．１％，そして７．３６×１０¹⁰ 個／ｃｍ² であった。したがって、本実験における量子ドットの密度は、第２０層目では第１層目の約２０倍の約１．５×１０¹² 個／ｃｍ² となり、従来技術に係る量子ドットの密度より２桁も多くなっていることが分かった。

この結果によれば、歪補償構造は、積層数の増加に伴う量子ドットの平均サイズの増大化（肥大化）を極めて効果的に抑制できることが分かった。また、バッファ層４および各中間層３にＧａ原子よりも移動し難いＡｌ原子を含有させ、それら各層３，４をＡｌの混晶とする。これにより、バッファ層４および各中間層３でのＩｎ原子の偏析または分離による、第２層目以上の各量子ドット層２ｂの成長過程におけるＩｎ原子の過剰な堆積を極めて効果的に抑制できることが分かった。このように、バッファ層４および各中間層３における歪の蓄積を抑制して、Ｉｎ原子の過剰な堆積を抑制する。これにより、量子ドット層２ｂを連続成長させて多層に積層する場合においても、その積層数に拘らず、整列した略均等な配列の量子ドット層２ｂを得ることができる。

以上説明したように、本発明の第１実施形態によれば、量子ドット層の積層数に拘らず、量子効果を発揮できる程度に微小かつ略均一な大きさの量子ドットが整列させられて高密度に配列されており、利得が向上された量子ドット層およびその製造方法を提供できる。

さらに、本発明者らが行った実験によれば、図示を伴った説明は省略するが、ＩｎＰ（３ １ １）Ｂ基板１の表面１ａ上にシード層となる第１層目のＩｎＡｓ_xＰ_1-x量子ドット層２ａおよびＩｎ_0.52Ｇａ_0.1Ａｌ_0.38Ａｓバッファ層４を設けた場合には、第２層目以上の各ＩｎＡｓ量子ドット層２ｂにおいて、ＩｎＡｓ量子ドット５ｂの大きさがより均一になるとともに、より秩序だって整列させられて、より高密度に配列されることが分かった。そして、基板１上に、ＩｎＡｓ_xＰ_1-x量子ドット層２ａおよびＩｎ_0.52Ｇａ_0.1Ａｌ_0.38Ａｓバッファ層４を介してＩｎＡｓ量子ドット層２ｂおよび中間層３が交互に積層された量子ドット積層構造体７では、その利得がより向上されていることが分かった。

（第２の実施の形態）
次に、図３および図４を参照しつつ、量子ドット積層構造体７を用いて作製した、半導体装置としての化合物半導体レーザ（量子ドットレーザ）８について説明する。

図３に示すように、量子ドット積層構造体７の最上層である第２０層目のＩｎＡｓ量子ドット層２ｂの表面上に、第２の緩衝層（第２のバッファ層）９を設ける。本実施形態においては、この第２のバッファ層９を、前述した第１のバッファ層４と同じＩｎ_0.52Ｇａ_0.1Ａｌ_0.38Ａｓ層とする。この第２のバッファ層９は、最上層である第２０層目の量子ドット層２ｂをカバーするための保護層として設けられる。

第２のバッファ層９の表面上にＩｎＰクラッド層（Ｐ型クラッド層）１０を設ける。このＩｎＰクラッド層１０の格子定数は約０．５８６９４ｎｍである。前述した基板１は、このＩｎＰクラッド層１０と同様にＩｎＰクラッド層（Ｎ型クラッド層）として機能する。

ＩｎＰクラッド層１０の各量子ドット層２ａ，２ｂが設けられている側とは反対側（外側）に第１の電極としてのプラス極１１を設ける。同様に、基板１の各量子ドット層２ａ，２ｂが設けられている側とは反対側（外側）に第２の電極としてのマイナス極１２を設ける。これにより、量子ドットレーザ８の主要部分が構成される。この量子ドットレーザ８において、積層構造部６は、いわゆる活性層（多重積層量子ドット活性層、光導波路層）として機能する。レーザ光は、図３中白抜き矢印で示すように、活性層６の僻開面１３から外部に向けて放射される。

前述した方法により形成された量子ドット層２ａ，２ｂを具備した量子ドット積層構造体７の、フォトルミネッセンスによる発光特性を表すグラフを図４に示す。図４において上段は低温（７７Ｋ）における発光特性を、下段は室温（ Room Temperature ）における発光特性を、それぞれ示すものである。ただし、低温に比較して室温では発光強度のスケールが約１／１０になっている。これら両グラフによれば、量子ドット積層構造体７からは、低温および室温でそれぞれ約１．５μｍ付近、約１．６μｍ付近にピークを有するレーザ光が照射されたことが分かる。

現在、光通信用半導体レーザにおいては、通信用光ファイバーの特性から、発振波長がおおよそ１．５μｍ帯のレーザの開発が求められている。これは、従来技術に係る量子ドットレーザでは、その利得の低さから殆ど不可能な数値であった。本発明者らが行った実験によれば、従来技術に係る方法により製造した量子ドットレーザから照射されるレーザ光の強度は、前記実験と同じ温度においては殆ど測定不可能なくらいに弱かった。これに対して、量子ドット積層構造体７を具備した本実施形態の量子ドットレーザ８では、前記要求を満たす発振波長のレーザ光を照射できる。すなわち、量子ドットレーザ８は極めて高利得であり、その利得（発光効率）は実用に十分耐え得る程度に高められていることが分かる。

なお、本発明に係る半導体装置およびその製造方法は、前述した第１および第２の実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成や、あるいは工程などの一部を種々様々な設定に変更したり、あるいは各種設定を組み合わせて用いたりして実施することができる。

例えば、量子ドット層２ａ，２ｂ、およびこれらを備えた量子ドット積層構造体７は、発光素子としての半導体レーザのみならず、受光素子として、例えばフォト・トランジスタやフォト・ダイオード、あるいはそれらを備えた半導体光検出器にも適用することができる。量子ドット層２ａ，２ｂは、その量子ドット密度が十分に高いので、受光素子として用いた場合、その感度は極めて高い。

また、再蒸発法による量子ドットシード層２ａを省いて、ＩｎＰ基板１上に直接バッファ層４を形成し、その上に量子ドット層２ｂおよび中間層３を交互に積層する構造としても構わない。

さらに、基板１、各量子ドット層２ａ，２ｂ、各中間層３、第１および第２のバッファ層４，９、あるいはクラッド層１０の形成材料は、前述した材料には限らない。例えば、基板にIII−Ｖ族化合物のＧａＡｓを用い、かつ、各量子ドット層に同じくIII−Ｖ族化合物のＩｎＡｓ_xＰ_1-xおよびＩｎＡｓを用いた場合、各中間層にもIII−Ｖ族化合物のＡｌＰや、あるいはＧａＰを用いることにより、同様の効果を得ることができる。

第１の実施形態に係る半導体装置の素子構造を示す断面図。 歪補償構造を採用した場合の第１層目および第２０層目の各量子ドット層の表面状態を示すＡＦＭの写真。 第２の実施形態に係る量子ドットレーザの素子構造を示す断面図。 低温および室温における多層量子ドット層の発光特性を示す図。 歪補償構造および中間層内でのＡｌの混晶を採用しない場合の従来技術に係る第１層目および第２０層目の各量子ドット層の表面状態を示すＡＦＭの写真。

符号の説明

１…ＩｎＰ基板（Ｎ型クラッド層、III−Ｖ族化合物半導体基板）、１ａ…基板表面、２…量子ドット層、２ａ…ＩｎＡｓ_xＰ_1-x量子ドット層（第１層目の量子ドット層）、２ｂ…ＩｎＡｓ量子ドット層（第２層目以上の量子ドット層）、３…Ｉｎ_0.47Ｇａ_0.11Ａｌ_0.42Ａｓ中間層（中間層）、４…Ｉｎ_0.52Ｇａ_0.1Ａｌ_0.38Ａｓバッファ層（第１の緩衝層）、５ａ…ＩｎＡｓ_xＰ_(1-x)量子ドット、５ｂ…ＩｎＡｓ量子ドット、６…多層構造部（多重積層量子ドット活性層、活性層）、８…量子ドットレーザ（化合物半導体レーザ、半導体装置）、９…Ｉｎ_0.52Ｇａ_0.1Ａｌ_0.38Ａｓバッファ層（第２の緩衝層）

Claims (12)

1. 化合物半導体基板と、
   この基板上に、該基板よりも格子定数の大きい化合物半導体材料からなる量子ドット層と該基板よりも格子定数の小さい化合物半導体材料からなる中間層とを、この中間層に生じる応力と前記量子ドット層に生じる応力とが互いに相殺し合うように交互に積層してなる多層構造部と、
   を具備することを特徴とする半導体装置。
2. 前記量子ドット層と前記中間層とは、互いに直接接触し合って交互に積層されていることを特徴とする請求項１に記載の半導体装置。
3. 化合物半導体基板と、
   この基板上に設けられた、該基板の形成材料の一部を含み該基板よりも格子定数の大きい化合物半導体材料からなる第１層目の量子ドット層と、
   この第１層目の量子ドット層上に設けられており、前記基板よりも格子定数の小さい化合物半導体材料からなる中間層と前記基板よりも格子定数の大きい化合物半導体材料からなる第２層目以上の量子ドット層とを、この第２層目以上の量子ドット層に生じる応力と前記中間層に生じる応力とが互いに相殺し合うように交互に積層してなる多層構造部と、
   を具備することを特徴とする半導体装置。
4. 化合物半導体基板と、
   この基板上に設けられた、該基板の形成材料の一部を含み該基板よりも格子定数の大きい化合物半導体材料からなる第１層目の量子ドット層と、
   この第１層目の量子ドット層上に設けられた、前記基板と同じ大きさの格子定数を有する化合物半導体材料からなる緩衝層と、
   この緩衝層上に設けられており、前記基板よりも格子定数の大きい化合物半導体材料からなる第２層目以上の量子ドット層と前記基板よりも格子定数の小さい化合物半導体材料からなる中間層とを、この中間層に生じる応力と前記第２層目以上の量子ドット層に生じる応力とが互いに相殺し合うように交互に積層してなる多層構造部と、
   を具備することを特徴とする半導体装置。
5. 化合物半導体基板上に、該基板よりも格子定数の大きい化合物半導体材料からなる量子ドット層と該基板よりも格子定数の小さい化合物半導体材料からなる中間層とを、この中間層に生じる応力と前記量子ドット層に生じる応力とが互いに相殺し合うように交互に積層して設ける工程を含むことを特徴とする半導体装置の製造方法。
6. 前記量子ドット層と前記中間層とを、互いに直接接触させつつ交互に積層することを特徴とする請求項５に記載の半導体装置の製造方法。
7. 分子線エピタキシー法を用い、化合物半導体基板の表面に向けて原子状の水素を供給しつつ、前記基板の表面上に該基板の形成材料の一部を含み該基板よりも格子定数の大きい化合物半導体材料からなる第１層目の量子ドット層を設ける工程と、
   分子線エピタキシー法を用い、前記第１層目の量子ドット層上に原子状の水素を供給しつつ、該量子ドット層上に前記基板よりも格子定数の小さい化合物半導体材料からなる中間層と前記基板よりも格子定数の大きい化合物半導体材料からなる第２層目以上の量子ドット層とを、この第２層目以上の量子ドット層に生じる応力と前記中間層に生じる応力とが互いに相殺し合うように交互に積層して設ける工程と、
   を含むことを特徴とする半導体装置の製造方法。
8. 前記中間層と前記第２層目以上の量子ドット層とを、互いに直接接触させつつ交互に積層することを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記中間層に生じる応力の向きと前記各量子ドット層に生じる応力の向きとを互いに反対向きにさせつつ、前記中間層と前記各量子ドット層とを積層することを特徴とする請求項５〜８のいずれか１項に記載の半導体装置の製造方法。
10. 前記第１層目の量子ドット層を設ける工程において、前記基板の形成材料に含まれている元素のうち、前記第１層目の量子ドット層に含まれた際に前記第１層目の量子ドット層の格子定数が前記基板の格子定数よりも大きい状態を維持できる元素を蒸発させるとともに、この蒸発させた前記元素を前記分子線エピタキシー法によって導入される雰囲気中の所定の成分と置換させることにより、前記第１層目の量子ドット層中に前記基板の形成材料の一部を含ませることを特徴とする請求項７〜９のいずれか１項に記載の半導体装置の製造方法。
11. 前記各量子ドット層および前記各中間層を設ける前に、予め前記基板の表面に向けて原子状の水素を放射する工程を含むことを特徴とする請求項７〜１０のいずれか１項に記載の半導体装置の製造方法。
12. 前記各量子ドット層を設ける工程、および前記基板の表面に向けて原子状の水素を放射する工程を、それぞれ３５０℃〜５００℃で行うことを特徴とする請求項１１に記載の半導体装置の製造方法。

Images