JPH10215032A - 半導体量子ドット素子および該半導体量子ドット素子の製造方法 - Google Patents
半導体量子ドット素子および該半導体量子ドット素子の製造方法Info
- Publication number
- JPH10215032A JPH10215032A JP1640497A JP1640497A JPH10215032A JP H10215032 A JPH10215032 A JP H10215032A JP 1640497 A JP1640497 A JP 1640497A JP 1640497 A JP1640497 A JP 1640497A JP H10215032 A JPH10215032 A JP H10215032A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- quantum dot
- quantum dots
- quantum
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 積層した量子ドット構造の、サイズの揃った
量子ドットのみに効率的にキャリヤ注入を行うことがで
きる半導体量子ドット素子およびその製造方法を提供す
る。 【解決手段】 第１の半導体を備える障壁層５と、第１
の半導体よりもバンドギャップが大きいかまたは等しく
格子定数が異なる第２の半導体を備える量子ドット構造
４とを交互に積層して、第４の構造を形成する工程と、
第４の構造の上に、第１の半導体よりもバンドギャップ
が小さく格子定数が異なる第３の半導体を備える量子ド
ット構造６を形成する工程とを有する。このとき、第１
の半導体をＡｌＧａＡｓとして、第２の半導体をＩｎＡ
ｌＡｓとして、第３の半導体をＩｎＧａＡｓとすること
ができる。
量子ドットのみに効率的にキャリヤ注入を行うことがで
きる半導体量子ドット素子およびその製造方法を提供す
る。 【解決手段】 第１の半導体を備える障壁層５と、第１
の半導体よりもバンドギャップが大きいかまたは等しく
格子定数が異なる第２の半導体を備える量子ドット構造
４とを交互に積層して、第４の構造を形成する工程と、
第４の構造の上に、第１の半導体よりもバンドギャップ
が小さく格子定数が異なる第３の半導体を備える量子ド
ット構造６を形成する工程とを有する。このとき、第１
の半導体をＡｌＧａＡｓとして、第２の半導体をＩｎＡ
ｌＡｓとして、第３の半導体をＩｎＧａＡｓとすること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体デバイスに関
し、特に半導体レーザや電界効果トランジスタなどの半
導体デバイスに使用される半導体量子ドット素子とその
製造方法に関する。
し、特に半導体レーザや電界効果トランジスタなどの半
導体デバイスに使用される半導体量子ドット素子とその
製造方法に関する。
【０００２】
【従来の技術】電荷キャリヤを３次元的に閉じこめる量
子ドット構造の半導体デバイスは、一般的な量子井戸構
造の半導体デバイスよりも優れた特性を有し、例えば極
めて低い電流で発振する量子ドットレーザなどを実現す
ることができる。
子ドット構造の半導体デバイスは、一般的な量子井戸構
造の半導体デバイスよりも優れた特性を有し、例えば極
めて低い電流で発振する量子ドットレーザなどを実現す
ることができる。
【０００３】この量子ドット構造を製造する方法とし
て、半導体上の障壁層上に、これとは格子定数の異なる
半導体からなる量子ドットを自己形成的に形成させる方
法が、「アプライド・フィジックス・レターズ（Applie
d Physics Letters ）、第６３巻、３２０３ページ（１
９９３年）」に報告されている。
て、半導体上の障壁層上に、これとは格子定数の異なる
半導体からなる量子ドットを自己形成的に形成させる方
法が、「アプライド・フィジックス・レターズ（Applie
d Physics Letters ）、第６３巻、３２０３ページ（１
９９３年）」に報告されている。
【０００４】この方法は、格子定数の異なる半導体の成
長が、応力の作用によって自然に量子ドット構造になる
ことを利用しており、Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａ
ｎｏｗ（ＳＫ）モード成長と呼ばれている。この方法で
形成される量子ドットは、１回の成長だけで形成され、
成長前の基板加工工程、成長後のドット加工工程などを
必要としない。したがって、工程が簡易であるばかりで
なく、加工損傷などの欠陥がなく良質な結晶を有するド
ットを製造することができる。
長が、応力の作用によって自然に量子ドット構造になる
ことを利用しており、Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａ
ｎｏｗ（ＳＫ）モード成長と呼ばれている。この方法で
形成される量子ドットは、１回の成長だけで形成され、
成長前の基板加工工程、成長後のドット加工工程などを
必要としない。したがって、工程が簡易であるばかりで
なく、加工損傷などの欠陥がなく良質な結晶を有するド
ットを製造することができる。
【０００５】また、ＳＫモードで成長した量子ドット上
に半導体層を数ｎｍ成長し、さらにこの上に量子ドット
を形成すると、量子ドットが成長基板面内で整列するよ
うな傾向を有することが、「フィジカル・レビュー・レ
ターズ（Physical Review Letters ）、第７６巻、１６
７５ページ（１９９６年）」に報告されている。
に半導体層を数ｎｍ成長し、さらにこの上に量子ドット
を形成すると、量子ドットが成長基板面内で整列するよ
うな傾向を有することが、「フィジカル・レビュー・レ
ターズ（Physical Review Letters ）、第７６巻、１６
７５ページ（１９９６年）」に報告されている。
【０００６】これは、下部に形成された量子ドットによ
って生じた応力場の影響によるものと考えられている。
したがって、量子ドットと半導体層を交互に多数回積層
していくと、量子ドットが徐々に面内で整列して、最後
にきれいに整列した量子ドットが基板最表面で得られ
る。このとき量子ドットのサイズも均一になるので、理
想的な量子ドットの特徴である、エネルギの揃った量子
ドットの状態密度が得られる。
って生じた応力場の影響によるものと考えられている。
したがって、量子ドットと半導体層を交互に多数回積層
していくと、量子ドットが徐々に面内で整列して、最後
にきれいに整列した量子ドットが基板最表面で得られ
る。このとき量子ドットのサイズも均一になるので、理
想的な量子ドットの特徴である、エネルギの揃った量子
ドットの状態密度が得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、量子ド
ットを多数積層してサイズを均一化した場合には、積層
するに従って徐々にサイズが揃うので、下部に積層した
量子ドットはサイズが不揃いな量子ドットが残る。この
状態で電流を流すと、キャリヤは積層した量子ドットの
全てに注入される。しかし、サイズの不均一な量子ドッ
トが下部に存在するので、量子ドットの状態密度はエネ
ルギ幅が広がり、理想的な量子ドットにみられる、エネ
ルギ幅が狭く鋭いピークを有する状態密度が得られな
い。これをデバイスに利用しても、従来の量子井戸層を
使ったものと比べて、特性の向上を期待することはでき
ない。
ットを多数積層してサイズを均一化した場合には、積層
するに従って徐々にサイズが揃うので、下部に積層した
量子ドットはサイズが不揃いな量子ドットが残る。この
状態で電流を流すと、キャリヤは積層した量子ドットの
全てに注入される。しかし、サイズの不均一な量子ドッ
トが下部に存在するので、量子ドットの状態密度はエネ
ルギ幅が広がり、理想的な量子ドットにみられる、エネ
ルギ幅が狭く鋭いピークを有する状態密度が得られな
い。これをデバイスに利用しても、従来の量子井戸層を
使ったものと比べて、特性の向上を期待することはでき
ない。
【０００８】そこで本発明の目的は、積層した量子ドッ
ト構造の、サイズの揃った量子ドットのみに効率的にキ
ャリヤ注入を行うことができる半導体量子ドット素子お
よびその製造方法を提供することにある。
ト構造の、サイズの揃った量子ドットのみに効率的にキ
ャリヤ注入を行うことができる半導体量子ドット素子お
よびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体量子ドッ
ト素子は、第１の半導体を備える障壁層と、該第１の半
導体よりもバンドギャップが大きいかまたは等しく、格
子定数が異なる第２の半導体を備える量子ドット構造
と、該第１の半導体よりもバンドギャップが小さく、格
子定数が異なる第３の半導体を備える量子ドット構造と
を有し、該第１の半導体を備える障壁層と該第２の半導
体を備える量子ドット構造とが交互に積層して形成され
た第４の構造の上に、該第３の半導体を備える量子ドッ
ト構造が形成されている。このとき、前記第１の半導体
をＡｌＧａＡｓとして、前記第２の半導体をＩｎＡｌＡ
ｓとして、前記第３の半導体をＩｎＧａＡｓとすること
ができる。
ト素子は、第１の半導体を備える障壁層と、該第１の半
導体よりもバンドギャップが大きいかまたは等しく、格
子定数が異なる第２の半導体を備える量子ドット構造
と、該第１の半導体よりもバンドギャップが小さく、格
子定数が異なる第３の半導体を備える量子ドット構造と
を有し、該第１の半導体を備える障壁層と該第２の半導
体を備える量子ドット構造とが交互に積層して形成され
た第４の構造の上に、該第３の半導体を備える量子ドッ
ト構造が形成されている。このとき、前記第１の半導体
をＡｌＧａＡｓとして、前記第２の半導体をＩｎＡｌＡ
ｓとして、前記第３の半導体をＩｎＧａＡｓとすること
ができる。
【００１０】本発明の半導体量子ドット素子の製造方法
は、第１の半導体を備える障壁層と、該第１の半導体よ
りもバンドギャップが大きいかまたは等しく格子定数が
異なる第２の半導体を備える量子ドット構造とを交互に
積層して、第４の構造を形成する工程と、該第４の構造
の上に、該第１の半導体よりもバンドギャップが小さく
格子定数が異なる第３の半導体を備える量子ドット構造
を形成する工程とを有する。このとき、前記第１の半導
体をＡｌＧａＡｓとして、前記第２の半導体をＩｎＡｌ
Ａｓとして、前記第３の半導体をＩｎＧａＡｓとするこ
とができる。
は、第１の半導体を備える障壁層と、該第１の半導体よ
りもバンドギャップが大きいかまたは等しく格子定数が
異なる第２の半導体を備える量子ドット構造とを交互に
積層して、第４の構造を形成する工程と、該第４の構造
の上に、該第１の半導体よりもバンドギャップが小さく
格子定数が異なる第３の半導体を備える量子ドット構造
を形成する工程とを有する。このとき、前記第１の半導
体をＡｌＧａＡｓとして、前記第２の半導体をＩｎＡｌ
Ａｓとして、前記第３の半導体をＩｎＧａＡｓとするこ
とができる。
【００１１】本発明においては、半導体障壁層と格子定
数が異なる半導体を成長することによって格子不整合系
の半導体量子ドットを形成する際に、半導体障壁層より
もバンドギャップが大きいかまたは等しい半導体を用い
て量子ドットを形成する。そして、半導体障壁層と量子
ドット構造とを交互に多周期積層して、量子ドット構造
を整列化してサイズを揃えた後に、この積層部の上に半
導体障壁層よりもバンドギャップが小さい半導体を用い
て、サイズが揃った量子ドットを形成する。
数が異なる半導体を成長することによって格子不整合系
の半導体量子ドットを形成する際に、半導体障壁層より
もバンドギャップが大きいかまたは等しい半導体を用い
て量子ドットを形成する。そして、半導体障壁層と量子
ドット構造とを交互に多周期積層して、量子ドット構造
を整列化してサイズを揃えた後に、この積層部の上に半
導体障壁層よりもバンドギャップが小さい半導体を用い
て、サイズが揃った量子ドットを形成する。
【００１２】この量子ドット積層構造に電流を流した場
合に、キャリヤは、下部に形成された量子ドットすなわ
ち半導体障壁層よりもバンドギャップが大きいかまたは
等しい量子ドットには注入されず、上部に形成された量
子ドットすなわち半導体障壁層よりもバンドギャップが
小さい量子ドットのみに注入される。これによって、サ
イズが揃った量子ドットのみに効率的にキャリヤを注入
することができるので、エネルギが揃った量子ドットに
おいてキャリヤが再結合することによって、量子ドット
構造本来の高い性能を有する半導体量子ドット素子を実
現することができる。
合に、キャリヤは、下部に形成された量子ドットすなわ
ち半導体障壁層よりもバンドギャップが大きいかまたは
等しい量子ドットには注入されず、上部に形成された量
子ドットすなわち半導体障壁層よりもバンドギャップが
小さい量子ドットのみに注入される。これによって、サ
イズが揃った量子ドットのみに効率的にキャリヤを注入
することができるので、エネルギが揃った量子ドットに
おいてキャリヤが再結合することによって、量子ドット
構造本来の高い性能を有する半導体量子ドット素子を実
現することができる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】図１は、本発明の一実施の形態における半
導体量子ドット素子の構造を示す断面図である。
導体量子ドット素子の構造を示す断面図である。
【００１５】本発明の半導体量子ドット素子は、図１に
示すように、半導体基板１上に、ＡｌＧａＡｓクラッド
層２とＡｌＧａＡｓ障壁層３とが形成される。その後、
厚さがナノメータ程度のＩｎＡｌＡｓ量子ドット４とＡ
ｌＧａＡｓ障壁層５とが交互に多周期積層される。最上
部のＡｌＧａＡｓ障壁層５の成長後に、ＩｎＧａＡｓ量
子ドット６が形成される。さらに、ＡｌＧａＡｓ障壁層
７と、ＡｌＧａＡｓクラッド層８と、ｐ型ＧａＡｓキャ
ップ層９とが形成される。
示すように、半導体基板１上に、ＡｌＧａＡｓクラッド
層２とＡｌＧａＡｓ障壁層３とが形成される。その後、
厚さがナノメータ程度のＩｎＡｌＡｓ量子ドット４とＡ
ｌＧａＡｓ障壁層５とが交互に多周期積層される。最上
部のＡｌＧａＡｓ障壁層５の成長後に、ＩｎＧａＡｓ量
子ドット６が形成される。さらに、ＡｌＧａＡｓ障壁層
７と、ＡｌＧａＡｓクラッド層８と、ｐ型ＧａＡｓキャ
ップ層９とが形成される。
【００１６】ここで、量子ドット４のＩｎＡｌＡｓは障
壁層３，５，７のＡｌＧａＡｓよりもバンドギャップが
大きいかまたは等しく、量子ドット６のＩｎＧａＡｓは
障壁層３，５，７のＡｌＧａＡｓよりもバンドギャップ
が小さい。
壁層３，５，７のＡｌＧａＡｓよりもバンドギャップが
大きいかまたは等しく、量子ドット６のＩｎＧａＡｓは
障壁層３，５，７のＡｌＧａＡｓよりもバンドギャップ
が小さい。
【００１７】このように量子ドットを積層すると、下層
部に形成したＩｎＡｌＡｓ量子ドット４はサイズが不揃
いであるが、積層するに従って上層部に形成したＩｎＡ
ｌＡｓ量子ドット４は徐々にサイズが揃っていき、その
上部に形成したＩｎＧａＡｓ量子ドット６は成長面内で
整列してサイズが揃っている。
部に形成したＩｎＡｌＡｓ量子ドット４はサイズが不揃
いであるが、積層するに従って上層部に形成したＩｎＡ
ｌＡｓ量子ドット４は徐々にサイズが揃っていき、その
上部に形成したＩｎＧａＡｓ量子ドット６は成長面内で
整列してサイズが揃っている。
【００１８】このような多層量子ドット構造を有する半
導体素子に電流を流すと、バンドギャップが小さく、サ
イズが揃ったＩｎＧａＡｓ量子ドット６のみにキャリヤ
が注入されて、高性能な半導体量子ドット素子を実現す
ることができる。
導体素子に電流を流すと、バンドギャップが小さく、サ
イズが揃ったＩｎＧａＡｓ量子ドット６のみにキャリヤ
が注入されて、高性能な半導体量子ドット素子を実現す
ることができる。
【００１９】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００２０】図１は、本発明の一実施の形態における半
導体量子ドット素子の構造を示す断面図であるが、実施
例においても同様の構造を有するので、図１を用いて本
発明の一実施例を説明する。図２は、本発明の一実施例
における半導体量子ドットレーザの構造を示す断面図で
ある。
導体量子ドット素子の構造を示す断面図であるが、実施
例においても同様の構造を有するので、図１を用いて本
発明の一実施例を説明する。図２は、本発明の一実施例
における半導体量子ドットレーザの構造を示す断面図で
ある。
【００２１】図１に示した半導体量子ドット素子は、ｎ
型ＧａＡｓ基板１と、厚さが０．５μｍのｎ型Ａｌ0.2
Ｇａ0.8 Ａｓクラッド層２と、厚さが２０ｎｍのＡｌ
0.03Ｇａ0.97Ａｓ障壁層３と、直径が１４ｎｍで厚さが
３ｎｍのＩｎ0.5 Ａｌ0.5 Ａｓ量子ドット４と厚さが５
ｎｍのＡｌ0.03Ｇａ0.97Ａｓ障壁層５とを交互に２０周
期多層化した領域と、直径が１４ｎｍで厚さが３ｎｍの
Ｉｎ0.5 Ｇａ0.5 Ａｓ量子ドット６と、厚さが２０ｎｍ
のＡｌ0.03Ｇａ0.97Ａｓ障壁層７と、厚さが０．３μｍ
のｐ型Ａｌ0.2 Ｇａ0.8 Ａｓクラッド層８と、厚さが
０．２μｍのｐ型ＧａＡｓキャップ層９とを有する構成
となっている。
型ＧａＡｓ基板１と、厚さが０．５μｍのｎ型Ａｌ0.2
Ｇａ0.8 Ａｓクラッド層２と、厚さが２０ｎｍのＡｌ
0.03Ｇａ0.97Ａｓ障壁層３と、直径が１４ｎｍで厚さが
３ｎｍのＩｎ0.5 Ａｌ0.5 Ａｓ量子ドット４と厚さが５
ｎｍのＡｌ0.03Ｇａ0.97Ａｓ障壁層５とを交互に２０周
期多層化した領域と、直径が１４ｎｍで厚さが３ｎｍの
Ｉｎ0.5 Ｇａ0.5 Ａｓ量子ドット６と、厚さが２０ｎｍ
のＡｌ0.03Ｇａ0.97Ａｓ障壁層７と、厚さが０．３μｍ
のｐ型Ａｌ0.2 Ｇａ0.8 Ａｓクラッド層８と、厚さが
０．２μｍのｐ型ＧａＡｓキャップ層９とを有する構成
となっている。
【００２２】それぞれの半導体の格子定数は、障壁層
３，５，７のＡｌ0.03Ｇａ0.97Ａｓが０．５６５ｎｍで
あり、量子ドット４のＩｎ0.5 Ａｌ0.5 Ａｓが０．５８
６ｎｍであり、量子ドット６のＩｎ0.5 Ｇａ0.5 Ａｓが
０．５８６ｎｍである。また、それぞれの半導体のバン
ドギャップは、障壁層３，５，７のＡｌ0.03Ｇａ0.97Ａ
ｓが１．４６ｅＶであり、量子ドット４のＩｎ0.5 Ａｌ
0.5 Ａｓが１．４８ｅＶであり、量子ドット６のＩｎ
0.5 Ｇａ0.5 Ａｓが０．７５ｅＶである。
３，５，７のＡｌ0.03Ｇａ0.97Ａｓが０．５６５ｎｍで
あり、量子ドット４のＩｎ0.5 Ａｌ0.5 Ａｓが０．５８
６ｎｍであり、量子ドット６のＩｎ0.5 Ｇａ0.5 Ａｓが
０．５８６ｎｍである。また、それぞれの半導体のバン
ドギャップは、障壁層３，５，７のＡｌ0.03Ｇａ0.97Ａ
ｓが１．４６ｅＶであり、量子ドット４のＩｎ0.5 Ａｌ
0.5 Ａｓが１．４８ｅＶであり、量子ドット６のＩｎ
0.5 Ｇａ0.5 Ａｓが０．７５ｅＶである。
【００２３】この量子ドット構造に電流を流すと、Ｉｎ
0.5 Ａｌ0.5 Ａｓ量子ドット４はＡｌ0.03Ｇａ0.97Ａｓ
障壁層３，５，７よりもバンドギャップが大きいので、
Ｉｎ 0.5 Ａｌ0.5 Ａｓ量子ドット４にはキャリヤが注入
されない。一方、Ｉｎ0.5 Ｇａ0.5 Ａｓ量子ドット６は
Ａｌ0.03Ｇａ0.97Ａｓ障壁層３，５，７よりもバンドギ
ャップが小さいので、Ｉｎ0.5 Ｇａ0.5 Ａｓ量子ドット
６にはキャリヤが注入される。
0.5 Ａｌ0.5 Ａｓ量子ドット４はＡｌ0.03Ｇａ0.97Ａｓ
障壁層３，５，７よりもバンドギャップが大きいので、
Ｉｎ 0.5 Ａｌ0.5 Ａｓ量子ドット４にはキャリヤが注入
されない。一方、Ｉｎ0.5 Ｇａ0.5 Ａｓ量子ドット６は
Ａｌ0.03Ｇａ0.97Ａｓ障壁層３，５，７よりもバンドギ
ャップが小さいので、Ｉｎ0.5 Ｇａ0.5 Ａｓ量子ドット
６にはキャリヤが注入される。
【００２４】したがって、図２に示したように、この量
子ドットを活性層としたレーザ構造の場合、サイズの均
一なＩｎ0.5 Ｇａ0.5 Ａｓ量子ドット６のみにキャリヤ
が注入される。その結果、エネルギの揃った電子−正孔
が結合して起こる発光によって、低電流で発振し、効率
の高い半導体レーザが得られる。
子ドットを活性層としたレーザ構造の場合、サイズの均
一なＩｎ0.5 Ｇａ0.5 Ａｓ量子ドット６のみにキャリヤ
が注入される。その結果、エネルギの揃った電子−正孔
が結合して起こる発光によって、低電流で発振し、効率
の高い半導体レーザが得られる。
【００２５】図３および図４は、本発明の一実施例にお
ける半導体量子ドットレーザの製造工程を示す断面図で
ある。
ける半導体量子ドットレーザの製造工程を示す断面図で
ある。
【００２６】図３（ａ）に示すように、Ｓｉをドープし
たｎ型ＧａＡｓ基板１を分子線エピタキシャル成長装置
に導入する。このｎ型ＧａＡｓ基板１上に、Ｓｉドープ
のｎ型Ａｌ0.2 Ｇａ0.8 Ａｓクラッド層２（厚さ０．５
μｍ）と、Ａｌ0.03Ｇａ0.97Ａｓ障壁層３（厚さ２０ｎ
ｍ）とを成長する。
たｎ型ＧａＡｓ基板１を分子線エピタキシャル成長装置
に導入する。このｎ型ＧａＡｓ基板１上に、Ｓｉドープ
のｎ型Ａｌ0.2 Ｇａ0.8 Ａｓクラッド層２（厚さ０．５
μｍ）と、Ａｌ0.03Ｇａ0.97Ａｓ障壁層３（厚さ２０ｎ
ｍ）とを成長する。
【００２７】図３（ｂ）に示すように、Ａｌ0.03Ｇａ
0.97Ａｓ障壁層３の上にＩｎ0.5 Ａｌ 0.5 Ａｓ４を成長
すると、格子定数の違いによってＩｎ0.5 Ａｌ0.5 Ａｓ
４に応力が蓄積され、成長がおよそ０．６ｎｍを越えた
ところで応力緩和を起こして、ドット構造が２×１０10
ｃｍ-2の面密度で形成される。このドットは成長面上に
ランダムな位置に形成されるので、サイズが不揃いであ
る。
0.97Ａｓ障壁層３の上にＩｎ0.5 Ａｌ 0.5 Ａｓ４を成長
すると、格子定数の違いによってＩｎ0.5 Ａｌ0.5 Ａｓ
４に応力が蓄積され、成長がおよそ０．６ｎｍを越えた
ところで応力緩和を起こして、ドット構造が２×１０10
ｃｍ-2の面密度で形成される。このドットは成長面上に
ランダムな位置に形成されるので、サイズが不揃いであ
る。
【００２８】図３（ｃ）に示すように、この１層目のＩ
ｎ0.5 Ａｌ0.5 Ａｓ量子ドット４上にＡｌ0.03Ｇａ0.97
Ａｓ障壁層５を５ｎｍ成長してＩｎ0.5 Ａｌ0.5 Ａｓ量
子ドット４を覆った後に、２層目のＩｎ0.5 Ａｌ0.5 Ａ
ｓ量子ドット４を成長する。１層目のＩｎ0.5 Ａｌ0.5
Ａｓ量子ドット４によってその上のＡｌ0.03Ｇａ0.97Ａ
ｓ障壁層５に応力ポテンシャル場が形成されるので、２
層目の量子ドット４はＡｌ0.03Ｇａ0.97Ａｓ障壁層５面
上のポテンシャルの低い所に形成される。この応力ポテ
ンシャル場は面内で均一化される傾向を有するので、量
子ドットも面内で整列して形成される傾向を有する。
ｎ0.5 Ａｌ0.5 Ａｓ量子ドット４上にＡｌ0.03Ｇａ0.97
Ａｓ障壁層５を５ｎｍ成長してＩｎ0.5 Ａｌ0.5 Ａｓ量
子ドット４を覆った後に、２層目のＩｎ0.5 Ａｌ0.5 Ａ
ｓ量子ドット４を成長する。１層目のＩｎ0.5 Ａｌ0.5
Ａｓ量子ドット４によってその上のＡｌ0.03Ｇａ0.97Ａ
ｓ障壁層５に応力ポテンシャル場が形成されるので、２
層目の量子ドット４はＡｌ0.03Ｇａ0.97Ａｓ障壁層５面
上のポテンシャルの低い所に形成される。この応力ポテ
ンシャル場は面内で均一化される傾向を有するので、量
子ドットも面内で整列して形成される傾向を有する。
【００２９】図３（ｄ）に示すように、このＩｎ0.5 Ａ
ｌ0.5 Ａｓ量子ドット４とＡｌ0.03Ｇａ0.97Ａｓ障壁層
５とを合計２０周期多層化すると、量子ドットの整列化
が進む。
ｌ0.5 Ａｓ量子ドット４とＡｌ0.03Ｇａ0.97Ａｓ障壁層
５とを合計２０周期多層化すると、量子ドットの整列化
が進む。
【００３０】図４（ａ）に示すように、Ｉｎ0.5 Ａｌ
0.5 Ａｓ量子ドット４とＡｌ0.03Ｇａ 0.97Ａｓ障壁層５
とによる多層積層部の上に、Ｉｎ0.5 Ｇａ0.5 Ａｓ量子
ドット６を成長する。Ｉｎ0.5 Ｇａ0.5 Ａｓ量子ドット
６は、Ｉｎ0.5 Ａｌ0.5 Ａｓ量子ドット４の上層部の整
列化したドットの影響を受けて、きれいに整列してサイ
ズが揃ったものとなる。
0.5 Ａｓ量子ドット４とＡｌ0.03Ｇａ 0.97Ａｓ障壁層５
とによる多層積層部の上に、Ｉｎ0.5 Ｇａ0.5 Ａｓ量子
ドット６を成長する。Ｉｎ0.5 Ｇａ0.5 Ａｓ量子ドット
６は、Ｉｎ0.5 Ａｌ0.5 Ａｓ量子ドット４の上層部の整
列化したドットの影響を受けて、きれいに整列してサイ
ズが揃ったものとなる。
【００３１】図４（ｂ）に示すように、Ｉｎ0.5 Ｇａ
0.5 Ａｓ量子ドット６上に、Ａｌ0.03Ｇａ0.97Ａｓ障壁
層７（厚さ２０ｎｍ）と、Ｂｅドープのｐ型Ａｌ0.03Ｇ
ａ0.97Ａｓクラッド層８（厚さ０．３μｍ）と、ｐ型Ｇ
ａＡｓキャップ層９（厚さ０．２μｍ）とを成長する。
0.5 Ａｓ量子ドット６上に、Ａｌ0.03Ｇａ0.97Ａｓ障壁
層７（厚さ２０ｎｍ）と、Ｂｅドープのｐ型Ａｌ0.03Ｇ
ａ0.97Ａｓクラッド層８（厚さ０．３μｍ）と、ｐ型Ｇ
ａＡｓキャップ層９（厚さ０．２μｍ）とを成長する。
【００３２】図４（ｃ）に示すように、この成長基板を
成長室から取り出し、ストライプメサ加工を行い、ｎ型
Ａｌ0.35Ｇａ0.65Ａｓ埋め込み層１０を形成し、ＳｉＯ
2 絶縁膜１２を形成した後に、ｐ型電極１２およびｎ型
電極１３の形成を行う。
成長室から取り出し、ストライプメサ加工を行い、ｎ型
Ａｌ0.35Ｇａ0.65Ａｓ埋め込み層１０を形成し、ＳｉＯ
2 絶縁膜１２を形成した後に、ｐ型電極１２およびｎ型
電極１３の形成を行う。
【００３３】図３および図４に示した工程によって、図
２に示したような半導体量子ドットレーザが製造され
る。この半導体量子ドットレーザに電流を流すと、サイ
ズの揃ったＩｎ0.5 Ｇａ0.5 Ａｓ量子ドット６のみが発
光領域となり、光利得は、線幅が狭く、強度の非常に大
きいものとなる。したがって、低電流で発振し、効率の
高いレーザを得ることができる。
２に示したような半導体量子ドットレーザが製造され
る。この半導体量子ドットレーザに電流を流すと、サイ
ズの揃ったＩｎ0.5 Ｇａ0.5 Ａｓ量子ドット６のみが発
光領域となり、光利得は、線幅が狭く、強度の非常に大
きいものとなる。したがって、低電流で発振し、効率の
高いレーザを得ることができる。
【００３４】
【発明の効果】以上説明したように本発明は、格子不整
合系の量子ドットを多層に積層した量子ドット構造にお
いて、半導体障壁層と交互に積層した量子ドット構造の
うち、サイズが不揃いな下部の量子ドットには半導体障
壁層よりもバンドギャップが大きいかまたは等しい半導
体材料を用いて、サイズが揃った上部の量子ドットには
半導体障壁層よりもバンドギャップが小さい半導体材料
を用いることによって、下部の不均一な量子ドットには
キャリヤが注入されず、上部の均一な量子ドットのみに
キャリヤが注入されるので、サイズの揃った量子ドット
のみに効率的にキャリヤを注入することができるという
効果を有する。これによって、例えば本発明における半
導体量子ドット素子を活性層とした高性能な半導体レー
ザを得ることができる。
合系の量子ドットを多層に積層した量子ドット構造にお
いて、半導体障壁層と交互に積層した量子ドット構造の
うち、サイズが不揃いな下部の量子ドットには半導体障
壁層よりもバンドギャップが大きいかまたは等しい半導
体材料を用いて、サイズが揃った上部の量子ドットには
半導体障壁層よりもバンドギャップが小さい半導体材料
を用いることによって、下部の不均一な量子ドットには
キャリヤが注入されず、上部の均一な量子ドットのみに
キャリヤが注入されるので、サイズの揃った量子ドット
のみに効率的にキャリヤを注入することができるという
効果を有する。これによって、例えば本発明における半
導体量子ドット素子を活性層とした高性能な半導体レー
ザを得ることができる。
【図１】本発明の一実施の形態における半導体量子ドッ
ト素子の構造を示す断面図
ト素子の構造を示す断面図
【図２】本発明の一実施例における半導体量子ドットレ
ーザの構造を示す断面図
ーザの構造を示す断面図
【図３】本発明の一実施例における半導体量子ドットレ
ーザの製造工程を示す断面図
ーザの製造工程を示す断面図
【図４】本発明の一実施例における半導体量子ドットレ
ーザの製造工程を示す断面図
ーザの製造工程を示す断面図
１ ｎ型ＧａＡｓ基板 ２ ｎ型Ａｌ0.2 Ｇａ0.8 Ａｓクラッド層 ３ Ａｌ0.03Ｇａ0.97Ａｓ障壁層 ４ Ｉｎ0.5 Ａｌ0.5 Ａｓ量子ドット ５ Ａｌ0.03Ｇａ0.97Ａｓ障壁層 ６ Ｉｎ0.5 Ｇａ0.5 Ａｓ量子ドット ７ Ａｌ0.03Ｇａ0.97Ａｓ障壁層 ８ ｐ型Ａｌ0.2 Ｇａ0.8 Ａｓクラッド層 ９ ｐ型ＧａＡｓキャップ層 １０ ｎ型Ａｌ0.35Ｇａ0.65Ａｓ埋め込み層 １１ ＳｉＯ2 絶縁膜 １２ ｐ型電極 １３ ｎ型電極
Claims (4)
- 【請求項１】 第１の半導体を備える障壁層と、 該第１の半導体よりもバンドギャップが大きいかまたは
等しく、格子定数が異なる第２の半導体を備える量子ド
ット構造と、 該第１の半導体よりもバンドギャップが小さく、格子定
数が異なる第３の半導体を備える量子ドット構造とを有
し、 該第１の半導体を備える障壁層と該第２の半導体を備え
る量子ドット構造とが交互に積層して形成された第４の
構造の上に、該第３の半導体を備える量子ドット構造が
形成されている、半導体量子ドット素子。 - 【請求項２】 前記第１の半導体がＡｌＧａＡｓであ
り、前記第２の半導体がＩｎＡｌＡｓであり、前記第３
の半導体がＩｎＧａＡｓである、請求項１に記載の半導
体量子ドット素子。 - 【請求項３】 第１の半導体を備える障壁層と、該第１
の半導体よりもバンドギャップが大きいかまたは等しく
格子定数が異なる第２の半導体を備える量子ドット構造
とを交互に積層して、第４の構造を形成する工程と、 該第４の構造の上に、該第１の半導体よりもバンドギャ
ップが小さく格子定数が異なる第３の半導体を備える量
子ドット構造を形成する工程とを有する、半導体量子ド
ット素子の製造方法。 - 【請求項４】 前記第１の半導体がＡｌＧａＡｓであ
り、前記第２の半導体がＩｎＡｌＡｓであり、前記第３
の半導体がＩｎＧａＡｓである、請求項３に記載の半導
体量子ドット素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1640497A JP2947199B2 (ja) | 1997-01-30 | 1997-01-30 | 半導体量子ドット素子および該半導体量子ドット素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1640497A JP2947199B2 (ja) | 1997-01-30 | 1997-01-30 | 半導体量子ドット素子および該半導体量子ドット素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10215032A true JPH10215032A (ja) | 1998-08-11 |
| JP2947199B2 JP2947199B2 (ja) | 1999-09-13 |
Family
ID=11915315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1640497A Expired - Fee Related JP2947199B2 (ja) | 1997-01-30 | 1997-01-30 | 半導体量子ドット素子および該半導体量子ドット素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2947199B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000196198A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100377498B1 (ko) * | 2000-09-09 | 2003-03-26 | 한국과학기술연구원 | 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 |
| WO2005124876A3 (en) * | 2004-06-16 | 2006-07-13 | Exalos Ag | Broadband light emitting device |
| JP2006278860A (ja) * | 2005-03-30 | 2006-10-12 | Advanced Telecommunication Research Institute International | 半導体発光素子、その製造方法およびその半導体発光素子を用いた半導体レーザジャイロ |
| JP2007318164A (ja) * | 2007-07-17 | 2007-12-06 | Univ Of Tsukuba | 半導体装置およびその製造方法 |
| CN113745971A (zh) * | 2021-08-11 | 2021-12-03 | 江苏华兴激光科技有限公司 | 一种制备超宽发光谱的砷化铟/磷化铟量子点激光器外延片的方法 |
-
1997
- 1997-01-30 JP JP1640497A patent/JP2947199B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000196198A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100377498B1 (ko) * | 2000-09-09 | 2003-03-26 | 한국과학기술연구원 | 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 |
| US6696313B2 (en) | 2000-09-09 | 2004-02-24 | Korea Institute Of Science And Technology | Method for aligning quantum dots and semiconductor device fabricated by using the same |
| WO2005124876A3 (en) * | 2004-06-16 | 2006-07-13 | Exalos Ag | Broadband light emitting device |
| JP2008503072A (ja) * | 2004-06-16 | 2008-01-31 | エグザロス・アクチェンゲゼルシャフト | 広帯域発光装置 |
| JP2006278860A (ja) * | 2005-03-30 | 2006-10-12 | Advanced Telecommunication Research Institute International | 半導体発光素子、その製造方法およびその半導体発光素子を用いた半導体レーザジャイロ |
| JP2007318164A (ja) * | 2007-07-17 | 2007-12-06 | Univ Of Tsukuba | 半導体装置およびその製造方法 |
| CN113745971A (zh) * | 2021-08-11 | 2021-12-03 | 江苏华兴激光科技有限公司 | 一种制备超宽发光谱的砷化铟/磷化铟量子点激光器外延片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2947199B2 (ja) | 1999-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050098793A1 (en) | Nitride based semiconductor photo-luminescent device | |
| TW200828707A (en) | Multiwavelength semiconductor laser array and method of manufacturing the same | |
| US6751243B2 (en) | Semiconductor device with quantum dots having high carrier injection efficiency, its manufacture method, and semiconductor laser device | |
| JP2004349542A (ja) | 量子半導体装置およびその作製方法 | |
| JP4151042B2 (ja) | 半導体レーザ | |
| JP3709486B2 (ja) | 半導体素子及びその製造方法 | |
| JP2947199B2 (ja) | 半導体量子ドット素子および該半導体量子ドット素子の製造方法 | |
| JP3304903B2 (ja) | 半導体量子ドット素子とその製造方法 | |
| US5886360A (en) | Semiconductor device | |
| JP2803719B2 (ja) | 半導体量子ドット素子とその製造方法 | |
| US20110165716A1 (en) | Quantum dot laser diode and method of fabricating the same | |
| JP3246444B2 (ja) | 半導体量子ドット素子及びその製造方法 | |
| JP2002368342A (ja) | 多重量子井戸半導体素子 | |
| JP4500963B2 (ja) | 量子半導体装置およびその製造方法 | |
| JP3146710B2 (ja) | 発光素子 | |
| JP2000058978A (ja) | 半導体量子ドット素子とその製造方法 | |
| JP2006114611A (ja) | 発光素子及びその製造方法 | |
| JPH0927612A (ja) | 量子効果半導体装置とその製造方法 | |
| JPH0632343B2 (ja) | 半導体レ−ザ | |
| JP4264600B2 (ja) | 発光ダイオード | |
| JPH0680865B2 (ja) | 半導体超格子 | |
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JP2710783B2 (ja) | 半導体装置 | |
| JPS63136590A (ja) | 半導体超格子 | |
| JP2008060475A (ja) | 量子半導体デバイスおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |