JPH06338633A - Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置 - Google Patents

Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置

Info

Publication number
JPH06338633A
JPH06338633A JP11690193A JP11690193A JPH06338633A JP H06338633 A JPH06338633 A JP H06338633A JP 11690193 A JP11690193 A JP 11690193A JP 11690193 A JP11690193 A JP 11690193A JP H06338633 A JPH06338633 A JP H06338633A
Authority
JP
Japan
Prior art keywords
layer
substrate
thin film
type
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11690193A
Other languages
English (en)
Other versions
JP2905667B2 (ja
Inventor
Kenji Nakanishi
健司 中西
Masahiko Kitagawa
雅彦 北川
Yoshitaka Tomomura
好隆 友村
Shinya Hirata
真也 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11690193A priority Critical patent/JP2905667B2/ja
Priority to US08/169,299 priority patent/US5508522A/en
Publication of JPH06338633A publication Critical patent/JPH06338633A/ja
Application granted granted Critical
Publication of JP2905667B2 publication Critical patent/JP2905667B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02406—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】 ＩＩ−ＶＩ族化合物半導体薄膜および半導体
装置において、結晶性の高い平坦な薄膜を得ること、さ
らに活性層や光ガイド層に基板からの貫通転位、成長初
期界面で発生する転位、格子不整合界面で生じるミスフ
ィット転位の導入を極めて低減する製造方法を提供す
る。 【構成】 基板面方位が２〜１６度オフした（１００）
面を用いて成長を行う。また、半導体装置において、少
なくとも活性層、光ガイド層とを含む積層構造を有し、
該積層構造の光強度分布が最大となる層を活性層に一致
させず、光ガイド層もしくはその他の半導体層に配置さ
せる。さらに、活性層の上下の両層を挟んでなる少なく
とも２層以上の光ガイド層を有し、該光ガイド層の活性
層側とは逆の上層側と下層側の両側に、転位の拡散を抑
制する半導体層を配置する。 【効果】 室温、長時間動作が可能で、レーザ発振の低
しきい値化が可能となる青色発光のレーザ素子を得るこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＩ−ＶＩ族化合物半
導体薄膜の製造方法およびＩＩ−ＶＩ族化合物半導体装
置に係り、さらに、半導体層がＺｎＣｄＳＳｅ系材料よ
り構成される半導体装置に係る。
【０００２】
【従来の技術】青色発光のダイオードやレーザダイオ−
ドはフルカラー表示素子用光源、高密度情報処理用光
源、光化学反応処理用光源等の各種オプトエレクトロニ
クス機器用光源として極めて有用であり、近年盛んに研
究されている。
【０００３】従来、ＩＩ−ＶＩ族化合物半導体装置は、
ＧａＡｓ、ＧａＰ等のＩＩＩ−Ｖ族半導体やＺｎＳ、Ｚ
ｎＳｅ等のＩＩ−ＶＩ族半導体の単結晶を基板とし、分
子線エピタキシー（ＭＢＥ）法や有機金属気相成長（Ｍ
ＯＣＶＤ）法等で、多層に薄膜成長することにより作製
されている。そして、ＩＩ−ＶＩ族化合物半導体単結晶
薄膜の成長におけるの単結晶基板として、最も広く使わ
れているのは、安価で最も入手しやすい（１００）面方
位の単結晶基板である（例えば、Ｍ．Ａ．Ｈａａｓｅ
ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５９，
１２７２（１９９１））。
【０００４】さらに、他の面方位基板として、比較的入
手しやすい（１１１）Ａ面基板や（１１１）Ｂ面基板上
への薄膜成長も研究されているが、成長時に双晶を含
み、結晶品質の良好な薄膜は得られていない。そして、
現段階では、前記の他の面方位基板に関する研究はほと
んど行われていないのが現状である。
【０００５】ここで、ＩＩ−ＶＩ族化合物半導体材料を
用いた従来の電流注入型半導体レ−ザ素子の代表的な断
面構造図を図１６に示す。図１６において、５０１はｎ
型ＧａＡｓ（１００）基板、５０２はｎ型ＧａＡｓバッ
ファ−層、５０３はｎ+ 型ＺｎＳｅ低抵抗コンタクト
層、５０４はｎ型ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 クラッド
層、５０５はｎ型ＺｎＳｅ光ガイド層、５０６はＺｎ0
. 8 Ｃｄ0 . 2 Ｓｅ活性層、５０７はｐ型ＺｎＳｅ光ガ
イド層、５０８はｐ型ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 クラ
ッド層、５０９はｐ+ 型ＺｎＳｅ低抵抗コンタクト層、
５１０はポリイミド絶縁層、５１１はＡｕのｐ型電極、
５００はＩｎのｎ型電極である。そして、ｐ型電極５１
１より流入した電流はＺｎＳｅのｐｎホモ接合（５０
５、５０７）中に埋設された１００ÅのＺｎＣｄＳｅ層
５０６で再結合し、例えば、前記記載の混晶比では４９
０ｎｍ（７７Ｋ）の青緑色レ−ザ光を発生する（参考文
献Ｍ．Ａ．Ｈａａｓｅ等 Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．５９（１９９１）１２７２）。
【０００６】
【発明が解決しようとする課題】半導体の発光素子にお
いて、転位等の欠陥の低減化は重要な解決すべき課題の
１つである。なぜなら、転位等の欠陥は、正孔と電子と
の再結合に際して、非発光中心や深い準位の再結合中心
として働き、発光効率を低下させるのみならず、局所的
な発熱を起こし、レーザ素子等の破壊の一因ともなるか
らである。
【０００７】しかしながら、ＩＩ−ＶＩ族化合物半導体
単結晶薄膜を成長する際、本来ＺｎＣｄＳＳｅ系は格子
不整合系であり、格子整合系としては大気中で不安定な
Ｍｇを含むＭｇＺｎＳＳｅ系でしか格子整合できる素子
構造を作製できない。そして、格子不整合系の界面では
通常それらの不整合（ミスマッチ）に起因する転位（ミ
スフィット転位）が導入され、これらのこの転位は別の
転位と結合でもしない限り、表面や側面にまで達する。
【０００８】さらには、ＩＩ−ＶＩ族化合物半導体単結
晶薄膜をＭＢＥ法において成長する際、単結晶基板上へ
飛来するＩＩ族やＶＩ族元素のうち、特にＶＩ族元素は
多原子分子として基板上に飛来する。そこで、該分子を
分解するためには高温成長をする方が好ましいが、蒸気
圧の高いＶＩ族元素は高温でのＶＩ族原子の再蒸発速度
が極めて早いため、高温でのＩＩ−ＶＩ族化合物半導体
薄膜の成長は難しく、点欠陥を導入しやすい。よって一
般に、ＩＩ−ＶＩ族化合物半導体薄膜の成長は基板温度
２６０〜３００℃程度の低い温度で行われている。
【０００９】その結果、ＶＩ族分子の分解（例えば、Ｓ
8 →Ｓ2 ）と結晶への取り込みがスムーズに進行せず、
成長初期においてファセット成長を示し、転位、積層欠
陥などが多量に発生し、これらの構造的欠陥が上層へも
導入されることとなる。
【００１０】このため、ＩＩ−ＶＩ族化合物半導体薄膜
では、ＳｉやＧａＡｓのような高品質な単結晶薄膜や平
坦な数原子層オーダーの超薄膜を作製することは困難
で、ＩＩ−ＶＩ族化合物半導体薄膜をもちいた発光ダイ
オード、レーザダイオード等の半導体装置は、品質が低
く、安定性に欠けるもの、即ち室温連続発振は不可能
で、低温発振での寿命も非常に短いものしか得られてい
ない。
【００１１】ＩＩ−ＶＩ族化合物半導体において、一般
に、格子不整合系において転位を低減化させる方法は二
つある。一つは層をより薄膜化し、歪を内包させること
によって転位の発生を防ぐ方法、もう一つは一旦導入さ
れた転位を歪超格子などで折り曲げ、側面に追いやって
しまう方法である。
【００１２】そこで、ＩＩ−ＶＩ化合物半導体材料系に
おいても、図１６に示すような従来の半導体レーザ素子
の活性層（ＺｎＣｄＳｅ）では、層厚を１００Å以下と
いう超薄膜化することで転位の発生を防いでいる。ま
た、ＺｎＳｅとＺｎＳx Ｓｅ1 - x （Ｘ＝０．０７）の
界面では０．２６％の格子不整をもつにもかかわらず、
ＺｎＳｅ光ガイド層に光を閉じ込める機能をもたせなけ
ればならないために、ＺｎＳｅ光ガイド層をこれ以上薄
膜化することは不可能である。そこで、図１６に示すよ
うなＺｎＣｄＳＳｅ系の材料では、ＺｎＳｅ光ガイド層
とＺｎＳx Ｓｅ1 - x （Ｘ＝０．０７）クラッド層との
界面にミスフィット転位を導入させたまま、レーザ動作
をさせることになり、活性層５０６、光ガイド層５０５
および５０７の領域で欠陥を起源とする素子破壊が起こ
り、レ−ザ素子の室温、長時間動作には大きな弊害とな
っていた。
【００１３】すなわち、光を有効に閉じ込めるための組
成、層厚のものを得ようとすると、格子整合系であるＭ
ｇＺｎＳＳｅ系以外の系では、格子不整に伴う欠陥の導
入が避けられない。さらに、歪を含んだ薄膜活性層が、
素子構造の光強度分布最大の位置に存在するため、光あ
るいは発熱による劣化を受け易い。そのため、高温動作
や長時間動作については大きな問題点を残している。
【００１４】本発明は上記問題点を解決するためになさ
れたものであり、成長初期段階で導入される格子欠陥を
低減し、界面の平坦な単結晶薄膜を作製すること、さら
には、歪みが内包された活性層に熱などの負担をかけ
ず、かつミスフィット転位等の拡散を押え、光ガイド層
や活性層への伝播を防ぐことを目的とする。
【００１５】
【課題を解決するための手段】本願第１の発明はダイヤ
モンド型および閃亜鉛鉱型構造を有する半導体単結晶基
板上に、ＩＩ−ＶＩ族化合物半導体薄膜を製造する方法
において、前記半導体単結晶基板の面方位が（１００）
面から２〜１６度傾いた面であって（いわゆる、オフ角
度基板）、該基板上に少なくとも１層以上のＩＩ−ＶＩ
族化合物半導体の単結晶薄膜層を積層することを特徴と
し、また、前記製造方法により作製されたＩＩ−ＶＩ族
化合物半導体装置を特徴とする。
【００１６】本願第２の発明はダイヤモンド型および閃
亜鉛鉱型構造を有する半導体単結晶基板上に、ＩＩ−Ｖ
Ｉ族化合物半導体薄膜を製造する方法において、前記半
導体単結晶基板の（５１１）面上に、少なくとも１層以
上のＩＩ−ＶＩ族化合物半導体の単結晶薄膜層を積層す
ることを特徴とし、また、前記製造方法により作製され
たＩＩ−ＶＩ族化合物半導体装置を特徴とする。
【００１７】本願第３の発明はＩＩ−ＶＩ族化合物半導
体装置において、少なくとも活性層、光ガイド層とを含
む積層構造を有し、該積層構造の光強度分布が最大とな
る層を活性層に一致させず、光ガイド層もしくはその他
の半導体層に配置させてなることを特徴とする。
【００１８】本願第４の発明はＩＩ−ＶＩ族化合物半導
体装置において、活性層の上下の両層を挟んでなる少な
くとも２層以上の光ガイド層を有し、該光ガイド層の活
性層側とは逆の上層側と下層側の両側に、転位の拡散を
抑制する半導体層が配置されてなることを特徴とするま
た、本願第３の発明または第４の発明によるＩＩ−ＶＩ
族化合物半導体装置において、積層された半導体層がＺ
ｎＣｄＳＳｅ系材料より構成され、かつ転位を拡散させ
るための半導体層が歪超格子層であることを特徴とす
る。
【００１９】さらには、本願第１の発明または第２の発
明によるＩＩ−ＶＩ族化合物半導体装置において、少な
くとも本願第３の発明または第４の発明による半導体装
置の構造、または前記積層された半導体層がＺｎＣｄＳ
Ｓｅ系材料である半導体装置の構造を組み合わせること
を特徴とする。
【００２０】
【作用】本発明は、閃亜鉛鉱型構造を有するＩＩ−ＶＩ
族化合物半導体薄膜の成長過程において、閃亜鉛鉱型お
よび構造類似のダイヤモンド型構造を持つ（１００）基
板面成長で、わずかに格子不整を伴う基板上のエピタキ
シャル薄膜の作製を行う際に、基板として、２〜１６度
オフした（１００）面方位のものを用いることによっ
て、両者の間に格子のわずかな一方向への傾き（ミスオ
リエンテーション）が生じ、その結果該格子に含まれた
歪等を界面で和らげる効果があることを見い出したこと
によってなされたものである。
【００２１】即ち、格子不整合に由来する格子歪は、格
子不整転位以外に界面のミスオリエンテーションによっ
ても緩和されるため、従来より大きな層厚においても転
位を発生させずに存在することが可能となる。その結
果、デバイス構造の設計において、自由度の向上がはか
れる。また、該層厚が臨界値を越えて格子不整転位を発
生させたとしても、従来の（１００）ジャスト面方位に
比べて、転位密度も小さく、さらに、厚膜化を行った
り、超格子の挿入を行うこと等によって、従来より容易
に転位の低減化が図れる。
【００２２】さらに、本発明は閃亜鉛鉱型構造を有する
ＩＩ−ＶＩ族化合物半導体薄膜の成長過程において、閃
亜鉛鉱型および構造類似のダイヤモンド型構造を持つ
（１００）基板面成長における、＜５１１＞〜＜７１１
＞ファセット面の１つのみを優先的に成長促進させるこ
とが可能であること、言い換えると、（５１１）単結晶
基板を用いることによって、（１００）単結晶基板上の
成長過程より、エネルギー的に安定なＩＩ−ＶＩ族化合
物半導体薄膜の成長過程が存在することを見い出したこ
とによってなされたものである。
【００２３】特に、単結晶薄膜の成長において、成長開
始数原子層すなわち成長初期において、欠陥が導入され
ると、該欠陥の除去は困難であり、また、界面で一旦形
成された欠陥は、エピ上部層へと導入されていくため、
初期過程での制御は非常に重要となる。そこで、本発明
では２６０〜３００℃程度で、多原子分子として飛来す
るＶＩ族分子が、（５１１）単結晶基板では、成長開始
数原子層において、ファセット成長ではなく、２次元的
な成長を行うことができるようになるため、その後層の
成長過程においても、作製した薄膜の微小の格子欠陥の
導入を極めて低減することができ、エピタキシャル層と
して結晶性の高い平坦な薄膜を得ることが可能となる。
【００２４】さらに、本発明によれば、ＩＩ−ＶＩ族化
合物半導体の格子不整合系での転位、例えば０．２６％
の格子不整をもつＺｎＳｅとＺｎＳx Ｓｅ1 - x （Ｘ＝
０．０７）の界面において導入した転位を、該界面より
活性層側にある歪超格子層によって水平方向に折り曲
げ、素子側面へと導くことによって光ガイド層や活性層
へのびる転位の数を、著しく低減化することが可能であ
る。よって、発光効率も飛躍的に向上し、素子の長時間
動作をも可能にすることができるのである。
【００２５】さらに、ＩＩ−ＶＩ族化合物半導体は、Ｓ
ｉやＧｅ等のＩＶ族半導体およびＧａＡｓ等のＩＩＩ−
Ｖ族化合物半導体にくらべて熱伝導率が小さく、しかも
成膜などの作製プロセスがより低温でおこなわれるた
め、作製された素子は熱的に不安定である。また、自己
補償効果などでも知られているように自らの発光で点欠
陥を生成することもある。よって、従来素子のごとく、
歪を内包し不安定な活性層を光強度分布が最大の領域に
おいたのでは素子劣化を受けやすい。
【００２６】そこで、本発明によれば、光強度分布が最
大の領域と正孔と電子が再結合する活性層とを引き離し
て分離することで、更には、ミスフィット転位に伴う欠
陥を活性層近傍で発生させないようにすることで、熱等
による素子劣化を抑制することができる。
【００２７】
【実施例】本願の請求項１に記載の発明によるＩＩ−Ｖ
Ｉ族化合物半導体薄膜の製造方法および該薄膜の特性
を、図１および図２〜図５を参照して、実施例１に詳細
に説明する。
【００２８】本願の請求項２に記載の発明によるＩＩ−
ＶＩ族化合物半導体薄膜の製造方法、および該薄膜の特
性を図１、および図６〜図１１を参照して、実施例２お
よび実施例３に詳細に説明する。
【００２９】本願の請求項３に記載の発明によるＩＩ−
ＶＩ族化合物半導体装置を図１２を参照して、実施例４
に詳細に説明する。
【００３０】本願の請求項４に記載の発明によるＩＩ−
ＶＩ族化合物半導体装置を図１３および図１４を参照し
て、実施例５および実施例６に詳細に説明する。
【００３１】本願の請求項５、請求項６、請求項７に記
載の発明によるＩＩ−ＶＩ族化合物半導体装置を図１５
を参照して、実施例７、８に詳細に説明する。
【００３２】本願の請求項８、請求項９、請求項１０に
記載の発明によるＩＩ−ＶＩ族化合物半導体装置を図１
５を参照して、実施例９に詳細に説明する。
【００３３】＜実施例１＞第１の実施例として、ｎ型シ
リコンドープ低抵抗ＧａＡｓ基板上へのｎ型ＺｎＳｅ薄
膜のヘテロエピタキシャル薄膜の製造方法、およびその
薄膜の特性を示す。本実施例による薄膜の製造には、例
えば図１に示すＭＢＥ法単結晶薄膜製造装置を用いて行
い、オフ角度をもつＧａＡｓ（１００）面方位基板上に
作製された半導体薄膜の特性を、従来の（１００）面方
位基板より得られた半導体薄膜の特性と比較した結果を
示す。
【００３４】薄膜の製造では、まず、図１に示すステン
レス製超高真空容器１の内部をイオンポンプ２により１
０-10Ｔｏｒｒ程度にまで排気し、モリブデン製基板ホ
ルダー３上にそれぞれ＜１１０＞方向に０度（（１０
０）面ジャスト基板に相当する）、２度、５度、７度、
１０度、１５．８度（（５１１）面方位基板に相当す
る）、２５．２度（（３１１）面方位基板に相当する）
だけオフしたＧａＡｓ（１００）面方位基板を、金属Ｉ
ｎによって４ａ、４ｂに示す位置に８枚並べて張り付け
設置し、基板ヒーター５で２６０℃に加熱する。Ｚｎ分
子ビーム原料６（Ｚｎビーム強度：５×１０-7Ｔｏｒ
ｒ）、Ｓｅ分子ビーム原料８（Ｓｅビーム強度：１×１
０-6Ｔｏｒｒ）、ならびにＣｌ分子ビーム原料１０（Ｚ
ｎＣｌ2ビーム強度：１×１０-10Ｔｏｒｒ）から各々の
分子ビームをそれぞれ基板に向けて照射し、成長時間を
６分〜４時間（膜厚０．１〜４μｍ）まで変えて、Ｃｌ
ドープｎ型ＺｎＳｅ薄膜を成長した。
【００３５】＜結果１＞図２〜図５に、上記製造方法に
より得られたＺｎＳｅヘテロエピタキシャル薄膜の結晶
性、臨界膜厚、基板とエピ膜との微小な傾きをＸ線二結
晶法を用いて評価した結果を示す。
【００３６】図２は、縦軸に示すＸ線回折強度曲線の半
値幅（即ち、原子配列が整っている度合）と、横軸に示
すＧａＡｓ基板のオフ角度の大きさとの関係を示したも
のである。５〜１６度に極小値をもち、２５度では双晶
の発生等により結晶性は極めて低下することがわかっ
た。
【００３７】一方、図３は、縦軸に示すミスオリエンテ
ーション（基板結晶の方位とエピタキシャル結晶の方位
との傾き）と、横軸に示すオフ角度の大きさとの関係を
示したものである。図中、■印はオフ角度方向である
［０１１］方向に対する評価結果であり、●印はオフ角
度方向に直交した［０−１１］方向に対する評価結果で
ある。ここで、基板のオフ角度の大きさに比例して、オ
フ角度方向でのミスオリエンテーション（界面での傾
き）が大きくなり、オフ角度に直交した方向ではミスオ
リエンテーションは見られない。また、２５度オフした
基板では、結晶性が低下し直交方向でもミスオリエンテ
ーションが生じていることがわかる。すなわち、２〜１
６度では１方向にミスオリエンテーションが生じている
が、２５度では両方向にミスオリエンテーションが生じ
ている。１方向のミスオリエンテーションは界面の不整
合による歪みを緩和する働きを持つため、格子欠陥を抑
制することになり、結晶性が向上する。
【００３８】図４は、縦軸に示す臨界膜厚（格子不整合
転位が導入されない膜厚の臨界値）と、横軸に示すオフ
角度の大きさとの関係を示したものである。臨界膜厚が
オフ角度によって異なり、２〜１６度くらいの範囲で、
４００ｎｍ以上もの極大値を取り、従来の（１００）面
方位単結晶基板を用いたエピ薄膜と比較して、その臨界
膜厚値が約１．５倍になることがわかった。
【００３９】さらに、臨界膜厚を大きく越えた、例えば
臨界膜厚の約１０倍にあたる４μｍもの膜厚をエピして
比較した場合、従来の（１００）面方位単結晶基板に比
べて、Ｘ線回折強度曲線の半値幅が非常に小さくなるこ
とがわかった。
【００４０】図５は、縦軸に示すエピ薄膜の表面平坦性
と、横軸に示すオフ角度の大きさとの示したものであ
る。２〜１６度のオフ角度基板で、明らかに平坦性が改
善されていることがわかった。
【００４１】以上の結果より、２〜１６度のオフ角度を
持つＧａＡｓ（１００）単結晶基板では、従来、用いら
れていた（１００）単結晶基板に比べて、該基板上にエ
ピされる薄膜はより良好な結晶性及び平坦性をもち、臨
界膜厚を大きくすることが可能となることがわかった。
【００４２】さらに、本願の請求項１に記載のＩＩ−Ｖ
Ｉ族化合物半導体薄膜の製造方法による薄膜の特性とし
て、特に、膜質の臨界点と考えられるオフ角度である、
＜１１０＞方向に約１５．８度オフした基板、即ち（５
１１）面方位基板上に半導体薄膜を製造して得られた半
導体薄膜の特性を詳細に調べた結果を、（１００）面ジ
ャスト基板上に製造した場合と比較して、以下の実施例
２および実施例３に示す。本実施例でも、上記実施例１
と同様の図１に示すＭＢＥ法単結晶薄膜製造装置を用い
て、半導体薄膜の製造を行った。
【００４３】＜実施例２＞第２の実施例として、ｎ型ヨ
ウ素ドープ低抵抗ＺｎＳ基板上へのｎ型のＺｎＳ薄膜の
ホモエピタキシャル薄膜の製造方法、およびその薄膜の
特性を示す。
【００４４】薄膜の製造方法は実施例１とほぼ同様であ
る。まず、ステンレス製超高真空容器１の内部をイオン
ポンプ２により１０-10Ｔｏｒｒに排気し、モリブデン
製基板ホルダー３上に、ヨウ素輸送法で作製したｎ型ヨ
ウ素ドープ低抵抗ＺｎＳ（５１１）面方位基板４ａを設
置し、基板ヒーター５で２６０℃に加熱する。Ｚｎ分子
ビーム原料６（Ｚｎビーム強度：５×１０-7Ｔｏｒ
ｒ）、Ｓ分子ビーム原料７（Ｓビーム強度：１×１０-6
Ｔｏｒｒ）、ならびにＣｌ分子ビーム原料１０（ＺｎＣ
ｌ2 ビーム強度：１×１０-10Ｔｏｒｒ）から各々の分
子ビームをそれぞれ基板に向けて照射し、Ｃｌドープｎ
型ＺｎＳ層（Ｃｌ濃度６×１０17ｃｍ-3）を膜厚５μｍ
成長した。
【００４５】比較例として、前記成長薄膜とは基板の面
方位が異なるだけのｎ型ヨウ素ドープ低抵抗ＺｎＳ（１
００）面方位基板４ｂを、ＭＢＥ法単結晶製造装置内の
ｎ型ヨウ素ドープ低抵抗ＺｎＳ（５１１）面方位基板４
ａの横４ｂに設置し、前記と同時成長を行った。
【００４６】＜結果２＞前記製造方法により得られた薄
膜の特性結果を図６〜図８を参照して、以下に詳述す
る。図６は、成長温度２６０℃にてＭＢＥ成長させたＺ
ｎＳホモエピタキシャル薄膜の、成長開始３分後の反射
電子線回折（ＲＨＥＥＤ）パターンを示したものであ
る。図６（ａ）は（５１１）単結晶基板上に成長させた
場合、即ちｎ型ヨウ素ドープ低抵抗ＺｎＳ（５１１）単
結晶基板４ａの場合のパターン、図６（ｂ）は（１０
０）単結晶上に成長させた場合、即ちｎ型ヨウ素ドープ
低抵抗ＺｎＳ（１００）単結晶４ｂの場合のパターンを
示している。
【００４７】図６（ｂ）の（１００）単結晶基板におい
て楔形状を示したＲＨＥＥＤパターンは、図６（ａ）の
（５１１）単結晶基板上への成長では、鋭いストリーク
状になっている。これは、成長初期過程において（１０
０）基板上でファセット成長していたものが、（５１
１）基板上では２次元的な成長をしていることを示して
いる。
【００４８】図７（ａ）、図７（ｂ）は、Ｘ線二結晶法
による５１１と４００反射の回折強度曲線（ロッキング
カーブ）を示したものである。図７（ａ）は（５１１）
基板上に成長させた場合、即ちｎ型ヨウ素ドープ低抵抗
ＺｎＳ（５１１）単結晶基板４ａの場合のロッキングカ
ーブ、図７（ｂ）は（１００）基板上に成長させた場
合、即ちｎ型ヨウ素ドープ低抵抗ＺｎＳ（１００）単結
晶基板４ｂの場合のロッキングカーブを示している。
【００４９】図７（ａ）の実施例１の（５１１）基板上
への成長では、図７（ｂ）の比較例１の（１００）基板
成長に比べて、ＺｎＳエピタキシャル薄膜の半値幅が１
８０秒から４０秒へと著しく減少している。すなわち、
（５１１）面基板上では、エピタキシャル薄膜は二次元
成長し、より原子配列に乱れのないＺｎＳエピタキシャ
ル薄膜が形成されることがわかった。
【００５０】図８（ａ）、図８（ｂ）は７７Ｋにおける
ＰＬ発光スペクトルを示したものである。図８（ａ）は
（５１１）基板上に成長させた場合、即ちｎ型ヨウ素ド
ープ低抵抗ＺｎＳ（５１１）単結晶基板４ａの場合のス
ペクトル、図８（ｂ）は（１００）基板上に成長させた
場合、即ちｎ型ヨウ素ドープ低抵抗ＺｎＳ（１００）単
結晶基板４ｂの場合のスペクトルを示している。
【００５１】図８（ａ）と図８（ｂ）を比較すると、通
常３．７９ｅＶ付近に現れるＺｎＳのバンド端発光強度
が、２桁以上も増強されており、（５１１）基板上へ成
長したＺｎＳエピタキシャル薄膜での非発光再結合の割
合が著しく減少していることを示している。
【００５２】さらに、透過型電子顕微鏡観察を行った結
果、（５１１）基板上のエピタキシャル薄膜では、欠陥
密度が５×１０5 ／ｃｍ2 と（１００）基板上に比べ
て、２桁以上も小さくなった。また、基板とエピタキシ
ャル薄膜の界面は一原子層レベルで、平坦であることが
分かった。
【００５３】以上の結果より、（５１１）単結晶基板上
では（１００）単結晶基板上に比べて、より良好な結晶
性をもつ、界面の急峻なエピタキシャル薄膜が形成され
ることが分かった。
【００５４】＜実施例３＞第３の実施例として、ｎ型シ
リコンドープ低抵抗ＧａＡｓ基板上へのｎ型ＺｎＳ0.07
Ｓｅ0.93薄膜のホモエピタキシャル薄膜の製造方法、お
よびその薄膜の特性を示す。
【００５５】薄膜の製造方法は実施例１とほぼ同様であ
る。まず、ステンレス製超高真空容器１の内部をイオン
ポンプ２により１０-10Ｔｏｒｒに排気し、モリブデン
製基板ホルダー３上にＨＢ法で作製したｎ型シリコンド
ープ低抵抗ＧａＡｓ（５１１）単結晶基板４ａを設置
し、基板ヒーター５で３００℃に加熱する。Ｚｎ分子ビ
ーム原料６（Ｚｎビーム強度：５×１０-7Ｔｏｒｒ）、
Ｓ分子ビーム原料７（Ｓビーム強度：１×１０-7Ｔｏｒ
ｒ）、Ｓｅ分子ビーム原料８（Ｓｅビーム強度：６×１
０-7Ｔｏｒｒ）ならびにＣｌ分子ビーム原料１０（Ｚｎ
Ｃｌ2 ビーム強度：１×１０-10Ｔｏｒｒ）から各々の
分子ビームをそれぞれ基板に向けて照射し、Ｃｌドープ
ｎ型ＺｎＳ0.07Ｓｅ0.93層（Ｃｌ濃度６×１０17ｃ
ｍ-3）を膜厚５μｍ成長した。
【００５６】比較例として、前記成長薄膜とは基板の面
方位が異なるだけのｎ型シリコンドープ低抵抗ＧａＡｓ
（１００）単結晶基板４ｂを、ＭＢＥ法単結晶製造装置
内のｎ型シリコンドープ低抵抗ＧａＡｓ（５１１）単結
晶基板４ａの横４ｂに設置し、前記と同時成長を行っ
た。
【００５７】＜結果３＞前記製造方法により得られた薄
膜の特性結果を図９〜図１１を参照して、以下に示す。
図９は、成長温度３００℃にてＭＢＥ成長させたＺｎＳ
0.07Ｓｅ0.93ヘテロエピタキシャル薄膜の、成長開始３
分後の反射電子線回折（ＲＨＥＥＤ）パターンを示した
ものである。図９（ａ）は（５１１）基板上に成長させ
た場合、即ちｎ型シリコンドープ低抵抗ＧａＡｓ（５１
１）単結晶基板４ａの場合のパターン、図９（ｂ）は
（１００）基板上に成長させた場合、即ちｎ型シリコン
ドープ低抵抗ＧａＡｓ（１００）単結晶基板４ｂの場合
のパターンを示している。
【００５８】図９（ｂ）の（１００）単結晶基板におい
て楔形状を示したＲＨＥＥＤパターンは、図９（ａ）の
（５１１）単結晶基板上への成長では、鋭いストリーク
状になっている。これは、成長初期過程において（１０
０）基板上でファセット成長していたものが、（５１
１）基板上では２次元的な成長をしていることを示して
いる。
【００５９】図１０（ａ）、図１０（ｂ）は、Ｘ線二結
晶法による５１１と４００反射の回折強度曲線（ロッキ
ングカーブ）を示したものである。図１０（ａ）は（５
１１）基板上に成長させた場合、即ちｎ型シリコンドー
プ低抵抗ＧａＡｓ（５１１）単結晶基板４ａの場合のロ
ッキングカーブ、図１０（ｂ）は（１００）基板上に成
長させた場合、即ちｎ型シリコンドープ低抵抗ＧａＡｓ
（１００）単結晶基板４ｂの場合のロッキングカーブを
示している。
【００６０】図１０（ａ）の実施例１の（５１１）基板
上への成長では、図１０（ｂ）の比較例の（１００）基
板成長に比べて、ＺｎＳ0.07Ｓｅ0.93ヘテロエピタキシ
ャル薄膜の半値幅が１２０秒から２０秒へと著しく減少
している。すなわち、（５１１）面基板上では、エピタ
キシャル薄膜はコヒーレント成長し、より原子配列に乱
れのないＺｎＳ0.07Ｓｅ0.93エピタキシャル薄膜が形成
されることがわかった。
【００６１】図１１（ａ）、図１１（ｂ）は１１Ｋにお
けるＰＬ発光スペクトルを示したものである。図１１
（ａ）は（５１１）基板上に成長させた場合、即ちｎ型
シリコンドープ低抵抗ＧａＡｓ（５１１）単結晶基板４
ａの場合のスペクトル、図１１（ｂ）は（１００）基板
上に成長させた場合、即ちｎ型シリコンドープ低抵抗Ｇ
ａＡｓ（１００）単結晶基板４ｂの場合のスペクトルを
示している。
【００６２】図１１（ａ）と図１１（ｂ）を比較する
と、通常２．８１ｅＶ付近に現れるＺｎＳ0.07Ｓｅ0.93
のバンド端発光強度が、２桁以上も増強されており、さ
らに、欠陥に起因する種類の発光スペクトルも小さくな
っている。よって、（５１１）基板上へ成長したＺｎＳ
0.07Ｓｅ0.93エピタキシャル薄膜では、より非発光再結
合中心が低減できていることを示している。
【００６３】さらに、透過型電子顕微鏡観察を行った結
果、（５１１）基板上のエピタキシャル薄膜では、欠陥
密度が５×１０4／ｃｍ2 と（１００）基板上に比べ
て、２桁以上も小さくなった。また、基板とエピタキシ
ャル薄膜の界面は一原子層レベルで、平坦であることが
分かった。
【００６４】以上の結果より、（５１１）単結晶基板上
では（１００）単結晶基板上に比べて、より良好な結晶
性をもつ、界面の急峻なエピタキシャル薄膜が形成され
ることが分かった。
【００６５】さらに、成長初期過程より欠陥の導入を低
減できることは、例えばＬＥＤやＬＤなどのデバイス作
製時においても、最初のエピ膜のみならず、発光層（若
しくは活性層）においても、欠陥が低減された薄膜形成
ができることとなる。しかも、急峻な界面を得ることが
可能となることより、単原子層オーダーでの膜厚制御さ
れたデバイスの作製も可能となる。
【００６６】また、本発明は上記実施例のＺｎＳ、Ｚｎ
ＳＳｅ単結晶薄膜に限らず、ＺｎＳｅ、ＺｎＣｄＳｅ、
ＺｎＣｄＳ、ＺｎＣｄＳＳｅ等のＩＩ−ＶＩ族化合物半
導体薄膜において有効であり、かつ、ＺｎＳｅ、ＺｎＳ
Ｓｅ、Ｓｉ、ＧａＰ、等の基板上への成長においても有
効であった。そして、本発明は上記実施例のＧａＡｓ、
ＺｎＳ単結晶基板をもちいた場合に限らず、ＺｎＳｅ、
ＣｄＳ、ＣｄＳｅ単結晶およびそれらの混晶基板におい
ても有効であった。
【００６７】＜実施例４＞実施例１によるＩＩ−ＶＩ族
化合物半導体薄膜の製造方法を、ダブルヘテロ半導体レ
ーザ素子に適用した実施例を、成長方法と共に示す。図
１２は本実施例に係るＩＩ−ＶＩ族化合物半導体レ−ザ
素子の断面構造図である。図１２において、１０１は＜
１００＞方向に５度オフしたｎ型ＧａＡｓ（１００）面
方位基板、１０２はｎ+型ＺｎＳ0.07Ｓｅ0.93コンタク
ト層（Ｃｌ濃度５×１０18ｃｍ-3、膜厚０．１μｍ）、
１０３はｎ型ＺｎＳ0.07Ｓｅ0.93下部クラッド層（Ｃｌ
濃度１×１０18ｃｍ-3、膜厚４μｍ）、１０４はｎ型Ｚ
ｎＳｅ下部光ガイド層（Ｃｌ濃度１×１０17ｃｍ-3、膜
厚０．５μｍ）、１０５はアンドープＺｎxＣｄ1-xＳｅ
活性層（ｘ＝０．８、膜厚１０ｎｍ）、１０６はｐ型Ｚ
ｎＳｅ上部光ガイド層（Ｎ濃度１×１０17ｃｍ-3、膜厚
０．５μｍ）、１０７はｐ型ＺｎＳ0.07Ｓｅ0. 93上部ク
ラッド層（Ｎ濃度１×１０18ｃｍ-3、膜厚１．５μ
ｍ）、１０８はｐ+型ＺｎＳｅコンタクト層（Ｎ濃度５
×１０18ｃｍ-3、膜厚０．５μｍ）、１０９はポリイミ
ド絶縁層、１１０はＡｕのｐ型電極、１００はＩｎのｎ
型電極である。
【００６８】次に、本実施例にかかる半導体レーザ素子
を、例えば、図１に示すような分子線エピタキシャル
（ＭＢＥ）成長装置を用いて作製した工程について詳し
く説明する。本実施例では、ｎ型シリコンドープ低抵抗
ＧａＡｓ基板（Ｓｉ濃度４×１０18ｃｍ-3）を用いてお
り、前記基板をモリブデン製基板ホルダー３上に設置
し、基板ヒーター５で２５０℃に加熱する。Ｚｎ分子ビ
ーム原料６、Ｓ分子ビーム原料７、Ｓｅ分子ビーム原料
８、Ｃｄ分子ビーム原料９、Ｃｌドーパント原料１０、
Ｎドーパント原料１１からそれぞれの分子ビームを基板
に向けて照射し、各層を積層していく。
【００６９】まず、第１に、ｎ+型ＺｎＳ0.07Ｓｅ0.93
コンタクト層１０２をＺｎ分子ビーム強度５×１０-7Ｔ
ｏｒｒ、Ｓ分子ビーム強度２×１０-7Ｔｏｒｒ、Ｓｅ分
子ビーム強度１×１０-6Ｔｏｒｒ、ｎ型不純物Ｃｌを分
子ビーム強度１×１０-10Ｔｏｒｒで、６分間成長させ
る。
【００７０】次に、Ｃｌ分子ビ−ム強度のみを３×１０
-11Ｔｏｒｒに下げ、ｎ型ＺｎＳ0.07Ｓｅ0.93クラッド
層１０３を４時間成長、さらにｎ型ＺｎＳｅ光ガイド層
１０４はＣｌ分子ビ−ム強度１×１０-11Ｔｏｒｒに
し、かつシャッタ−機構を用いることにより、Ｓ分子ビ
−ムを閉じて６分間成長した。引き続き、前記ｎ型Ｚｎ
Ｓｅ層１０４を１時間成長した後、ＺｎＣｄＳｅ活性層
１０５をＺｎ分子ビーム強度４×１０-7Ｔｏｒｒ、Ｃｄ
分子ビーム強度１×１０-7、Ｓｅ分子ビーム強度１×１
０-6Ｔｏｒｒで３０分成長させる。さらに、ｐ型不純物
としてドーピングするＮ2ラジカルビ−ムを４×１０-10
Ｔｏｒｒに設定し、ＺｎとＳｅは同一条件でｐ型ＺｎＳ
ｅ光ガイド層１０６を作製、Ｓ分子ビ−ムシャッタ−を
開き、Ｎ2ラジカルビ−ムを４×１０-9Ｔｏｒｒに設定
して、ｐ型ＺｎＳ0.07Ｓｅ0.93クラッド層１０７を、
１．５時間成膜する。最後に、Ｓ分子ビ−ムシャッタ−
を閉じＮ2ラジカルビ−ムを１×１０-8Ｔｏｒｒに設定
して、ｐ+型ＺｎＳｅコンタクト層１０８を成膜してエ
ピタキシャルウエハを得た。
【００７１】その後、エピタキシャルウエハのｐ+型Ｚ
ｎＳｅコンタクト層１０８上に、ポリイミド１０９を塗
布し、さらにレジストを塗布して、幅２０μｍのストラ
イプ状に露光、現像、エッチングを行い、素子中央部に
幅２０μｍの窓層パタ−ンを形成した。次に、抵抗加熱
蒸着法、電子ビーム蒸着法などを用い、ｐ型オーミック
Ａｕ電極、さらに、ｎ型ＧａＡｓ基板側にｎ型Ｉｎ電極
の形成を行い、劈開して共振器長２００μｍ×幅３００
μｍ×厚さ２５０μｍの大きさのレーザペレットを得
た。
【００７２】共振器端面にはＡｌ2Ｏ3あるいはＺｎＳを
蒸着し、保護反射膜とした。レーザペレットはＣｕ（ヒ
−トシンク）ステム上にストライプ電極側を金属融着
し、負極側にはＩｎボンディングを行い、最終的なレー
ザ素子とした。
【００７３】ここで、ＺｎＳxＳｅ1-xはｘ＝０．０７付
近でＧａＡｓ基板と格子整合するが、ＺｎＳｅとの間に
は０．２６％の格子不整合を持ち界面（１０３と１０
４、１０６と１０７の界面）で格子不整合に起因するミ
スフィット転位を発生させる。本発明では、基板とし
て、［０１１］方向に２〜１６度オフしたＧａＡｓ（１
００）面方位基板を用い、格子不整に伴うミスフィット
転位を低減化させた。
【００７４】また、活性層ＺｎＣｄＳｅはＺｎＳｅに対
して、更に大きな格子不整を持つが、オフ角度を用いる
ことによって従来例の１．５倍以上の１８ｎｍまで、歪
みを含んだままで転位を発生させずに存在できる。
【００７５】よって、活性層１０５に注入された電子と
正孔とが再結合し、放出された光の大部分はＺｎＳｅ層
１０４、１０６で導波されてレ−ザ発振する。
【００７６】以上により作製された本実施例にかかるレ
−ザ素子は、７７Ｋで４９０ｎｍにピ−ク発振波長を持
ち、発振しきい値は７７ＫにおいてのＣＷ動作時で１０
ｍＡであり、素子全体に印加した電圧は４Ｖであった。
本素子を用いて、７７Ｋ、５０ｍＡ駆動時の光出力の経
時変化を観測したところ、従来構造に比べて発光強度の
減衰が抑制でき、２桁以上長い時間発光強度に経時変化
がないレ−ザ発振が確認できた。
【００７７】＜実施例５＞実施例２によるＩＩ−ＶＩ族
化合物半導体薄膜の製造方法を、発光ダイオード素子に
適用した実施例を、成長方法と共に示す。図１３は本実
施例に係るＩＩ−ＶＩ族化合物発光ダイオード素子の断
面構造図である。図１３において、２０１はｎ型ヨウ素
ドープ低抵抗ＺｎＳ（５１１）単結晶基板、２０２はｎ
型ＺｎＳ注入層（Ｃｌ濃度６×１０18ｃｍ-3、膜厚５μ
ｍ）、２０３はｎ型ＺｎＳ発光層（Ｃｌ濃度５×１０17
ｃｍ-3、膜厚２μｍ）、２０４はｐ型ＺｎＳ注入層（Ｐ
濃度５×１０18ｃｍ-3、膜厚３μｍ）、２０５はＡｕの
ｐ型電極、２００はＡｌのｎ型電極である。
【００７８】本実施例にかかる発光ダイオード素子の作
製工程は、実施例４とほぼ同様である。図１に示すよう
なステンレス製超高真空容器１の内部をイオンポンプ２
により１０-10Ｔｏｒｒに排気し、モリブデン製基板ホ
ルダー３上にヨウ素輸送法で作製したｎ型ヨウ素ドープ
低抵抗ＺｎＳ（５１１）単結晶基板を設置し、基板ヒー
ター５で２６０℃に加熱する。分子ビーム原料６（Ｚｎ
源）、分子ビーム原料７（Ｓ源）、並びに分子ビーム原
料１０（Ｃｌ源）から各々の分子ビームをそれぞれ基板
に向けて照射し、ｎ型ＺｎＳ注入層２０２、ｎ型ＺｎＳ
発光層２０３を積層し、引き続きシャッター操作により
分子ビーム原料１０（Ｃｌ源）を閉じ、分子ビーム原料
９（Ｐ源）を開いて、ｐ型ＺｎＳ注入層２０４を順次積
層した。また、ｐ型電極２０５、ｎ型電極２００は抵抗
加熱蒸着法、電子ビーム蒸着法にてそれぞれ作製した。
【００７９】以上により作製されたｐｎ接合型ＺｎＳ発
光ダイオードは、ＺｎＳ（１００）単結晶基板を用いて
作製された素子より、順方向の立ち上がり電圧において
低電圧で整流特性を示し、電流３ｍＡ以上で３４０ｎｍ
にピークを持つ紫外発光が得られた。
【００８０】＜実施例６＞実施例２によるＩＩ−ＶＩ族
化合物半導体薄膜の製造方法を、ダブルヘテロ半導体レ
ーザ素子に適用した実施例を、成長方法と共に示す。図
１４は本実施例に係るＩＩ−ＶＩ族化合物半導体レ−ザ
素子の断面構造図である。図１４において、ｎ型シリコ
ンドープ低抵抗ＧａＡｓ（５１１）単結晶基板３０１上
にｎ型ＺｎＳ0.06Ｓｅ0.94下部クラッド層３０２（Ｃｌ
濃度１×１０18ｃｍ-3、膜厚４μｍ）、ｎ型ＺｎＳｅ下
部光ガイド層３０３（Ｃｌ濃度１×１０17ｃｍ-3、膜厚
０．５μｍ）、アンドープＺｎXＣｄ1-XＳｅ活性層３０
４（ｘ＝０．８、膜厚１００Å）、ｐ型ＺｎＳｅ上部光
ガイド層３０５（Ｎ濃度１×１０17ｃｍ-3、膜厚０．５
μｍ）、ｐ型ＺｎＳ0.06Ｓｅ0.94上部クラッド層３０６
（Ｎ濃度１×１０18ｃｍ-3、膜厚１．５μｍ）、ｐ+型
ＺｎＳｅコンタクト層３０７（Ｎ濃度５×１０18ｃ
ｍ-3、膜厚０．５μｍ）を積層する。その後、上部クラ
ッド層３０７上にポリイミド３０８を塗布し、更にレジ
ストを塗布して、幅２０μｍのストライプ状に露光、現
像、エッチングを行い、前記実施例と同様にｐ型Ａｕ電
極３０９の蒸着を行い、ＤＨ構造の［０−１１］方向で
素子中央部に幅２０μｍの電極ストライプを作製した。
さらに、基板側にはｎ型Ｉｎ電極３００を蒸着し、劈開
により２５０×３００μｍの半導体レーザ素子を作製し
た。
【００８１】以上により作製されたダブルヘテロ半導体
レーザ素子は５００〜５３０ｎｍ（ｘ＝０．８の場合）
にピークを持つ発振をし、高出力で、経時変化が無いな
どの特徴を示した。
【００８２】＜実施例７＞本願の請求項５または請求項
６に記載のＩＩ−ＶＩ族化合物半導体装置の構造基に、
本発明をダブルヘテロレーザ素子へ適用した結果を、成
長方法と共に示す。図１５は本実施例に係るＩＩ−ＶＩ
族化合物半導体レ−ザ素子の構造断面図である。
【００８３】図１５において、４０１はｎ型ＧａＡｓ
（１００）面方位基板、４０２はｎ+型ＺｎＳ0 . 0 7
Ｓｅ0 . 9 3 半導体層（膜厚０．１μｍ）、４０３はｎ
型ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 半導体層（膜厚４μ
ｍ）、４０４と４０６はｎ型ＺｎＳｅ半導体層（膜厚各
々０．１μｍと１μｍ）、４０５と４０９は各々ｎ型と
ｐ型のＺｎＳｅ−ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 系超格子
層（膜厚各々０．１μｍと０．１μｍ）、４０７はＺｎ
0 . 8 Ｃｄ0 . 2 Ｓｅ活性層（膜厚１００Å）、４０８
と４１０はｐ型ＺｎＳｅ半導体層（膜厚各々０．１μｍ
と０．１μｍ）、４１１はｐ型ＺｎＳ0 . 0 7 Ｓｅ0 .
9 3 半導体層（膜厚１．５μｍ）、４１２はｐ+ 型Ｚｎ
Ｓｅ半導体層（膜厚０．１μｍ）、４１３はポリイミド
絶縁層、４１４はＡｕのｐ側金属電極、４００はＩｎの
ｎ側電極である。
【００８４】本素子構造において、ｐ型ＺｎＳＳｅ半導
体層４１１およびＺｎＳｅ半導体層４１０は、ＺｎＣｄ
Ｓｅ活性層４０７への正孔注入層として機能し、ｎ型Ｚ
ｎＳＳｅ半導体層４０３とＺｎＳｅ半導体層４０４は電
子注入層として機能する。４１２はオ−ミック電極を取
り易くするためのｐ側のコンタクト層である。
【００８５】ＺｎＳx Ｓｅ1 - x はｘ＝０．０７付近で
ＧａＡｓ基板と格子整合するが、ＺｎＳｅとの間には
０．２６％の格子不整合を持つため、ＺｎＳＳｅとＺｎ
Ｓｅとの界面つまり４０３と４０４、４１０と４１１の
界面では格子不整合に起因するミスフィット転位を発生
させる。そこで、ＺｎＳｅ−ＺｎＳＳｅ系歪超格子層４
０５および４０９は前記の界面に一旦入ってしまったミ
スフィット転位を、更に別の層へ拡散することを抑制す
るために設けられた層である。
【００８６】また、Ｚｎ0 . 8 Ｃｄ0 . 2 Ｓｅ活性層４
０７はＺｎＳｅに対して更に大きな格子不整を持ってい
るが、１００Å以下に薄層化することによって、歪を含
んだままでも転位を発生させずに存在できる。よって、
活性層４０７に注入された電子と正孔とが再結合し、放
出された光の大部分は本実施例において光強度分布が最
大となる領域であるＺｎＳｅ層４０６で導波されてレ−
ザ発振する。本実施例においては、光強度分布の最大領
域をｎ側のＺｎＳｅ半導体層４０６に配置されるように
層厚などの条件設定を行っているが、本発明においてｎ
側に設定するか、ｐ型に設定するかは重要でなく、導電
型はどちらでも自由に設定できる。
【００８７】次に、本素子の作製工程について詳しく説
明する。本素子は、例えば分子線エピタキシャル（ＭＢ
Ｅ）成長装置を用いて、Ｓｉドープ低抵抗ｎ型ＧａＡｓ
基板（Ｓｉ濃度：４×１０1 8 ｃｍ- 3 ）上に作製す
る。まず、ｎ+ 型ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 コンタク
ト層４０２はＺｎ分子線強度５×１０- 7 Ｔｏｒｒ、Ｓ
分子線強度２×１０- 7 Ｔｏｒｒ、Ｓｅ分子線強度１×
１０- 6 Ｔｏｒｒ、ｎ型不純物Ｃｌを分子線強度１×１
０- 1 0 Ｔｏｒｒで、基板温度２５０Ｃで６分間成長さ
せる。
【００８８】次に、Ｃｌビ−ム強度のみを３×１０- 1
1 Ｔｏｒｒに下げ、ＺｎＳ0 . 0 7Ｓｅ0 . 9 3 電子注
入層４０３を４時間成長、さらにＺｎＳｅ電子注入層４
０４はＣｌビ−ム強度１×１０- 1 1 Ｔｏｒｒ、シャッ
タ−機構をもちいてＳビ−ムを閉じて６分間成長した。
【００８９】歪超格子層４０５の成長には、別のＫ−セ
ルを用いて成長速度を１桁下げて成長する。Ｚｎ分子線
強度５×１０- 8 Ｔｏｒｒ、Ｓｅ分子線強度１×１０-
7 Ｔｏｒｒ、Ｓ分子線強度２×１０- 8 Ｔｏｒｒおよび
Ｃｌビ−ム強度１×１０- 1 1 Ｔｏｒｒに設定し、シャ
ッタ−機構の開閉によりＺｎＳ0 . 0 7 Ｓｅ0 . 9 3を
１分、照射中断を１分、ＺｎＳｅを４分、中断を１分と
いうような手順を１０回繰り返して作製した。
【００９０】引き続き、前記ｎ型ＺｎＳｅ層４０４と同
一条件にて、ｎ型ＺｎＳｅ層４０６を１時間成長した
後、Ｚｎ0 . 8 Ｃｄ0 . 2 Ｓｅ活性層４０７をＺｎ分子
線強度４×１０- 7 Ｔｏｒｒ、Ｃｄ分子線強度１×１０
- 7 、Ｓｅ分子線強度１×１０- 6 Ｔｏｒｒで５分成長
させる。
【００９１】さらに、ｐ型不純物のＮ2 ラジカルビ−ム
を４×１０- 1 0 Ｔｏｒｒに設定し、ＺｎとＳｅはｎ型
ＺｎＳｅ層４０６と同一条件で、かつ逆の導電型である
ｐ型ＺｎＳｅ層４０８を作製し、さらに前記４０５と同
一条件でかつ逆の導電型であるｐ型歪超格子層４０９、
ｐ型ＺｎＳｅ層４０８と同一条件にて、ｐ型ＺｎＳｅ層
４１０を作製する。
【００９２】次に、Ｓビ−ムシャッタ−を開き、Ｎ2 ラ
ジカルビ−ムを４×１０- 9 Ｔｏｒｒに設定して、ｐ型
ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 層４１１を１．５時間かけ
て成膜する。最後に、Ｓビ−ムシャッタ−を閉じ、Ｎ2
ラジカルビ−ムを１×１０- 8 Ｔｏｒｒに設定して、ｐ+
型ＺｎＳｅコンタクト層４１２を作製し、レ−ザ用エ
ピタキシャルウエハとした。
【００９３】その後、エピタキシャルウエハの１０８上
に、ポリイミド絶縁膜４１３を塗布し、さらにレジスト
を塗布して、幅２０μｍのストライプ状に露光、現像、
エッチングを行い、素子中央部に幅２０μｍの窓層パタ
−ンを形成した。次に、抵抗加熱蒸着法、電子ビーム蒸
着法などを用い、ｐ型オーミックＡｕ電極、さらに、ｎ
型ＧａＡｓ基板側にｎ型電極の形成を行い、劈開して共
振器長２００μｍ×幅３００μｍ×厚さ２５０μｍの大
きさのレーザペレットを得た。共振器端面にはＡｌ2 Ｏ
3 あるいはＺｎＳを蒸着し、保護反射膜とした。レーザ
ペレットはＣｕ（ヒ−トシンク）ステム上にストライプ
電極側を金属融着し、負極側にはＩｎボンディングによ
りレーザ素子とした。
【００９４】本実施例のレ−ザ素子は、７７Ｋで４９０
ｎｍにピ−ク発振波長を持ち、発振しきい値は７７Ｋに
おいてのＣＷ動作時で１０ｍＡであり、素子全体に印加
した電圧は４Ｖであった。本素子を用いて、７７Ｋ、５
０ｍＡ駆動時の光出力の経時変化を観測したところ、従
来構造に比べて発光強度の減衰が抑制でき、２桁以上長
い時間において強度が一定となるレ−ザ発振が可能とな
った。
【００９５】さらに、レ−ザ発振後の素子を（０１１）
面でカットして透過電子顕微鏡観察を行なったところ、
格子不整合に起因するミスフィット転位は、従来素子に
おいて活性層まで伸びてきており局所的に構造が破壊さ
れているのに対し、本発明の素子ではほとんどの転位が
超格子層にて押さえ込まれて活性層も発振前と変わらぬ
状態であることがわかった。
【００９６】＜実施例８＞さらに、前記実施例７と同様
の構造（図１５に示す）で材料系が異なるＩＩ−ＶＩ族
化合物半導体レ−ザ素子の例を示す。本実施例では、図
１５において、４０１はｎ型ＺｎＳ0 . 4 Ｓｅ0 . 6
（１００）面方位基板でヨウ素輸送法により作製された
ヨウ素ドープ基板（Ｉ濃度５×１０1 8 ｃｍ- 3 ）であ
る。４０２はｎ+ 型ＺｎＳ0 . 4 Ｓｅ0 . 6 半導体層
（Ｃｌ濃度４×１０1 8 ｃｍ- 3 、膜厚０．１μｍ）、
４０３はｎ型ＺｎＳ0 . 4 Ｓｅ0 . 6 半導体層（Ｃｌ濃
度１×１０1 8 ｃｍ- 3 、膜厚４μｍ）、４０４と４０
６はｎ型ＺｎＳ0 . 3 5 Ｓｅ0 . 6 5 半導体層（Ｃｌ濃
度１×１０1 7 ｃｍ- 3 、膜厚各々０．１μｍと１μ
ｍ）、４０５はｎ型ＺｎＳ0 . 4 5 Ｓｅ0 . 5 5 −Ｚｎ
Ｓ0 . 2 5 Ｓｅ0 . 7 5 系超格子層（Ｃｌ濃度１×１０
1 7 ｃｍ- 3 、膜厚０．１μｍ）、４０７はＺｎ0 . 9 5
Ｃｄ0 . 0 5 Ｓ0 . 0 7 Ｓｅ0 . 9 3 活性層（アンド
ープ、膜厚１００Å）、４０８と４１０はｐ型Ｚｎ0 .
5 5 Ｃｄ0 . 4 5 Ｓ半導体層（Ｎ濃度１×１０1 7 ｃｍ
- 3 、膜厚各々０．１μｍと０．１μｍ）、４０９はｐ
型Ｚｎ0 . 4 5Ｃｄ0 . 5 5 Ｓ−Ｚｎ0 . 6 5 Ｃｄ0 . 3
5 Ｓ系超格子層（Ｎ濃度１×１０1 7ｃｍ- 3 、膜厚
０．１μｍ）、４１１はｐ型Ｚｎ0 . 6 Ｃｄ0 . 4 Ｓ半
導体層（Ｎ濃度２×１０1 7 ｃｍ- 3 、膜厚１．５μ
ｍ）、４１２はｐ+ 型Ｚｎ0 . 6 Ｃｄ0 . 4 Ｓ半導体層
（Ｎ濃度１×１０1 8 ｃｍ- 3 、膜厚０．１μｍ）、４
１３はポリイミド絶縁層、４１４はＡｕのｐ側金属電
極、４００はＩｎのｎ側電極である。
【００９７】本素子構造において、ｐ型Ｚｎ0 . 6 Ｃｄ
0 . 4 Ｓ半導体層４１１およびＺｎ0 . 5 5 Ｃｄ0 . 4
5 Ｓ半導体層４１０は、Ｚｎ0 . 8 Ｃｄ0 . 2 ＳＳｅ活
性層４０７への正孔注入層として機能し、ｎ型ＺｎＳ0
. 4 Ｓｅ0 . 6 半導体層４０３とＺｎＳ0 . 3 5 Ｓｅ0
. 6 5 半導体層４０４は電子注入層として機能する。Ｚ
ｎＳx Ｓｅ1 - x 系材料では混晶比ｘ＝０．４０と０．
３５との間では０．２３％の格子不整合を持つため、ｎ
型ＺｎＳ0 . 4 Ｓｅ0 . 6 半導体層とｎ型ＺｎＳ0 . 3
5 Ｓｅ0 . 6 5 半導体層との界面つまり４０３と４０４
では格子不整合に起因するミスフィット転位を発生させ
る。更には、Ｚｎx Ｃｄ1 - x Ｓ系材料では混晶比ｘ＝
０．５５と０．６０との間では０．２３％の格子不整合
を持つため、ｐ型Ｚｎ0 . 5 5 Ｃｄ0 . 4 5 Ｓ半導体層
とｐ型Ｚｎ0 . 6 Ｃｄ0 . 4 Ｓ半導体層との界面つまり
４１０と４１１との界面では格子不整合に起因するミス
フィット転位を発生させる。そこで、ｎ型ＺｎＳ0 . 4
5 Ｓｅ0 . 5 5 −ＺｎＳ0 . 2 5 Ｓｅ0 . 7 5 系超格子
層４０５およびｐ型Ｚｎ0 . 4 5 Ｃｄ0 . 5 5 Ｓ−Ｚｎ
0 . 6 5 Ｃｄ0 . 3 5 Ｓ系超格子層４０９は前記のそれ
ぞれの界面に一旦入ってしまったミスフィット転位を、
更に別の層へ拡散することを抑制するための設けられた
層である。
【００９８】また、ＺｎＣｄＳＳｅ活性層はＺｎＳＳｅ
やＺｎＣｄＳ層に対して更に大きな格子不整を持ってい
るが、１００Å以下に薄層化することによって、歪を含
んだままでも転位を発生させずに存在できる。よって、
活性層４０７に注入された電子と正孔とが再結合し、放
出された光の大部分は本実施例において光強度分布が最
大となる領域であるＺｎＳＳｅ層４０６で導波されてレ
−ザ発振する。本実施例においては、光強度分布の最大
領域をｎ側のＺｎＳＳｅ半導体層に配置されるように膜
厚などの条件設定を行っているが、本発明においてｎ側
に設定するか、ｐ型に設定するかは重要でなく、導電型
はどちらでも自由に設定できる。
【００９９】ここで、前記実施例の作製工程は材料と分
子線強度が異なるのみで、ほぼ同様であるため、詳細に
ついては省略する。
【０１００】本実施例のレ−ザ素子は、７７Ｋで４６０
ｎｍにピ−ク発振波長を持ち、発振しきい値は７７Ｋに
おいてのＣＷ動作時で１５ｍＡであり、素子全体に印加
した電圧は５Ｖであった。本素子を用いて、７７Ｋ、５
０ｍＡ駆動時の光出力の経時変化を観測したところ、従
来構造に比べて発光強度の減衰が抑制でき、２桁以上長
い時間において強度が一定となるレ−ザ発振が可能とな
った。
【０１０１】本発明は上記第１及び第２の実施例でも分
かるように特定の混晶比のＺｎＳＳｅ層やＺｎＣｄＳ層
に限定される事なく、歪超格子の膜厚、組み合わせを適
宜選択することにより、格子不整合系であるＺｎＣｄＳ
Ｓｅ系材料全般に適用可能である。
【０１０２】＜実施例９＞本願の請求項８または請求項
９または請求項１０に記載のＩＩ−ＶＩ族化合物半導体
装置の構造基に、本発明をダブルヘテロレーザ素子へ適
用した場合、即ち、前記実施例７および実施例８と同様
の構造（図１５に示す）で、基板のオフ角度および材料
系が異なるＩＩ−ＶＩ族化合物半導体レ−ザ素子の例を
示す。本実施例では、図１５において、４０１は［０１
１］方向に５度オフしたｎ型ＧａＡｓ（１００）面方位
基板、４０２はｎ+ 型ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 半導
体層（Ｃｌ濃度４×１０1 8 ｃｍ- 3 、膜厚０．１μ
ｍ）、４０３はｎ型ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 半導体
層（Ｃｌ濃度１×１０1 8 ｃｍ- 3 、膜厚４μｍ）、４
０４と４０６はｎ型ＺｎＳｅ半導体層（Ｃｌ濃度１×１
０1 7 ｃｍ- 3 、膜厚各々０．１μｍと１μｍ）、４０
５はｎ型のＺｎＳｅ−ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 系超
格子層（Ｃｌ濃度１×１０1 7 ｃｍ- 3 、膜厚０．１μ
ｍ）、４０７はＺｎ0 . 8 Ｃｄ0 . 2 Ｓｅ活性層（アン
ドープ、膜厚１４０Å）、４０８と４１０はｐ型ＺｎＳ
ｅ半導体層（Ｎ濃度１×１０1 7 ｃｍ- 3 、膜厚各々
０．１μｍと０．１μｍ）、４０９はｐ型のＺｎＳｅ−
ＺｎＳ0 . 0 7 Ｓｅ0 . 9 3 系超格子層（Ｎ濃度１×１
０1 7 ｃｍ- 3 、膜厚０．１μｍ）、４１１はｐ型Ｚｎ
Ｓ0 . 0 7 Ｓｅ0 . 9 3 半導体層（Ｎ濃度２×１０1 7
ｃｍ- 3 、膜厚１．５μｍ）、４１２はｐ+ 型ＺｎＳｅ
半導体層（Ｎ濃度１×１０1 8 ｃｍ- 3 、膜厚０．１μ
ｍ）、４１３はポリイミド絶縁層、４１４はＡｕのｐ側
金属電極、４００はＩｎのｎ側電極である。
【０１０３】ＺｎＳx Ｓｅ1 - x はＸ＝０．０７付近で
ＧａＡｓ基板と格子整合するが、ＺｎＳｅとの間には
０．２６％の格子不整合を持つため、ＺｎＳＳｅとＺｎ
Ｓｅとの界面つまり４０３と４０４、４１０と４１１の
界面では格子不整合に起因するミスフィット転位を発生
させる。そこで、オフ角度基板４０１は、界面にミスオ
リエンテーションを生じさせ、不整合界面（４０３と４
０４、４１０と４１１）での歪みを緩和させる働きを持
つため、格子欠陥を抑制できる。また、ＺｎＳｅ−Ｚｎ
ＳＳｅ系歪超格子層４０５および４０９は前記の界面に
一旦入ってしまったミスフィット転位を、更に別の層へ
拡散することを抑制するために設けられた層である。
【０１０４】また、Ｚｎ0 . 8 Ｃｄ0 . 2 Ｓｅ活性層７
はＺｎＳｅに対して更に大きな格子不整を持っている
が、１４０Å以下に薄層化することによって、歪を含ん
だままでも転位を発生させずに存在できる。よって、活
性層７に注入された電子と正孔とが再結合し、放出され
た光の大部分は本実施例において光強度分布が最大とな
る領域であるＺｎＳｅ層６で導波されてレ−ザ発振す
る。本実施例においては、光強度分布の最大領域をｎ側
のＺｎＳｅ半導体層に配置されるように膜厚などの条件
設定を行っているが、本発明においてｎ側に設定する
か、ｐ型に設定するかは重要でなく、導電型はどちらで
も自由に設定できる。
【０１０５】次に、本実施例の素子の作製工程では、
［０１１］方向にオフした（１００）面方位をもつｎ型
シリコンドープ低抵抗ＧａＡｓ基板（Ｓｉ濃度４×１０
1 8 ｃｍ- 3 ）上に薄膜を作製することが、前記実施例
７および実施例８と異なるのみでなので、工程の詳細は
省略する。
【０１０６】本実施例のレ−ザ素子は、７７Ｋで４９３
ｎｍにピ−ク発振波長を持ち、発振しきい値は７７Ｋに
おいてのＣＷ動作時で９ｍＡであり、素子全体に印加し
た電圧は４Ｖであった。本素子を用いて、７７Ｋ、５０
ｍＡ駆動時の光出力の経時変化を観測したところ、従来
構造に比べて発光強度の減衰が抑制でき、２桁以上長い
時間において強度が一定となるレ−ザ発振が可能となっ
た。
【０１０７】さらに、レ−ザ発振後の素子を（０１１）
面でカットして、透過電子顕微鏡観察を行なったとこ
ろ、格子不整合に起因するミスフィット転位は、従来の
素子においては活性層まで伸びてきており局所的に構造
が破壊されているのに対し、本発明による素子ではほと
んどの転位がミスオリエンテーションをもつミスフィッ
ト界面と超格子層にて押さえ込まれて、活性層も発振前
と変わらぬ状態であることがわかった。
【０１０８】本発明は上記実施例でも分かるように、特
定の混晶比のＺｎＳＳｅ層やＺｎＣｄＳ層に限定される
事なく、歪超格子の膜厚、組み合わせを適宜選択するこ
とにより、格子不整合系であるＺｎＣｄＳＳｅ系材料全
般に適用可能である。
【０１０９】
【発明の効果】本発明の製造方法によれば、ＩＩ−ＶＩ
族化合物半導体薄膜の微小の格子欠陥の導入を極めて低
減する製造方法を提供できる。よって、その方法を用い
たＩＩ−ＶＩ族化合物半導体薄膜のエピタキシャル層に
は、結晶性の高い平坦な薄膜を得ることが可能となる。
【０１１０】さらに、単原子層レベルで膜厚が制御でき
るため、半導体レーザ素子などへ応用すれば、活性膜厚
の制御性が向上し、青〜紫外域までのスペクトル幅の狭
い、高出力ヘテロ接合レーザが作製できる。本発明によ
れば、活性層、光ガイド層にミスフィット転位の導入を
抑えることができ、長時間動作が可能となるばかりでな
く、更には、室温動作やレーザ発振の低しきい値化も可
能になる。
【図面の簡単な説明】
【図１】本発明の半導体薄膜の製造に用いたＭＢＥ法単
結晶薄膜製造装置の概略図である。
【図２】本発明の実施例１に係るオフ角度基板面上に作
製した薄膜と従来例とを比較するためのＸ線二結晶法に
よる回折強度曲線の半値幅の層厚との関係を示す図であ
る。
【図３】本発明の実施例１に係るオフ角度基板面上に作
製した薄膜と従来例とを比較するためのＸ線二結晶法に
よる基板−エピタキシャル薄膜との格子の傾きと層厚と
の関係を示す図である。
【図４】本発明の実施例１に係るオフ角度基板面上に作
製した薄膜と従来例とを比較するためのＸ線二結晶法に
よる臨界膜厚とオフ角度の傾きとの関係を示す図であ
る。
【図５】本発明の実施例１に係るオフ角度基板面上に作
製した薄膜と従来例とを比較するための表面平坦性とオ
フ角度の傾きとの関係を示す図である。
【図６】（ａ）は本発明の実施例２に係る（５１１）面
上の反射電子線回折像を示す図である。（ｂ）は本発明
の実施例２に係る（１００）面上の反射電子線回折像を
示す図である。
【図７】（ａ）は本発明の実施例２に係る（５１１）面
上のＸ線二結晶法による回折強度曲線を示す図である。
（ｂ）は本発明の実施例２に係る（１００）面上のＸ線
二結晶法による回折強度曲線を示す図である。
【図８】（ａ）は本発明の実施例２に係るフォトルミネ
ッセンススペクトルを示す図である。（ｂ）は本発明の
実施例２に係るフォトルミネッセンススペクトルを示す
図である。
【図９】（ａ）は本発明の実施例３に係る（５１１）面
上の反射電子線回折像を示す図である。（ｂ）は本発明
の実施例３に係る（１００）面上の反射電子線回折像を
示す図である。
【図１０】（ａ）は本発明の実施例３に係る（５１１）
面上のＸ線二結晶法による回折強度曲線を示す図であ
る。（ｂ）は本発明の実施例３に係る（１００）面上の
Ｘ線二結晶法による回折強度曲線を示す図である。
【図１１】（ａ）は本発明の実施例３に係るフォトルミ
ネッセンススペクトルを示す図である。（ｂ）は本発明
の実施例３に係るフォトルミネッセンススペクトルを示
す図である。
【図１２】本発明の実施例４に係るオフ角度基板を用い
たＩＩ−ＶＩ族化合物半導体レーザ素子の断面構造図で
ある。
【図１３】本発明の実施例５に係るＩＩ−ＶＩ族化合物
半導体のｐｎ接合型発光ダイオードの断面構造図であ
る。
【図１４】本発明の実施例６に係る（５１１）面方位基
板を用いたＩＩ−ＶＩ族化合物半導体レーザ素子の断面
構造図である。
【図１５】本発明の実施例７〜実施例９に係る歪超格子
層を用いたＩＩ−ＶＩ族化合物半導体レーザ素子の断面
構造図である。
【図１６】従来例の代表的なＩＩ−ＶＩ族化合物半導体
レーザ素子の断面構造図である。
【符号の説明】
１ 超高真空容器 ２ イオンポンプ ３ Ｍｏ基板ホルダー ４ａ 実施例のオフ角度単結晶基板 ４ｂ 比較例として設置した（１００）単結晶基板 ５ 基板ヒーター ６ Ｚｎビーム原料 ７ Ｓビーム原料 ８ Ｓｅビーム原料 ９ Ｃｄビーム原料 １０ Ｃｌドーパント原料 １１ Ｎドーパント原料 １００ ｎ型電極 １０１ ｎ型シリコンドープＧａＡｓ基板 １０２ ｎ+ 型ＺｎＳＳｅコンタクト層 １０３ ｎ型ＺｎＳＳｅ下部クラッド層 １０４ ｎ型ＺｎＳｅ下部光ガイド層 １０５ ＺｎＣｄＳｅ活性層 １０６ ｐ型ＺｎＳｅ上部光ガイド層 １０７ ｐ型ＺｎＳＳｅ上部クラッド層 １０８ ｐ+ 型ＺｎＳｅコンタクト層 １０９ ポリイミド絶縁層 １１０ ｐ型電極 ２００ ｎ型電極 ２０１ ｎ型ヨウ素ドープ低抵抗ＺｎＳ（５１１）単結
晶基板 ２０２ ｎ型ＺｎＳ注入層 ２０３ ｎ型ＺｎＳ発光層 ２０４ ｐ型ＺｎＳ注入層 ２０５ ｐ側電極 ３００ ｎ型電極 ３０１ ｎ型シリコンドープ低抵抗ＧａＡｓ（５１１）
単結晶基板 ３０２ ｎ型ＺｎＳＳｅ下部クラッド層 ３０３ ｎ型ＺｎＳｅ下部光ガイド層 ３０４ ＺｎＣｄＳｅ活性層 ３０５ ｐ型ＺｎＳｅ上部光ガイド層 ３０６ ｐ型ＺｎＳＳｅ上部クラッド層 ３０７ ｐ+ 型ＺｎＳｅコンタクト層 ３０８ ポリイミド絶縁層 ３０９ ｐ型電極 ４００ ｎ型電極 ４０１ ｎ型単結晶基板 ４０２ ｎ+ 型低抵抗半導体コンタクト層 ４０３ ｎ型下部クラッド層 ４０４ ｎ型半導体層 ４０５ ｎ型歪超格子層 ４０６ ｎ型下部光ガイド層 ４０７ 活性層 ４０８ ｐ型上部光ガイド層 ４０９ ｐ型歪超格子層 ４１０ ｐ型半導体層 ４１１ ｐ型上部クラッド層 ４１２ ｐ+ 型低抵抗半導体コンタクト層 ４１３ ポリイミド絶縁層 ４１４ ｐ型電極 ５００ ｎ型電極 ５０１ ｎ型ＧａＡｓ基板 ５０２ ｎ型ＧａＡｓバッファー層 ５０３ ｎ+ 型ＺｎＳｅ低抵抗コンタクト層 ５０４ ｎ型ＺｎＳＳｅクラッド層 ５０５ ｎ型ＺｎＳｅ光ガイド層 ５０６ ＺｎＣｄＳｅ活性層 ５０７ ｐ型ＺｎＳｅ光ガイド層 ５０８ ｐ型ＺｎＳＳｅクラッド層 ５０９ ｐ+ 型ＺｎＳｅコンタクト層 ５１０ ポリイミド絶縁層 ５１１ ｐ型電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平田 真也 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ダイヤモンド型および閃亜鉛鉱型構造を
    有する半導体単結晶基板上に、単結晶薄膜を製造する方
    法において、前記半導体単結晶基板の面方位が（１０
    ０）面から２〜１６度傾いた面であって、該基板上に少
    なくとも１層以上のＩＩ−ＶＩ族化合物半導体の単結晶
    薄膜層を積層することを特徴とするＩＩ−ＶＩ族化合物
    半導体薄膜の製造方法。
  2. 【請求項２】 ダイヤモンド型および閃亜鉛鉱型構造を
    有する半導体単結晶基板上に、単結晶薄膜を製造する方
    法において、前記半導体単結晶基板の（５１１）面上
    に、少なくとも１層以上のＩＩ−ＶＩ族化合物半導体の
    単結晶薄膜層を積層することを特徴とするＩＩ−ＶＩ族
    化合物半導体薄膜の製造方法。
  3. 【請求項３】 ダイヤモンド型および閃亜鉛鉱型構造を
    有する半導体単結晶基板上に、少なくとも１層以上のＩ
    Ｉ−ＶＩ族化合物半導体単結晶薄膜を積層したＩＩ−Ｖ
    Ｉ族化合物半導体装置において、前記基板の面方位が
    （１００）面から２〜１６度傾いた面であることを特徴
    とするＩＩ−ＶＩ族化合物半導体装置。
  4. 【請求項４】 ダイヤモンド型および閃亜鉛鉱型構造を
    有する半導体単結晶基板上に、少なくとも１層以上のＩ
    Ｉ−ＶＩ族化合物半導体単結晶薄膜を積層したＩＩ−Ｖ
    Ｉ族化合物半導体装置において、前記基板の面方位が
    （５１１）面であることを特徴とするＩＩ−ＶＩ族化合
    物半導体装置。
  5. 【請求項５】 ＩＩ−ＶＩ族化合物半導体装置におい
    て、少なくとも活性層、光ガイド層とを含む積層構造を
    有し、該積層構造の光強度分布が最大となる層を活性層
    に一致させず、光ガイド層もしくはその他の半導体層に
    配置させてなることを特徴とするＩＩ−ＶＩ族化合物半
    導体装置。
  6. 【請求項６】 ＩＩ−ＶＩ族化合物半導体装置におい
    て、活性層の上下の両層を挟んでなる少なくとも２層以
    上の光ガイド層を有し、該光ガイド層の活性層側とは逆
    の上層側と下層側の両側に、転位の拡散を抑制する半導
    体層が配置されてなることを特徴とするＩＩ−ＶＩ族化
    合物半導体装置。
  7. 【請求項７】 請求項５または請求項６記載のＩＩ−Ｖ
    Ｉ族化合物半導体装置において、積層された半導体層が
    ＺｎＣｄＳＳｅ系材料より構成され、かつ転位を拡散さ
    せるための半導体層が歪超格子層であることを特徴とす
    るＩＩ−ＶＩ族化合物半導体装置。
  8. 【請求項８】 請求項３または請求項４記載のＩＩ−Ｖ
    Ｉ族化合物半導体装置において、少なくとも活性層、光
    ガイド層とを含む積層構造を有し、該積層構造の光強度
    分布が最大となる層を活性層に一致させず、光ガイド層
    もしくはその他の半導体層に配置させてなることを特徴
    とするＩＩ−ＶＩ族化合物半導体装置。
  9. 【請求項９】 請求項３または請求項４記載のＩＩ−Ｖ
    Ｉ族化合物半導体装置において、活性層の上下の両層を
    挟んでなる少なくとも２層以上の光ガイド層を有し、該
    光ガイド層の活性層側とは逆の上層側と下層側の両側
    に、転位の拡散を抑制する半導体層が配置されてなるこ
    とを特徴とするＩＩ−ＶＩ族化合物半導体装置。
  10. 【請求項１０】 請求項８または請求項９記載のＩＩ−
    ＶＩ族化合物半導体装置において、積層された半導体層
    がＺｎＣｄＳＳｅ系材料より構成され、かつ転位を拡散
    させるための半導体層が歪超格子層であることを特徴と
    するＩＩ−ＶＩ族化合物半導体装置。
JP11690193A 1992-12-17 1993-05-19 Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置 Expired - Fee Related JP2905667B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11690193A JP2905667B2 (ja) 1992-12-17 1993-05-19 Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置
US08/169,299 US5508522A (en) 1992-12-17 1993-12-17 Method for producing a group II-VI compound semiconductor thin film and a group II-VI compound semiconductor device

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP33709792 1992-12-17
JP4-337097 1992-12-17
JP4-345013 1992-12-25
JP34501392 1992-12-25
JP7178193 1993-03-30
JP5-71781 1993-03-30
JP11690193A JP2905667B2 (ja) 1992-12-17 1993-05-19 Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置

Publications (2)

Publication Number Publication Date
JPH06338633A true JPH06338633A (ja) 1994-12-06
JP2905667B2 JP2905667B2 (ja) 1999-06-14

Family

ID=27465402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11690193A Expired - Fee Related JP2905667B2 (ja) 1992-12-17 1993-05-19 Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置

Country Status (2)

Country Link
US (1) US5508522A (ja)
JP (1) JP2905667B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054173A1 (en) * 2000-01-21 2001-07-26 Optoelectronics Research Centre A method for manufacturing an opto-electronic quantum well component, and an opto-electronic quantum well component

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5762706A (en) * 1993-11-09 1998-06-09 Fujitsu Limited Method of forming compound semiconductor device
JPH07254756A (ja) * 1994-03-15 1995-10-03 Sony Corp 光デバイス
US5924002A (en) * 1994-12-22 1999-07-13 Sony Corporation Method of manufacturing a semiconductor device having ohmic electrode
JPH08255923A (ja) * 1995-03-15 1996-10-01 Fujitsu Ltd Ｉｉ−ｖｉ族化合物半導体を使用した半導体装置及びその製造方法
DE19652528A1 (de) * 1996-12-17 1998-06-18 Siemens Ag LED mit allseitiger Lichtauskopplung
US6762479B2 (en) 1998-11-06 2004-07-13 International Business Machines Corporation Microwave array transistor for low-noise and high-power applications
DE60042187D1 (de) * 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
WO2009052464A1 (en) * 2007-10-18 2009-04-23 U.S.A. As Representated By The Administrator Of The National Aeronautics And Space Administration Thermoelectric materials and devices
JP2009137776A (ja) * 2007-12-04 2009-06-25 Sumitomo Electric Ind Ltd ＧａＡｓ半導体基板およびその製造方法、ならびにＩＩＩ−Ｖ族化合物半導体デバイスおよびその製造方法
KR20100134089A (ko) * 2008-04-04 2010-12-22 더 리전츠 오브 더 유니버시티 오브 캘리포니아 평면의 반극성 (Ａｌ, Ｉｎ, Ｇａ, Ｂ)Ｎ계 발광 다이오드들에 대한 ＭＯＣＶＤ 성장 기술
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP2011096856A (ja) * 2009-10-29 2011-05-12 Sony Corp 半導体レーザ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226918A (ja) * 1987-03-16 1988-09-21 Shin Etsu Handotai Co Ltd 燐化砒化ガリウム混晶エピタキシヤルウエ−ハ
US5016252A (en) * 1988-09-29 1991-05-14 Sanyo Electric Co., Ltd. Semiconductor laser device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054173A1 (en) * 2000-01-21 2001-07-26 Optoelectronics Research Centre A method for manufacturing an opto-electronic quantum well component, and an opto-electronic quantum well component

Also Published As

Publication number Publication date
JP2905667B2 (ja) 1999-06-14
US5508522A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
JP3828391B2 (ja) 埋め込み山型ｉｉ−ｖｉ族化合物半導体レーザダイオード
US6072189A (en) III-nitride optoelectronic semiconductor device containing Lattice mismatched III-nitride semiconductor materials
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
US7101444B2 (en) Defect-free semiconductor templates for epitaxial growth
JP2956489B2 (ja) 窒化ガリウム系化合物半導体の結晶成長方法
Matsuoka InGaAlN and II–VI Systems for Blue–Green Light‐Emitting Devices
AU654726B2 (en) Blue-green laser diode
US6531408B2 (en) Method for growing ZnO based oxide semiconductor layer and method for manufacturing semiconductor light emitting device using the same
JP2905667B2 (ja) Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置
KR100329023B1 (ko) 피(p)형II-VI족반도체의경사형조성의오믹접촉
JP3269344B2 (ja) 結晶成長方法および半導体発光素子
EP2071053A1 (en) Filming method for iii-group nitride semiconductor laminated structure
US9401404B2 (en) Semiconductor device and fabrication method
US6695913B1 (en) III-Nitride optoelectronic semiconductor device containing lattice mismatched III-Nitride semiconductor materials
US6399473B1 (en) Method of producing a II-VI semiconductor component containing selenium and/or sulrfur
JP3371830B2 (ja) 窒化物半導体発光素子
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2737748B2 (ja) 化合物半導体の接合方法
JP4002323B2 (ja) 化合物半導体の製造方法
JP3333346B2 (ja) 半導体装置
JP4006055B2 (ja) 化合物半導体の製造方法及び化合物半導体装置
JPH0983079A (ja) 半導体素子
Park et al. II-VI blue/green laser diodes on ZnSe substrates
JPH08162481A (ja) 結晶成長方法
JPH05347456A (ja) 結晶改善された化合物半導体デバイスの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees