JPH09130267A - 直並列・並直列変換クロック乗り換え方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は伝送信号の直並列・並直列変換におい
て、受信側クロックを送信側クロックに同期させるよう
に調整することにより、順序正しいビット配列の主信号
列をつくることを目的とする。 【解決手段】高速の信号系列においては、直列から並列
主信号への変換をする直並列変換部１を設ける。送信側
クロックと受信側クロックの位相の接近状況を監視する
位相監視部６を設け、この接近した信号出力６８で受信
側クロックの位相を調整し，第３のクロック７１を作成
する。この調整された第３のクロック７１によって、並
列主信号５３を順序正しいビット配列の直列主信号５４
に変換して出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】 本発明は、直列主信号を主
信号側の送信側のクロックではなくて受信側クロックに
同期したクロックによってタイミングを取り直して再び
直列主信号に変換して出力する方法において、主信号の
追い越しすなわち正確ではない順序のビット配列の防止
を目的とする直並列・並直列変換クロック乗り換え方法
に関する。

【０００２】近年伝送容量の増大に伴い、各中継基地の
伝送装置としては受信側クロックに同期したクロックで
直列主信号のタイミングを取り直して，多重・分離処理
も含む装置内処理を施すことが必要になってきた。

【０００３】

【従来の技術】

（１）第１の従来方法 第１の従来方法としては、直列主信号を入力として該直
列主信号から送信側クロックを作成して、該クロックに
て該直列主信号をランダム・アクセス・メモリに書き込
み，受信側クロックにてランダム・アクセス・メモリを
読み出す直列変換のクロック乗り換え方法がある。 （２）第２の従来方法 図９に第２の従来方法を示し、図１０に該方法のタイム
チャ−トを示す。

【０００４】１は直並列変換部、２は第１のフリップフ
ロップ（以下第１のＦＦという）、３は並直列変換部、
４はクロック抽出部、５は第１のパルス発生器部、１３
は第２のパルス発生器部である。

【０００５】５１は直列主信号（入力）、５２は直並列
変換部１の出力、９０は第１のＦＦ２の出力、５４は並
直列変換部３の出力で直列主信号（出力）、クロック抽
出部４の出力として５５は送信側クロック、第１のパル
ス発生器部５の出力として５６は第１のクロックおよび
９１は第９のクロック、６９は受信側クロック、７１は
６９に同期した第３のクロックである。

【０００６】直列主信号５１（Ａ０〜Ｈ０、Ａ１〜Ｈ
１、・・・）を直並列変換部１に入力して、該直列主信
号から作成した送信側クロック５５を入力として第１の
パルス発生器部５にて作成した８相の第１のクロック５
６で、位相が異なる並列主信号５２に変換する。該並列
主信号５２を第１のＦＦ２に入力し、第１のパルス発生
器部５にて作成する第９のクロック９１にてラッチし、
位相の合った並列主信号９０に整形する。一方受信側ク
ロック６９を入力として第２のパルス発生器部１３にて
作成する８相の第３のクロック７１を作成する。並直列
変換部３では、位相の合った並列主信号９０を入力して
該８相の第３のクロック７１で読み出し直列主信号出力
５４（Ａ０〜Ｈ０、Ａ１〜Ｈ１、・・・）を得る。

【０００７】

【発明が解決しようとする課題】

（１）第１の従来方法の問題点 第１の従来方法では、直列主信号の速度が低速信号（約
１０Mbit/sec以下）の場合は正確にクロック乗り換えが
行えるが、直列主信号の速度が高速信号（約１０Mbit/s
ec以上）となるとランダム・アクセス・メモリの処理速
度が対応仕切れずに書き込みおよび読み出しタイミング
が正確に動作せず誤動作を発生し、正確でない順序のビ
ット配列で出力される問題があった。 （２）第２の従来方法の問題点 第２の従来方法では、入力の直列主信号５１から抽出し
た送信側クロック５５と受信側クロック６９とが位相関
係の設定のない状態であるために、本装置への電源投入
時や温度変動時などにクロック関係の位相が微妙にずれ
ることがある。該例を図１１の第２の従来方法のタイム
チャ−トに示す。図１１の中で異常を発生する点に＊印
を付す。

【０００８】並列主信号９０の位相変化点の以前（早過
ぎる時間位置）にて受信側クロックに同期した８本の位
相が異なる第３のクロック７１の主信号のＡに相当する
読み出しタイミング・クロックの立ち上がり点が存在
し、位相変化点の以後（正常な時間位置）に主信号のＢ
以降の読み出しタイミング・クロックの立ち上がり点が
存在するという微妙な変化点の存在になることがある。
すなわち並列主信号の開始タイミング以前の時（早過ぎ
る時間位置）に読み出しの受信側クロックに同期した８
本の位相が異なる第３のクロック７１の主信号のＡの読
み出しクロックの立ち上げ位相が存在することになり、
正確なタイミングではなく以前（早過ぎる時間位置）の
タイミングの主信号（主信号のＡ０）を読み出して正確
でない主信号順序を作成する誤動作（Ａ０・Ｂ１・Ｃ１
・・・Ｈ１、・・・）が発生することとなる（Ａ０は異
常挿入信号です）。正確な主信号順序は（Ａ１・Ｂ１・
Ｃ１・・・Ｈ１、・・・）である。

【０００９】この誤動作状態を解消する必要がある。 （３）発明の目的 上記第１および第２の従来方法における誤動作状態の発
生という課題点に鑑み、デ−タの順序が入れ替わらない
ように正確なクロックの乗り換えを行うことを達成する
ために、直列主信号に同期した送信側クロックと受信側
クロックに同期したクロックとの位相関係が設定されて
いなくても、直列主信号に同期した送信側クロックと受
信側クロックに同期したクロックとの位相を監視して，
その結果により受信側クロックに同期したクロックの位
相を変化させることによって正確な順序のビット配列と
する直並列・並直列変換クロック乗り換え方法を提供す
ることを目的とする。

【００１０】

【課題を解決するための手段】図１に本発明を実現する
方法のブロック図を示す。１は直並列変換部、２は並列
主信号ラッチ部、３は並直列変換部、４はクロック抽出
部、５は第１の制御部、６は位相監視部、１３は第２の
制御部、１４はタイミング・セレクト部で構成される。

【００１１】５１は直列主信号（入力）、５２は直並列
変換部の出力、５３は並列主信号ラッチ部の出力，５４
は並直列変換部の出力である直列主信号（出力）、５５
はクロック抽出部の出力である送信側クロック、５６は
第１の制御部の出力である第１のクロック、５７は第２
のクロック、５８は第１の制御部の出力である第１の位
相信号、５９は第２の制御部の出力である第２の位相信
号、６８は位相監視部の出力である位相接近監視信号、
６９は受信側クロック、７０は受信側クロックに同期し
たセレクト信号、７１は受信側クロックに同期した第３
のクロックである。

【００１２】直列主信号５１を入力し、この直列主信号
から抽出した送信側クロックに同期したｎ本の位相が異
なる第１のクロック５６で直並列変換部１を駆動し、位
相の異なる並列主信号５２を作成することと、また位相
の異なった並列主信号を並直列変換部３の入力とし、受
信側クロック６９から作成したｎ本の位相が異なる第３
のクロック７１によって直列主信号５４に変換し出力す
ることにより、正確な順序のビット配列をなし遂げる。
第３のクロック７１は、次に述べるように送信側クロッ
クと受信側クロックのお互いの位相を監視し、その出力
である位相接近監視信号によって、並列主信号の位相に
合致するように位相調整される。

【００１３】またさらに直列主信号から抽出した送信側
クロックに同期したｎ本の位相が異なる第２のクロック
５７で並列主信号ラッチ部２を駆動し、再び位相の異な
る並列主信号５３を作成することと、この直列主信号５
１から作成した第２のクロックに同期した第１の位相信
号５８と受信側クロックから作成した第２の位相信号５
９の位相を監視し位相が接近した時、位相監視部６で位
相接近監視信号６８を出力して並直列変換部３のタイミ
ング・クロックである受信側クロックに同期したセレク
ト信号７０の位相を選択して、第３のクロック７１の位
相を変化させることにより、正確な順序のビット配列を
なし遂げる。さらに直列主信号から抽出した送信側クロ
ックと受信側クロックの位相を比較し受信側クロックの
位相を修正する。

【００１４】

【発明の実施の形態】本発明の実施の形態を示す。実施
の形態では、直列主信号１本（８ビット直列主信号）
を、受信側クロックによりビット配列の順序を正しく配
列して（Ａ１・Ｂ１・Ｃ１・・・Ｈ１、・・・）、直列
主信号１本にタイミング変換する場合を説明する。 （１）第１の実施の形態 図２に第１の実施の形態を示し、図３および図４に第１
の実施の形態のタイムチャ−ト（その１）および（その
２）を示す。

【００１５】１は直並列変換部、２は第１のＦＦ、３は
並直列変換部、４はクロック抽出部、５は第１のパルス
発生器部、６は第１のＡＮＤ回路部、７は第２のＡＮＤ
回路部、８はＯＲ回路部、９はセット・リセット・フリ
ップフロップ（以下ＳＲＦＦという）、１３は第２のパ
ルス発生器部、１４は分岐器（以下ＳＥＬという）を示
す。

【００１６】５１は直列主信号（入力）、５２は直並列
変換部の出力、５３は第１のＦＦの出力、５４は並直列
変換部の出力である直列主信号（出力）、５５はクロッ
ク抽出部の出力である送信側クロック、５６は第１のパ
ルス発生器部の出力である第１のクロック、５７は第２
のクロック、５８は第１のパルス発生器部の出力である
直列主信号の第１の位相信号、６０は第１のＡＮＤ回路
部の出力、６１は第２のＡＮＤ回路部の出力、６２は初
期化信号、６３はＯＲ回路部の出力、６８はＳＲＦＦの
出力である位相接近監視信号、６９は受信側クロック、
５９は第２のパルス発生器部の出力である受信側クロッ
クの第２の位相信号φ１およびφ２、７０は受信側クロ
ックに同期した８相×２系統のセレクト信号（Ｓ１およ
びＳ２）、７１は受信側クロックに同期した第３のクロ
ックである。

【００１７】回路の動作を順に説明する。直列主信号５
１を入力し、クロック抽出部４により送信側クロック５
５を抽出して第１のパルス発生器部５に入力する。第１
のパルス発生器部５では、直並列変換部１を駆動する直
列主信号に同期した８相の第１のクロック５６、第１の
ＦＦ２を駆動する直列主信号に同期した８相の第２のク
ロック５７、第２のクロックの８相の１番速いタイミン
グの信号位相すなわちＡ信号の読み取り位相と一致した
第１の位相信号５８を作成する。

【００１８】直列主信号から抽出した送信側クロックに
同期した８本の位相が異なる第１のクロック５６にて、
直列主信号を直並列変換部１にて位相の異なる並列主信
号５２に変換する。並列主信号５２を第１のＦＦ２に入
力して、直列主信号に同期した８相の第２のクロック５
７にて再び位相の異なる並列主信号５３に変換する。並
列主信号５３を入力として、受信側クロック６９から作
成する位相を調整した第３のクロック７１にて並直列変
換部３を駆動し、再度直列主信号５４に変換して出力す
る。

【００１９】この直列主信号に同期した送信側クロック
と受信側クロックに同期したクロックとの間には位相関
係が設定されていない。この位相調整を行うものが位相
監視部であり、並列主信号５３を並直列変換部３にて直
列主信号５４に変換する第３のクロック７１の位相を制
御する。この位相監視部は、第１のＡＮＤ回路部６、第
２のＡＮＤ回路部７、ＯＲ回路部８、ＳＲＦＦ９で構成
する。第１のパルス発生器５では第２のクロックに同期
した第１の位相信号５８を生成し、第１のＡＮＤ回路部
６および第２のＡＮＤ回路部７へ送出する。第２のパル
ス発生器部１３では、受信側クロック６９を入力してセ
レクト信号７０である８相×２系統のＳ１およびＳ２と
第２の位相信号（２本）５９を出力する。

【００２０】一方Ｓ１とＳ２の関係について説明する。
Ｓ１の位相とＳ２の位相の関係は、Ｓ１の一番速いタイ
ミングのクロックすなわち直列主信号のＡを読み取るタ
イミングとＳ２の一番速いタイミングのクロックすなわ
ち直列主信号のＡを読み取るタイミングとの間は４クロ
ック分の間隔があり、Ｓ１の位相のほぼ中心にＳ２の位
相であり、Ｓ２の信号は、Ｓ１の位相を変えたものであ
る。

【００２１】第２の位相信号５９の２本とはφ１および
φ２であり、図３の５９の第２の位相信号、図４の７０
の第２のパルス発生器部１３の出力（Ｓ１およびＳ２）
を参照されたい。第２の位相信号であるφ１は、８相に
変換したセレクト信号Ｓ１の１番速いタイミングの信号
位相すなわちＡ信号の読み取り位相と一致しており、ま
た一方の第２の位相信号であるφ２は、８相に変換した
セレクト信号Ｓ２の１番速いタイミングの信号位相すな
わちＡ信号の読み取り位相と一致している。この第２の
位相信号のφ１は、第１のＡＮＤ回路部６に送出し、ま
た第２の位相信号のφ２は、第２のＡＮＤ回路部７に送
出する。図３に示すように第１の位相信号５８の位相
が、第２の位相信号５９の位相φ１と重なった時、ＡＮ
Ｄ回路部６の出力６０として“１”が出力され、ＡＮＤ
回路部７の出力６１として“０”が出力される。ＯＲ回
路部８では６１出力“０”と初期化信号６２でＯＲを取
り、出力６３として“０”を出力する。このようにして
ＳＲＦＦ９の入力Ｓには第１の位相信号と第２の位相信
号が重なった時“１”がセットされ、入力Ｒには“０”
が入りリセットが効かない状況となり、ＳＥＬ１４の出
力位相を変えるものとしての位相接近監視信号６８とし
て“１”を出力する。

【００２２】位相接近監視信号６８でセレクト信号７０
を入力とするＳＥＬ１４でＳ１の位相からＳ２の位相に
切り換えて、並直列変換部３への第３のクロック７１の
位相変更を行う。

【００２３】上記のように第１のＦＦの出力５３の位相
が異なる並列主信号を入力とし、並直列変換部３を位相
調整された第３のクロック７１により駆動して、正確な
順序のビット配列の直列主信号５４を出力することがで
きる。この様態を図３および図４に示す。 （２）第２の実施の形態 図５に第２の実施の形態を示し、図６にＮＡＮＤ回路部
の詳細を示し、図７および図８に第２の実施の形態のタ
イムチャ−ト（その１）および（その２）を示す。第２
の実施の形態では、第１の実施の形態に操作者が設定可
能なＡＵＴＯ／ＭＡＮ信号６５および外部制御信号
（０，１，２）６７１、６７２、６７３を追加し、また
セレクト信号７０を８相×８系統に位相変化させること
を追加して、直並列・並直列変換クロック乗り換えを行
う。

【００２４】１は直並列変換部、２は第１のＦＦ、３は
並直列変換部、４はクロック抽出部、５は第１のパルス
発生器部、６は第１のＡＮＤ回路部、７は第２のＡＮＤ
回路部、８はＯＲ回路部、９はＳＲＦＦ、１０は第３の
ＡＮＤ回路部、１１はＥＯＲ回路部、１２はＮＡＮＤ回
路部、１３は第２のパルス発生器部、１４はＳＥＬを示
す。

【００２５】５１は直列主信号（入力）、５２は直並列
変換部の出力、５３は第１のＦＦの出力、５４は並直列
変換部の出力である直列主信号（出力）、５５はクロッ
ク抽出部の出力である送信側クロック、５６は第１のパ
ルス発生器部の出力である第１のクロック、５７は第２
のクロック、５８は第１のパルス発生器部の出力である
直列主信号の第１の位相信号、６０は第１のＡＮＤ回路
部の出力、６１は第２のＡＮＤ回路部の出力、６２は初
期化信号、６３はＯＲ回路部の出力、６４はＳＲＦＦの
出力、６５はＡＵＴＯ／ＭＡＮ信号、６６は第３のＡＮ
Ｄ回路部、６７１、６７２、６７３および６７４、６７
５、６７６は外部制御信号（０、１、２）、６８はＥＯ
Ｒの出力である位相接近監視信号、６９は受信側クロッ
ク、５９は第２のパルス発生器部の出力である第２の位
相信号φ１およびφ２、７０は受信側クロックに同期し
た８相×８系統のセレクト信号（Ｓ１、Ｓ２、Ｓ３、Ｓ
４、Ｓ５、Ｓ６、Ｓ７、Ｓ８）、７１は受信側クロック
に同期した第３のクロックである。

【００２６】回路の動作を順に説明する。直列主信号５
１を入力し、クロック抽出部４により送信側クロック５
５を抽出して第１のパルス発生器部５に入力する。第１
のパルス発生器部５では、直並列変換部１を駆動する直
列主信号に同期した８相の第１のクロック５６、第１の
ＦＦ２を駆動する直列主信号に同期した８相の第２のク
ロック５７、第２のクロックの８相の１番目の信号位相
すなわちＡ信号の読み取り位相と一致した第１の位相信
号５８を作成する。

【００２７】直列主信号５１から抽出した送信側クロッ
ク５５に同期した８本の位相が異なる第１のクロック５
６にて、直列主信号５１を直並列変換部１にて位相の異
なる並列主信号５２に変換する。並列主信号５２を第１
のＦＦ２に入力して、直列主信号５１に同期した８相の
第２のクロック５７にて再び位相の異なる並列主信号５
３に変換する。並列主信号５３を入力として、受信側ク
ロック６９から作成する位相を調整した８本の位相が異
なる第３のクロック７１にて並直列変換部３を駆動し、
再度直列主信号５４に変換して出力する。

【００２８】第２の実施の形態では，操作者が設定可能
なＡＵＴＯモ−ドでの動作およびＭＡＮ（マニュアル）
モ−ドでの動作がある。まずＡＵＴＯモ−ドの場合の動
作について説明する。図７および図８に示すようにＡＵ
ＴＯモ−ド時（ＡＵＴＯ／ＭＡＮ信号が“１”）の伝送
路から抽出した送信側クロックと受信側クロックの近接
が発生した場合の位相切り換え方法について説明する。
直列主信号に同期した送信側クロックと受信側クロック
に同期したクロックとの間には位相関係が設定されてい
ない。この位相調整を行うものが位相監視部であり、並
列主信号５３を並直列変換部３にて直列主信号５４に変
換する８本の位相が異なる第３のクロック７１の位相を
調整する。この位相監視部は、第１のＡＮＤ回路部６、
第２のＡＮＤ回路部７、ＯＲ回路部８、ＳＲＦＦ９、第
３のＡＮＤ回路部１０、ＥＯＲ回路部１１、ＮＡＮＤ回
路部１２で構成する。第１のパルス発生器５では第２の
クロックに同期した第１の位相信号５８を生成し、第１
のＡＮＤ回路部６および第２のＡＮＤ回路部７へ送出す
る。

【００２９】第２のパルス発生器部１３では、受信側ク
ロック６９を入力してセレクト信号７０（８相×８系統
のＳ１、Ｓ２、Ｓ３、・・・、Ｓ８）と２本の第２の位
相信号５９を出力する。第２の位相信号５９の２本は、
図７に示したφ１およびφ２である。第２の位相信号で
あるφ１は、８相に変換したセレクト信号Ｓ１の１番速
いタイミングの信号位相すなわちＡ信号の読み取り位相
と一致しており、また一方の第２の位相信号であるφ２
は、８相に変換したセレクト信号Ｓ４の１番速いタイミ
ングの信号位相すなわちＡ信号の読み取り位相と一致し
ている。第２の位相信号のφ１は、第１のＡＮＤ回路部
６に送出し、第２の位相信号のφ２は、第２のＡＮＤ回
路部７に送出する。図７に示すように第１の位相信号５
８の位相が、第２の位相信号５９の位相φ１と重なった
時、第１のＡＮＤ回路部６の出力６０として“１”が出
力され、第２のＡＮＤ回路部７の出力６１として“０”
が出力される。ＯＲ回路部８では６１出力“０”と初期
化信号６２でＯＲを取り、出力６３として“０”を出力
する。このようにしてＳＲＦＦ９の入力Ｓは“１”に、
入力Ｒは“０”にセットされて、出力６４は“１”とし
て出力される。第３のＡＮＤ回路部１０は、ＡＵＴＯ／
ＭＡＮ信号が“１”だからＳＲＦＦ９からの信号６４を
有効にして出力６６としてＥＯＲ回路部１１に“１”を
入力して出力６８を“１”とする。

【００３０】ＮＡＮＤ回路部１２では、図６に示すよう
に外部制御信号（０、１、２）をＡＵＴＯ／ＭＡＮ信号
が“１”の時には、この信号が反転して“０”で外部制
御信号をＡＮＤするために、外部制御信号はインヒビッ
トされ、６７４、６７５、６７６は“０”として出力さ
れる。

【００３１】結局ＳＥＬ１４への切り換え信号は“１０
０（２進法）＝４”となり（図８の（68、675 、674)の
信号を参照）、図８のようにＳ１からＳ４に切り換えら
れ出力位相を選択する。このようにセレクト信号７０を
入力とするＳＥＬ１４で位相を変化させてＳ１の位相か
らＳ４の位相に変化させて、並直列変換部３への第３の
クロック７１の位相変化を行わせることを備える。この
Ｓ４の信号は、第２のパルス発生器部１３のＳ１の配列
をかえたものである。

【００３２】上記のように第１のＦＦの出力５３の位相
が異なる並列主信号を入力とし、並直列変換部３を位相
調整された８本の位相が異なる第３のクロック７１によ
り駆動して、正確な順序のビット配列の直列主信号５４
を出力することができる。この様態を図７および図８に
示す。

【００３３】次にＡＵＴＯ／ＭＡＮ信号が“０”である
マニュアルモ−ド時の伝送路から抽出した送信側クロッ
クと受信側クロックの近接が発生した場合の位相切り換
え方法について説明する。マニュアルモ−ドでは、ＡＵ
ＴＯ／ＭＡＮ信号が“０”となり、第３のＡＮＤ回路部
１０によって第１ＡＮＤ回路部６、第２のＡＮＤ回路部
７、ＯＲ回路部８およびＳＲＦＦ９の各部回路の動作出
力６４がＡＵＴＯ／ＭＡＮ信号“０”によってインヒビ
ットされ、操作者が設定可能な外部制御信号０（６７
４）、１（６７５）、２（６７６）により受信側クロッ
クの位相が選択されて直列主信号が出力される。例えば
外部制御信号（２、１、０）として、“１”、“０”、
“１”が入力された場合には、１０１（２進法）＝５で
あるからセレクト信号７０はＳ５が選択され、７１の８
本の位相が異なる第３のクロックとしてＳ５が出力され
る。また外部制御信号（２、１、０）として、“０”、
“１”、“１”が入力された場合には、０１１（２進
法）＝３であるからセレクト信号７０はＳ３が選択さ
れ、７１の８本の位相が異なる第３のクロックとしてＳ
３が出力される。

【００３４】以上説明した第１および第２の実施態様で
は、第１のＦＦで並列主信号５２の位相を再度位相の異
なる並列主信号５３にリタイミングすることによって、
受信側クロックの位相と調整を行う直列主信号のタイミ
ング（位相信号）を容易に作ることができるという本実
施形態特有の効果がある。

【００３５】

【発明の効果】従来方法のように正確でない順序のビッ
ト配列で出力される問題点に鑑み、伝送情報のビット配
列を正確に保ちつつクロック乗り換えを行うことを達成
するために、直並列変換を行い位相の異なる並列主信号
を得て、該並列主信号を受信側クロックすなわち乗り換
え先のクロックに同期したクロックにて再び正確な順序
のビット配列の直列主信号に変換する直並列・並直列変
換クロック乗り換えを実現することができる。

【００３６】更に直列主信号に同期した送信側クロック
と受信側クロックすなわち乗り換え先のクロックに同期
したクロックとの位相関係が設定されていなくても、直
列主信号に同期した送信側クロックと受信側クロックす
なわち乗り換え先のクロックに同期したクロックとの位
相を監視して，その結果により受信側クロックすなわち
乗り換え先のクロックに同期したクロックの位相を変化
させることによって正確な順序のビット配列とする直並
列・並直列変換クロック乗り換え方法を実現することが
できる。

【図面の簡単な説明】

【図１】本発明の方法のブロック図である。

【図２】第１の実施の形態である。

【図３】第１の実施の形態のタイムチャ−ト（その１）
である。

【図４】第１の実施の形態のタイムチャ−ト（その２）
である。

【図５】第２の実施の形態である。

【図６】ＮＡＮＤ回路部の詳細図である。

【図７】第２の実施の形態のタイムチャ−ト（その１）
である。

【図８】第２の実施の形態のタイムチャ−ト（その２）
である。

【図９】第２の従来方法である。

【図１０】第２の従来方法のタイムチャートである

【図１１】第２の従来方法のタイムチャ−ト（誤動作時
の）である。

【符号の説明】

１ 直並列変換部 ２ 並列主信号ラッチ部（第１のＦＦ） ３ 並直列変換部 ４ クロック抽出部 ５ 第１の制御部（第１のパルス発生器部） ６ 第１のＡＮＤ回路部 ７ 第２のＡＮＤ回路部 ８ ＯＲ回路部 ９ ＳＲＦＦ １０ 第３のＡＮＤ回路部 １１ ＥＯＲ回路部 １２ ＮＡＮＤ回路部 １３ 第２の制御部（第２のパルス発生器部） １４ タイミング・セレクト部（ＳＥＬ） ５１ 直列主信号（入力） ５２ 直並列変換部の出力 ５３ 並列主信号ラッチ部（第１のＦＦ）の出力 ５４ 直列主信号（出力） ５５ 送信側クロック ５６ 第１のクロック ５７ 第２のクロック ５８ 直列主信号の第１の位相信号 ５９ 第２の制御部（第２のパルス発生器部）出力であ
る第２の位相信号 ６０ 第１のＡＮＤ回路部の出力 ６１ 第２のＡＮＤ回路部の出力 ６２ 初期化信号 ６３ ＯＲ回路部の出力 ６４ ＳＲＦＦの出力 ６５ ＡＵＴＯ／ＭＡＮ信号 ６６ 第３のＡＮＤ回路部の出力 ６７１ 外部制御信号（０） ６７２ 外部制御信号（１） ６７３ 外部制御信号（２） ６７４ 外部制御信号（０）（ＮＡＮＤ回路部の出力） ６７５ 外部制御信号（１）（ＮＡＮＤ回路部の出力） ６７６ 外部制御信号（２）（ＮＡＮＤ回路部の出力） ６８ ＥＯＲ回路部の出力である位相接近監視信号 ６９ 受信側クロック ７０ 第２の制御部（第２のパルス発生器部）出力であ
るセレクト信号 ７１ 分岐器（ＳＥＬ）出力である第３のクロック ９０ 第１のＦＦの出力 ９１ 第９のクロック

Claims (2)

【特許請求の範囲】
1. 【請求項１】 直列主信号を該直列主信号から抽出した
   送信側クロックにより並列主信号に変換し、この並列主
   信号を受信側クロックにより直列主信号に変換する直並
   列・並直列変換クロック乗り換え方法において、 前記直列主信号から抽出した送信側クロックに同期した
   ｎ本の位相が異なる第１のクロックによって、前記直列
   主信号を読み取りｎ本の位相が異なるｎ本の並列主信号
   に変換し、 このｎ本の位相が異なる並列主信号を受信側クロックに
   同期したｎ本の位相が異なる第３のクロックにより読み
   取り、直列主信号に変換することを特徴とする直並列・
   並直列変換クロック乗り換え方法。
2. 【請求項２】 請求項１記載の直並列・並直列変換クロ
   ック乗り換え方法において、 前記ｎ本の位相が異なる並列主信号を、前記直列主信号
   から抽出した送信側クロックに同期し、かつｎ本の位相
   が異なる特定のタイミングで読み出す第２のクロックに
   よって、位相変化させてラッチした位相の異なる新たな
   ｎ本の並列主信号を得て前記直列主信号から抽出した送
   信側クロックに同期した第１の位相信号と受信側クロッ
   クから作成した第２の位相信号とが接近した時、並直列
   変換のタイミングクロックである受信側クロックに同期
   したｎ本の位相が異なる第３のクロックの位相を変化さ
   せて、この新たなｎ本の並列主信号を直列主信号に変換
   することを特徴とする直並列・並直列変換クロック乗り
   換え方法。