JP2003516092A - デジタル通信におけるデータ損失低減方法およびシステム - Google Patents

デジタル通信におけるデータ損失低減方法およびシステム

Info

Publication number
JP2003516092A
JP2003516092A JP2001542489A JP2001542489A JP2003516092A JP 2003516092 A JP2003516092 A JP 2003516092A JP 2001542489 A JP2001542489 A JP 2001542489A JP 2001542489 A JP2001542489 A JP 2001542489A JP 2003516092 A JP2003516092 A JP 2003516092A
Authority
JP
Japan
Prior art keywords
clock signal
phase
receiver
data
predetermined amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001542489A
Other languages
English (en)
Inventor
ノルベール、グリュネール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003516092A publication Critical patent/JP2003516092A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 非同期デジタル装置間のデジタル通信におけるデータ損失を低減させる方法およびシステムである。この方法は、送信機装置を用いて、第1のクロック信号に同期する第1のデータストリームを生成することを含んでいる。その後、第1のデータストリームを位相シフトさせてコピーした第2の送信ストリームが、送信機装置を用いて生成される。その後、第1のクロック信号の位相が受信機装置の受信機クロック信号の位相の所定量の範囲内にあるか否かについての決定がなされ、前記受信機クロック信号は受信されたデータを標本化(サンプル)するために受信機装置により用いられている。第1のデータストリームは、第1のクロック信号の位相が、所定の量よりも多くなることにより第2のクロック信号の位相とは異なるときに、受信機装置に対して送信される。第2のデータストリームは第1のクロック信号の位相が、所定の量よりも少なくなることにより、第2のクロック信号の位相とは異なるときに、受信機装置に対して送信されるので、第2のクロック信号および受信機クロック信号のジッタは、送信機装置と受信機装置との間の通信を混乱させない。

Description

【発明の詳細な説明】
【0001】
【技術分野】
この発明は、デジタル通信におけるデータ損失を低減する方法およびシステム
に関する。より詳細には、この発明は、非同期システム間での一定レートのデー
タ転送におけるジッタを低減することにより、2つまたはそれ以上の通信システ
ムを迅速に同期させる方法およびシステムに関する。
【0002】
【背景技術】
デジタル情報およびデータのシステム間の送信は、共通して用いられるシステ
ムの必要不可欠な部分になってきている。このようなシステムでは、アナログ形
式とは対照するデジタル形式で情報内容が送信され、かつ受信されている。例え
ばテレビジョン、電話、音楽、および他の音響および映像の形式によるアナログ
送信技術により長いこと支援されてきた情報は、いまやデジタル形式で送信され
、かつ受信されるようになってきている。この情報のデジタル形式は、アナログ
信号には実用化されていない信号処理技術を許容する。多くの適用例においては
、受信されている情報のデジタル的な性質について、ユーザは何の認識も有して
いない。
【0003】 通信の伝統的なモードは、しばしば“実時間”で発生している。これは、一方
向および双方向の通信システムの両方で真実である。例えば、“実況中継の”テ
レビのスポーツ放送が実時間(一方向)で行なわれている。電話会議は、実時間
(双方向)で行なわれている。ユーザは、実時間で、かつ、誤りから解放された
これらおよびその他の伝統的な通信形式を期待するようになってきている。した
がって、デジタル送信および受信技術およびシステムは、最少の歪みおよび/ま
たは誤りで実時間での情報の送信および受信を提供する必要がある。
【0004】 しかしながら、互いに離隔する複数の装置間のデジタル通信は、完全に一致す
るサンプリング周波数の利用可能性を通常は不可能にするという問題がある。顕
著なクロック階層構造を定義できると共に共通分散クロック源が用いられている
これらの事例を別にすれば、1つの装置(例えば送信機)のサンプル・レートの
ような内部クロック周波数と、他の装置(例えば受信機)の内部クロック周波数
との間にはいくつかの差異が生じるであろう。
【0005】 先行技術の図1は、典型的な先行技術の非同期デジタル情報送信および受信シ
ステム100を示している。システム100は、第1の通信装置105と第2の
通信装置115と、を示している。通信装置105は、データ入力103を受信
するように接続されたデータレジスタ102を含んでいる。データレジスタ10
2は、クロック信号104(FSYNC1)を受信するように接続されている。データ
レジスタ102は、送信線120を介して通信装置115にデータを提供する。
通信装置115は、線120上のデータを受信するように接続されたデータレジ
スタ112を含んでいる。データレジスタ112は、内部クロック信号114(
FSYNC2)を受信するように接続されている。線120上のデータは、データ出力
113としてデータレジスタ112から出現している。
【0006】 上述したように、互いに離間した複数の装置間のデジタル通信は、通常、完全
に一致したサンプリング周波数の利用可能性を不可能にする。したがって、これ
らの装置の内部クロック周波数間にはいくつかの差異が存在するであろう。第1
の通信装置105の内部クロック周波数は、いくらかの少ない量により、第2の
通信装置115の内部クロック周波数とは異なっている。これは、図1では装置
105がそれ自身の“タイミングの流れ”101を有し、装置115がそれ自身
のタイミングの流れ111を有し、それら自信の内部クロックをそれぞれ有する
両方の装置に結果するように示されている。
【0007】 通信リンク120のいずれかの側の装置間の同期を維持するために、同期技術
が発展してきている。多くの場合、同期技術は充分に適用可能で、かつ、機能的
である。したがって、デジタル通信システム(例えば、デジタルテレビジョン、
デジタル電話等)は、増加され広く受け入れられるようになる。従来の先行技術
としての同期技術と共に入手できる同期性能は、目指しているように機能するた
めの多くの適用例(例えば、デジタルテレビション)を許容するために充分であ
る。しかしながら、ある構成はこのような同期を許容しない。これらの構成にお
いては、先行技術のデータ転送方法を用いることは、データ損失および歪みの実
質的な量を結果する。
【0008】 依然として先行技術の図1を参照すると、良く知られているように、複数の全
体として非同期な装置(例えば、装置105および装置115)間でデータを転
送するときには、データ損失のある量が2つのシステムのクロックを浮動するこ
とに起因して避けられないことである。それぞれのシステムのデータ転送速度を
判定するクロック信号(例えば、信号104および114)の境界が互いに交差
するや否や、データのサンプルは、含まれている2つのシステムの速い方に依存
しながら、反復されるかまたは削除されるかのいずれかであろう。例えば、図1
に示されるように、信号104は、装置105のタイミング(例えば、タイミン
グの流れ101)に同期して、装置105の対応するデータレートを決定する。
装置115と共に、信号14はタイミングの流れ111に同期して、その対応す
るそれぞれのデータレートを決定する。これらのデータレートは、正確には同一
のものではないので、これにより、結果としてのタイミングの関係は浮動するこ
とになる。
【0009】 例えば、浮動しているシステムクロックの効果を示すために、信号104(FS
YNC1)が8kHzの周波数を有すると共に信号114(FSYNC2)が8kHz−1
00ppmの周波数を有する場合に、通信リンク120を超えて送信されるそれ
ぞれ10,000番目毎のデータ、例えば1.25s(秒)で1つのサンプルが
失われるであろう。
【0010】 しかしながら、実際にはより多くの量のデータが失われている。これは、装置
105および115のタイミングの参照がしばしばジッタを発生させているとい
う事実に起因しており、その理由はこれらの装置自身が他のタイミング源に同期
しているからである。このような場合、反復する欠陥は単一のデータサンプルを
含むばかりでなく、むしろデータ誤りの突発波(バースト)でもある。これは、
2つのタイミング信号(例えば、信号104および114)間の(平均した)隔
たりがジッタの振幅のピークよりも小さくなるや否や、発生する。この場合、タ
イミング信号の正確なシーケンスは、ジッタの特性のみに依存しており、一般的
には、全体として任意のものである。これらの状況の下での如何なるデータの転
送についても、タイミング信号104は、タイミング信号114の正しいデータ
のサンプリング、またはサンプルの損失/繰り返しを結果するよりも、より早く
、または、より遅く生じさせることができる。この関係が先行技術の図2に鮮明
に示されている。
【0011】 ここで、先行技術の図2を参照すると、装置105の信号104(FSYNC1)と
装置115の信号105(FSYNC2)との間の関係を示すタイミング図200が示
されている。図200に示されるように、信号104の水平方向の軌跡における
垂直線はおよび信号114の水平方向の軌跡における垂直線は、2つの(例えば
立ち上がりエッジ)の間の位相の関係を示している。参考としての信号104に
ついては、信号114の位相がいくつかのジッタのピーク量を伴って、通常時の
上部および下部のいくつかの量によりジッタを生じさせている。これは、ピーク
となったジッタ202(例えば、信号114の立ち上がりエッジの周囲の陰にな
った領域)に関連してジッタ202に起因するFSYNC2の可能な位置として示され
ている。上述したように、信号104と114との間の周波数の差はこれら2つ
の間の浮動の原因となっている。これは、図200においては浮動の方向203
として示されている。
【0012】 したがって、例えば、FSYNC1=8kHz、FSYNC2=8kHz−100ppm、
そして2usのFSYNC2と仮定すると、図1に示されたシステム100の動作は、
長さで1.21sec(秒)、そして(最も悪い場合には)40ms、または、
320データサンプルの長さの、線120における誤りのない期間のデータ送信
の繰り返しシーケンスを結果するであろう。このデータ損失の量は、極めて顕著
である。
【0013】 したがって、求められているものは、先行技術の非同期送信限定により関連付
けられたデータ損失を克服するデジタル送信用のシステムである。この求められ
たシステムは、非同期デジタルシステム間の通信におけるデータ損失の量を最少
化するデータ送信および受信を提供すべきである。この求められたシステムは、
ジッタに起因するエラーバースト(error burst―誤りの突発―)から解放され
た安定した通信リンクを確立することを可能にすべきである。この発明は、これ
らの要求に対して新規な解決法を提供する。
【0014】
【発明の開示】
この発明は、先行技術の非同期送信に関連付けられるデータ損失を克服するデ
ジタル送信方法およびシステムを提供する。この発明のシステムは、非同期デジ
タルシステム間の通信において最少の量のデータ損失でのデータ送信および受信
を提供する。この発明のシステムは、ジッタに起因するエラーバーストから解放
された安定した通信を確立することができる。
【0015】 1つの実施形態において、この発明は非同期デジタルシステム間のデジタル通
信におけるデータ損失を低減させるためのデジタル送信システムとして実施され
ている。この実施形態においては、非同期デジタル装置は、通信チャンネルを介
して受信機装置と通信する送信機装置を含んでいる。この送信機装置内では、第
1のデータストリームがこの装置の内部クロック信号を用いて生成されており、
第1のデータストリームはこのクロック信号に同期する。このデータストリーム
は、受信機装置に対して送信されるべき情報を含んでいる。第1のデータストリ
ームに付加して、送信機装置により第2のデータストリームもまた生成されてい
る。この第2のデータストリームは、第1のデータストリームがコピーされたも
のであるが、同相で所定数の角度(例えば、好ましくは180度)により遅延さ
せられている。
【0016】 エラーバーストから解放された安定した通信を容易にするために、この送信機
装置は、受信機装置の内部クロック信号を監視している。この送信機装置は、受
信機装置のクロック信号の位相が送信機装置のクロック信号の位相に近くなり過
ぎているか否かを判定するために、受信機装置のクロック信号の位相を監視して
いる。2つのクロック信号の周波数は、非常に接近しているかも知れないが、送
信機装置および受信機装置が非同期であるという事実に立脚して正確にはこれら
は同一にはなっていない。したがって、2つのクロック信号の位相関係は、長い
間にはドリフト(drift―浮動―)することになる。
【0017】 この実施形態は、例えば、送信機クロック信号の立ち上がりエッジのような、
周囲に集中させた位相“決定ウィンドウ”を定義する。受信機装置のクロック信
号の位相がこの決定ウィンドウの外側にあるときには、送信機装置は、受信機装
置に対して第1のデータストリームを送信する。受信機装置のクロック信号の位
相が決定ウィンドウの範囲内にあるときには、送信機装置は、第2の、180度
遅延された、データストリームを受信機装置に送信する。このシステムは、装置
のクロック信号の位相関係に依存する第1または第2のデータストリームのいず
れかを送信する。このようにして、受信機装置および送信機装置のそれぞれのク
ロック信号におけるジッタは、送信機装置および受信機装置の間の通信を混乱さ
せることはない。
【0018】
【発明を実施するための最善の態様】
この明細書の一部分に組み入れられると共に明細書の一部を形成する添付の図
面は、この発明の実施形態を示すと共に、明細書と一緒になってこの発明の原理
を説明するための一助になっている。
【0019】 ここで、その例が添付の図面に示された、非同期システム間の一定のレートで
のデータ転送におけるジッタを低減させるためのこの発明の好適な実施形態とし
ての方法およびシステムについて以下に詳細な参照説明がなされる。この発明は
好適な実施形態と結合して説明されているが、それらはこの発明をこれらの実施
形態に限定する意図でないことは理解されるであろう。これに対して、この発明
は、添付のクレームにより定義されているようなこの発明の精神および範囲内に
含まれるであろうような、選択的な内容、変形例および均等例をカバーすること
を目指している。さらに、この発明の以下の詳細な説明において、多数の特定の
洋裁は、この発明の全体的な理解を提供するために記載されているものである。
しかしながら、この技術の属する分野に通常の知識を有するものにとって、この
発明がこれらの特定の詳細を用いることなく実用化されるかも知れないことは自
明のことであろう。他の例においては、良く知られた方法、手順、構成要素、お
よび回路は、この発明の曖昧なアスペクトにとって不必要ではないように詳細に
は説明されてはいない。
【0020】 この発明は、先行技術の非同期送信の制限に付き物だと考えられているデータ
損失を克服するデジタル送信のための方法およびシステムを提供する。この発明
のシステムは、非同期デジタルシステム間の通信において最少量のデータ損失で
のデータ送信および受信を提供する。この発明のシステムはジッタに起因するエ
ラーバーストから解放された安定した通信リンクを確立することができる。この
発明およびその利益は、以下にさらに説明される。
【0021】 ここで、図3を参照しながら、この発明の1つの実施形態による通信プロセス
を示すタイミング図300が示される。図3に示されているように、タイミング
図300は、送信機装置(例えば、図5の装置501)のクロック信号304(
FSYNC1)と、送信機装置の180度位相シフトされたクロック信号305(シフ
トされたFSYNC1)と、受信機装置(例えば、図5の装置502)のクロック信号
314(FSYNC2)との間の関係を示している。図300に示されているように、
信号304−305の水平方向の軌跡における垂直線と、信号314の水平方向
の軌跡における垂直線とは、それらの信号(例えば、立ち上がりエッジ)間の位
相関係を示している。タイミング図300はまた、信号304−305および3
14に関する決定ウィンドウ(例えば、決定ウィンドウ322)の相対的な位相
を示す決定ウィンドウ軌跡320を示している。
【0022】 参考としての信号314については、信号314の位相が、ジッタの幾つかの
ピーク量を伴い、正常な量を超えるおよび未満の幾つかの量により浮動(jitter
―震える/小刻みに揺れ動く―)する。ピークジッタ301(例えば、信号31
4の立ち上がりエッジの周囲の隠れた領域)に関連して、ジッタ302に起因す
るFSYNC2の可能な位置として示されている。上述したように、信号304および
314間の小さな信号の差分は、これら2つの信号間の浮動の原因となる。この
ことはず200の中に浮動方向303として示されている。
【0023】 依然、図3を参照しながら、この実施形態は、180度シフトされた FSYNC1
(例えば、シフトされた FSYNC1 305)を伴って送信機装置から出てゆくデー
タを部分的にラッチングすることにより、さもなければ一時的に格納することに
より、および、2つのタイミング信号 FSYNC1 304および FSYNC2 314間の
位相関係に依存しながら、オリジナルのデータストリーム( FSYNC1 304に同
期している)または第2のラッチされたデータストリーム(シフトされた FSYNC
1 305に同期している)を送ることにより、機能している。
【0024】 決定ウィンドウ320によって示されているように、個別のタイミングウィン
ドウ(例えば、決定ウィンドウ322)は、その時に用いられているタイミング
信号、 FSYNC1 304またはシフトされた FSYNC1 305のエッジの周囲に定義
される。送信機装置からデータを送るために FSYNC1 304かシフトされた FSY
NC1 305かの何れを用いるかの判定基準は、決定ウィンドウ内の FSYNC2 31
4の出現である。これは、実行されているジャンプのための判定基準を表示する
線330により示されている。
【0025】 例えば、図300に示されているように、現時点で用いられているタイミング
信号は、 FSYNC1 304である。ジャンプを行なわせるための判定基準は、矢印
330に示すようにして実行されるが、これはジッタ302に起因する FSYNC2
の可能な位置が決定ウィンドウ322の限界の範囲内であるからである。これは
、エラーバーストの原因となっている FSYNC1 304および FSYNC2 314にお
けるジッタの可能性を避けることになる。そのようにすることにより、送信機装
置のタイミングは、FSYNC2314によりタイミングが取られた受信機装置のデー
タサンプリングに近づき過ぎて浮動することはないであろうし、これにより、単
一のデータエラーにまで下がったエラーバーストを低減させることができる。
【0026】 したがって、この実施形態においては、送信機装置は、FSYNC1304を用いる
第1のデータストリームおよびシフトされた FSYNC1 305を用いる第2のデー
タストリームを生成している。送信機装置は、 FSYNC2 314の位相がこの通信
機装置のクロック信号の位相に近づき過ぎているか否かを判定するために受信機
装置の内部クロック信号、FSYNC2314を監視する。上述したように、2つのク
ロック信号の周波数は、非常に近づいているが、送信機装置および受信機装置が
互いに同期していないという事実に起因して、これら2つの周波数は正確には同
一ではない。したがって、2つのクロック信号の位相関係は、長い間には浮動す
ることになる。 FSYNC2 314の位相が、(ジッタに起因する可能な位置を含む
)決定ウィンドウの外側にあるときには、送信機装置は受信機装置に第1のデー
タストリームを送信する。受信機装置のクロック信号の位相が決定ウィンドウの
範囲内にあるときには、送信機装置は、第2の、180度遅延されているシフト
された FSYNC2 305データストリームを受信機装置に送信する。このようにし
て、受信機装置および送信機装置のクロック信号のジッタは送信機装置および受
信機装置の間の通信を混乱させることはない。
【0027】 ここで、図4について、この発明の1つの実施形態による通信プロセスを示す
タイミング図400が示されている。図3と同様に、図4はクロック信号304
(FSYNC1)180度位相シフトされたクロック信号305(シフトされた FSYNC
1 )およびクロック信号314(FSYNC2)の間の関係を示すタイミング図400
を示している。タイミング図400はまた、信号304−305および314に
ついての決定ウィンドウ(例えば、決定ウィンドウ322)の相対的な位相を示
す決定ウィンドウ軌跡320を示している。しかしながら、タイミング図400
は、ジャンプがおこなわれた直ぐ後に生じるであろう、 FSYNC1 304と FSYNC
2 314との間の位相関係によりジャンプが表示されていない場合を示している
【0028】 タイミング図400は、決定ウィンドウが、位相が180度シフトされた信号
シフト FSYNC1 305の周囲にいまや集中させるようにジャンプの後で構成され
る態様を示している。ひとたび、シフト信号 FSYNC1 305に対してジャンプが
なされると、決定ウィンドウ320は、連続するジャンプが FSYNC1 304へと
戻される必要があるときを決定するために用いられる。この場合、 FSYNC2 31
4の位相が(ジッタに起因する可能な位置を含む)決定ウィンドウの外側にある
ときに、送信機装置は受信機装置に第2のデータストリームを送信する。これは
、シフトされた FSYNC1 の周囲に対して集中させた決定ウィンドウを示す矢印4
21により表示されている。したがって、この場合、受信機装置クロック信号の
位相が決定ウィンドウの外側にあるときには、送信機装置は、第2の、180度
遅延された、シフトされた FSYNC1 305データストリームを受信機装置に送信
する。浮動が FSYNC2 302の可能な位置を決定ウィンドウ320の範囲内にさ
せるときには、他のジャンプが最初のクロック信号 FSYNC1 304に戻ることに
なる。このようにして、この実施形態は、 FSYNC1 304によりクロックされた
データストリームと、シフトされた FSYNC1 305によるデータストリームとを
交替で処理し、これにより受信機装置および送信機装置クロック信号上のジッタ
が通信を確実に混乱させないようにすることができる。
【0029】 ここで、図5を参照すると、この発明の実施形態に係る通信システム500の
ブロック図が示されている。図5に示されているように、システム500は、こ
の発明の1つの可能な実施の構成要素と構成とを示している。実施上の個別の要
求にともなって他の構成が可能であることは、この技術分野の熟練した技術者に
より正しく評価されるべきである。
【0030】 システム500は、送信機装置501および受信機装置502を含んでいる。
データは通信チャンネル520を介して送信機装置501から受信機装置502
へと送信されている。送信機装置501は、第1のデータレジスタ504に接続
されたデータ入力503を含んでいる。レジスタ504の出力は、FSYNC1304
によりクロックされたデータストリームである。レジスタの出力504は、第2
のデータレジスタ505およびマルチプレクサ510に接続されている。遅延素
子506は、 FSYNC1 304を受信し、180度位相が遅延されているシフトさ
れたクロック信号 FSYNC1 305を生成するために接続されている。信号305
が第2のデータストリームを生成するためのレジスタ505に接続されている。
レジスタ505からの第2のデータストりーうはマルチプレクサ510に接続さ
れている。ウィンドウ生成器511(例えば、位相比較器)は、マルチプレクサ
507を介して FSYNC1 304またはシフトされた FSYNC1 305を受信するた
めに接続されており、受信機装置502からの FSYNC2 314を受信するように
もまた接続されている。ウィンドウ生成器の選択出力508は、チャンネル52
0を介して第1または第2のデータストリームのいずれかを送るようにマルチプ
レクサ510を制御するために用いられている。
【0031】 したがって、レジスタ504からの第1のデータストリームまたはレジスタ5
05からの第2のデータストリームは、マルチプレクサ510を介して送信する
ためにウィンドウ生成器511により選択されている。ウィンドウ生成器511
は、 FSYNC1 304,シフトされた FSYNC1 305,および FSYNC2 314間の
位相関係に基づいて、上述した方式により判定を行なっている。
【0032】 受信機装置502は、チャンネル520を介して第1または第2のデータスト
リームのいずれかを受信するためのデータレジスタ551を含んでいる。データ
レジスタ551は FSYNC2 314によりクロックされている。上述したように、
FSYNC2 314は、比較のために送信機装置501に接続されている。
【0033】 ここで、図6を参照して、この発明のこの実施形態によるプロセス600のス
テップのフローチャートが示されている。プロセス600は、この発明の実施形
態に係る通信システム(例えば、図5の通信システム500)の動作ステップを
示している。
【0034】 プロセス600は、送信機装置(例えば、図5の送信機装置501)が受信機
装置502に送信するためのデータを受信するというステップ601から開始す
る。上述したように、送信機装置は、通信チャンネル520を介して受信機装置
に通信可能に接続されている。
【0035】 ステップ602においては、第1のデータストリームが、送信機装置内で生成
される。この第1のデータストリームは、第1の送信機クロック信号に同期して
いる。
【0036】 ステップ603においては、第2のデータストリームが送信機装置内で生成さ
れる。この第2のデータストリームは、第2の送信機クロック信号に同期してい
る。上述したように、第2の送信機クロック信号は遅延されており、第1の送信
機クロック信号の位相がシフトされたバージョンである(例えば、180度位相
がシフトされている)。したがって、第2のデータストリームは、第1のデータ
ストリームの遅延されて位相をシフトされたバージョンになっている。
【0037】 ステップ604において、送信機装置は、受信機装置(例えば、図5の受信機
装置502)からの受信機クロック信号を受信する。上述したように、送信装置
は受信機クロック信号を受信するために通信可能に接続されている。受信機クロ
ック信号は送信機装置から入来するデータを標本化するために受信機装置により
用いられる。
【0038】 ステップ605において、受信機クロック信号の位相は、現在の送信機クロッ
クの決定ウィンドウと比較される。上述したように、現在の送信機クロックは、
第1のクロック信号(例えば、 FSYNC1 304)または第2のクロック信号(例
えば、シフトされた FSYNC1 305)のいずれかの信号である。この決定ウィン
ドウは、現在のクロック信号の周囲に集中している。受信機クロック信号(例え
ば、 FSYNC2 314)が決定ウィンドウ内で浮動しているとき、送信機は選択的
なクロック信号へとジャンプし、第1のクロック信号または第2のクロック信号
は、使用および対応するデータストリームの中には存在していない。最初は、現
在のブロック信号が第1のクロック信号( FSYNC1 304)となるであろう。
【0039】 ステップ606においては、受信機クロックの位相が決定ウィンドウの範囲内
にない場合に、現在のクロックを伴う送信は、現在のクロック信号を用いて続け
られている。その後プロセス600はステップ604に戻り、受信機クロックの
位相が決定ウィンドウ内の違反について監視される。
【0040】 ステップ607において、受信機クロックの位相が決定ウィンドウ内にある場
合に、選択的な(他方の)クロック信号であって、対応するデータストリームへ
のジャンプが行なわれる。
【0041】 ステップ608において、決定ウィンドウは、(“新しい”現在のクロック信
号となる)新たな送信機クロック信号のために再構成される。上述したように、
ウインドウ生成器(例えば、図5のウィンドウ発生器511)は新たな送信機ク
ロック信号の周囲に決定ウィンドウを集中する。
【0042】 ステップ609において、新たな送信機クロック信号を用いて送信が続けられ
る。このようにして、新たな送信機クロック信号(例えば、 FSYNC1 304また
はシフトされた FSYNC1 305のいずれか)が現在のクロック信号になる。そし
て、プロセス600はステップ604へと戻るので、受信機クロックの位相が決
定ウィンドウの違反に関して監視される。
【0043】 したがって、この発明は先行技術の非同期送信の限定に付き物だと考えられて
いたデータ損失を克服するデジタル送信方法およびシステムを提供している。こ
の発明のシステムは、非同期デジタルシステム間の通信内のデータ損失を最少量
にしてデータの送信および受信を提供している。この発明のシステムは、ジッタ
に起因するエラーバーストから解放された安定した通信リンクの確立を可能にし
ている。
【0044】 この発明の特定の実施形態の上述した説明は、あくまでも表示と説明を目的と
して行なわれている。これらは、網羅的なものではなく、また、本発明を開示さ
れた実用的な形態に限定するものでもなく、さらに、明らかに多数の変形例およ
び変更例が上述した教示の観点より可能である。実施形態は、この発明の原理お
よびその実用的な適用例を最も良く説明するために選択され記述されており、こ
れによりこの技術分野の他の熟練者にこの発明、および熟慮された個別の使用に
適するような種々の変形を伴った多種の実施形態を最善に実施させることができ
る。この発明の範囲はこの明細書に記載された特許請求の範囲およびこれらの等
価な範囲により定義されていることが目指されている。
【図面の簡単な説明】
【図1】 典型的な先行技術の非同期通信システムを示すブロック図である。
【図2】 図1の先行技術のデジタル通信システムのくロック信号位相関係を示すタイミ
ング図である。
【図3】 この発明の1つの実施形態によるデジタル通信方法の第1のタイミングを示す
タイミング図である。
【図4】 この発明の1つの実施形態によるデジタル通信方法の第2のタイミングを示す
タイミング図である。
【図5】 この発明の1つの実施形態によるデジタル通信システムの構成要素を示すブロ
ック図である。
【図6】 この発明の1つの実施形態によるプロセスのステップを示すフローチャートで
ある。
【符号の説明】
501 送信機装置 502 受信機装置 503 データ入力 504 データレジスタ 505 データレジスタ 506 遅延素子 507 マルチプレクサ 508 選択出力 510 マルチプレクサ 511 ウィンドウ生成器 551 データレジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ノルベール、グリュネール フランス国ジュアン‐レ‐パン、シュマ ン、フールネル‐バディーヌ、70、レジダ ンス、レ、ザリズ Fターム(参考) 5K047 AA06 GG09 GG42 【要約の続き】 を混乱させない。

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 複数の非同期デジタル装置間のデジタル通信におけるデータ損失低減方法であ
    って、 a)送信機装置を用いて、第1のクロック信号に同期する第1のデータ送信ス
    トリームを生成するステップと、 b)前記送信機装置を用いて、前記第1のデータ送信ストリームの位相をシフ
    トさせたコピーとしての第2のデータ送信ストリームを生成するステップと、 c)前記第1のクロック信号の位相が、受信機装置の受信機クロック信号の位
    相の所定量の範囲内か否かを決定するステップと、 d)前記所定量よりも大きいことにより、前記第1のクロック信号の位相が前
    記受信機クロック信号の位相と異なるときに、前記第1のデータ送信ストリーム
    を前記受信機装置へと送信するステップと、 e)前記所定量よりも小さいことにより、前記第1のクロック信号の位相が前
    記受信機クロック信号の位相と異なるときに、前記第2のデータ送信ストリーム
    を前記受信機装置へと送信するステップと、 を備える方法。
  2. 【請求項2】 前記第1のクロック信号の位相が前記受信機クロック信号の位相の前記所定量
    の範囲内であるか否かを決定するため、前記受信機装置からの受信機クロック信
    号を前記送信機装置が受信するステップをさらに含む請求項1に記載の方法。
  3. 【請求項3】 前記第1のクロック信号の位相をシフトさせたバージョンである第2のクロッ
    ク信号を用いて前記第2のデータ送信ストリームを生成するステップをさらに含
    む請求項1に記載の方法。
  4. 【請求項4】 前記第1のクロック信号の位相が前記受信機クロック信号の位相の所定量の範
    囲内にあるか否かを判定する所定の限界を有する決定ウィンドウを用いるステッ
    プをさらに含む請求項3に記載の方法。
  5. 【請求項5】 前記第2のデータストリームが前記受信機装置に送られているときに、この第
    2のクロック信号の周囲に前記決定ウィンドウを構成するステップと、 前記第2のクロック信号のの位相が前記受信機クロック信号の位相の所定量の
    範囲内にあるか否かを判定するための決定ウィンドウを用いるステップと、 前記第2のクロック信号の位相が前記所定量よりも小さいことにより前記受信
    機クロック信号の位相とは異なるときに、前記受信機装置に対して前記第1のデ
    ータストリームを送信するステップと、 をさらに含む請求項4に記載の方法。
  6. 【請求項6】 前記受信機クロック信号は、受信されたデータをサンプル(標本化)するため
    の前記受信機装置により用いられている請求項1に記載の方法。
  7. 【請求項7】 前記位相のシフトは180度である請求項1に記載の方法。
  8. 【請求項8】 送信機装置と受信機装置との間の非同期デジタル通信におけるデータ損失を低
    減させるデジタル通信システムであって、 前記送信機装置内に設けられ、第1のクロック信号に同期する第1のデータ送
    信ストリームを生成するための第1のデータレジスタと、 前記送信機装置内に設けられ、前記第1のデータ送信ストリームの位相をシフ
    トさせたコピーである第2のデータ送信ストリームを生成するための第2のデー
    タレジスタと、 前記送信機装置内に設けられ、前記第1のクロック信号の位相が前記受信機ク
    ロック信号の位相の所定量の範囲内にあるか否かを判定するための前記受信機装
    置からの受信機クロック信号を受信すると共に、前記第1のクロック信号の位相
    が前記受信機クロック信号の位相の所定量の範囲内にあるか否かを判定するため
    に構成されている位相比較器ユニットと、を備え、 前記位相比較器ユニットは、i)前記第1のクロック信号の位相が前記所定量
    よりも大きな量により前記受信機クロック信号の位相とは異なるときに、前記送
    信機装置が前記受信機装置に前記第1のデータ送信ストリームを送信し、ii)前
    記第1のクロック信号の位相が前記所定量よりも小さい量により前記受信機クロ
    ック信号の位相とは異なるときに、前記送信機装置が前記受信機装置に前記第2
    のデータ送信ストリームを送信するように、前記第1のデータレジスタおよび前
    記第2のデータレジスタを制御するため接続されているシステム。
  9. 【請求項9】 前記位相は180度である請求項8に記載のシステム。
  10. 【請求項10】 前記第2のデータ送信ストリームは、第2のクロック信号を用いる前記第2の
    データレジスタにより生成され、前記第2のクロック信号は、前記第1のクロッ
    ク信号の位相をシフトされたバージョンである請求項8に記載のシステム。
  11. 【請求項11】 前記位相比較器ユニットは、前記第1のクロック信号の位相が前記受信機クロ
    ック信号の位相の所定量の範囲内であるか否かを判定する所定の限界を有する決
    定ウィンドウを定義するためのウィンドウ生成器である請求項10に記載のシス
    テム。
  12. 【請求項12】 前記ウィンドウ生成器は、前記第2のクロック信号の位相が前記受信機クロッ
    ク信号の位相の所定量の範囲内にあるか否かを判定するために前記決定ウィンド
    ウが用いられると共に、前記第2のクロック信号の位相が前記所定量よりも小さ
    いことにより前記受信機クロック信号の位相とは異なるときに前記第1のデータ
    送信ストリームが前記受信機装置に送信されるように、前記第2のデータ送信ス
    トリームが前記受信機装置に送信されている時に前記第2のクロック信号の周囲
    に前記決定ウィンドウを構成するために、設けられている請求項11に記載のシ
    ステム。
  13. 【請求項13】 前記受信機クロック信号は、受信されたデータをサンプル(標本化)するため
    の受信機装置により用いられる請求項8に記載のシステム。
JP2001542489A 1999-12-03 2000-09-12 デジタル通信におけるデータ損失低減方法およびシステム Pending JP2003516092A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/454,795 US6658073B1 (en) 1999-12-03 1999-12-03 Method and system for reducing jitter on constant rate data transfer between asynchronous systems
US09/454,795 1999-12-03
PCT/US2000/024946 WO2001041338A1 (en) 1999-12-03 2000-09-12 A method and system for reducing data loss in digital communications

Publications (1)

Publication Number Publication Date
JP2003516092A true JP2003516092A (ja) 2003-05-07

Family

ID=23806128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001542489A Pending JP2003516092A (ja) 1999-12-03 2000-09-12 デジタル通信におけるデータ損失低減方法およびシステム

Country Status (4)

Country Link
US (1) US6658073B1 (ja)
EP (1) EP1151565A1 (ja)
JP (1) JP2003516092A (ja)
WO (1) WO2001041338A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011030220A (ja) * 2009-07-24 2011-02-10 Korea Electronics Telecommun 異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法
US9497018B2 (en) 2012-11-28 2016-11-15 Mitsubishi Electric Corporation Relay device, communication system and relay method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176508B2 (en) * 2002-08-02 2012-05-08 Time Warner Cable Method and apparatus to provide verification of data using a fingerprint
US7640316B2 (en) 2003-09-05 2009-12-29 International Business Machines Corporation Apparatus and method to write information to two virtual tape servers
US7673063B2 (en) * 2004-10-15 2010-03-02 Motorola, Inc. Methods for streaming media data
JP2006265956A (ja) * 2005-03-24 2006-10-05 Alps Electric Co Ltd パッシブキーレスエントリー装置
JP2008544516A (ja) * 2005-06-16 2008-12-04 エヌエックスピー ビー ヴィ ホイルキャリアのホイルを延伸させる手段、ウエハからダイ片を剥離させる機構及びダイ片剥離方法
CN100442725C (zh) * 2005-12-27 2008-12-10 华为技术有限公司 对设备传输信号进行采样的方法
CN104375968B (zh) * 2014-12-03 2017-09-15 上海兆芯集成电路有限公司 主机端外围接口电路
FR3045251B1 (fr) * 2015-12-11 2018-01-26 Thales Procedes et dispositifs de transmission de train binaire continu dans un reseau numerique non synchrone du train binaire

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236632A (ja) * 1988-07-26 1990-02-06 Yamaha Corp インタフェイス回路
JPH0685801A (ja) * 1992-09-02 1994-03-25 Nec Corp 信号伝送方式
JPH09130267A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd 直並列・並直列変換クロック乗り換え方法
JP2000151539A (ja) * 1998-11-18 2000-05-30 Nec Corp データ伝送装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151485A (en) * 1977-11-21 1979-04-24 Rockwell International Corporation Digital clock recovery circuit
US5479457A (en) 1993-08-27 1995-12-26 Vlsi Technology Inc. Method and apparatus for attenuating jitter in a digital transmission line
JPH0823568A (ja) * 1994-07-08 1996-01-23 Nec Corp 無線フレーム同期方式
US5708684A (en) * 1994-11-07 1998-01-13 Fujitsu Limited Radio equipment
US5757872A (en) * 1994-11-30 1998-05-26 Lucent Technologies Inc. Clock recovery circuit
US5790543A (en) * 1995-09-25 1998-08-04 Bell Atlantic Network Services, Inc. Apparatus and method for correcting jitter in data packets
US6088414A (en) * 1997-12-18 2000-07-11 Alcatel Usa Sourcing, L.P. Method of frequency and phase locking in a plurality of temporal frames

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236632A (ja) * 1988-07-26 1990-02-06 Yamaha Corp インタフェイス回路
JPH0685801A (ja) * 1992-09-02 1994-03-25 Nec Corp 信号伝送方式
JPH09130267A (ja) * 1995-10-31 1997-05-16 Fujitsu Ltd 直並列・並直列変換クロック乗り換え方法
JP2000151539A (ja) * 1998-11-18 2000-05-30 Nec Corp データ伝送装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011030220A (ja) * 2009-07-24 2011-02-10 Korea Electronics Telecommun 異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法
US8433019B2 (en) 2009-07-24 2013-04-30 Electronics And Telecommunications Research Institute System and apparatus for synchronization between heterogeneous periodic clock domains, circuit for detecting synchronization failure and data receiving method
US9497018B2 (en) 2012-11-28 2016-11-15 Mitsubishi Electric Corporation Relay device, communication system and relay method

Also Published As

Publication number Publication date
EP1151565A1 (en) 2001-11-07
WO2001041338A1 (en) 2001-06-07
US6658073B1 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
US5172396A (en) Public service trunking simulcast system
JP4981073B2 (ja) パケット・ネットワークにおける同期化信号の伝送
US6819682B1 (en) System and method for the synchronization and distribution of telephony timing information in a cable modem network
KR100900531B1 (ko) 단일 주파수 네트워크에서 전송 스트림을 동기시키기 위한시스템 및 방법
JPH03113928A (ja) クロック同期ネットワーク及びデータ通信法
JP2003516092A (ja) デジタル通信におけるデータ損失低減方法およびシステム
EP1715612B1 (en) Transmitting apparatus, relaying apparatus, receiving apparatus and network system including these apparatus
US4626913A (en) Chroma burst derived clock regenerator for teletext decoder
EP0105902B1 (en) Synchronization apparatus in transmitting information on a simplex bus
US4225939A (en) Bidirectional data communication system
CN101485205B (zh) 特别适用于无线ip数据广播的用于控制接收机系统的方法和接收机系统
US7712122B2 (en) Uncompressed IP multimedia data transmission and switching
US7424080B1 (en) Method and system for providing jitter-free transmissions for demodulated data stream
US6625209B1 (en) Short synchronization time data modem
JPH0630043A (ja) 音声パケット通信方式
Hatamian et al. Homenet: A broadband voice/data/video network on CATV systems
JPH0514399A (ja) 画像パケツト通信システム
JPH1169327A (ja) 同期制御装置
JPS601952A (ja) 周波数同期方式
JP3717173B2 (ja) デジタルデータ受信装置およびデジタルデータ受信方法
JP3201298B2 (ja) ネットワークデータの同期方法および装置、同期ノード、並びに、ネットワークシステム
JP2871936B2 (ja) 宅内データ回線終端装置
JPH09162853A (ja) バースト同期回路
JP2715031B2 (ja) データ送受信システムおよび端末装置
JP2005323408A (ja) デジタルデータ受信装置およびデジタルデータ受信方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070910

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802