JP2011030220A - 異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法 - Google Patents
異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法 Download PDFInfo
- Publication number
- JP2011030220A JP2011030220A JP2010157060A JP2010157060A JP2011030220A JP 2011030220 A JP2011030220 A JP 2011030220A JP 2010157060 A JP2010157060 A JP 2010157060A JP 2010157060 A JP2010157060 A JP 2010157060A JP 2011030220 A JP2011030220 A JP 2011030220A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- synchronization
- time
- sampling
- predicted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000737 periodic effect Effects 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000001934 delay Effects 0.000 claims abstract description 21
- 238000005070 sampling Methods 0.000 claims description 78
- 238000001514 detection method Methods 0.000 claims description 47
- 230000003111 delayed effect Effects 0.000 claims description 46
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 19
- 230000000630 rising effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 244000144992 flock Species 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】本発明の一様態による同期化システムは、異種周期の第1クロックと第2クロックとによってそれぞれ動作するセンダーとレシーバーを含む異種周期クロックドメイン間の同期化システムであって、第1クロックを第1時間遅延させた予測クロックを出力するセンダー及び予測クロックを利用して第1クロックと第2クロック間の同期化失敗が発生するか否かを予測し、予測結果によって選択的に第2クロックを第2時間遅延させて第1クロックと同期化させるレシーバーを含む。
【選択図】図6
Description
10 同期化システム
20 第1サンプリング部
30 第2サンプリング部
40 検出部
100 センダー
200 レシーバー
Claims (20)
- 異種周期の第1クロックと第2クロックとによってそれぞれ動作するセンダーとレシーバーを含む異種周期ドメイン間の同期化システムにおいて、
前記第1クロックを第1時間遅延させた予測クロックを出力するセンダーと、
前記予測クロックを利用して前記第1クロックと前記第2クロック間の同期化失敗が発生するか否かを予測し、前記予測結果によって選択的に前記第2クロックを第2時間遅延させて前記第1クロックと同期化させるレシーバーと、
を含む異種周期クロックドメイン間の同期化システム。 - 前記センダーは、前記予測クロックと前記第2クロック間の同期化失敗が発生するか否かを検出して、前記第1クロックと前記第2クロック間に実際同期化失敗が発生する時点よりも一定時間予め予測する請求項第1に記載の異種周期クロックドメイン間の同期化システム。
- 前記第1時間は予め予測しようとする前記一定時間によって決定される請求項2に記載の異種周期クロックドメイン間の同期化システム。
- 前記センダーは、前記予測クロックを出力するクロック予測器を含み、
前記クロック予測器は、
フィードバックに応じて可変的な時間ほど前記第1クロックを遅延させる可変遅延素子と、
前記可変遅延素子により遅延された第1クロックを前記予め予測しようとする時間ほど遅延させる固定遅延素子と、
前記第1クロックと前記固定遅延素子の出力間の位相を比較し、前記比較結果を前記可変遅延素子にフィードバックする位相比較器とを含み、
前記可変遅延素子は前記比較結果位相が同一な時に前記可変的な時間ほど遅延された第1クロックを前記予測クロックとして出力する請求項1に記載の異種周期クロックドメイン間の同期化システム。 - 前記レシーバーは、
前記第1クロックのホールドタイムほど前記第2クロックを遅延させた信号と、前記第2クロックの周期で前記第1クロックのセットアップタイムを引いた時間ほど前記第2クロックを遅延させた信号を利用して、前記予測クロックをそれぞれサンプリングし、各サンプリング結果に基づいて前記第1及び第2クロック間の同期化失敗が発生するか否かを検出する同期化失敗検出器を含む請求項1に記載の異種周期クロックドメイン間の同期化システム。 - 前記同期化失敗検出器は、
前記第1クロックのホールドタイムほど前記2クロックを遅延させた信号に応答して前記予測クロックをサンプリングする第1サンプリング部と、
前記第2クロックの周期で前記第1クロックのセットアップタイムを引いた
時間ほど前記第2クロックを遅延させた信号に応答して前記予測クロックをサンプリングする第2サンプリング部と、
前記第1及び第2サンプリング部のサンプリング結果が相異する場合に前記同期化が失敗したものと検出する検出部とを含む請求項5に記載の異種周期クロックドメイン間の同期化システム。 - 前記レシーバーは、
前記第1及び第2クロック間の同期化が失敗したものと予測した場合、
前記第1クロックホールドタイム及びセットアップタイムの和ほど前記第2クロックを遅延させて、前記遅延された第2クロックと前記第1クロックとを同期化させる同期化器を含む請求項1に記載の異種周期クロックドメイン間の同期化システム。 - 前記同期化器は、
前記センダーから前記第1クロックに同期化されて出力されるデータを前記第2クロックでサンプリングする第1サンプリング部と、
前記第2クロックを前記第1クロックのホールドタイム及びセットアップタイムの和ほど前記第2クロックを遅延させる遅延部と、
前記データを前記遅延部により遅延された第2クロックでサンプリングする第2サンプリング部と、
前記同期化失敗が発生するか否かの予測結果に応じて前記第1サンプリング部によりサンプリングされたデータ及び前記第2サンプリング部によりサンプリングされたデータのうち何れか一つを選択する選択部とを含む請求項7に記載の異種周期クロックドメイン間の同期化システム。 - 異種周期の第1クロックと第2クロック間の同期化を行う同期化装置において、
前記第1クロックが第1時間遅延された予測クロックの入力を受け、前記第1クロックのホールドタイムほど前記第2クロックを遅延させた第1遅延信号に応答して、前記予測クロックをサンプリングする第1サンプリング部と、
前記第2クロックの周期で前記第1クロックのセットアップタイムを引いた時間ほど前記第2クロックを遅延させた第2遅延信号に応答して、前記予測クロックをサンプリングする第2サンプリング部と、
前記第1及び第2サンプリング部によりサンプリングされた結果をそれぞれ前記第2クロックでサンプリングし、第2クロックでサンプリングされた結果を比較して前記第1及び第2クロック間の同期化失敗が発生するか否かを検出する検出部と、前記検出結果に応じて選択的に前記第2クロックを第2時間ほど遅延させて前記第1クロックと同期化させる同期化部と、
を含む同期化装置。 - 前記同期化部は、
同期化失敗と予測された場合、前記第2時間ほど遅延された第2クロックで、前記第1クロックに同期化されて入力されるデータを受信し、
前記同期化失敗ではないと予測された場合、前記第2クロックで、前記第1クロックに同期化されて入力されるデータを受信する請求項9に記載の異種周期クロックドメイン間の同期化装置。 - 前記同期化部は、
前記第2時間ほど遅延された第2クロックで前記データをサンプリングする第3サンプリング部と、
前記第2クロックで前記データをサンプリングする第4サンプリング部と、
前記検出結果に応じて前記第3及び第4サンプリング部の出力のうち何れか一つを選択する選択部と、
を含む請求項10に記載の異種周期クロックドメイン間の同期化装置。 - 前記同期化部は、
前記検出結果に応じて、前記第2クロックと前記第2時間ほど遅延された第2クロックのうち何れか一つを選択する選択部と、
前記選択部により選択された何れか一つに応答して前記データをサンプリングする第3サンプリング部とを含む請求項10に記載の異種周期クロックドメイン間の同期化装置。 - 前記検出部は前記第1クロックと前記第2クロック間に実際同期化失敗が発生する時点よりも一定時間予め予測するものであり、
前記第1時間は予め予測しようとする前記一定時間によって決定される請求項9に記載の異種周期クロックドメイン間の同期化装置。 - 前記第2時間は前記第1クロックのホールドタイム及びセットアップタイムの和である請求項9に記載の異種周期クロックドメイン間の同期化装置。
- 第1クロックと第2クロック間の同期化失敗が発生するか否かを検出する同期化失敗検出回路において、
第1クロックのホールドタイムほど前記第2クロックを遅延させた第1遅延信号に応答して、前記第1クロックをサンプリングする第1サンプリング部と、
前記第2クロックの周期で前記第1クロックのセットアップタイムを引いた時間ほど前記第2クロックを遅延させた第2遅延信号に応答して、前記第1クロックをサンプリングする第2サンプリング部と、
前記第1及び第2サンプリング部によりサンプリングされた結果が相異するかどうかを検出する検出部と、
を含む同期化失敗検出回路。 - 前記検出部は、
前記第1及び第2サンプリング部によりサンプリングされた結果が相異する場合に前記第1及び第2クロック間の同期化が失敗したものと検出する請求項15に記載の同期化失敗検出回路。 - 第1クロックによって動作する第1クロックドメインと、前記第1クロックの周期と異なる周期の第2クロックによって動作する第2クロックドメイン間にデータを受信する方法において、
前記第1クロックドメインから前記第1クロックが第1時間遅延された予測クロックを受信するステップと、
前記予測クロックを利用して前記第1クロックと前記第2クロック間の同期化失敗が発生するか否かを予測し、失敗した場合前記第2クロックを第2時間ほど遅延させて、前記第2時間ほど遅延された第2クロックに応答して前記データをサンプリングするステップと、
を含む異種周期クロックドメインからのデータ受信方法。 - 前記データをサンプリングするステップは、
前記予測クロックと前記第2クロック間の同期化失敗が発生するか否かを検出して、前記第1クロックと前記第2クロック間に実際同期化失敗が発生する時点よりも一定時間予め予測するステップ、
を含む請求項17に記載の異種周期クロックドメイン間の同期化システム。 - 前記データをサンプリングするステップは、
前記第1クロックのホールドタイムほど前記第2クロックを遅延させた第1遅延信号に応答して前記予測クロックを第1サンプリングするステップと、
前記第2クロックの周期で前記第1クロックのセットアップタイムを引いた時間ほど前記第2クロックを遅延させた第2遅延信号に応答して前記予測クロックを第2サンプリングするステップと、
前記第1及び第2サンプリングステップの各サンプリング結果を比較して、相異する場合に前記第1クロック及び前記第2クロック間に同期化が失敗したものと予測するステップと、
を含む請求項17に記載の異種周期クロックドメインからのデータ受信方法。 - 前記第1時間は、予め予測しようとする前記一定時間によって決定されるものであり、
前記第2時間は前記第1クロックのホールドタイム及びセットアップタイムの和である請求項17に記載の異種周期クロックドメイン間の同期化システム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0067864 | 2009-07-24 | ||
KR20090067864 | 2009-07-24 | ||
KR1020100024315A KR101313104B1 (ko) | 2009-07-24 | 2010-03-18 | 이종 주기 클록 도메인간의 동기화 시스템, 동기화 장치, 동기화 실패 검출 회로 및 데이터 수신방법 |
KR10-2010-0024315 | 2010-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011030220A true JP2011030220A (ja) | 2011-02-10 |
JP5271976B2 JP5271976B2 (ja) | 2013-08-21 |
Family
ID=43498338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010157060A Expired - Fee Related JP5271976B2 (ja) | 2009-07-24 | 2010-07-09 | 異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8433019B2 (ja) |
JP (1) | JP5271976B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9418037B2 (en) * | 2012-07-11 | 2016-08-16 | Infineon Technologies Ag | SPI interface and method for serial communication via an SPI interface having an SPI protocol handler for evaluating signal transitions of SPI signals |
US10541690B2 (en) * | 2016-02-29 | 2020-01-21 | Samsung Electronics Co., Ltd. | Method and device to align phases of clock signals |
WO2017152412A1 (zh) | 2016-03-11 | 2017-09-14 | 华为技术有限公司 | 支持多时钟域时钟传递的设备和方法 |
US10623174B1 (en) | 2018-12-12 | 2020-04-14 | Xilinx, Inc. | Low latency data transfer technique for mesochronous divided clocks |
WO2020164100A1 (zh) * | 2019-02-15 | 2020-08-20 | 华为技术有限公司 | 时钟同步的方法和装置 |
JP7393079B2 (ja) * | 2019-03-26 | 2023-12-06 | ラピスセミコンダクタ株式会社 | 半導体装置 |
CN113132045A (zh) * | 2021-03-25 | 2021-07-16 | 井芯微电子技术(天津)有限公司 | 冗余系统的时钟同步方法、冗余系统及网络系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548591A (ja) * | 1991-08-09 | 1993-02-26 | Fujitsu Ltd | タイミング再生回路 |
JPH0854957A (ja) * | 1994-08-12 | 1996-02-27 | Hitachi Ltd | クロック分配システム |
JP2001148686A (ja) * | 1999-11-19 | 2001-05-29 | Toshiba Corp | デジタル信号送受信方式 |
JP2003516092A (ja) * | 1999-12-03 | 2003-05-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デジタル通信におけるデータ損失低減方法およびシステム |
JP2005109955A (ja) * | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 非同期通信回路 |
JP2009033553A (ja) * | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100464034B1 (ko) | 2002-07-19 | 2005-01-03 | 엘지전자 주식회사 | 클록 동기화 방법 |
US7020791B1 (en) * | 2002-09-19 | 2006-03-28 | Nortel Networks Limited | Clock recovery using a double-exponential smoothing process |
US7130368B1 (en) * | 2002-09-19 | 2006-10-31 | Nortel Network Limited | Clock recovery using a direct smoothing process |
KR100776736B1 (ko) | 2005-12-28 | 2007-11-19 | 주식회사 하이닉스반도체 | 클럭 동기 장치 |
-
2010
- 2010-06-29 US US12/825,919 patent/US8433019B2/en active Active
- 2010-07-09 JP JP2010157060A patent/JP5271976B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548591A (ja) * | 1991-08-09 | 1993-02-26 | Fujitsu Ltd | タイミング再生回路 |
JPH0854957A (ja) * | 1994-08-12 | 1996-02-27 | Hitachi Ltd | クロック分配システム |
JP2001148686A (ja) * | 1999-11-19 | 2001-05-29 | Toshiba Corp | デジタル信号送受信方式 |
JP2003516092A (ja) * | 1999-12-03 | 2003-05-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デジタル通信におけるデータ損失低減方法およびシステム |
JP2005109955A (ja) * | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 非同期通信回路 |
JP2009033553A (ja) * | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5271976B2 (ja) | 2013-08-21 |
US20110022934A1 (en) | 2011-01-27 |
US8433019B2 (en) | 2013-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5271976B2 (ja) | 異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法 | |
US10756714B2 (en) | Skew control | |
JP6215505B2 (ja) | クロック同期 | |
JPWO2007060756A1 (ja) | 位相比較器及び位相調整回路 | |
US11256284B2 (en) | Integrated skew control | |
JP2010074201A (ja) | 同期検出回路、これを用いたパルス幅変調回路、及び同期検出方法 | |
TWI516896B (zh) | 判斷安全地採樣時脈域之訊號的時間的系統與方法 | |
JP2004325410A (ja) | 入出力回路 | |
JP2004120587A (ja) | 同期回路 | |
US11144088B2 (en) | Clocking synchronization method and apparatus | |
JP2011061350A (ja) | 受信装置及びその受信方法 | |
KR101313104B1 (ko) | 이종 주기 클록 도메인간의 동기화 시스템, 동기화 장치, 동기화 실패 검출 회로 및 데이터 수신방법 | |
JP6631117B2 (ja) | 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法 | |
JP2009267513A (ja) | 通信装置 | |
US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
KR102617240B1 (ko) | 반도체 장치 | |
US9602272B2 (en) | Clock and data recovery circuit and system using the same | |
JP3719413B2 (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
US8811501B2 (en) | Receiving apparatus, transmission and reception system, and restoration method | |
JP2950351B2 (ja) | パルス信号発生回路 | |
JP2010183429A (ja) | クロック抽出回路 | |
JP2005109955A (ja) | 非同期通信回路 | |
JP2015065629A (ja) | クロックデータ復元装置 | |
KR100343465B1 (ko) | 병렬 데이터 송수신장치 | |
JP2010130060A (ja) | データ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5271976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |