JPH0878973A - 電圧電流変換装置 - Google Patents
電圧電流変換装置Info
- Publication number
- JPH0878973A JPH0878973A JP6214937A JP21493794A JPH0878973A JP H0878973 A JPH0878973 A JP H0878973A JP 6214937 A JP6214937 A JP 6214937A JP 21493794 A JP21493794 A JP 21493794A JP H0878973 A JPH0878973 A JP H0878973A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- power supply
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電源電圧の変動に依存しないかあるいは逆方
向に依存する出力電流を得る。 【構成】 ＦＥＴ３，２３を流れる電流Ｉ2およびＦＥ
Ｔ２４ａ〜２４ｃ，２７ａ〜２７ｃを流れる出力電流Ｉ
3は、カレントミラー効果によって、ＦＥＴ２を流れる
電流Ｉ1に比例する。電流Ｉ1はＦＥＴ１へ入力される電
圧信号ＶIによって可変である。電流Ｉ1は同時に、電圧
発生装置部８，９の出力電圧によって制御されるＦＥＴ
４，５のオン抵抗によって制限される。電圧発生装置部
８，９は、電源電圧の上昇／下降にともなって減少／上
昇する電圧を出力する。このため、ＦＥＴ４，５のオン
抵抗は電源電圧の上昇／下降にともなって増加／減少す
る。その結果、電源電圧の変動に伴う電流Ｉ2，Ｉ3の変
動が緩和ないし解消され、あるいは逆方向に変動する。
向に依存する出力電流を得る。 【構成】 ＦＥＴ３，２３を流れる電流Ｉ2およびＦＥ
Ｔ２４ａ〜２４ｃ，２７ａ〜２７ｃを流れる出力電流Ｉ
3は、カレントミラー効果によって、ＦＥＴ２を流れる
電流Ｉ1に比例する。電流Ｉ1はＦＥＴ１へ入力される電
圧信号ＶIによって可変である。電流Ｉ1は同時に、電圧
発生装置部８，９の出力電圧によって制御されるＦＥＴ
４，５のオン抵抗によって制限される。電圧発生装置部
８，９は、電源電圧の上昇／下降にともなって減少／上
昇する電圧を出力する。このため、ＦＥＴ４，５のオン
抵抗は電源電圧の上昇／下降にともなって増加／減少す
る。その結果、電源電圧の変動に伴う電流Ｉ2，Ｉ3の変
動が緩和ないし解消され、あるいは逆方向に変動する。
Description
【０００１】
【産業上の利用分野】この発明は、入力電圧に応じた大
きさの電流を出力する電圧電流変換装置に関する。
きさの電流を出力する電圧電流変換装置に関する。
【０００２】
【従来の技術】各段の出力を次段へと順次入力するよう
に縦続接続されるとともに最終段の出力を最前段へと帰
還させた奇数段からなるインバータは、リングオシレー
タとして知られ、反復するパルスを出力する発振器とし
て機能する。特に、入力電圧に応じてリングオシレータ
の発振周波数を制御可能とした電圧制御発振器（以下に
おいて、ＶＣＯと略記する）は、例えば、マイクロコン
ピュータの任意の周波数のシステムクロックを生成する
目的などに多用されている。
に縦続接続されるとともに最終段の出力を最前段へと帰
還させた奇数段からなるインバータは、リングオシレー
タとして知られ、反復するパルスを出力する発振器とし
て機能する。特に、入力電圧に応じてリングオシレータ
の発振周波数を制御可能とした電圧制御発振器（以下に
おいて、ＶＣＯと略記する）は、例えば、マイクロコン
ピュータの任意の周波数のシステムクロックを生成する
目的などに多用されている。
【０００３】図４は、従来のＶＣＯの内部構成を示す回
路図である。図４において、３０は３段のインバータで
構成されるリングオシレータであり、２９はリングオシ
レータ３０の出力周波数を調整するための電圧電流変換
装置である。
路図である。図４において、３０は３段のインバータで
構成されるリングオシレータであり、２９はリングオシ
レータ３０の出力周波数を調整するための電圧電流変換
装置である。
【０００４】リングオシレータ２９では、互いに同一構
造のＰＭＯＳ型のＦＥＴ２５ａ〜２５ｃの各１と、互い
に同一構造のＮＭＯＳ型のＦＥＴ２６ａ〜２６ｃの各１
とが、それぞれ直列に接続されることによって、インバ
ータ回路３２ａ〜３２ｃが構成されている。これらの３
段のインバータ回路３２ａ〜３２ｃはリングオシレータ
を構成するように、それらの出力と入力とが循環的に接
続されている。そして、インバータ回路３２ｃの出力に
接続される出力端子２８を通して、パルスが外部へ取り
出される。
造のＰＭＯＳ型のＦＥＴ２５ａ〜２５ｃの各１と、互い
に同一構造のＮＭＯＳ型のＦＥＴ２６ａ〜２６ｃの各１
とが、それぞれ直列に接続されることによって、インバ
ータ回路３２ａ〜３２ｃが構成されている。これらの３
段のインバータ回路３２ａ〜３２ｃはリングオシレータ
を構成するように、それらの出力と入力とが循環的に接
続されている。そして、インバータ回路３２ｃの出力に
接続される出力端子２８を通して、パルスが外部へ取り
出される。
【０００５】電圧電流変換装置２９では、ＰＭＯＳ型の
ＦＥＴ（第１トランジスタ）２とＮＭＯＳ型のＦＥＴ
（第３トランジスタ）１，（第４トランジスタ）４との
直列回路が正電源（第１直流電源電位線）１０と負電源
（第２直流電源電位線）１１の間に介挿されている。ま
た、ＰＭＯＳ型のＦＥＴ（第２トランジスタ）３とＮＭ
ＯＳ型のＦＥＴ（第６トランジスタ）２３との直列回路
が、同じく正電源１０と負電源１１との間に介挿されて
いる。ＦＥＴ２のゲート電極、ＦＥＴ２のドレイン電
極、およびＦＥＴ３のゲート電極は、互いに接続されて
おり、これらの接続点と負電源１１との間に、ＮＭＯＳ
型のＦＥＴ（第５トランジスタ）５が介挿されている。
また、ＦＥＴ１のゲート電極は入力端子６に接続され、
ＦＥＴ４，５のゲート電極は、いずれも正電源１０に接
続されている。
ＦＥＴ（第１トランジスタ）２とＮＭＯＳ型のＦＥＴ
（第３トランジスタ）１，（第４トランジスタ）４との
直列回路が正電源（第１直流電源電位線）１０と負電源
（第２直流電源電位線）１１の間に介挿されている。ま
た、ＰＭＯＳ型のＦＥＴ（第２トランジスタ）３とＮＭ
ＯＳ型のＦＥＴ（第６トランジスタ）２３との直列回路
が、同じく正電源１０と負電源１１との間に介挿されて
いる。ＦＥＴ２のゲート電極、ＦＥＴ２のドレイン電
極、およびＦＥＴ３のゲート電極は、互いに接続されて
おり、これらの接続点と負電源１１との間に、ＮＭＯＳ
型のＦＥＴ（第５トランジスタ）５が介挿されている。
また、ＦＥＴ１のゲート電極は入力端子６に接続され、
ＦＥＴ４，５のゲート電極は、いずれも正電源１０に接
続されている。
【０００６】さらに、正電源１０には互いに同一構造の
ＰＭＯＳ型のＦＥＴ（第７トランジスタ）２４ａ〜２４
ｃのソース電極がそれぞれ接続されており、一方の負電
源１１には、互いに同一構造のＮＭＯＳ型のＦＥＴ（第
８トランジスタ）２７ａ〜２７ｃのソース電極がそれぞ
れ接続されている。これらのＦＥＴ２４ａ〜２４ｃのド
レイン電極の各１、およびＦＥＴ２７ａ〜２７ｃのドレ
イン電極の各１の間に、インバータ回路３２ａ〜３２ｃ
の各１が、それぞれ介挿されている。
ＰＭＯＳ型のＦＥＴ（第７トランジスタ）２４ａ〜２４
ｃのソース電極がそれぞれ接続されており、一方の負電
源１１には、互いに同一構造のＮＭＯＳ型のＦＥＴ（第
８トランジスタ）２７ａ〜２７ｃのソース電極がそれぞ
れ接続されている。これらのＦＥＴ２４ａ〜２４ｃのド
レイン電極の各１、およびＦＥＴ２７ａ〜２７ｃのドレ
イン電極の各１の間に、インバータ回路３２ａ〜３２ｃ
の各１が、それぞれ介挿されている。
【０００７】そして、ＦＥＴ２４ａ〜２４ｃのゲート電
極はＦＥＴ３のゲート電極に接続されており、ＦＥＴ２
７ａ〜２７ｃのゲート電極はＦＥＴ２３のゲート電極に
接続されている。また、ＦＥＴ２３のゲート電極はその
ドレイン電極と接続されている。すなわち、ＦＥＴ２，
３、２４ａ〜２４ｃは互いにカレントミラー回路を構成
しており、同様に、ＦＥＴ２３，２７ａ〜２７ｃは互い
にもう一つのカレントミラー回路を構成している。
極はＦＥＴ３のゲート電極に接続されており、ＦＥＴ２
７ａ〜２７ｃのゲート電極はＦＥＴ２３のゲート電極に
接続されている。また、ＦＥＴ２３のゲート電極はその
ドレイン電極と接続されている。すなわち、ＦＥＴ２，
３、２４ａ〜２４ｃは互いにカレントミラー回路を構成
しており、同様に、ＦＥＴ２３，２７ａ〜２７ｃは互い
にもう一つのカレントミラー回路を構成している。
【０００８】このＶＣＯは以上のように構成されるの
で、以下のように動作する。電圧電流変換装置２９の入
力端子６には、負電源１１の電位であるゼロ電位から正
電源１０の電位（電源電圧）にわたる直流の電圧信号
（入力電圧）ＶIが入力される。まず電圧信号ＶIが０Ｖ
からＦＥＴ１の閾電圧ＶTH（ＦＥＴがオフからオンへと
移行するためのゲート・ソース間電圧）の範囲の値であ
るときには、ＦＥＴ１はオフ（遮断）状態となる。この
とき、正電源１０からＦＥＴ２へと流れる電流Ｉ1は、
さらにＦＥＴ５を通って負電源１１へと流れる。
で、以下のように動作する。電圧電流変換装置２９の入
力端子６には、負電源１１の電位であるゼロ電位から正
電源１０の電位（電源電圧）にわたる直流の電圧信号
（入力電圧）ＶIが入力される。まず電圧信号ＶIが０Ｖ
からＦＥＴ１の閾電圧ＶTH（ＦＥＴがオフからオンへと
移行するためのゲート・ソース間電圧）の範囲の値であ
るときには、ＦＥＴ１はオフ（遮断）状態となる。この
とき、正電源１０からＦＥＴ２へと流れる電流Ｉ1は、
さらにＦＥＴ５を通って負電源１１へと流れる。
【０００９】ＦＥＴ５は、常時オンしているので抵抗素
子として機能する。そして、ＦＥＴ２のゲート電極とド
レイン電極とが接続されているので、電流Ｉ1の大きさ
は、ＦＥＴ５のオン抵抗の大きさとＦＥＴ２の入出力特
性（ゲート・ソース間電圧と電流の間の関係）によって
決定される。ＦＥＴ２のゲート・ソース間電圧は、その
閾電圧ＶTHに概略等しいので、電流Ｉ1の大きさは主と
してＦＥＴ５のオン電圧によって決定される。
子として機能する。そして、ＦＥＴ２のゲート電極とド
レイン電極とが接続されているので、電流Ｉ1の大きさ
は、ＦＥＴ５のオン抵抗の大きさとＦＥＴ２の入出力特
性（ゲート・ソース間電圧と電流の間の関係）によって
決定される。ＦＥＴ２のゲート・ソース間電圧は、その
閾電圧ＶTHに概略等しいので、電流Ｉ1の大きさは主と
してＦＥＴ５のオン電圧によって決定される。
【００１０】ＦＥＴ２とＦＥＴ３とはカレントミラー回
路を構成するので、正電源１０からＦＥＴ３へと、電流
Ｉ1に比例した電流Ｉ2が流れる。その比例係数は、ＦＥ
Ｔ２とＦＥＴ３における、チャネル幅Ｗ、チャネル長Ｌ
によって決まり、例えばＦＥＴ２とＦＥＴ３の間でそれ
らが互いに同一であれば、電流Ｉ2は電流Ｉ1と同一の大
きさとなる。
路を構成するので、正電源１０からＦＥＴ３へと、電流
Ｉ1に比例した電流Ｉ2が流れる。その比例係数は、ＦＥ
Ｔ２とＦＥＴ３における、チャネル幅Ｗ、チャネル長Ｌ
によって決まり、例えばＦＥＴ２とＦＥＴ３の間でそれ
らが互いに同一であれば、電流Ｉ2は電流Ｉ1と同一の大
きさとなる。
【００１１】また、ＦＥＴ２とＦＥＴ２４ａ〜２４ｃの
各１も、カレントミラー回路を構成するので、ＦＥＴ２
４ａ〜２４ｃの各１には電流Ｉ1に比例した電流Ｉ3が流
れる。電流Ｉ2は、さらにＦＥＴ２３を通過して負電源
１１へと流れる。このとき、ＦＥＴ２３のゲート・ソー
ス間電圧は、ＦＥＴ２３の入出力特性と電流Ｉ2とによ
って決まる。そして、ＦＥＴ２３とＦＥＴ２７ａ〜２７
ｃの各１は、カレントミラー回路を構成するので、ＦＥ
Ｔ２７ａ〜２７ｃの各１には、電流Ｉ2に比例した電流
が流れる。
各１も、カレントミラー回路を構成するので、ＦＥＴ２
４ａ〜２４ｃの各１には電流Ｉ1に比例した電流Ｉ3が流
れる。電流Ｉ2は、さらにＦＥＴ２３を通過して負電源
１１へと流れる。このとき、ＦＥＴ２３のゲート・ソー
ス間電圧は、ＦＥＴ２３の入出力特性と電流Ｉ2とによ
って決まる。そして、ＦＥＴ２３とＦＥＴ２７ａ〜２７
ｃの各１は、カレントミラー回路を構成するので、ＦＥ
Ｔ２７ａ〜２７ｃの各１には、電流Ｉ2に比例した電流
が流れる。
【００１２】ＦＥＴ２７ａ〜２７ｃの各１とＦＥＴ２４
ａ〜２４ｃの各１とを同一の電流Ｉ 3が流れるように、
ＦＥＴ２，２４ａ〜２４ｃの間の電流の比と、ＦＥＴ２
３，２７ａ〜２７ｃの間の電流の比とが互いに同一とな
るように、それらのＦＥＴにおけるチャネル幅Ｗ、チャ
ネル長Ｌが設定されている。
ａ〜２４ｃの各１とを同一の電流Ｉ 3が流れるように、
ＦＥＴ２，２４ａ〜２４ｃの間の電流の比と、ＦＥＴ２
３，２７ａ〜２７ｃの間の電流の比とが互いに同一とな
るように、それらのＦＥＴにおけるチャネル幅Ｗ、チャ
ネル長Ｌが設定されている。
【００１３】以上のように、電圧信号ＶIがＦＥＴ１の
閾電圧ＶTH以下の値であるときには、インバータ回路３
２ａ〜３２ｃの各１には、主としてＦＥＴ５のオン抵抗
で決まる電流Ｉ3が供給される。
閾電圧ＶTH以下の値であるときには、インバータ回路３
２ａ〜３２ｃの各１には、主としてＦＥＴ５のオン抵抗
で決まる電流Ｉ3が供給される。
【００１４】つぎに、電圧信号ＶIがＦＥＴ１の閾電圧
ＶTHと電源電圧の間の値であるときには、ＦＥＴ１がオ
ンするので、電流Ｉ1は、ＦＥＴ１とＦＥＴ４との直列
回路を流れる電流とＦＥＴ５を流れる電流との和とな
る。ＦＥＴ４は常時オンしているので、ＦＥＴ５と同様
に抵抗素子として機能する。ＦＥＴ１を流れる電流の大
きさは、電圧信号ＶI、ＦＥＴ４のオン抵抗、およびＦ
ＥＴ１の入出力特性によって決まる。
ＶTHと電源電圧の間の値であるときには、ＦＥＴ１がオ
ンするので、電流Ｉ1は、ＦＥＴ１とＦＥＴ４との直列
回路を流れる電流とＦＥＴ５を流れる電流との和とな
る。ＦＥＴ４は常時オンしているので、ＦＥＴ５と同様
に抵抗素子として機能する。ＦＥＴ１を流れる電流の大
きさは、電圧信号ＶI、ＦＥＴ４のオン抵抗、およびＦ
ＥＴ１の入出力特性によって決まる。
【００１５】ＦＥＴ１のゲート・ソース間電圧は、その
閾電圧ＶTHに概略等しいのでＦＥＴ１を流れる電流の大
きさは、主としてＦＥＴ４のオン抵抗の大きさと電圧信
号ＶIとによって決定される。電圧信号ＶIが高いほどＦ
ＥＴ１を流れる電流は大きくなる。電圧信号ＶIが閾電
圧ＶTHを超えるときには、電流Ｉ1の大きさは電圧信号
ＶIによって感度よく変化するのが望ましいので、ＦＥ
Ｔ４のオン抵抗はＦＥＴ５のオン抵抗よりも十分に低く
設定されている。すなわち、電流Ｉ1の２つの成分の中
で、ＦＥＴ５を流れる電流よりもＦＥＴ４を流れる電流
が支配的である。したがって、電圧信号ＶIがＦＥＴ１
の閾電圧ＶTHを超えるときには、電流Ｉ1は電圧信号ＶI
の上昇にともなって概略直線的に増加する。
閾電圧ＶTHに概略等しいのでＦＥＴ１を流れる電流の大
きさは、主としてＦＥＴ４のオン抵抗の大きさと電圧信
号ＶIとによって決定される。電圧信号ＶIが高いほどＦ
ＥＴ１を流れる電流は大きくなる。電圧信号ＶIが閾電
圧ＶTHを超えるときには、電流Ｉ1の大きさは電圧信号
ＶIによって感度よく変化するのが望ましいので、ＦＥ
Ｔ４のオン抵抗はＦＥＴ５のオン抵抗よりも十分に低く
設定されている。すなわち、電流Ｉ1の２つの成分の中
で、ＦＥＴ５を流れる電流よりもＦＥＴ４を流れる電流
が支配的である。したがって、電圧信号ＶIがＦＥＴ１
の閾電圧ＶTHを超えるときには、電流Ｉ1は電圧信号ＶI
の上昇にともなって概略直線的に増加する。
【００１６】電圧信号ＶIが高いほど電流Ｉ1が大きくな
るので、カレントミラー効果によって、ＦＥＴ２４ａ〜
２４ｃ、ＦＥＴ２７ａ〜２７ｃを流れる電流Ｉ3も大き
くなる。すなわち、電圧信号ＶIがＦＥＴ１の閾電圧Ｖ
THを超えるときには、インバータ回路３２ａ〜３２ｃの
各１には、電圧信号ＶIの高さに応じた大きさの電流Ｉ3
が供給される。
るので、カレントミラー効果によって、ＦＥＴ２４ａ〜
２４ｃ、ＦＥＴ２７ａ〜２７ｃを流れる電流Ｉ3も大き
くなる。すなわち、電圧信号ＶIがＦＥＴ１の閾電圧Ｖ
THを超えるときには、インバータ回路３２ａ〜３２ｃの
各１には、電圧信号ＶIの高さに応じた大きさの電流Ｉ3
が供給される。
【００１７】リングオシレータ３０の発振周波数は、主
として、各インバータ回路３２ａ〜３２ｃのゲート容量
と各インバータ回路３２ａ〜３２ｃの間を接続する配線
に寄生する配線容量との和、およびこれらの容量を充放
電するのに供される電流Ｉ3の大きさによって決まる。
ゲート容量と配線容量は定数であるので、発振周波数は
主として電流Ｉ3によって決定され、しかも概略比例す
る。
として、各インバータ回路３２ａ〜３２ｃのゲート容量
と各インバータ回路３２ａ〜３２ｃの間を接続する配線
に寄生する配線容量との和、およびこれらの容量を充放
電するのに供される電流Ｉ3の大きさによって決まる。
ゲート容量と配線容量は定数であるので、発振周波数は
主として電流Ｉ3によって決定され、しかも概略比例す
る。
【００１８】したがって、電圧信号ＶIが閾電圧ＶTHを
超えた領域では、出力端子２８から出力される出力パル
スの周波数ｆOUTは、電圧信号ＶIの上昇に対して概略直
線的に上昇する。このように、このＶＣＯでは、電圧信
号ＶIの大きさによって出力パルスの周波数ｆOUTを所望
の大きさに設定することが可能である。
超えた領域では、出力端子２８から出力される出力パル
スの周波数ｆOUTは、電圧信号ＶIの上昇に対して概略直
線的に上昇する。このように、このＶＣＯでは、電圧信
号ＶIの大きさによって出力パルスの周波数ｆOUTを所望
の大きさに設定することが可能である。
【００１９】
【発明が解決しようとする課題】ところで、以上に述べ
た従来のＶＣＯでは、電源電圧の変動にともなって、出
力パルスの周波数ｆOUTが変動するという問題点があっ
た。図５は、さまざまな電源電圧ＶCCに対する周波数ｆ
OUTと電圧信号ＶIとの間の関係を示すグラフである。図
５に示すように、電圧信号ＶIが一定であっても、周波
数ｆOUTは電源電圧ＶCCに大きく依存しており、電源電
圧ＶCCが高いほど周波数ｆOUTが高くなっている。
た従来のＶＣＯでは、電源電圧の変動にともなって、出
力パルスの周波数ｆOUTが変動するという問題点があっ
た。図５は、さまざまな電源電圧ＶCCに対する周波数ｆ
OUTと電圧信号ＶIとの間の関係を示すグラフである。図
５に示すように、電圧信号ＶIが一定であっても、周波
数ｆOUTは電源電圧ＶCCに大きく依存しており、電源電
圧ＶCCが高いほど周波数ｆOUTが高くなっている。
【００２０】これは、第１に電圧電流変換装置２９にお
いて、電源電圧ＶCCが高いほど、ＦＥＴ２におけるゲー
ト・ソース間電圧が高くなるために、電流Ｉ1が大きく
なり、それにともなって電流Ｉ2および電流Ｉ3が大きく
なることに主として起因する。すなわち、数式で表現す
ると、
いて、電源電圧ＶCCが高いほど、ＦＥＴ２におけるゲー
ト・ソース間電圧が高くなるために、電流Ｉ1が大きく
なり、それにともなって電流Ｉ2および電流Ｉ3が大きく
なることに主として起因する。すなわち、数式で表現す
ると、
【００２１】
【数１】
【００２２】
【数２】
【００２３】となる。インバータ回路３２ａ〜３２ｃに
供給される電流Ｉ3が増加することによって、周波数ｆ
OUTの上昇がもたらされる。
供給される電流Ｉ3が増加することによって、周波数ｆ
OUTの上昇がもたらされる。
【００２４】第２に、リングオシレータ３０に供給され
る電流Ｉ3が仮に一定であっても、電源電圧ＶCCが変動
するのにともなってリングオシレータ３０が出力するパ
ルスの周波数ｆOUTは変動する。例えば電源電圧ＶCCが
高くなると、リングオシレータ３０に印加される電圧も
高くなり、それにともなってリングオシレータ３０を構
成するＦＥＴ２５ａ〜２５ｃ，２７ａ〜２７ｃの動作速
度が高まる。その結果、周波数ｆOUTが高くなる。この
ことが、周波数ｆOUTが電源電圧ＶCCに依存するもう一
つの原因となっている。
る電流Ｉ3が仮に一定であっても、電源電圧ＶCCが変動
するのにともなってリングオシレータ３０が出力するパ
ルスの周波数ｆOUTは変動する。例えば電源電圧ＶCCが
高くなると、リングオシレータ３０に印加される電圧も
高くなり、それにともなってリングオシレータ３０を構
成するＦＥＴ２５ａ〜２５ｃ，２７ａ〜２７ｃの動作速
度が高まる。その結果、周波数ｆOUTが高くなる。この
ことが、周波数ｆOUTが電源電圧ＶCCに依存するもう一
つの原因となっている。
【００２５】以上のように、従来の電圧電流変換装置２
９を用いたＶＣＯでは、電源電圧ＶCCの変動にともなっ
て出力パルスの周波数ｆOUTが変動するという問題点が
あった。
９を用いたＶＣＯでは、電源電圧ＶCCの変動にともなっ
て出力パルスの周波数ｆOUTが変動するという問題点が
あった。
【００２６】この発明は、従来の電圧電流変換装置にお
ける上記した問題点を解消するためになされたもので、
電源電圧が変動しても電圧制御発振器が安定した周波数
のパルスを出力可能な電圧電流変換装置を提供すること
を目的とする。
ける上記した問題点を解消するためになされたもので、
電源電圧が変動しても電圧制御発振器が安定した周波数
のパルスを出力可能な電圧電流変換装置を提供すること
を目的とする。
【００２７】
【課題を解決するための手段】この発明にかかる請求項
１に記載の電圧電流変換装置は、相互にカレントミラー
回路を構成する第１および第２トランジスタの一方主電
極が第１直流電源電位線に接続され、当該第１トランジ
スタの制御電極と他方主電極とが互いに接続されてお
り、しかも当該他方主電極と第２直流電源電位線との間
に第３トランジスタが介挿されることによって、前記第
３トランジスタの制御電極へ入力される入力電圧に応じ
て前記第２トランジスタを流れる電流を調整可能な電圧
電流変換装置において、前記第３トランジスタと前記第
２直流電源電位線との間に介挿される第４トランジスタ
と、当該第４トランジスタの制御電極に制御電圧を供給
する電圧発生手段とをさらに備え、当該電圧発生手段
は、電源電圧が上昇および下降する変動にともなって前
記第４トランジスタのオン抵抗がそれぞれ増加および減
少するように前記制御電圧を出力することを特徴とす
る。
１に記載の電圧電流変換装置は、相互にカレントミラー
回路を構成する第１および第２トランジスタの一方主電
極が第１直流電源電位線に接続され、当該第１トランジ
スタの制御電極と他方主電極とが互いに接続されてお
り、しかも当該他方主電極と第２直流電源電位線との間
に第３トランジスタが介挿されることによって、前記第
３トランジスタの制御電極へ入力される入力電圧に応じ
て前記第２トランジスタを流れる電流を調整可能な電圧
電流変換装置において、前記第３トランジスタと前記第
２直流電源電位線との間に介挿される第４トランジスタ
と、当該第４トランジスタの制御電極に制御電圧を供給
する電圧発生手段とをさらに備え、当該電圧発生手段
は、電源電圧が上昇および下降する変動にともなって前
記第４トランジスタのオン抵抗がそれぞれ増加および減
少するように前記制御電圧を出力することを特徴とす
る。
【００２８】この発明にかかる請求項２に記載の電圧電
流変換装置は、請求項１に記載の電圧電流変換装置にお
いて、前記第１トランジスタの他方主電極と前記第２電
源電位線との間にさらに介挿されるとともに前記第３ト
ランジスタとは並列に接続される第５トランジスタと、
当該第５トランジスタの制御電極に制御電圧を供給する
もう一つの電圧発生手段とをさらに備え、当該もう一つ
の電圧発生手段は、電源電圧が上昇および下降する変動
にともなって前記第５トランジスタのオン抵抗がそれぞ
れ増加および減少するように前記制御電圧を出力するこ
とを特徴とする。
流変換装置は、請求項１に記載の電圧電流変換装置にお
いて、前記第１トランジスタの他方主電極と前記第２電
源電位線との間にさらに介挿されるとともに前記第３ト
ランジスタとは並列に接続される第５トランジスタと、
当該第５トランジスタの制御電極に制御電圧を供給する
もう一つの電圧発生手段とをさらに備え、当該もう一つ
の電圧発生手段は、電源電圧が上昇および下降する変動
にともなって前記第５トランジスタのオン抵抗がそれぞ
れ増加および減少するように前記制御電圧を出力するこ
とを特徴とする。
【００２９】この発明にかかる請求項３に記載の電圧電
流変換装置は、請求項１に記載の電圧電流変換装置にお
いて、前記第２電源電位線に一方主電極が接続され他方
主電極と制御電極とが前記第２トランジスタの他方主電
極に接続された第６トランジスタと、前記第１トランジ
スタとカレントミラー回路を構成するとともに一方主電
極が前記第１直流電源電位線に接続された奇数個の第７
トランジスタと、前記第６トランジスタとカレントミラ
ー回路を構成するとともに一方主電極が前記第２直流電
源電位線に接続された前記第７トランジスタと同数個の
第８トランジスタとを備えることを特徴とする。
流変換装置は、請求項１に記載の電圧電流変換装置にお
いて、前記第２電源電位線に一方主電極が接続され他方
主電極と制御電極とが前記第２トランジスタの他方主電
極に接続された第６トランジスタと、前記第１トランジ
スタとカレントミラー回路を構成するとともに一方主電
極が前記第１直流電源電位線に接続された奇数個の第７
トランジスタと、前記第６トランジスタとカレントミラ
ー回路を構成するとともに一方主電極が前記第２直流電
源電位線に接続された前記第７トランジスタと同数個の
第８トランジスタとを備えることを特徴とする。
【００３０】この発明にかかる請求項４に記載の電圧電
流変換装置は、請求項１または請求項２に記載の電圧電
流変換装置において、前記電圧発生手段が、定電圧発生
手段と反転増幅手段とを備え、当該反転増幅手段が前記
定電圧発生手段の出力電圧を基準電圧として前記電源電
圧を反転増幅することを特徴とする。
流変換装置は、請求項１または請求項２に記載の電圧電
流変換装置において、前記電圧発生手段が、定電圧発生
手段と反転増幅手段とを備え、当該反転増幅手段が前記
定電圧発生手段の出力電圧を基準電圧として前記電源電
圧を反転増幅することを特徴とする。
【００３１】
＜請求項１に記載の発明の作用＞この発明の電圧電流変
換装置では、第２トランジスタの他方主電極を通じて第
２トランジスタを流れる電流を出力電流として取り出す
ことができる。そして、第２トランジスタを流れる出力
電流の大きさは、カレントミラー効果によって第１トラ
ンジスタを流れる電流の大きさに比例する。さらに、第
３トランジスタと第２直流電源電位線との間に第４トラ
ンジスタが介挿されるので、この第４トランジスタのオ
ン抵抗によって第１トランジスタを流れる電流が制限さ
れる。しかも、電圧発生手段の働きによって、第４トラ
ンジスタのオン抵抗は、電源電圧の上昇および下降にと
もなって、それぞれ増加および減少するので、第１トラ
ンジスタを流れる電流における電源電圧の変動にともな
う変動が、緩和ないし解消され、あるいは逆方向の変動
となる。その結果、出力電流の変動も緩和ないし解消さ
れ、あるいは逆方向の変動となる。
換装置では、第２トランジスタの他方主電極を通じて第
２トランジスタを流れる電流を出力電流として取り出す
ことができる。そして、第２トランジスタを流れる出力
電流の大きさは、カレントミラー効果によって第１トラ
ンジスタを流れる電流の大きさに比例する。さらに、第
３トランジスタと第２直流電源電位線との間に第４トラ
ンジスタが介挿されるので、この第４トランジスタのオ
ン抵抗によって第１トランジスタを流れる電流が制限さ
れる。しかも、電圧発生手段の働きによって、第４トラ
ンジスタのオン抵抗は、電源電圧の上昇および下降にと
もなって、それぞれ増加および減少するので、第１トラ
ンジスタを流れる電流における電源電圧の変動にともな
う変動が、緩和ないし解消され、あるいは逆方向の変動
となる。その結果、出力電流の変動も緩和ないし解消さ
れ、あるいは逆方向の変動となる。
【００３２】＜請求項２に記載の発明の作用＞この発明
の電圧電流変換装置では、第１トランジスタと第２直流
電源電位線との間に、第３トランジスタとは並列に、第
５トランジスタが介挿されるので、第３トランジスタが
遮断するような入力電圧が印加されたときに、第１トラ
ンジスタを流れる電流が第５トランジスタを通じて流れ
る。すなわち、出力電流を最小とするように入力電圧を
付与しても、第１トランジスタにはゼロでない有限の電
流が流れる。その結果、出力電流の最小値がゼロでない
有限値となる。
の電圧電流変換装置では、第１トランジスタと第２直流
電源電位線との間に、第３トランジスタとは並列に、第
５トランジスタが介挿されるので、第３トランジスタが
遮断するような入力電圧が印加されたときに、第１トラ
ンジスタを流れる電流が第５トランジスタを通じて流れ
る。すなわち、出力電流を最小とするように入力電圧を
付与しても、第１トランジスタにはゼロでない有限の電
流が流れる。その結果、出力電流の最小値がゼロでない
有限値となる。
【００３３】しかも、もう一つの電圧発生手段の働きに
よって、第５トランジスタのオン抵抗は、電源電圧の上
昇および下降にともなって、それぞれ増加および減少す
るので、第５トランジスタを通じて第１トランジスタを
流れる電流における電源電圧の変動にともなう変動が、
緩和ないし解消され、あるいは逆方向の変動となる。そ
の結果、出力電流の変動も緩和ないし解消され、あるい
は逆方向の変動となる。
よって、第５トランジスタのオン抵抗は、電源電圧の上
昇および下降にともなって、それぞれ増加および減少す
るので、第５トランジスタを通じて第１トランジスタを
流れる電流における電源電圧の変動にともなう変動が、
緩和ないし解消され、あるいは逆方向の変動となる。そ
の結果、出力電流の変動も緩和ないし解消され、あるい
は逆方向の変動となる。
【００３４】＜請求項３に記載の発明の作用＞この発明
の電圧電流変換装置では、第７および第８トランジスタ
の他方主電極を通じて出力電流を取り出すことができ
る。そして、第２トランジスタを流れる電流は第６トラ
ンジスタをも流れ、しかも第７および第８トランジスタ
は、第２および第６トランジスタとそれぞれカレントミ
ラー回路を構成するので、第７および第８トランジスタ
には、第２トランジスタを流れる電流に比例した電流が
流れる。このため、第７、第８トランジスタを流れる電
流、すなわち出力電流として取り出し可能な電流におけ
る電源電圧の変動にともなう変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。
の電圧電流変換装置では、第７および第８トランジスタ
の他方主電極を通じて出力電流を取り出すことができ
る。そして、第２トランジスタを流れる電流は第６トラ
ンジスタをも流れ、しかも第７および第８トランジスタ
は、第２および第６トランジスタとそれぞれカレントミ
ラー回路を構成するので、第７および第８トランジスタ
には、第２トランジスタを流れる電流に比例した電流が
流れる。このため、第７、第８トランジスタを流れる電
流、すなわち出力電流として取り出し可能な電流におけ
る電源電圧の変動にともなう変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。
【００３５】＜請求項４に記載の発明の作用＞この発明
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。
【００３６】
＜第１実施例＞まず、この発明の第１実施例について説
明する。図１は、この実施例の電圧電流変換装置４２の
構成を示す回路図である。なお以下の図において、図４
に示した従来装置と同一部分には同一符号を付して、そ
の詳細な説明を略する。図１には、電圧電流変換装置４
２とともにリングオシレータ３０が描かれており、これ
らはＶＣＯを構成している。電圧電流変換装置４２は、
ＦＥＴ４およびＦＥＴ５のゲート電極が、電圧発生装置
部（電圧発生手段）８、９にそれぞれ接続されている点
が、従来の電圧電流変換装置２９とは特徴的に異なって
いる。
明する。図１は、この実施例の電圧電流変換装置４２の
構成を示す回路図である。なお以下の図において、図４
に示した従来装置と同一部分には同一符号を付して、そ
の詳細な説明を略する。図１には、電圧電流変換装置４
２とともにリングオシレータ３０が描かれており、これ
らはＶＣＯを構成している。電圧電流変換装置４２は、
ＦＥＴ４およびＦＥＴ５のゲート電極が、電圧発生装置
部（電圧発生手段）８、９にそれぞれ接続されている点
が、従来の電圧電流変換装置２９とは特徴的に異なって
いる。
【００３７】図２は電圧発生装置部８の内部構成を示す
回路図である。電圧発生装置部９も、この電圧発生装置
部８と同様に構成されるので、電圧発生装置部８で双方
を代表する。電圧発生装置部８は、互いに結合した定電
圧回路（定電圧発生手段）４１と反転増幅回路（反転増
幅手段）４３とを有する。
回路図である。電圧発生装置部９も、この電圧発生装置
部８と同様に構成されるので、電圧発生装置部８で双方
を代表する。電圧発生装置部８は、互いに結合した定電
圧回路（定電圧発生手段）４１と反転増幅回路（反転増
幅手段）４３とを有する。
【００３８】反転増幅回路４３は差動入力型の増幅器２
１を有しており、この増幅器２１の出力と反転入力との
間には負帰還抵抗２０が接続され、また、反転入力と正
電源１０との間には入力側抵抗１９が接続されている。
増幅器２１の非反転入力には定電圧回路４１からの出力
が接続されている。このため、反転増幅回路４３は、定
電圧回路４１から供給される出力電圧を基準電圧とし
て、２つの抵抗１９、２０の抵抗値の比で決まる増幅率
をもって正電源１０の電位すなわち電源電圧ＶCCを反転
増幅する。
１を有しており、この増幅器２１の出力と反転入力との
間には負帰還抵抗２０が接続され、また、反転入力と正
電源１０との間には入力側抵抗１９が接続されている。
増幅器２１の非反転入力には定電圧回路４１からの出力
が接続されている。このため、反転増幅回路４３は、定
電圧回路４１から供給される出力電圧を基準電圧とし
て、２つの抵抗１９、２０の抵抗値の比で決まる増幅率
をもって正電源１０の電位すなわち電源電圧ＶCCを反転
増幅する。
【００３９】定電圧回路４１は、正電源１０と負電源１
１との間に２つの直列回路が互いに並列に介挿されてい
る。１つの直列回路は正電源１０側から順にＰＭＯＳ型
のＦＥＴ１２、ＮＭＯＳ型のＦＥＴ１４，１６および抵
抗１８が直列に接続されてなり、もう一つの直列回路は
正電源１０から順にＰＭＯＳ型のＦＥＴ１３、ＮＭＯＳ
型のＦＥＴ１５，１７が直列に接続されてなる。ＦＥＴ
１２とＦＥＴ１３の間ではゲート電極が互いに接続さ
れ、ＦＥＴ１４とＦＥＴ１５、さらにＦＥＴ１６とＦＥ
Ｔ１７の間においてもゲート電極が互いに接続されてい
る。さらに、ＦＥＴ１２，１５，１７においては、それ
ぞれのゲート電極とドレイン電極とが互いに接続されて
いる。
１との間に２つの直列回路が互いに並列に介挿されてい
る。１つの直列回路は正電源１０側から順にＰＭＯＳ型
のＦＥＴ１２、ＮＭＯＳ型のＦＥＴ１４，１６および抵
抗１８が直列に接続されてなり、もう一つの直列回路は
正電源１０から順にＰＭＯＳ型のＦＥＴ１３、ＮＭＯＳ
型のＦＥＴ１５，１７が直列に接続されてなる。ＦＥＴ
１２とＦＥＴ１３の間ではゲート電極が互いに接続さ
れ、ＦＥＴ１４とＦＥＴ１５、さらにＦＥＴ１６とＦＥ
Ｔ１７の間においてもゲート電極が互いに接続されてい
る。さらに、ＦＥＴ１２，１５，１７においては、それ
ぞれのゲート電極とドレイン電極とが互いに接続されて
いる。
【００４０】このように構成される定電圧回路４１で
は、電源電圧ＶCCには余り依存しないほぼ一定の電流が
それぞれの直列回路に流れる。この電流の大きさは抵抗
１８の抵抗値を調節することによって所望の大きさに設
定することが可能である。ＦＥＴ１５のゲート電極の電
位Ｖｒは、ＦＥＴ１５を含む直列回路を流れる電流の大
きさと、ＦＥＴ１５，１７における入出力特性によって
決まる。
は、電源電圧ＶCCには余り依存しないほぼ一定の電流が
それぞれの直列回路に流れる。この電流の大きさは抵抗
１８の抵抗値を調節することによって所望の大きさに設
定することが可能である。ＦＥＴ１５のゲート電極の電
位Ｖｒは、ＦＥＴ１５を含む直列回路を流れる電流の大
きさと、ＦＥＴ１５，１７における入出力特性によって
決まる。
【００４１】したがって、電位Ｖｒは、電源電圧ＶCCに
は余り依存しない略一定値となる。このＦＥＴ１５のゲ
ート電極が増幅器２１の非反転入力へ接続される。すな
わち、反転増幅回路４３の基準電圧として、電源電圧Ｖ
CCには余り依存しない略一定の電位Ｖｒが供給される。
その結果、電源電圧ＶCCの変動にともなって、増幅器２
１の出力電圧は逆方向に変動する。この出力電圧が電圧
発生装置部８の出力電圧ＶBとして、ＦＥＴ４のゲート
電極へ供給される。
は余り依存しない略一定値となる。このＦＥＴ１５のゲ
ート電極が増幅器２１の非反転入力へ接続される。すな
わち、反転増幅回路４３の基準電圧として、電源電圧Ｖ
CCには余り依存しない略一定の電位Ｖｒが供給される。
その結果、電源電圧ＶCCの変動にともなって、増幅器２
１の出力電圧は逆方向に変動する。この出力電圧が電圧
発生装置部８の出力電圧ＶBとして、ＦＥＴ４のゲート
電極へ供給される。
【００４２】つぎに、このことを定量的に説明する。出
力電圧ＶBと電源電圧ＶCCおよび基準電圧Ｖｒとの関係
は、
力電圧ＶBと電源電圧ＶCCおよび基準電圧Ｖｒとの関係
は、
【００４３】
【数３】
【００４４】と表現される。なお、数３においてＲ19、
Ｒ20は、それぞれ入力側抵抗１９、負帰還抵抗２０の抵
抗値である。上述したように、基準電圧Ｖｒは電源電圧
ＶCCへの依存性が小さいので、入力側抵抗１９、負帰還
抵抗２０の抵抗値を適切に設定することによって、
Ｒ20は、それぞれ入力側抵抗１９、負帰還抵抗２０の抵
抗値である。上述したように、基準電圧Ｖｒは電源電圧
ＶCCへの依存性が小さいので、入力側抵抗１９、負帰還
抵抗２０の抵抗値を適切に設定することによって、
【００４５】
【数４】
【００４６】とすることが可能である。このとき、電源
電圧ＶCCが高くなると、ＦＥＴ４のオン抵抗は高くな
り、逆に、電源電圧ＶCCが低くなるとオン抵抗は低くな
る。
電圧ＶCCが高くなると、ＦＥＴ４のオン抵抗は高くな
り、逆に、電源電圧ＶCCが低くなるとオン抵抗は低くな
る。
【００４７】同様のことは、電圧発生装置部９からＦＥ
Ｔ５のゲート電極への出力電圧についてもいえる。その
結果、電流Ｉ2が電源電圧ＶCCに依存しないかまたは逆
方向に依存するようにすること、すなわち、
Ｔ５のゲート電極への出力電圧についてもいえる。その
結果、電流Ｉ2が電源電圧ＶCCに依存しないかまたは逆
方向に依存するようにすること、すなわち、
【００４８】
【数５】
【００４９】とすることが可能である。このとき、電流
Ｉ2に比例して流れる電流Ｉ3も同様に、
Ｉ2に比例して流れる電流Ｉ3も同様に、
【００５０】
【数６】
【００５１】となる。
【００５２】以上のように、入力側抵抗１９、負帰還抵
抗２０の抵抗値を適切に設定すること、言い替えると、
電圧発生装置部８における電源電圧ＶCCの負の増幅率の
値を適切に設定することによって、電流Ｉ2および電流
Ｉ3を電源電圧ＶCCへ依存しない一定値とすること、あ
るいはこれらの電流が電源電圧ＶCCへ逆方向に依存する
ようにすることが可能である。
抗２０の抵抗値を適切に設定すること、言い替えると、
電圧発生装置部８における電源電圧ＶCCの負の増幅率の
値を適切に設定することによって、電流Ｉ2および電流
Ｉ3を電源電圧ＶCCへ依存しない一定値とすること、あ
るいはこれらの電流が電源電圧ＶCCへ逆方向に依存する
ようにすることが可能である。
【００５３】電流Ｉ3を電源電圧ＶCCへ依存しない一定
値とすることによって、リングオシレータ３０に供給さ
れる電流を安定させ、周波数ｆOUTの電源電圧ＶCC依存
性を緩和することができる。さらに、電流Ｉ3が電源電
圧ＶCCにマイナスに依存するようにすることによって、
リングオシレータ３０自身の電源電圧ＶCC依存性をも打
ち消して、周波数ｆOUTを電源電圧ＶCCに依存しない安
定した値とすることが可能である。
値とすることによって、リングオシレータ３０に供給さ
れる電流を安定させ、周波数ｆOUTの電源電圧ＶCC依存
性を緩和することができる。さらに、電流Ｉ3が電源電
圧ＶCCにマイナスに依存するようにすることによって、
リングオシレータ３０自身の電源電圧ＶCC依存性をも打
ち消して、周波数ｆOUTを電源電圧ＶCCに依存しない安
定した値とすることが可能である。
【００５４】あるいは、電流Ｉ3が電源電圧ＶCCへなお
正方向に依存しつつも、その依存性を緩和するだけで
も、リングオシレータ３０の周波数ｆOUTの電源電圧Ｖ
CCへの依存性を緩やかなものとすることができる。
正方向に依存しつつも、その依存性を緩和するだけで
も、リングオシレータ３０の周波数ｆOUTの電源電圧Ｖ
CCへの依存性を緩やかなものとすることができる。
【００５５】＜第２実施例＞つぎに、この発明の第２実
施例について説明する。図３は、この実施例の電圧電流
変換装置４０の構成を示す回路図である。図３が示すよ
うに、この電圧電流変換装置４０は、電圧電流変換装置
４２においてＦＥＴ２３，２４ａ〜２４ｃ，２７ａ〜２
７ｃを除去した部分に相当する。電圧電流変換装置４０
では、ＦＥＴ３のドレイン電極に出力端子７が接続され
ており、この出力端子７を通じて電流Ｉ2が出力電流と
して出力される。したがって、電圧発生装置部８および
電圧発生装置部９における入力側抵抗１９、負帰還抵抗
２０を適切に調節することによって、出力電流（＝電流
Ｉ2）を電源電圧ＶCCに依存しない安定した値、あるい
は電源電圧ＶCCにマイナスに依存した値とすることがで
きる。そうすることによって、この電圧電流変換装置４
０は、ＶＣＯだけでなく、安定した出力電流あるいは電
源電圧ＶCCにマイナスに依存する出力電流を必要とする
各種の装置への使用が可能である。
施例について説明する。図３は、この実施例の電圧電流
変換装置４０の構成を示す回路図である。図３が示すよ
うに、この電圧電流変換装置４０は、電圧電流変換装置
４２においてＦＥＴ２３，２４ａ〜２４ｃ，２７ａ〜２
７ｃを除去した部分に相当する。電圧電流変換装置４０
では、ＦＥＴ３のドレイン電極に出力端子７が接続され
ており、この出力端子７を通じて電流Ｉ2が出力電流と
して出力される。したがって、電圧発生装置部８および
電圧発生装置部９における入力側抵抗１９、負帰還抵抗
２０を適切に調節することによって、出力電流（＝電流
Ｉ2）を電源電圧ＶCCに依存しない安定した値、あるい
は電源電圧ＶCCにマイナスに依存した値とすることがで
きる。そうすることによって、この電圧電流変換装置４
０は、ＶＣＯだけでなく、安定した出力電流あるいは電
源電圧ＶCCにマイナスに依存する出力電流を必要とする
各種の装置への使用が可能である。
【００５６】
＜請求項１に記載の発明の効果＞この発明の電圧電流変
換装置では、電圧発生手段の働きによって、第４トラン
ジスタのオン抵抗は、電源電圧の上昇および下降にとも
なって、それぞれ増加および減少するので、電源電圧の
変動にともなう出力電流の変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばＶＣＯに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。
換装置では、電圧発生手段の働きによって、第４トラン
ジスタのオン抵抗は、電源電圧の上昇および下降にとも
なって、それぞれ増加および減少するので、電源電圧の
変動にともなう出力電流の変動が、緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばＶＣＯに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。
【００５７】＜請求項２に記載の発明の効果＞この発明
の電圧電流変換装置では、第５トランジスタが備わるの
で、出力電流の最小値がゼロでない有限値となる。この
ため、例えばＶＣＯに用いたときに、出力パルスの周波
数の最小値がゼロになることがないので、入力電圧の大
きさによってＶＣＯがその機能を停止する恐れがない。
しかも、もう一つの電圧発生手段が備わるので、電源電
圧の変動にともなう出力電流の変動が緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばＶＣＯに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。
の電圧電流変換装置では、第５トランジスタが備わるの
で、出力電流の最小値がゼロでない有限値となる。この
ため、例えばＶＣＯに用いたときに、出力パルスの周波
数の最小値がゼロになることがないので、入力電圧の大
きさによってＶＣＯがその機能を停止する恐れがない。
しかも、もう一つの電圧発生手段が備わるので、電源電
圧の変動にともなう出力電流の変動が緩和ないし解消さ
れ、あるいは逆方向の変動となる。このため、この電圧
電流変換装置を、例えばＶＣＯに用いることによって出
力パルスの周波数の電源電圧依存性を緩和ないし解消す
ることができる。
【００５８】＜請求項３に記載の発明の効果＞この発明
の電圧電流変換装置では、第２トランジスタを流れる電
流は第６トランジスタをも流れ、しかも第７および第８
トランジスタは、第２および第６トランジスタとそれぞ
れカレントミラー回路を構成するので、第７および第８
トランジスタには、第２トランジスタを流れる電流に比
例した電流が流れる。その結果、第７、第８トランジス
タを流れる電流、すなわち出力電流として取り出し可能
な電流における電源電圧の変動にともなう変動が、緩和
ないし解消され、あるいは逆方向の変動となる。このた
め、この電圧電流変換装置を、例えばＶＣＯに用いるこ
とによって出力パルスの周波数の電源電圧依存性を緩和
ないし解消することができる。しかも、第７トランジス
タの他方主電極と第８トランジスタの他方主電極の間
に、例えばリングオシレータを介挿することによってＶ
ＣＯを容易に構成し得るので、この電圧電流変換装置は
ＶＣＯへの利用に特に適している。
の電圧電流変換装置では、第２トランジスタを流れる電
流は第６トランジスタをも流れ、しかも第７および第８
トランジスタは、第２および第６トランジスタとそれぞ
れカレントミラー回路を構成するので、第７および第８
トランジスタには、第２トランジスタを流れる電流に比
例した電流が流れる。その結果、第７、第８トランジス
タを流れる電流、すなわち出力電流として取り出し可能
な電流における電源電圧の変動にともなう変動が、緩和
ないし解消され、あるいは逆方向の変動となる。このた
め、この電圧電流変換装置を、例えばＶＣＯに用いるこ
とによって出力パルスの周波数の電源電圧依存性を緩和
ないし解消することができる。しかも、第７トランジス
タの他方主電極と第８トランジスタの他方主電極の間
に、例えばリングオシレータを介挿することによってＶ
ＣＯを容易に構成し得るので、この電圧電流変換装置は
ＶＣＯへの利用に特に適している。
【００５９】＜請求項４に記載の発明の効果＞この発明
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。
の電圧電流変換装置では、電圧発生手段が、定電圧発生
手段と反転増幅手段とを用いることによって容易に構成
される。
【図１】 第１実施例の電圧電流変換装置が組み込まれ
たＶＣＯの回路図である。
たＶＣＯの回路図である。
【図２】 第１実施例の電圧発生装置部の回路図であ
る。
る。
【図３】 第２実施例の電圧電流変換装置の回路図であ
る。
る。
【図４】 従来の電圧電流変換装置が組み込まれたＶＣ
Ｏの回路図である。
Ｏの回路図である。
【図５】 従来の電圧電流変換装置が組み込まれたＶＣ
Ｏの特性を示すグラフである。
Ｏの特性を示すグラフである。
１ ＦＥＴ（第３トランジスタ）、２ ＦＥＴ（第１ト
ランジスタ）、３ ＦＥＴ（第２トランジスタ）、４
ＦＥＴ（第４トランジスタ）、５ ＦＥＴ（第５トラン
ジスタ）、８，９ 電圧発生装置部（電圧発生手段）、
１０ 正電源（第１直流電源電位線）、１１ 負電源
（第２直流電源電位線）、２３ ＦＥＴ（第６トランジ
スタ）、２４ａ〜２４ｃ ＦＥＴ（第７トランジス
タ）、２７ａ〜２７ｃ ＦＥＴ（第８トランジスタ）、
４０，４２ 電圧電流変換装置、４１定電圧回路（定電
圧発生手段）、４３ 反転増幅回路（反転増幅手段）、
ＶI電圧信号（入力電圧）、Ｖｒ 基準電圧。
ランジスタ）、３ ＦＥＴ（第２トランジスタ）、４
ＦＥＴ（第４トランジスタ）、５ ＦＥＴ（第５トラン
ジスタ）、８，９ 電圧発生装置部（電圧発生手段）、
１０ 正電源（第１直流電源電位線）、１１ 負電源
（第２直流電源電位線）、２３ ＦＥＴ（第６トランジ
スタ）、２４ａ〜２４ｃ ＦＥＴ（第７トランジス
タ）、２７ａ〜２７ｃ ＦＥＴ（第８トランジスタ）、
４０，４２ 電圧電流変換装置、４１定電圧回路（定電
圧発生手段）、４３ 反転増幅回路（反転増幅手段）、
ＶI電圧信号（入力電圧）、Ｖｒ 基準電圧。
Claims (4)
- 【請求項１】 相互にカレントミラー回路を構成する第
１および第２トランジスタの一方主電極が第１直流電源
電位線に接続され、当該第１トランジスタの制御電極と
他方主電極とが互いに接続されており、しかも当該他方
主電極と第２直流電源電位線との間に第３トランジスタ
が介挿されることによって、前記第３トランジスタの制
御電極へ入力される入力電圧に応じて前記第２トランジ
スタを流れる電流を調整可能な電圧電流変換装置におい
て、 前記第３トランジスタと前記第２直流電源電位線との間
に介挿される第４トランジスタと、当該第４トランジス
タの制御電極に制御電圧を供給する電圧発生手段とをさ
らに備え、 当該電圧発生手段は、電源電圧が上昇および下降する変
動にともなって前記第４トランジスタのオン抵抗がそれ
ぞれ増加および減少するように前記制御電圧を出力する
ことを特徴とする電圧電流変換装置。 - 【請求項２】 請求項１に記載の電圧電流変換装置にお
いて、前記第１トランジスタの他方主電極と前記第２電
源電位線との間にさらに介挿されるとともに前記第３ト
ランジスタとは並列に接続される第５トランジスタと、
当該第５トランジスタの制御電極に制御電圧を供給する
もう一つの電圧発生手段とをさらに備え、 当該もう一つの電圧発生手段は、電源電圧が上昇および
下降する変動にともなって前記第５トランジスタのオン
抵抗がそれぞれ増加および減少するように前記制御電圧
を出力することを特徴とする電圧電流変換装置。 - 【請求項３】 請求項１に記載の電圧電流変換装置にお
いて、 前記第２電源電位線に一方主電極が接続され他方主電極
と制御電極とが前記第２トランジスタの他方主電極に接
続された第６トランジスタと、前記第１トランジスタと
カレントミラー回路を構成するとともに一方主電極が前
記第１直流電源電位線に接続された奇数個の第７トラン
ジスタと、前記第６トランジスタとカレントミラー回路
を構成するとともに一方主電極が前記第２直流電源電位
線に接続された前記第７トランジスタと同数個の第８ト
ランジスタとを備えることを特徴とする電圧電流変換装
置。 - 【請求項４】 請求項１または請求項２に記載の電圧電
流変換装置において、前記電圧発生手段が、定電圧発生
手段と反転増幅手段とを備え、当該反転増幅手段が前記
定電圧発生手段の出力電圧を基準電圧として前記電源電
圧を反転増幅することを特徴とする電圧電流変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493794A JP3402782B2 (ja) | 1994-09-08 | 1994-09-08 | 電圧電流変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493794A JP3402782B2 (ja) | 1994-09-08 | 1994-09-08 | 電圧電流変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878973A true JPH0878973A (ja) | 1996-03-22 |
| JP3402782B2 JP3402782B2 (ja) | 2003-05-06 |
Family
ID=16664048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21493794A Expired - Fee Related JP3402782B2 (ja) | 1994-09-08 | 1994-09-08 | 電圧電流変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402782B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005055419A1 (ja) * | 2003-12-04 | 2005-06-16 | Nec Corporation | 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路 |
| JP2007150553A (ja) * | 2005-11-25 | 2007-06-14 | Toyota Central Res & Dev Lab Inc | 増幅回路及びそれを用いた検波装置 |
-
1994
- 1994-09-08 JP JP21493794A patent/JP3402782B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005055419A1 (ja) * | 2003-12-04 | 2005-06-16 | Nec Corporation | 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路 |
| US7420419B2 (en) | 2003-12-04 | 2008-09-02 | Nec Corporation | Variable gain voltage/current converter circuit having current compensation circuit for compensating for change in DC current flowing into active element for performing voltage/current conversion |
| JP2007150553A (ja) * | 2005-11-25 | 2007-06-14 | Toyota Central Res & Dev Lab Inc | 増幅回路及びそれを用いた検波装置 |
| JP4668774B2 (ja) * | 2005-11-25 | 2011-04-13 | 株式会社豊田中央研究所 | 増幅回路及びそれを用いた検波装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3402782B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| US6919766B2 (en) | Operational amplifier circuit | |
| US20040012449A1 (en) | Ring oscillator with frequency stabilization | |
| US6191637B1 (en) | Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency | |
| JP3335183B2 (ja) | バッファ回路 | |
| EP0121793B2 (en) | Cmos circuits with parameter adapted voltage regulator | |
| JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
| JP2925995B2 (ja) | 半導体素子の基板電圧調整装置 | |
| JPH0823266A (ja) | 電圧制御発振装置 | |
| JP3402782B2 (ja) | 電圧電流変換装置 | |
| JPH08213886A (ja) | 遅延回路 | |
| EP0772297A1 (en) | A circuit for generating an output signal having a 50% duty cycle | |
| JP3561716B1 (ja) | 定電圧回路 | |
| JP7085911B2 (ja) | コンパレータ及び発振回路 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JPH01227523A (ja) | 電流スイッチ回路 | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| JP3334707B2 (ja) | チャージポンプ回路 | |
| EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
| WO1996038912A1 (fr) | Circuit a retard variable | |
| JP2870464B2 (ja) | 可変遅延回路 | |
| JP7338985B2 (ja) | 駆動回路 | |
| JP3044758B2 (ja) | 単相入力差動増幅器 | |
| BE1004501A3 (nl) | Versterkerinrichting. | |
| JPH0832421A (ja) | 遅延論理回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |