JP3044758B2 - 単相入力差動増幅器 - Google Patents
単相入力差動増幅器Info
- Publication number
- JP3044758B2 JP3044758B2 JP2190168A JP19016890A JP3044758B2 JP 3044758 B2 JP3044758 B2 JP 3044758B2 JP 2190168 A JP2190168 A JP 2190168A JP 19016890 A JP19016890 A JP 19016890A JP 3044758 B2 JP3044758 B2 JP 3044758B2
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- differential amplifier
- reference voltage
- constant current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基準電圧発生回路を備えた単相入力差動増
幅器に関するものである。
幅器に関するものである。
差動論理回路、縦積みの構成によって１単位のゲート
で複雑な論理を構成することができ、高速動作が可能な
ため、低消費電流・高速動作ICを設計するのによく用い
られる。このようなICの入力信号が小さい場合は、入力
バッファで信号を増幅する必要があるが、この場合には
内部の差動信号を発生させるのに都合がよいため、一般
に差動構成の増幅器が用いられる。
で複雑な論理を構成することができ、高速動作が可能な
ため、低消費電流・高速動作ICを設計するのによく用い
られる。このようなICの入力信号が小さい場合は、入力
バッファで信号を増幅する必要があるが、この場合には
内部の差動信号を発生させるのに都合がよいため、一般
に差動構成の増幅器が用いられる。
第２図は、このような目的で使用されるSCFL（Source
Coupled FET Logic）回路による単相入力差動増幅器を
示すものである。
Coupled FET Logic）回路による単相入力差動増幅器を
示すものである。
同図において、符号201、202は負荷素子、符号203、2
04は駆動用トランジスタ、符号205はバイアス抵抗、符
号206、207は負荷素子、符号208、209はソースフォロア
トランジスタ、符号210、211はレベルシフト用素子、符
号212、213、214は定電流源、符号215、216は電源用端
子、符号217はコンデンサ、符号218、219は入力端子、
符号220、221は出力端子をそれぞれ示している。入力信
号は入力端子218に与えられ、出力信号は出力端子220、
221から得ることができる。また、この単相入力差動増
幅器は単相入力の信号を扱うため、駆動用トランジスタ
204のゲートには抵抗分割によって発生した基準電圧が
与えられ、駆動用トランジスタ203のゲートにはコンデ
ンサ217を介して入力信号電圧が与えられる。
04は駆動用トランジスタ、符号205はバイアス抵抗、符
号206、207は負荷素子、符号208、209はソースフォロア
トランジスタ、符号210、211はレベルシフト用素子、符
号212、213、214は定電流源、符号215、216は電源用端
子、符号217はコンデンサ、符号218、219は入力端子、
符号220、221は出力端子をそれぞれ示している。入力信
号は入力端子218に与えられ、出力信号は出力端子220、
221から得ることができる。また、この単相入力差動増
幅器は単相入力の信号を扱うため、駆動用トランジスタ
204のゲートには抵抗分割によって発生した基準電圧が
与えられ、駆動用トランジスタ203のゲートにはコンデ
ンサ217を介して入力信号電圧が与えられる。
ところで、このような単相入力差動増幅器を構成する
トランジスタ、抵抗などの素子には温度特性があり、周
囲温度が変動するとこれに伴って最適なバイアス点が変
動してしまうといった問題があった。
トランジスタ、抵抗などの素子には温度特性があり、周
囲温度が変動するとこれに伴って最適なバイアス点が変
動してしまうといった問題があった。
この問題を解決するには、第２図で示した従来例の単
相入力差動増幅回路と同一構成の増幅回路を基準電圧発
生回路として用いればよい。その理由は基準電圧発生回
路によって発生する基準電圧が温度変動に対する変化を
打ち消すからである。この単相入力差動増幅器を第３図
に示す。基準電圧発生回路部302においては、負荷素子3
04、305の抵抗値が同じなので定電流源306を流れる電流
が半分ずつ負荷素子304、305に与えられる。そして電圧
VDDが負荷素子304、305によって電圧降下され、同じ電
圧値の電圧がソースフォロアトランジスタ307、308のそ
れぞれに供給される。そして、レベルシフトダイオード
309、310でレベルシフトされた出力電圧が駆動用トラン
ジスタ311、312のそれぞれのゲートに逆相の信号として
帰還される。この負帰還によって安定した出力電圧は高
抵抗313、314の抵抗分割によって平均化される。そして
この平均電圧が差動増幅回路部301の駆動トランジスタ3
15に基準電圧として与えられる。この基準電圧は温度の
変動に合わせて最適な電圧に自動的に調整されるので、
特性の変化を最小限に抑えることができる。
相入力差動増幅回路と同一構成の増幅回路を基準電圧発
生回路として用いればよい。その理由は基準電圧発生回
路によって発生する基準電圧が温度変動に対する変化を
打ち消すからである。この単相入力差動増幅器を第３図
に示す。基準電圧発生回路部302においては、負荷素子3
04、305の抵抗値が同じなので定電流源306を流れる電流
が半分ずつ負荷素子304、305に与えられる。そして電圧
VDDが負荷素子304、305によって電圧降下され、同じ電
圧値の電圧がソースフォロアトランジスタ307、308のそ
れぞれに供給される。そして、レベルシフトダイオード
309、310でレベルシフトされた出力電圧が駆動用トラン
ジスタ311、312のそれぞれのゲートに逆相の信号として
帰還される。この負帰還によって安定した出力電圧は高
抵抗313、314の抵抗分割によって平均化される。そして
この平均電圧が差動増幅回路部301の駆動トランジスタ3
15に基準電圧として与えられる。この基準電圧は温度の
変動に合わせて最適な電圧に自動的に調整されるので、
特性の変化を最小限に抑えることができる。
つまり、差動増幅回路部301と基準電圧発生回路部302
は同一構成なので、温度変動に対する変化は差動増幅回
路部301と基準電圧発生回路部302とで同時に発生する。
しかし、これらの変化は互いに打ち消し合うので、結果
としてこの差動増幅器の温度変動に対する特性の変化は
微小なものとなるのである。
は同一構成なので、温度変動に対する変化は差動増幅回
路部301と基準電圧発生回路部302とで同時に発生する。
しかし、これらの変化は互いに打ち消し合うので、結果
としてこの差動増幅器の温度変動に対する特性の変化は
微小なものとなるのである。
このように第３図に示す単相入力差動増幅器であれ
ば、温度特性が大幅に改善される。しかし、この単相入
力差動増幅器には差動増幅回路部が実質的に２つ必要に
なり、回路面積の増大、消費電力の増加といった問題が
新たに発生した。
ば、温度特性が大幅に改善される。しかし、この単相入
力差動増幅器には差動増幅回路部が実質的に２つ必要に
なり、回路面積の増大、消費電力の増加といった問題が
新たに発生した。
前記課題を解決するために、本発明に係る単相入力差
動増幅器の基準電圧発生回路部は、負荷素子とレベルシ
フト用素子と定電流源の直列回路で構成され、このレベ
ルシフト用素子および定電流源の各素子の大きさの比が
差動増幅回路部におけるレベルシフト用素子および定電
流源の各素子の大きさの比と同一であり、負荷素子の抵
抗値が差動増幅回路部のレベルシフト用素子とこの基準
電圧発生回路部のレベルシフト用素子の大きさの比の逆
数の２分の１である。
動増幅器の基準電圧発生回路部は、負荷素子とレベルシ
フト用素子と定電流源の直列回路で構成され、このレベ
ルシフト用素子および定電流源の各素子の大きさの比が
差動増幅回路部におけるレベルシフト用素子および定電
流源の各素子の大きさの比と同一であり、負荷素子の抵
抗値が差動増幅回路部のレベルシフト用素子とこの基準
電圧発生回路部のレベルシフト用素子の大きさの比の逆
数の２分の１である。
本発明にかかる単相入力差動増幅器は、上述したよう
に差動増幅回路部と基準電圧発生回路部の各素子が同じ
大きさの比になるように構成されている。このため差動
増幅回路部で発生した温度変動と同一の変動量の温度変
動が基準電圧発生回路部でも発生する。この温度変動に
よる特性の変化が差動増幅回路部と基準電圧発生回路部
で互いに打ち消される。
に差動増幅回路部と基準電圧発生回路部の各素子が同じ
大きさの比になるように構成されている。このため差動
増幅回路部で発生した温度変動と同一の変動量の温度変
動が基準電圧発生回路部でも発生する。この温度変動に
よる特性の変化が差動増幅回路部と基準電圧発生回路部
で互いに打ち消される。
第１図は、本発明の一実施例である単相入力差動増幅
器を示す回路図である。この単相入力差動増幅器は差動
増幅回路部101と基準電圧発生回路部102から構成されて
いる。
器を示す回路図である。この単相入力差動増幅器は差動
増幅回路部101と基準電圧発生回路部102から構成されて
いる。
差動増幅回路部101の駆動用トランジスタ103、104の
各ソースは互いに接続されており、定電流源105を介し
て電圧VSSの電源端子106に接続されている。駆動用トラ
ンジスタ103、104の各ドレインには、負荷素子107、108
がそれぞれ接続され、負荷素子107、108の他端は共に電
圧VDDの電源端子109に接続されている。駆動用トランジ
スタ103、104の各ゲートはバイアス抵抗110を介して互
いに接続されており、駆動用トランジスタ103のゲート
の他端はコンデンサ111を介して入力端子112と接続され
ている。また、駆動用トランジスタ104のゲートの他端
は基準電圧発生回路部と接続されている。駆動用トラン
ジスタ103、104の各ドレインにはソースフォロアトラン
ジスタ113、114のゲートに接続されており、；ソースフ
ォロアトランジスタ113、114のドレインは共に電圧VDD
の電源端子109に接続されている。ソースフォロアトラ
ンジスタ113、114のソースはレベルシフトダイオード11
5、116にそれぞれ接続されておりレベルシフト素子11
7、118が構成されている。レベルシフトダイオード11
5、116の他端には出力端子119、120がそれぞれ接続され
ている。レベルシフトダイオード115、116の他端には、
また定電流源121、122を介して電圧VSSの電源端子106が
接続されている。
各ソースは互いに接続されており、定電流源105を介し
て電圧VSSの電源端子106に接続されている。駆動用トラ
ンジスタ103、104の各ドレインには、負荷素子107、108
がそれぞれ接続され、負荷素子107、108の他端は共に電
圧VDDの電源端子109に接続されている。駆動用トランジ
スタ103、104の各ゲートはバイアス抵抗110を介して互
いに接続されており、駆動用トランジスタ103のゲート
の他端はコンデンサ111を介して入力端子112と接続され
ている。また、駆動用トランジスタ104のゲートの他端
は基準電圧発生回路部と接続されている。駆動用トラン
ジスタ103、104の各ドレインにはソースフォロアトラン
ジスタ113、114のゲートに接続されており、；ソースフ
ォロアトランジスタ113、114のドレインは共に電圧VDD
の電源端子109に接続されている。ソースフォロアトラ
ンジスタ113、114のソースはレベルシフトダイオード11
5、116にそれぞれ接続されておりレベルシフト素子11
7、118が構成されている。レベルシフトダイオード11
5、116の他端には出力端子119、120がそれぞれ接続され
ている。レベルシフトダイオード115、116の他端には、
また定電流源121、122を介して電圧VSSの電源端子106が
接続されている。
基準電圧発生回路部102のソースフォロアトランジス
タ123はドレインとゲートが短絡しており、ソースフォ
ロアトランジスタ123のドレインには負荷素子124を介し
て電圧VDDの電源端子109が接続されている。ソースフォ
ロアトランジスタ123のソースはレベルシフトダイオー
ド125に接続されておりレベルシフト素子126が構成され
ている。レベルシフトダイオード125の他端は駆動用ト
ランジスタ104のゲートに接続されている。さらに、レ
ベルシフトダイオード125の他端は定電流源127を介して
電圧VSSの電源端子106に接続されている。定電流源10
5、121、122、127のトランジスタのゲートは互いに接続
され、固定電位VCSが与えられる端子128に接続されてい
る。
タ123はドレインとゲートが短絡しており、ソースフォ
ロアトランジスタ123のドレインには負荷素子124を介し
て電圧VDDの電源端子109が接続されている。ソースフォ
ロアトランジスタ123のソースはレベルシフトダイオー
ド125に接続されておりレベルシフト素子126が構成され
ている。レベルシフトダイオード125の他端は駆動用ト
ランジスタ104のゲートに接続されている。さらに、レ
ベルシフトダイオード125の他端は定電流源127を介して
電圧VSSの電源端子106に接続されている。定電流源10
5、121、122、127のトランジスタのゲートは互いに接続
され、固定電位VCSが与えられる端子128に接続されてい
る。
ここで、レベルシフト用素子126および定電流源127の
各素子の大きさの比がレベルシフト素子117、118および
定電流源121、122の各素子の大きさの比と同一となるよ
うに構成され、また負荷素子124の抵抗値が、レベルシ
フト素子117、118とレベルシフト素子126の大きさの比
の逆数の２分の１となるように構成されている。
各素子の大きさの比がレベルシフト素子117、118および
定電流源121、122の各素子の大きさの比と同一となるよ
うに構成され、また負荷素子124の抵抗値が、レベルシ
フト素子117、118とレベルシフト素子126の大きさの比
の逆数の２分の１となるように構成されている。
例えば、レベルシフト素子117、118とレベルシフト素
子126の大きさの比が３対１の場合には、負荷素子124は
第３図の従来例の２分の３倍の抵抗値を持つ素子が用い
られる。また、レベルシフト素子117、118とレベルシフ
ト素子126の大きさの比が１対１の場合は、負荷素子124
は第３図の従来例の２分の１の抵抗値を持つ素子が用い
られる。以下に、１対１の比のレベルシフト素子で構成
された実施例の動作について説明する。
子126の大きさの比が３対１の場合には、負荷素子124は
第３図の従来例の２分の３倍の抵抗値を持つ素子が用い
られる。また、レベルシフト素子117、118とレベルシフ
ト素子126の大きさの比が１対１の場合は、負荷素子124
は第３図の従来例の２分の１の抵抗値を持つ素子が用い
られる。以下に、１対１の比のレベルシフト素子で構成
された実施例の動作について説明する。
入力端子112に与えられる入力信号の直流成分がコン
デンサ111で除去され、交流信号が駆動用トランジスタ1
03のゲートに与えられる。駆動用トランジスタ103で
は、この交流信号に従ってドレイン電流が変化し、この
ドレイン電流が負荷素子107を流れることにより、駆動
用トランジスタ103のドレインには交流信号が増幅され
た電圧が発生する。この信号電圧はソースフォロアトラ
ンジスタ113のゲートに与えられ、ソースフォロアトラ
ンジスタ113およびレベルシフト用素子115によってレベ
ルシフトされ、出力端子119から出力される。駆動用ト
ランジスタ104のドレインには、駆動用トランジスタ103
を流れる電流が変化することに伴って、103のドレイン
端子に現われたのと逆相の信号が発生し、この信号はレ
ベルシフトされて出力端子120から出力される。
デンサ111で除去され、交流信号が駆動用トランジスタ1
03のゲートに与えられる。駆動用トランジスタ103で
は、この交流信号に従ってドレイン電流が変化し、この
ドレイン電流が負荷素子107を流れることにより、駆動
用トランジスタ103のドレインには交流信号が増幅され
た電圧が発生する。この信号電圧はソースフォロアトラ
ンジスタ113のゲートに与えられ、ソースフォロアトラ
ンジスタ113およびレベルシフト用素子115によってレベ
ルシフトされ、出力端子119から出力される。駆動用ト
ランジスタ104のドレインには、駆動用トランジスタ103
を流れる電流が変化することに伴って、103のドレイン
端子に現われたのと逆相の信号が発生し、この信号はレ
ベルシフトされて出力端子120から出力される。
基準電圧発生回路部では、電源端子109に与えられた
電圧VDDが負荷素子124によって電圧降下され、さらにレ
ベルシフトダイオード125によってレベルシフトされた
電圧が基準電圧として駆動用トランジスタ104に与えら
れる。上述したように本実施例は１対１の比のレベルシ
フト素子で構成されているので、負荷素子124の抵抗値
は、負荷素子107、108の抵抗値の２分の１である。
電圧VDDが負荷素子124によって電圧降下され、さらにレ
ベルシフトダイオード125によってレベルシフトされた
電圧が基準電圧として駆動用トランジスタ104に与えら
れる。上述したように本実施例は１対１の比のレベルシ
フト素子で構成されているので、負荷素子124の抵抗値
は、負荷素子107、108の抵抗値の２分の１である。
本実施例では、基準電圧発生回路部102の回路が第３
図に示す従来例の差動増幅器の基準電圧発生回路部302
と等価な回路となるよう構成されている。従って、従来
例の差動増幅器と同じように温度変動に対する特性の変
化は微小なものとなる。この回路構成が基準電圧発生回
路部302の回路構成と等価である根拠は次の通りであ
る。
図に示す従来例の差動増幅器の基準電圧発生回路部302
と等価な回路となるよう構成されている。従って、従来
例の差動増幅器と同じように温度変動に対する特性の変
化は微小なものとなる。この回路構成が基準電圧発生回
路部302の回路構成と等価である根拠は次の通りであ
る。
基準電圧発生回路部302は、回路構成が左右対称であ
るので、前述したように負荷素子304、305を流れる電流
がそれぞれ等しく、ソースフォロアトランジスタ307、3
08に与えられる電圧が同一となり、第４図に示す基準電
圧発生回路部のように半分の回路構成でも同一の機能を
保持できる。ここで、負荷素子401は従来例の基準電圧
発生回路部302で並列に構成された負荷素子304、305と
の置き換えであり、定電流源402の電流値は定電流源306
の電流値の半分の値である。従って、負荷素子401の抵
抗値を負荷素子304の半分にすれば、定電流源306の電流
値は定電流源402の電流値と同一となる。
るので、前述したように負荷素子304、305を流れる電流
がそれぞれ等しく、ソースフォロアトランジスタ307、3
08に与えられる電圧が同一となり、第４図に示す基準電
圧発生回路部のように半分の回路構成でも同一の機能を
保持できる。ここで、負荷素子401は従来例の基準電圧
発生回路部302で並列に構成された負荷素子304、305と
の置き換えであり、定電流源402の電流値は定電流源306
の電流値の半分の値である。従って、負荷素子401の抵
抗値を負荷素子304の半分にすれば、定電流源306の電流
値は定電流源402の電流値と同一となる。
さらに、本実施例の基準電圧発生回路部に示すように
負荷素子124、ドレインとゲートが短絡したソースフォ
ロアトランジスタ123、レベルシフトダイオード125およ
び定電流源127を直列に接続して、従来例の基準電圧発
生回路部302と等価な回路が構成できる。この場合の負
荷素子124の抵抗値は負荷素子304の半分の値である。ま
たソースフォロアトランジスタ123は第４図のソースフ
ォロアトランジスタ403での電圧降下を模擬するための
ものである。このような構成の基準電圧発生回路であれ
ば、差動増幅回路部と同じ温度特性を持つために単相入
力差動増幅器の特性を温度によって変動させることが少
ない。またこのような回路であれば消費電力を低く抑え
ることができる。
負荷素子124、ドレインとゲートが短絡したソースフォ
ロアトランジスタ123、レベルシフトダイオード125およ
び定電流源127を直列に接続して、従来例の基準電圧発
生回路部302と等価な回路が構成できる。この場合の負
荷素子124の抵抗値は負荷素子304の半分の値である。ま
たソースフォロアトランジスタ123は第４図のソースフ
ォロアトランジスタ403での電圧降下を模擬するための
ものである。このような構成の基準電圧発生回路であれ
ば、差動増幅回路部と同じ温度特性を持つために単相入
力差動増幅器の特性を温度によって変動させることが少
ない。またこのような回路であれば消費電力を低く抑え
ることができる。
本発明に係る単相入力差動増幅器であれば、基準電圧
発生回路によって温度補償されるので、温度変動があっ
ても安定した温度特性を保持する。また、この単相入力
差動増幅器は小さな回路面積で、かつ少ない消費電力で
動作できる。
発生回路によって温度補償されるので、温度変動があっ
ても安定した温度特性を保持する。また、この単相入力
差動増幅器は小さな回路面積で、かつ少ない消費電力で
動作できる。
第１図は本発明の一実施例である単相入力差動増幅器を
示す回路図、第２図は従来の単相入力差動増幅器を示す
回路図、第３図は従来の単相入力差動増幅器を示す回路
図、第４図は基準電圧発生回路を示す回路図である。 101……差動増幅回路部、102……基準電圧発生回路部、
103、104……駆動用トランジスタ、105……定電流源、1
06……電源端子、107、108……負荷素子、110……バイ
アス抵抗、111……コンデンサ、112……入力端子、113
……、114……駆動用トランジスタ、115、116……レベ
ルシフトダイオード、117、118……レベルシフト素子、
119、120……出力端子、121、122……定電流源、123…
…ソースフォロアトランジスタ、124……負荷素子、125
……レベルシフトダイオード、126……レベルシフト素
子、127……定電流源、128……端子。
示す回路図、第２図は従来の単相入力差動増幅器を示す
回路図、第３図は従来の単相入力差動増幅器を示す回路
図、第４図は基準電圧発生回路を示す回路図である。 101……差動増幅回路部、102……基準電圧発生回路部、
103、104……駆動用トランジスタ、105……定電流源、1
06……電源端子、107、108……負荷素子、110……バイ
アス抵抗、111……コンデンサ、112……入力端子、113
……、114……駆動用トランジスタ、115、116……レベ
ルシフトダイオード、117、118……レベルシフト素子、
119、120……出力端子、121、122……定電流源、123…
…ソースフォロアトランジスタ、124……負荷素子、125
……レベルシフトダイオード、126……レベルシフト素
子、127……定電流源、128……端子。
Claims (1)
- 【請求項１】定電流源と、ソースが共通に前記定電流源
に接続された一対の駆動用トランジスタと、この一対の
駆動用トランジスタの各ドレインにそれぞれ接続された
負荷素子とからなり、前記駆動用トランジスタの一方の
ゲートを基準電圧端子、他方のゲートを入力端子とする
増幅段と、 ソースフォロアトランジスタを含むレベルシフト用素子
と定電流源との直列回路からなり、前記負荷素子の一端
がこのソースフォロアトランジスタのゲートに接続され
このレベルシフト用素子の一端を出力端子とするレベル
シフト段とを備えた差動増幅回路部と、 前記基準電圧端子に基準電圧を供給する基準電圧発生回
路部とを備えた単相入力差動増幅器において、 前記基準電圧発生回路部は負荷素子とレベルシフト用素
子と定電流源の直列回路で構成され、 このレベルシフト用素子および定電流源の各素子の大き
さの比が前記差動増幅回路部における前記レベルシフト
用素子および前記定電流源の各素子の大きさの比と同一
であり、 負荷素子の抵抗値が前記差動増幅回路部の前記レベルシ
フト用素子とこの基準電圧発生回路部の前記レベルシフ
ト用素子の大きさの比の逆数の２分の１であることを特
徴とする単相入力差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190168A JP3044758B2 (ja) | 1990-07-18 | 1990-07-18 | 単相入力差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190168A JP3044758B2 (ja) | 1990-07-18 | 1990-07-18 | 単相入力差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479416A JPH0479416A (ja) | 1992-03-12 |
| JP3044758B2 true JP3044758B2 (ja) | 2000-05-22 |
Family
ID=16253569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2190168A Expired - Lifetime JP3044758B2 (ja) | 1990-07-18 | 1990-07-18 | 単相入力差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044758B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191482A (ja) | 2005-01-07 | 2006-07-20 | Nec Micro Systems Ltd | ドライバ回路 |
-
1990
- 1990-07-18 JP JP2190168A patent/JP3044758B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479416A (ja) | 1992-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519309A (en) | Voltage to current converter with extended dynamic range | |
| EP1056207B1 (en) | Voltage-controlled ring oscillator with differential amplifiers | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| USRE31749E (en) | Class B FET amplifier circuit | |
| EP0639889B1 (en) | Low voltage fully differential operational amplifiers | |
| KR950005169B1 (ko) | 평형 차동 증폭기 | |
| US5475343A (en) | Class AB complementary output stage | |
| US5021730A (en) | Voltage to current converter with extended dynamic range | |
| US4253033A (en) | Wide bandwidth CMOS class A amplifier | |
| EP0286347B1 (en) | Balanced output analog differential amplifier circuit | |
| US6437628B1 (en) | Differential level shifting buffer | |
| US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
| US4628280A (en) | Amplifier arrangement | |
| EP0596653B1 (en) | Low voltage reference current generating circuit | |
| JP3880649B2 (ja) | 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー | |
| US5920217A (en) | 50% Duty cycle signal generator | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| JP3044758B2 (ja) | 単相入力差動増幅器 | |
| JP3162732B2 (ja) | 増幅回路 | |
| US5497124A (en) | Class AB push-pull drive circuit, drive method therefor and class AB electronic circuit using the same | |
| KR950005170B1 (ko) | 증폭기 | |
| US4882548A (en) | Low distortion current mirror | |
| JP3909865B2 (ja) | 容量的に負荷状態とされたホロワ回路に対するひずみ補償 | |
| US5220291A (en) | Complementary transistor oscillator | |
| US5162735A (en) | Operational amplifier circuit with improved gain of feedback loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |