JPH0878819A - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法

Info

Publication number
JPH0878819A
JPH0878819A JP21117194A JP21117194A JPH0878819A JP H0878819 A JPH0878819 A JP H0878819A JP 21117194 A JP21117194 A JP 21117194A JP 21117194 A JP21117194 A JP 21117194A JP H0878819 A JPH0878819 A JP H0878819A
Authority
JP
Japan
Prior art keywords
hole
solder resist
photo
land
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21117194A
Other languages
English (en)
Other versions
JP3711569B2 (ja
Inventor
Akiko Tsujii
章子 辻井
Kazutomo Higa
一智 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21117194A priority Critical patent/JP3711569B2/ja
Publication of JPH0878819A publication Critical patent/JPH0878819A/ja
Application granted granted Critical
Publication of JP3711569B2 publication Critical patent/JP3711569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 各種電子機器に使用されるプリント配線板に
おいて、スルーホールコーナーの部分における導体の露
出を解消し、電子機器の信頼性を向上させることを目的
とする。 【構成】 スルーホール14の径とほぼ同径の除去部を
有する写真現像型ソルダレジスト17が形成され、この
写真現像型ソルダレジスト17の除去されたスルーホー
ル14と一体化したランド13上とスルーホール14コ
ーナーのスルーホール14内側部分に絶縁樹脂層22を
形成した構成である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種電子機器などに使
用される2層以上のプリント配線板及びその製造方法に
関するものである。
【0002】
【従来の技術】近年、各種電子機器などに数多く使用さ
れているプリント配線板は、電子機器の小型化や多機能
化に伴い、配線の高密度化と共に、電子部品の実装性や
はんだ付け性などに高い信頼性が要求されるようになっ
てきている。
【0003】以下に、従来のプリント配線板とその製造
方法について説明する。図3は従来のプリント配線板の
製造過程を示す工程断面図である。
【0004】図3において、1は絶縁基板、2は導体パ
ターン、3はランド、4はスルーホール、5は写真現像
型ソルダレジストインキ、6は写真現像型ソルダレジス
ト、7は写真現像型ソルダレジスト形成用マスクフィル
ムである。
【0005】以上のように構成されたプリント配線板の
写真現像型ソルダレジストの形成について、以下に説明
する。
【0006】まず、所定の大きさに切断された銅張積層
板(図示せず)に、NCボール盤やドリルなどの手段を
用いて部品穴や導通スルーホール穴などとなる各種穴が
形成される。各種穴が形成された銅張積層板は、銅めっ
きをその全表面に施した後、スクリーン印刷法や写真現
像法などによりエッチングレジストを形成する。そし
て、塩化第2銅などの溶液を用いてエッチングを行い、
導体パターン2、ランド3やスルーホール4を形成した
後、エッチングレジストを剥離する。
【0007】ついで図3(a)に示すように、絶縁基板
1上に導体パターン2、ランド3やスルーホール4が形
成されたプリント配線板の表裏面に写真現像型ソルダレ
ジストインキ5を塗布し、熱風などにより指触乾燥を行
う。
【0008】次に、図3(b)に示すように、写真現像
型ソルダレジスト形成用マスクフィルム7を指触乾燥し
た写真現像型ソルダレジストインキ5面に密着させ、紫
外線露光した後、図3(c)に示すように写真現像型ソ
ルダレジストインキ5の未露光部を所定の現像液で現像
し、写真現像型ソルダレジスト6を形成する。
【0009】その後、必要に応じてロードマップ用イン
キをスクリーン印刷法などにより塗布し、遠赤外線や紫
外線などで硬化させて、写真現像型ソルダレジスト6と
ロードマップをプリント配線板上に形成している。
【0010】このようにプリント配線板の配線の高密度
化やはんだ付け性の保証に対応するため、プリント配線
板への写真現像型ソルダレジスト6の形成は、高解像性
を有する写真現像型ソルダレジストインキ5を用いた写
真現像法がよく用いられている。
【0011】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、プリント配線板の表裏面に写真現像型ソル
ダレジストインキ5を塗布する際、スルーホール4の開
口部分からスルーホール4内側にだれ込みが生じ、紫外
線による両面同時露光時に、図3(d)のように写真現
像型ソルダレジストインキ5のスルーホール4の開口部
分が露光され、現像後、写真現像型ソルダレジスト6の
不必要な残渣が発生する。
【0012】このために、写真現像型ソルダレジスト形
成用マスクフィルム7では遮光部分をスルーホール4の
径より大きく設定し、写真現像型ソルダレジスト6の不
必要な残渣の発生を防止しなければならない。
【0013】また、形成された写真現像型ソルダレジス
ト6は高解像性を有するものの、指触乾燥条件や現像条
件の適正範囲内であっても、プリント配線板上の写真現
像型ソルダレジストインキ5から未露光部分を完全除去
する際、図3(e)に示すようにアンダーカットが発生
し易い。
【0014】このため図3(f)に示すように、スルー
ホール4のコーナー部分では導体が露出し、テープキャ
リアパッケージやリード付きの電子部品をプリント配線
板に実装し、はんだ付けすると、スルーホール4のコー
ナー部分の写真現像型ソルダレジスト6の端部に、フラ
ックスの溜まりやはんだボールが付着し、電子機器の製
造工程や市場において外力や振動などが加わった状態
で、はんだホールの遊離が発生し、精密部品の機能への
障害、溜まったフラックスによるプリント配線板の絶縁
性への影響や電子部品リードとスルーホール4との接触
によるショートを誘発させるなどという問題点を有して
いた。
【0015】本発明は上記従来の問題点を解決するもの
で、プリント配線板におけるスルーホールのコーナー部
分の導体の露出を解消し、電子機器の信頼性を向上させ
るプリント配線板及びその製造方法を提供することを目
的とする。
【0016】
【課題を解決するための手段】上記目的を達成するため
に本発明のプリント配線板は、スルーホールを有した基
板と、前記基板上に積層した導体パターンと、前記スル
ーホール内周面に形成するとともに、前記スルーホール
近傍の前記基板の表裏面上に設けたランドと、前記導体
パターン上に積層した写真現像型ソルダレジストとを備
え、前記基板の表面側のランドと裏面側のランドの内、
一方のランド上には写真現像型ソルダレジストを積層し
ており、写真現像型ソルダレジストを積層したランド側
の前記スルーホールのコーナー部に絶縁樹脂層を設けた
構成としたものである。
【0017】また、その製造方法は、スルーホールを有
した基板上に導体パターンを積層する第1工程と、前記
スルーホール内周面及び前記スルーホール近傍の前記基
板の表裏面上にランドを設ける第2工程と、前記導体パ
ターン上に写真現像型ソルダレジストを積層する第3工
程と、前記基板の表面側のランドと裏面側のランドの
内、一方のランド上に写真現像型ソルダレジストを積層
する第4工程と、前記写真現像型ソルダレジストを積層
したランド側の前記スルーホールのコーナー部に絶縁樹
脂層を設ける第5工程とを有した構成としたものであ
る。
【0018】
【作用】この構成によって、写真現像型ソルダレジスト
の端面にアンダーカットが発生しても絶縁樹脂がアンダ
ーカットの部分へ充填されるとともに、スルーホールの
コーナー部のランドへ絶縁樹脂層の形成を行うことがで
きる。
【0019】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
【0020】図1は、本発明の一実施例におけるプリン
ト配線板の断面図を示し、図2は、本発明の一実施例に
おけるプリント配線板の製造過程を示す工程断面図であ
る。
【0021】図1及び図2において、11は絶縁基板、
12は導体パターン、13はランド、14はスルーホー
ル、15及び16は写真現像型ソルダレジストインキ、
17及び18は写真現像型ソルダレジスト、19及び2
0は写真現像型ソルダレジスト形成用マスクフィルム、
21はスルーホール部分の遮光部、22はロードマップ
用のインキで構成された絶縁樹脂層、23は絶縁樹脂層
形成用原版、24は光透過性絶縁樹脂層パターン、25
はスクリーン版、26は開口部である。
【0022】プリント配線板は、スルーホール14を有
した絶縁基板11と、この絶縁基板11上に積層した導
体パターン12と、スルーホール14の内周面に形成す
るとともに、スルーホール14近傍の絶縁基板11の表
裏面上に設けたランド13と、導体パターン12上に積
層した写真現像型ソルダレジスト17,18とを備えて
いる。絶縁基板11の表面側のランド13と裏面側のラ
ンド13の内、表面側のランド13上には写真現像型ソ
ルダレジスト17を積層しており、写真現像型ソルダレ
ジスト17を積層したランド13側のスルーホール14
のコーナー部に絶縁樹脂層22を設けている。
【0023】以上のように構成されたプリント配線板及
びその製造方法について、図2を用いてその動作を説明
する。
【0024】まず、図2(a)に示すように、絶縁基板
11上に導体パターン12、ランド13やスルーホール
14を形成したプリント配線板上にアルカリ現像型の写
真現像型ソルダレジストインキ15及び16をスクリー
ン印刷、ロールコータやカーテンコータなどの手段を用
いてプリント配線板の表裏全面に塗布し、熱風循環槽な
どで温度60〜80℃、時間15〜30分程度の条件で
指触乾燥を行う。
【0025】次に、図2(b)に示すように、写真現像
型ソルダレジスト形成用マスクフィルム19及び20を
真空密着させ、紫外線光量約500〜700mJ/cm2
露光する。この写真現像型ソルダレジスト形成用マスク
フィルム19には、図2(c)に示すように、スルーホ
ール14とほぼ同径、好ましくはスルーホール14より
0.10〜0.20mm大きく設定された遮光部21を有
している。
【0026】ついで、図2(d)に示すように、炭酸ナ
トリウムを主成分とする現像液で未露光部を現像・除去
した後、必要に応じて熱風などにより形成された写真現
像型ソルダレジスト17及び18の硬化を行う。
【0027】次に、図2(e)に示すように、スルーホ
ール14のコーナー部及び写真現像型ソルダレジスト1
7上に絶縁樹脂からなるロードマップ用インキをスクリ
ーン版25の開口部26を介して印刷し、絶縁樹脂層2
2を形成して、ロードマップを形成する。
【0028】このスクリーン版25は、図2(f)に示
すような絶縁樹脂層形成用原版23より製作される。こ
のスクリーン版25製作用の絶縁樹脂層形成用原版23
には、図2(g)に示すように、スルーホール14に対
応する部分にロードマップ用パターンとして光透過性絶
縁樹脂層パターン24がスルーホール14の径より0.
10〜0.30mm小さい径で画像形成されて、スクリー
ン版25の開口部26に対応している。この光透過性絶
縁樹脂層パターン24は、スルーホール14の径より
0.15〜0.20mm小さく設定することが最も好まし
い。
【0029】その後、熱風循環槽などで温度130〜1
60℃、時間30〜60分程度の条件で最終の硬化を行
って、絶縁樹脂層22と絶縁基板11や写真現像型ソル
ダレジスト17との密着性を安定化させた後、外形加工
や表面処理などを経て、図1に示すようなプリント配線
板を得る。
【0030】次に、プリント配線板は電子部品の実装工
程へと搬送された後、電子部品の装着、はんだ付けなど
が行われ、電子機器に組み込まれる。
【0031】本実施例によるとスルーホール14のコー
ナー部分での導体の露出はなく、スルーホールのコーナ
ー部分の写真現像型ソルダレジスト端部におけるフラッ
クスの溜まりやはんだボール付着の発生がほとんどな
い。
【0032】さらに、絶縁樹脂層22は、絶縁樹脂から
なるロードマップ用インキを印刷して形成しているの
で、絶縁樹脂層22をロードマップとすることができ、
プリント配線板の組立て及び修理を一層便利にする。
【0033】なお、本発明の実施例においてプリント配
線板の構造は両面プリント配線板としたが3層以上の多
層プリント配線板であってもよく、また写真現像型ソル
ダレジストインキ15,16はアルカリ現像型とした
が、溶剤現像型としてもよい。さらに、スルーホール1
4は部品挿入穴としたが、スルーホール14は導通用の
バイアホールとしてもよいことは言うまでもない。
【0034】また、本実施例では、表面側のランド13
上に写真現像型ソルダレジスト17を積層し、この写真
現像型ソルダレジスト17を積層したランド13側のス
ルーホール14のコーナー部に絶縁樹脂層22を設けた
が、裏面側のランド13上に写真現像型ソルダレジスト
17を積層し、この写真現像型ソルダレジスト17を積
層したランド13側のスルーホール14のコーナー部に
絶縁樹脂層22を設けてもよい。
【0035】さらに、スルーホール14のコーナー部に
設けた絶縁樹脂層22はロードマップ用インキを用いて
ロードマップとしたが、単なる絶縁樹脂でもかまわな
い。
【0036】
【発明の効果】以上のように本発明は、写真現像型ソル
ダレジストの端面にアンダーカットが発生しても、絶縁
樹脂層がそれを埋めるようにスルーホールのコーナー部
のランドへ塗布、形成されるので、写真現像型ソルダレ
ジストを積層したランド側のスルーホールのコーナー部
分のフラックスの溜まりやはんだボール付着の発生を抑
制することができ、電子機器の信頼性を向上させる優れ
たプリント配線板及びその製造方法を実現することがで
きるものである。
【図面の簡単な説明】
【図1】本発明の一実施例におけるプリント配線板の断
面図
【図2】同実施例におけるプリント配線板の製造方法を
示す工程断面図
【図3】従来のプリント配線板の製造方法を示す工程断
面図
【符号の説明】
11 絶縁基板 12 導体パターン 13 ランド 14 スルーホール 15,16 写真現像型ソルダレジストインキ 17,18 写真現像型ソルダレジスト 19,20 写真現像型ソルダレジスト形成用マスクフ
ィルム 21 スルーホール部分の遮光部 22 絶縁樹脂層 23 絶縁樹脂層形成用原版 24 光透過性絶縁樹脂層パターン 25 スクリーン版 26 開口部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 スルーホールを有した基板と、前記基板
    上に積層した導体パターンと、前記スルーホール内周面
    に形成するとともに、前記スルーホール近傍の前記基板
    の表裏面上に設けたランドと、前記導体パターン上に積
    層した写真現像型ソルダレジストとを備え、前記基板の
    表面側のランドと裏面側のランドの内、一方のランド上
    には前記写真現像型ソルダレジストを積層しており、前
    記写真現像型ソルダレジストを積層したランド側の前記
    スルーホールのコーナー部に絶縁樹脂層を設けたプリン
    ト配線板。
  2. 【請求項2】 絶縁樹脂層をロードマップとする請求項
    1記載のプリント配線板。
  3. 【請求項3】 スルーホールを有した基板上に導体パタ
    ーンを積層する第1工程と、前記スルーホール内周面及
    び前記スルーホール近傍の前記基板の表裏面上にランド
    を設ける第2工程と、前記導体パターン上に写真現像型
    ソルダレジストを積層する第3工程と、前記基板の表面
    側のランドと裏面側のランドの内、一方のランド上に写
    真現像型ソルダレジストを積層する第4工程と、前記写
    真現像型ソルダレジストを積層したランド側の前記スル
    ーホールのコーナー部に絶縁樹脂層を設ける第5工程と
    を有したプリント配線板の製造方法。
  4. 【請求項4】 第5工程において、スルーホール径より
    小径のパターンを備えたスクリーン版により絶縁樹脂層
    をスルーホールのコーナー部に塗布して設けた請求項3
    記載のプリント配線板の製造方法。
JP21117194A 1994-09-05 1994-09-05 プリント配線板及びその製造方法 Expired - Fee Related JP3711569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21117194A JP3711569B2 (ja) 1994-09-05 1994-09-05 プリント配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21117194A JP3711569B2 (ja) 1994-09-05 1994-09-05 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0878819A true JPH0878819A (ja) 1996-03-22
JP3711569B2 JP3711569B2 (ja) 2005-11-02

Family

ID=16601590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21117194A Expired - Fee Related JP3711569B2 (ja) 1994-09-05 1994-09-05 プリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3711569B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212592A (ja) * 2009-03-12 2010-09-24 Sanyo Electric Co Ltd 回路基板及びその製造方法
JP2012028496A (ja) * 2010-07-22 2012-02-09 Yazaki Corp メタルコア基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212592A (ja) * 2009-03-12 2010-09-24 Sanyo Electric Co Ltd 回路基板及びその製造方法
JP2012028496A (ja) * 2010-07-22 2012-02-09 Yazaki Corp メタルコア基板とその製造方法

Also Published As

Publication number Publication date
JP3711569B2 (ja) 2005-11-02

Similar Documents

Publication Publication Date Title
US5258094A (en) Method for producing multilayer printed wiring boards
US4529477A (en) Process for the manufacture of printed circuit boards
KR20000047653A (ko) 두 개의 신호 플레인과 한 개의 전원 플레인을 갖는 회로기판
JP3031042B2 (ja) 表面実装用プリント配線板
JPH04186792A (ja) プリント配線板およびその製造方法
JP3711569B2 (ja) プリント配線板及びその製造方法
JP2001060769A (ja) 配線板の製造方法
JP3104541B2 (ja) プリント配線板の製造方法
JP2910261B2 (ja) プリント配線板とその製造方法
KR100688708B1 (ko) 인쇄회로기판의 제조방법
JP2797871B2 (ja) プリント配線板の製造方法
KR100305570B1 (ko) 인쇄회로기판및그제조방법
JPH1013017A (ja) プリント配線板の製造方法
JPS5921095A (ja) 多層印刷配線板の製造方法
JPH04277695A (ja) プリント配線板
JP2912114B2 (ja) 印刷配線板の製造方法
JP3010869B2 (ja) プリント配線板の製造方法
JP3019470B2 (ja) プリント配線板の製造方法
JP2680948B2 (ja) プリント配線板の製造方法
JP2002171070A (ja) プリント配線基板の製造方法
JP3019502B2 (ja) プリント配線板とその製造方法
JPH0567871A (ja) 印刷配線板及びその製造方法
JPH118465A (ja) アディティブ法プリント配線板の製造方法
KR19990048049A (ko) 빌드업 다층 인쇄회로기판의 제조방법
JPH06318774A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050419

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050808

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080826

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130826

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees