JPH0878386A - 半導体エッチング方法，半導体装置の製造方法，半導体レーザの製造方法，及び半導体レーザ - Google Patents

半導体エッチング方法，半導体装置の製造方法，半導体レーザの製造方法，及び半導体レーザ

Info

Publication number
JPH0878386A
JPH0878386A JP6209980A JP20998094A JPH0878386A JP H0878386 A JPH0878386 A JP H0878386A JP 6209980 A JP6209980 A JP 6209980A JP 20998094 A JP20998094 A JP 20998094A JP H0878386 A JPH0878386 A JP H0878386A
Authority
JP
Japan
Prior art keywords
etching
layer
insulating film
stripe
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6209980A
Other languages
English (en)
Other versions
JP3374878B2 (ja
Inventor
Takashi Motoda
隆 元田
Manabu Kato
加藤　　学
Masayoshi Takemi
政義 竹見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20998094A priority Critical patent/JP3374878B2/ja
Priority to EP95113480A priority patent/EP0703605A3/en
Priority to CN95116817A priority patent/CN1138747A/zh
Priority to US08/522,933 priority patent/US5872022A/en
Priority to KR1019950028694A priority patent/KR960012356A/ko
Publication of JPH0878386A publication Critical patent/JPH0878386A/ja
Application granted granted Critical
Publication of JP3374878B2 publication Critical patent/JP3374878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1228—DFB lasers with a complex coupled grating, e.g. gain or loss coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2237—Buried stripe structure with a non-planar active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 エッチング液を用いることなく、半導体層を
制御性よくエッチングできる半導体エッチング方法，該
エッチング方法を用いた半導体装置の製造方法，及び半
導体レーザの製造方法，並びに上記エッチング方法を用
いて形成された半導体レーザを提供する。 【構成】 ＩｎＰ基板１上に開口部を有する絶縁膜２を
設け、この絶縁膜２をマスクとして上記ＩｎＰ基板１
を、基板温度をＩｎＰの成長温度よりも約５０℃高い７
００℃の温度として、ＰＨ3 ガスと水素ガスを供給し
た、装置内圧力が３０ＴｏｒｒであるＭＯＣＶＤ装置内
に保持して選択的にエッチングする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体エッチング方
法，半導体装置の製造方法，半導体レーザの製造方法，
及び半導体レーザに関し、特にIII-Ｖ族化合物半導体の
エッチング方法，該半導体エッチング方法を用いた半導
体装置の製造方法，及び半導体レーザの製造方法，並び
に上記半導体エッチング方法を用いて形成された半導体
レーザに関するものである。
【０００２】
【従来の技術】図４２は従来の半導体エッチング方法を
説明するための半導体レーザの製造方法を示す工程図で
あり、図において、１０１はｐ型ＩｎＰ基板，１０２は
ｐ型ＩｎＰクラッド層，１０３はＩｎＧａＡｓＰ活性
層，１０４はｎ型ＩｎＰクラッド層，１０５は絶縁膜，
１０６は第１のｎ型ＩｎＰブロック層，１０７はｐ型Ｉ
ｎＰブロック層，１０８は第２のｎ型ＩｎＰブロック
層，１０９はｐ型ＩｎＰコンタクト層，１１０はｎ側電
極，１１１はｐ側電極である。
【０００３】次に、製造方法について説明する。まず、
ｐ型ＩｎＰ基板１０１上に、ｐ型クラッド層１０２，活
性層１０３，ｎ型クラッド層１０４を順次ＭＯＣＶＤ装
置内で結晶成長させる（図４２(a))。次に、ウエハをＭ
ＯＣＶＤ装置から取り出し、ｎ型クラッド層１０４上に
ストライプ状の絶縁膜１０５を形成し、ウエハを該絶縁
膜１０５をマスクとして上記ｎ型クラッド層１０４表面
から、ｐ型ＩｎＰ基板１０１に達するまで臭素−メタノ
ール混合液や、硫酸系エッチング液等を用いて液相エッ
チングして、図４２(b) に示すようにメサストライプ形
状を形成する。さらに、ウエハをＭＯＣＶＤ装置内に戻
して、該メサストライプを埋め込むようにｎ型ＩｎＰブ
ロック層１０６，ｐ型ＩｎＰブロック層１０７，第２の
ｎ型ＩｎＰブロック層１０８を選択再成長させ（図４２
(c))、その後、ウエハをＭＯＣＶＤ装置から取り出し、
絶縁膜１０５を除去し、さらにウエハをＭＯＣＶＤ装置
内に戻して上記メサストライプ上，および第２のｎ型Ｉ
ｎＰブロック層１０８上にコンタクト層１０９を形成
し、さらに蒸着によりコンタクト層１０９表面にｎ側電
極１１０を，また基板１０１の裏面側にｐ側電極１１１
を形成して、図４２(d) に示すような半導体レーザを得
る。
【０００４】
【発明が解決しようとする課題】以上のように、従来の
化合物半導体のエッチング方法としては、臭素−メタノ
ール混合液や、硫酸系エッチング液等のエッチング液を
用いた液相エッチングが行われていたため、エッチング
レートのコントロールが非常に難しく、エッチング残し
厚の制御が非常に困難であるという問題があった。
【０００５】また、エッチング液を用いて行われていた
ため、ウエハ上の位置によるエッチングのばらつきが発
生し易く、エッチングの制御性が悪いという問題があっ
た。
【０００６】また、近年、半導体装置の製造プロセスに
おいて、再成長界面の酸化や不純物の付着を無くすため
に、化合物半導体のエッチングと再成長をＭＯＣＶＤ
（metal organic chemical vapor deposition)装置内で
連続して行うプロセスが研究されているが、従来の液相
エッチングはＭＯＣＶＤ装置等の半導体結晶成長装置内
での半導体層をエッチングには、装置の構造上、適用す
ることが困難であるという問題があった。
【０００７】この発明は上記のような問題点を解決する
ために行われたものであり、エッチング液を用いること
なく、半導体層を制御性よくエッチングできるエッチン
グ方法を提供することを目的とする。
【０００８】また、この発明は、上記エッチング方法を
用いた半導体装置の製造方法，及び半導体レーザの製造
方法を提供することを目的とする。
【０００９】また、この発明は、上記エッチング方法を
用いて形成された半導体レーザを提供することを目的と
する。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置のエッチング方法は、III-Ｖ族化合物半導体層を、該
III-Ｖ族化合物半導体を構成するＶ族原料を含むエッチ
ングガスを用い、当該III-Ｖ族化合物半導体の結晶成長
温度より高い温度で保持してエッチングするものであ
る。
【００１１】また、上記半導体エッチング方法におい
て、上記エッチングガスに、上記III-Ｖ族化合物半導体
層を構成するIII 族原料ガスを添加して、上記エッチン
グのエッチング特性を制御するものである。
【００１２】また、上記半導体エッチング方法におい
て、上記III-Ｖ族化合物半導体層はＩｎＰ層であり、上
記エッチングはエッチングガスとしてＰＨ3 （ホスフィ
ン）ガスを含むガスを用いて行うものである。
【００１３】また、上記半導体エッチング方法におい
て、上記III-Ｖ族化合物半導体層はＩｎＰ層であり、上
記エッチングは該ＩｎＰ層を７００℃以上に保持して行
われるものである。
【００１４】また、上記半導体エッチング方法におい
て、上記III-Ｖ族化合物半導体層はＩｎＰ層であり、上
記エッチングは該ＩｎＰ層を７００℃以上に保持し、エ
ッチングガスとして流量が４００ＳＣＣＭであるＰＨ3
ガスと，流量が２５ＳＣＣＭであるＨ2 （水素）ガスを
用い、圧力を３０Ｔｏｒｒとした所定の反応装置内で行
われるものである。
【００１５】また、上記半導体エッチング方法におい
て、III-Ｖ族化合物半導体層の一主面上に、開口幅の異
なる複数の領域からなるストライプ状の開口部を備えた
絶縁膜を形成し、これをマスクとして、上記III-Ｖ族化
合物半導体層を選択的にエッチングするようにしたもの
である。
【００１６】また、上記半導体エッチング方法におい
て、III-Ｖ族化合物半導体層の一主面上に、開口幅が一
定のストライプ状の開口部を備え、該ストライプ状開口
部の伸びる方向において幅の異なる複数の領域を有する
絶縁膜を形成し、これをマスクとして、上記III-Ｖ族化
合物半導体層を選択的にエッチングするようにしたもの
である。
【００１７】また、この発明に係る半導体エッチング方
法は、III-Ｖ族化合物半導体層を、該III-Ｖ族化合物半
導体層を構成するＶ族原料を含むエッチングガスを供給
した雰囲気下で保持し、該III-Ｖ族化合物半導体層の表
面の所定の領域のみを加熱して、当該加熱された領域の
みを選択的にエッチングするものである。
【００１８】また、上記半導体エッチング方法におい
て、上記エッチングを、上記III-Ｖ族化合物半導体層
を、該III-Ｖ族化合物半導体を結晶成長可能な温度で保
持して行うようにしたものである。
【００１９】また、この発明に係る半導体装置の製造方
法は、III-Ｖ族化合物半導体層の一主面上に開口部を有
する絶縁膜を形成し、これをマスクとして、上記III-Ｖ
族化合物半導体層を、上記半導体エッチング方法を用い
て、選択的にエッチングし、上記III-Ｖ族化合物半導体
層が外気に触れないように、上記エッチングに用いたエ
ッチングガスを結晶成長用ガスに変えて、上記絶縁膜を
マスクとして他の半導体層を結晶再成長させる工程を備
えたものである。
【００２０】また、この発明に係る半導体レーザの製造
方法は、第１導電型のIII-Ｖ族化合物半導体層の一主面
上に開口部を有する絶縁膜を形成し、これをマスクとし
て、上記第１導電型のIII-Ｖ族化合物半導体層を、上記
半導体エッチング方法を用いて選択的にエッチングし、
上記第１導電型のIII-Ｖ族化合物半導体層が外気に触れ
ないように、上記エッチングに用いたエッチングガスを
結晶成長用ガスに変えて、上記絶縁膜をマスクとして、
第１導電型クラッド層，活性層，及び第２導電型クラッ
ド層により構成されるダブルヘテロ構造を順次、選択再
成長させる工程を備えたものである。
【００２１】また、この発明に係る半導体レーザの製造
方法は、III-Ｖ族化合物半導体層の一主面上に、開口幅
の異なる複数の領域からなるストライプ上の開口部を備
えた絶縁膜を形成し、これをマスクとして、上記半導体
エッチング方法を用いて、上記III-Ｖ族化合物半導体層
を選択的にエッチングし、上記絶縁膜をマスクとして多
重量子井戸構造層を選択的に成長させる工程を備えたも
のである。
【００２２】また、この発明に係る半導体装置の製造方
法は、III-Ｖ族化合物半導体層の一主面上に、所定のピ
ッチで互いに平行に配列された複数のストライプ状の開
口部を有する絶縁膜を形成し、これをマスクとして、上
記半導体エッチング方法を用いて、上記III-Ｖ族化合物
半導体層を選択的にエッチングする工程を備えたもので
ある。
【００２３】また、上記半導体装置の製造方法におい
て、上記複数のストライプ状の開口部は、その所定の領
域のストライプ長が、その他の領域のストライプ長と異
なるように形成されているものである。
【００２４】また、上記半導体装置の製造方法におい
て、上記複数のストライプ状の開口部は、そのストライ
プ長が互いに等しくなるよう形成されており、上記絶縁
膜は、その所定の領域において、上記開口部の配列方向
と垂直な方向の幅が、他の領域の幅に対して狭くなるよ
う形成されているものである。
【００２５】また、上記半導体装置の製造方法におい
て、上記III-Ｖ族化合物半導体層を選択エッチングした
後、上記III-Ｖ族化合物半導体層が外気にさらされない
ように上記エッチングに用いたエッチングガスを結晶成
長用ガスに変え、上記絶縁膜を用いて、他の半導体層を
結晶再成長させる工程を備えたものである。
【００２６】また、この発明に係る半導体レーザの製造
方法は、第１導電型のIII-Ｖ族化合物半導体基板の一主
面上にIII-Ｖ族化合物半導体材料により構成される電流
ブロック層を形成し、この電流ブロック層表面にストラ
イプ状の開口部を有する絶縁膜を形成し、この絶縁膜を
マスクとして、上記半導体エッチング方法を用いて、上
記電流ブロック層を上記基板に達するまで選択的にエッ
チングしてストライプ状の溝を形成し、このストライプ
状の溝の表面が外気に触れないように上記エッチングに
用いたエッチングガスを結晶成長用ガスに変え、上記絶
縁膜を用いて、第１導電型クラッド層，活性層，及び第
２導電型クラッド層により構成されるダブルヘテロ構造
を順次、選択再成長させる工程を備えたものである。
【００２７】また、この発明に係る半導体レーザの製造
方法は、第１導電型のIII-Ｖ族化合物半導体基板の一主
面上に、第１導電型クラッド層，活性層，及び第２導電
型クラッド層により構成されるダブルヘテロ構造を形成
し、このダブルヘテロ構造上にストライプ状の絶縁膜を
形成し、これをマスクとして、上記半導体エッチング方
法を用いて、上記ダブルヘテロ構造を上記基板に達する
まで選択エッチングして、メサストライプを形成し、上
記エッチングにより露出した面が外気に触れないように
上記エッチングに用いたエッチングガスを結晶成長用ガ
スに変え、上記絶縁膜を用いて、上記メサストライプを
埋め込むように電流ブロック層を選択再成長させる工程
を備えたものである。
【００２８】また、この発明に係る半導体レーザの製造
方法は、第１導電型のIII-Ｖ族化合物半導体基板の一主
面上に、III-Ｖ族化合物半導体材料により構成される電
流ブロック層を形成し、この電流ブロック層表面に、開
口幅の異なる互いに平行な複数のストライプ状の開口部
を有する絶縁膜を形成し、これをマスクとして、上記半
導体エッチング方法を用いて、上記電流ブロック層を上
記基板に達するまで選択エッチングして複数のストライ
プ状の溝を形成し、この複数のストライプ状の溝の表面
が外気に触れないように上記エッチングに用いたエッチ
ングガスを結晶成長用ガスに変え、上記複数のストライ
プ状の溝を埋め込むように第１導電型クラッド層，多重
量子井戸構造活性層，及び第２導電型クラッド層により
構成されるダブルヘテロ構造を選択再成長させる工程を
備えたものである。
【００２９】また、この発明に係る半導体レーザの製造
方法は、第１導電型のIII-Ｖ族化合物半導体基板の一主
面上に、開口幅の異なる互いに平行な複数のストライプ
状の開口部を有する第１の絶縁膜を形成し、この第１の
絶縁膜をマスクとして、上記半導体エッチング方法を用
いて、上記III-Ｖ族化合物半導体基板を選択エッチング
して複数のストライプ状の溝を形成し、この複数のスト
ライプ状の溝の表面が外気に触れないように上記エッチ
ングに用いたエッチングガスを結晶成長用ガスに替え、
上記第１の絶縁膜をマスクとして上記複数のストライプ
状の溝を埋め込むように第１導電型クラッド層，多重量
子井戸構造活性層，及び第２導電型クラッド層により構
成されるダブルヘテロ構造を選択再成長させ、上記第１
の絶縁膜を除去した後、上記ダブルヘテロ構造上に、該
ダブルヘテロ構造の長手方向に伸びるストライプ状の第
２の絶縁膜を形成し、これをマスクとして、上記ダブル
ヘテロ構造をエッチングしてメサストライプを形成し、
上記第２の絶縁膜をマスクとして上記メサストライプを
埋め込むように電流ブロック層を形成する工程を備えた
ものである。
【００３０】また、この発明に係る半導体装置の製造方
法は、III-Ｖ族化合物半導体からなる第１の半導体層の
一主面上にストライプ状の開口部を有する絶縁膜を形成
し、これをマスクとして、上記半導体エッチング方法を
用いて上記第１の半導体層をエッチングし、ストライプ
状のＶ字溝を形成し、上記ストライプ状のＶ字溝の表面
が外気に触れないように、上記エッチングガスを結晶成
長用ガスに変えて、上記絶縁膜を用いて、上記ストライ
プ状のＶ字溝の底部に電子走行層を選択再成長させ、こ
の選択再成長工程の後、上記絶縁膜を用いて、上記スト
ライプ状のＶ字溝を埋め込むように上記第１の半導体層
と同一材料からなる第２のIII-Ｖ族化合物半導体層を選
択成長させる工程を備えたものである。
【００３１】また、この発明に係る半導体装置の製造方
法は、第１の半導体層の一主面上に真性半導体層からな
る電子走行層，及び真性のIII-Ｖ族化合物半導体からな
る第２の半導体層を形成し、この第２の半導体層の表面
にストライプ状の開口部を有する絶縁膜を形成し、これ
をマスクとして、上記第２の半導体層を、上記半導体エ
ッチング方法を用いて、上記電子走行層に達しない深さ
までエッチングしてストライプ上のＶ字溝を形成し、上
記第２の半導体層が外気に触れないように上記エッチン
グガスを結晶成長用ガスに変えて、上記絶縁膜を用い
て、上記Ｖ字溝を埋め込むように、上記第１の半導体層
と同一材料からなり，所定の導電型を有する第３のIII-
Ｖ族化合物半導体層を選択再成長させる工程を備えたも
のである。
【００３２】また、この発明に係る半導体レーザは、II
I-Ｖ族化合物半導体層と、該III-Ｖ族化合物半導体層の
一主面上に、開口幅の異なる複数の領域からなり、その
開口幅の広い領域の深さが、開口幅の狭い領域の深さに
対して深いストライプ状の溝と、この溝を埋め込むよう
に形成された、上記開口幅の広い領域においてはその厚
さが、開口幅の狭い領域の厚さに対して薄く、かつ上記
III-Ｖ族化合物半導体層の一主面に対する高さ位置が全
ての領域において等しい多重量子井戸構造層を含むダブ
ルヘテロ構造層を備えたものである。
【００３３】また、この発明に係る半導体レーザは、第
１導電型のIII-Ｖ族化合物半導体基板と、該第１導電型
のIII-Ｖ族化合物半導体基板の一主面上に形成されたII
I-Ｖ族化合物半導体材料により構成される電流ブロック
層と、該電流ブロック層表面に、開口幅の異なる互いに
平行な複数のストライプ状の開口部を有する絶縁膜を設
け、該絶縁膜をマスクとして、上記半導体エッチング方
法を用いて、上記電流ブロック層を上記基板に達するま
で選択エッチングしてなる複数のストライプ状の溝と、
該複数のストライプ状の溝の表面が外気に触れないよう
に上記エッチングに用いたエッチングガスを結晶成長用
ガスに替え、上記複数のストライプ状の溝を埋め込むよ
うに選択再成長させてなる第１導電型クラッド層，多重
量子井戸構造活性層，及び第２導電型クラッド層により
構成されるダブルヘテロ構造とを備えたものである。
【００３４】また、この発明に係る半導体レーザは、第
１導電型のIII-Ｖ族化合物半導体基板と、該第１導電型
のIII-Ｖ族化合物半導体基板の一主面上に、開口幅の異
なる互いに平行な複数のストライプ状の開口部を有する
第１の絶縁膜を形成し、該第１の絶縁膜をマスクとし
て、上記半導体エッチング方法を用いて、上記III-Ｖ族
化合物半導体基板を選択エッチングして複数のストライ
プ状の溝を形成し、該複数のストライプ状の溝の表面が
外気に触れないように上記エッチングに用いたエッチン
グガスを結晶成長用ガスに替え、上記第１の絶縁膜をマ
スクとして上記複数のストライプ状の溝を埋め込むよう
に第１導電型クラッド層，多重量子井戸構造活性層，及
び第２導電型クラッド層により構成されるダブルヘテロ
構造を選択再成長させ、上記第１の絶縁膜を除去した
後、上記ダブルヘテロ構造上に、該ダブルヘテロ構造の
長手方向に伸びるストライプ状の第２の絶縁膜を形成
し、これをマスクとして、上記ダブルヘテロ構造をエッ
チングしてなる複数のメサストライプと、上記第２の絶
縁膜をマスクとして上記メサストライプを埋め込むよう
に形成してなる電流ブロック層とを備えたものである。
【００３５】
【作用】この発明に係る半導体装置のエッチング方法に
おいては、III-Ｖ族化合物半導体層を、該III-Ｖ族化合
物半導体層を構成するＶ族原料を含むエッチングガスを
用い、当該III-Ｖ族化合物半導体層の結晶成長温度より
高い温度で保持してエッチングするようにしたから、ウ
エットエッチングよりも制御性のよいエッチングが可能
なエッチング方法を提供することができる。また、エッ
チング液を用いないため、結晶成長装置での使用が可能
なエッチング方法を提供することができる。さらに、エ
ッチングガスとしてIII-Ｖ族化合物半導体層の原料ガス
を用いているため、エッチング面への上記III-Ｖ族化合
物半導体層の原料以外の不純物の残留を防ぐことがで
き、エッチング面を清浄に保つことができる。
【００３６】また、上記エッチングガスに、上記III-Ｖ
族化合物半導体層を構成するIII 族原料ガスを添加し
て、上記エッチングのエッチング特性を制御するように
したから、所望のエッチング形状を容易に得ることがで
きる。
【００３７】また、上記III-Ｖ族化合物半導体層はＩｎ
Ｐ層であり、上記エッチングはエッチングガスとしてＰ
Ｈ3 （ホスフィン）ガスを含むガスを用いて行うように
したから、制御性のよいエッチングを行うことができ
る。
【００３８】また、上記III-Ｖ族化合物半導体層はＩｎ
Ｐ層であり、上記エッチングを該ＩｎＰ層を７００℃以
上に保持して行うようにしたから、制御性のよいエッチ
ングを行うことができる。
【００３９】また、上記III-Ｖ族化合物半導体層はＩｎ
Ｐ層であり、上記エッチングを、該ＩｎＰ層を７００℃
以上に保持し、エッチングガスとして流量が４００ＳＣ
ＣＭであるＰＨ3 ガスと，流量が２５ＳＣＣＭであるＨ
2 （水素）ガスを用い、圧力を３０Ｔｏｒｒとした所定
の反応装置内で行うようにしたから、制御性の良いエッ
チングを行うことができる。
【００４０】また、上記エッチングを、開口幅の異なる
複数の領域からなるストライプ状の開口部を備えた絶縁
膜をマスクとして、上記III-Ｖ族化合物半導体層に対し
て選択的に行うようにしたから、制御性の良いエッチン
グができるとともに、上記開口部の開口幅の広い領域に
おいては深さが浅く、開口幅の狭い領域においては深さ
の浅い、異なる深さのエッチングを同時に行うことがで
きる。
【００４１】また、上記エッチングを、開口幅が一定の
ストライプ状の開口部を備え、該ストライプ状開口部の
伸びる方向において幅の異なる複数の領域を有する絶縁
膜をマスクとして、III-Ｖ族化合物半導体層に対して選
択的に行うようにしたから、上記絶縁膜の幅の広い領域
の開口部においては深さが深く、上記絶縁膜の幅の狭い
領域の開口部においては深さが浅い、異なる深さのエッ
チングを同時に行うことができる。
【００４２】また、この発明に係る半導体エッチング方
法においては、III-Ｖ族化合物半導体層を、該III-Ｖ族
化合物半導体層を構成するＶ族原料を含むエッチングガ
スを供給した雰囲気下で保持し、該III-Ｖ族化合物半導
体層の表面の所定の領域のみを加熱して、当該加熱され
た領域のみを選択的にエッチングするようにしたから、
選択マスクを用いることなく、制御性のよい選択エッチ
ングができる。
【００４３】また、上記半導体エッチング方法におい
て、上記エッチングを、上記III-Ｖ族化合物半導体層
を、該III-Ｖ族化合物半導体を結晶成長可能な温度で保
持して行うようにしたから、選択エッチングと選択再成
長を同時に行うことができる。
【００４４】また、この発明に係る半導体装置の製造方
法においては、開口部を有する絶縁膜をマスクとして、
III-Ｖ族化合物半導体層を、上記半導体エッチング方法
を用いて選択的にエッチングし、上記III-Ｖ族化合物半
導体層が外気に触れないように、上記エッチングに用い
たエッチングガスを結晶成長用ガスに変えて、上記絶縁
膜をマスクとして他の半導体層を結晶再成長させるよう
にしたから、エッチング液を用いることなく制御性のよ
いエッチングを行った後、エッチング面を外気に触れさ
せることなく、連続的に他の半導体層を再結晶成長させ
ることができ、酸化膜等の不純物の少ない清浄な再成長
界面を備えた優れた特性を有する半導体装置を再現性良
く提供することができる。
【００４５】また、この発明に係る半導体レーザの製造
方法においては、開口部を有する絶縁膜をマスクとし
て、第１導電型のIII-Ｖ族化合物半導体層を、上記半導
体エッチング方法を用いて選択的にエッチングし、上記
第１導電型のIII-Ｖ族化合物半導体層が外気に触れない
ように、上記エッチングに用いたエッチングガスを結晶
成長用ガスに変えて、上記絶縁膜をマスクとして、第１
導電型クラッド層，活性層，及び第２導電型クラッド層
により構成されるダブルヘテロ構造を順次、選択再成長
させるようにしたから、活性層が第１導電型のIII-Ｖ族
化合物半導体層の一主面に対して平行である優れた特性
の半導体レーザを再現性良く提供することができる。
【００４６】また、この発明に係る半導体レーザの製造
方法においては、開口幅の異なる複数の領域からなるス
トライプ上の開口部を備えた絶縁膜をマスクとして、上
記半導体エッチング方法を用いて、III-Ｖ族化合物半導
体層を選択的にエッチングし、上記絶縁膜をマスクとし
て多重量子井戸構造層を選択的に成長させるようにした
から、上記III-Ｖ族化合物半導体層の一主面に対する高
さが等しく、上記開口部の開口幅の広い領域においては
厚さが薄く、上記開口部の開口幅の狭い領域においては
厚さが厚い多重量子構造層を形成することができ、例え
ば、光変調器付き半導体レーザの製造方法に適用した場
合には、半導体レーザ領域となる開口部の開口幅の狭い
領域の多重量子井戸構造層の高さと、光変調器領域とな
る開口部の開口幅の広い領域の多重量子井戸構造層の高
さを揃えることができ、これによりレーザ光の伝播性に
優れた光変調器付き半導体レーザを提供することができ
る。
【００４７】また、この発明に係る半導体装置の製造方
法においては、所定のピッチで互いに平行に配列された
複数のストライプ状の開口部を有する絶縁膜をマスクと
して、上記半導体エッチング方法を用いて、III-Ｖ族化
合物半導体層を選択的にエッチングする工程を備えたか
ら、回折格子構造を備えた半導体装置を再現性良く提供
することができる。
【００４８】また、上記複数のストライプ状の開口部
を、その所定の領域のストライプ長が、その他の領域の
ストライプ長と異なるように形成するようにしたから、
ストライプ長の長い領域においては深さが浅く、ストラ
イプ長が短い領域においては深さが深い、異なる深さの
回折格子溝を備えた回折格子構造を同時に形成すること
ができる。
【００４９】また、上記複数のストライプ状の開口部
を、そのストライプ長が互いに等しくなるよう形成し、
上記絶縁膜を、その所定の領域において、上記開口部の
配列方向と垂直な方向の幅が、他の領域の幅に対して狭
くなるよう形成するようにしたから、上記絶縁膜の幅が
広い領域においては深さが深く、上記絶縁膜の幅が狭い
領域においては深さが浅い、異なる深さの回折格子溝を
備えた回折格子構造を同時に得ることができる。
【００５０】また、上記III-Ｖ族化合物半導体層を選択
エッチングした後、上記III-Ｖ族化合物半導体層が外気
にさらされないように上記エッチングに用いたエッチン
グガスを結晶成長用ガスに変え、上記絶縁膜を用いて、
他の半導体層を結晶再成長させる工程を備えたから、回
折格子溝に再成長界面が清浄となるように他の半導体層
を再成長させてなる回折格子構造を備えた半導体装置を
提供することができ、例えば、ＤＦＢ(distributed fee
dback)レーザに適用した場合、回折格子の再成長界面に
おける不純物による光のロスの少ないレーザ特性に優れ
たＤＦＢレーザを提供することができる。
【００５１】また、この発明に係る半導体レーザの製造
方法においては、第１導電型のIII-Ｖ族化合物半導体基
板の一主面上に形成されたIII-Ｖ族化合物半導体材料に
より構成される電流ブロック層をストライプ状の開口部
を有する絶縁膜をマスクとして、上記半導体エッチング
方法を用いて、上記電流ブロック層を上記基板に達する
まで選択的にエッチングしてストライプ状の溝を形成
し、このストライプ状の溝の表面が外気に触れないよう
に上記エッチングに用いたエッチングガスを結晶成長用
ガスに変え、上記絶縁膜を用いて、第１導電型クラッド
層，活性層，及び第２導電型クラッド層により構成され
るダブルヘテロ構造を順次、選択再成長させるようにし
たから、上記電流ブロック層に制御性よくストライプ状
の溝を形成することができ、所望の形状を備えた半導体
レーザを再現性良く提供することができる。また、上記
ストライプ状溝の再成長界面を清浄にすることができ、
優れた特性の半導体レーザを提供することができる。
【００５２】また、この発明に係る半導体レーザの製造
方法においては、第１導電型のIII-Ｖ族化合物半導体基
板の一主面上に形成した、第１導電型クラッド層，活性
層，及び第２導電型クラッド層により構成されるダブル
ヘテロ構造を、ストライプ状の絶縁膜をマスクとして上
記半導体エッチング方法を用いて、上記ダブルヘテロ構
造を上記基板に達するまで選択エッチングして、メサス
トライプを形成し、上記エッチングにより露出した面が
外気に触れないように上記エッチングに用いたエッチン
グガスを結晶成長用ガスに変え、上記絶縁膜を用いて、
上記メサストライプを埋め込むように電流ブロック層を
選択再成長させるようにしたから、上記ダブルヘテロ構
造を制御性よくメサストライプ形状にエッチングするこ
とができ、所望の形状を備えた半導体レーザを再現性良
く提供することができる。また、メサストライプ側面，
及び半導体基板表面の再成長界面を清浄にすることがで
き、優れた特性の半導体レーザを提供することができ
る。
【００５３】また、この発明に係る半導体レーザの製造
方法においては、第１導電型のIII-Ｖ族化合物半導体基
板の一主面上に形成された、III-Ｖ族化合物半導体材料
により構成される電流ブロック層を、開口幅の異なる互
いに平行な複数のストライプ状の開口部を有する絶縁膜
をマスクとして、上記半導体エッチング方法を用いて、
上記電流ブロック層を上記基板に達するまで選択エッチ
ングして複数のストライプ状の溝を形成し、この複数の
ストライプ状の溝の表面が外気に触れないように上記エ
ッチングに用いたエッチングガスを結晶成長用ガスに変
え、上記複数のストライプ状の溝を埋め込むように第１
導電型クラッド層，多重量子井戸構造活性層，及び第２
導電型クラッド層により構成されるダブルヘテロ構造を
選択再成長させるようにしたから、開口幅の広い開口部
に対応したストライプ状の溝には、厚さの薄い多重量子
井戸構造活性層を備えたダブルヘテロ構造を、また、開
口幅の狭い開口部に対応したストライプ状の溝には、厚
さの厚い多重量子井戸構造活性層を備えたダブルヘテロ
構造を同時に形成することができ、異なる発振波長のレ
ーザ素子を複数備えたアレイ状の半導体レーザを同時に
形成することができ、製造工程を短縮することができ
る。
【００５４】また、この発明に係る半導体レーザの製造
方法においては、第１導電型のIII-Ｖ族化合物半導体基
板の一主面を、開口幅の異なる互いに平行な複数のスト
ライプ状の開口部を有する第１の絶縁膜をマスクとして
上記半導体エッチング方法を用いて選択エッチングして
複数のストライプ状の溝を形成し、この複数のストライ
プ状の溝の表面が外気に触れないように上記エッチング
に用いたエッチングガスを結晶成長用ガスに替え、上記
第１の絶縁膜をマスクとして上記複数のストライプ状の
溝を埋め込むように第１導電型クラッド層，多重量子井
戸構造活性層，及び第２導電型クラッド層により構成さ
れるダブルヘテロ構造を選択再成長させ、上記第１の絶
縁膜を除去した後、上記ダブルヘテロ構造を、該ダブル
ヘテロ構造の長手方向に伸びるストライプ状の第２の絶
縁膜をマスクとして、上記ダブルヘテロ構造をエッチン
グして複数のメサストライプを形成するようにしたか
ら、上記第１の絶縁膜の開口幅の広い開口部に対応した
領域には、厚さの薄い多重量子井戸構造活性層を備えた
ダブルヘテロ構造からなるメサストライプを、また、開
口幅の狭い開口部に対応した領域には、厚さの厚い多重
量子井戸構造活性層を備えたダブルヘテロ構造からなる
メサストライプを同時に形成することができ、異なる発
振波長のレーザ素子を複数備えたアレイ状の半導体レー
ザを同時に形成することができ、製造工程を短縮するこ
とができる。
【００５５】また、この発明に係る半導体装置の製造方
法においては、III-Ｖ族化合物半導体からなる第１の半
導体層を、ストライプ状の開口部を有する絶縁膜をマス
クとして、上記半導体エッチング方法を用いてエッチン
グし、ストライプ状のＶ字溝を形成し、上記ストライプ
状のＶ字溝の表面が外気に触れないように、上記エッチ
ングガスを結晶成長用ガスに変えて、上記絶縁膜を用い
て上記ストライプ状のＶ字溝の底部に電子走行層を選択
再成長させ、この選択成長工程の後、上記絶縁膜を用い
て、上記ストライプ状のＶ字溝を埋め込むように上記第
１の半導体層と同一材料からなる第２のIII-Ｖ族化合物
半導体層を選択再成長させるようにしたから、量子細線
構造を有する半導体装置を再現性良く提供することがで
きる。また、上記電子走行層の周囲が清浄となるように
量子細線構造を形成することができ、優れた特性を備え
た半導体装置を提供することができる。
【００５６】また、この発明に係る半導体装置の製造方
法においては、第１の半導体層の一主面上に真性半導体
層からなる電子走行層，及び真性のIII-Ｖ族化合物半導
体からなる第２の半導体層を形成し、この第２の半導体
層をストライプ状の開口部を有する絶縁膜をマスクとし
て、上記半導体エッチング方法を用いて上記電子走行層
に達しない深さまでエッチングしてストライプ状のＶ字
溝を形成し、上記第２の半導体層が外気に触れないよう
に上記エッチングガスを結晶成長用ガスに変えて、上記
絶縁膜を用いて、上記Ｖ字溝を埋め込むように、上記第
１の半導体層と同一材料からなり，所定の導電型を有す
る第３のIII-Ｖ族化合物半導体層を選択再成長させるよ
うにしたから、量子細線構造を再現性良く得ることがで
きる。また、上記Ｖ字溝の再成長界面が清浄となるよう
に量子細線構造を形成することができ、優れた特性を備
えた半導体装置を提供することができる。
【００５７】また、この発明に係る半導体レーザにおい
ては、III-Ｖ族化合物半導体層の一主面上の、開口幅の
異なる複数の領域からなり、その開口幅の広い領域の深
さが、開口幅の狭い領域の深さに対して深いストライプ
状の溝を埋め込むように形成された、上記開口幅の広い
領域においてはその厚さが、開口幅の狭い領域の厚さに
対して薄く、かつ上記III-Ｖ族化合物半導体層の一主面
に対する高さ位置が全ての領域において等しい多重量子
井戸構造層を含むダブルヘテロ構造層を備えたから、例
えば光変調器付き半導体レーザに適用した場合において
は、半導体レーザ領域の発光部である多重量子井戸構造
層と光変調器領域の多重量子井戸構造層の高さを揃える
ことができ、レーザ光の伝播性に優れた光変調器付き半
導体レーザを提供することができる。
【００５８】また、この発明に係る半導体レーザにおい
ては、第１導電型のIII-Ｖ族化合物半導体基板の一主面
上に形成された、III-Ｖ族化合物半導体材料により構成
される電流ブロック層の表面に、開口幅の異なる互いに
平行な複数のストライプ状の開口部を有する絶縁膜を設
け、該絶縁膜をマスクとして、上記半導体エッチング方
法を用いて、上記電流ブロック層を上記基板に達するま
で選択エッチングしてなる複数のストライプ状の溝と、
該複数のストライプ状の溝の表面が外気に触れないよう
に上記エッチングに用いたエッチングガスを結晶成長用
ガスに替え、上記複数のストライプ状の溝を埋め込むよ
うに選択再成長させてなる第１導電型クラッド層，多重
量子井戸活性層，及び第２導電型クラッド層により構成
されるダブルヘテロ構造とを備えたから、同一基板上に
厚さの異なる多重量子井戸活性層を備えた複数のダブル
ヘテロ構造を同時に形成することができる。
【００５９】また、この発明に係る半導体レーザにおい
ては、第１導電型のIII-Ｖ族化合物半導体基板を、開口
幅の異なる互いに平行な複数のストライプ状の開口部を
有する第１の絶縁膜をマスクとして、上記半導体エッチ
ング方法を用いて選択エッチングして複数のストライプ
状の溝を形成し、該複数のストライプ状の溝の表面が外
気に触れないように上記エッチングに用いたエッチング
ガスを結晶成長用ガスに替え、上記第１の絶縁膜をマス
クとして上記複数のストライプ状の溝を埋め込むように
第１導電型クラッド層，多重量子井戸構造活性層，及び
第２導電型クラッド層により構成されるダブルヘテロ構
造を選択再成長させ、上記第１の絶縁膜を除去した後、
上記ダブルヘテロ構造上に、該ダブルヘテロ構造の長手
方向に伸びるストライプ状の第２の絶縁膜を形成し、こ
れをマスクとして上記ダブルヘテロ構造をエッチングし
てなる複数のメサストライプを備えたから、同一基板上
に厚さの異なる多重量子井戸活性層を備えた複数のダブ
ルヘテロ構造を同時に形成することができる。
【００６０】
【実施例】
実施例１．図１は本発明の第１の実施例による半導体エ
ッチング方法を説明するための図であり、図１(a),及び
図１(b) はエッチング後のＩｎＰ基板の（０／１１）面
による断面図，及び断面模式図であり、図１(c),及び図
１(d) はエッチング後のＩｎＰ基板の（０／１／１）面
による断面図，及び断面模式図である。図において、１
はＩｎＰ基板，２は幅が５〜６μｍの開口部を有する絶
縁膜パターンを示している。
【００６１】また、図２は本発明の第１の実施例による
半導体のエッチング方法を説明するためのＩｎＰ基板の
（０／１１）面による断面図（図２(a)), 及び（０／１
／１）面による断面図（図２(b))であり、図において図
１と同一符号は同一又は相当する部分を示しており、３
ａ，３ｂは＜０／１１＞方向，及び＜０／１／１＞方向
に伸びるストライプ状の絶縁膜パターンである。
【００６２】また、図３は本発明の第１の実施例による
半導体エッチング方法を説明するための（０／１１）面
による断面図（図３(a)), 及び（０／１／１）面による
断面図（図３(b))であり、図において、図１と同一符号
は同一又は相当する部分を示している。
【００６３】次に、本実施例１のエッチング方法につい
て説明する。まず、ＭＯＣＶＤ（metal organic chemic
al vapor deposition)装置内に、（１００）just面上に
所定幅の開口部を有する絶縁膜マスク２を形成したＩｎ
Ｐ基板１をセットし、ＰＨ3（ホスフィン）ガス雰囲気
中で、ＩｎＰ結晶が成長可能な温度，即ち６５０℃より
約５０℃程度高い温度で１時間保持した。この時のエッ
チング条件は、基板温度Ｔｓ：７００℃、反応炉の圧力
Ｐ：３０Ｔｏｒｒ、ＰＨ3 流量：４００ＳＣＣＭ、水素
流量：２５ＳＣＣＭである。このエッチング後、断面形
状はＳＥＭで観察し、エッチング量は接触段差計、及び
ＳＥＭで評価した。
【００６４】エッチング後のＩｎＰ基板１の（０／１
１）断面形状は図１(a),(b) に示すようなメサ形状にな
り、そのメサ溝の底面に表面形状が良好な（１００）ju
st面が現れる。また、メサ溝の側面は、上部が（１１
１）Ａ面となり、下部が（３１１）面のファセットを持
つ形状となるようにエッチングされる。
【００６５】また、（０／１／１）断面形状は図１(c),
(d) に示すようなメサ形状となり、そのメサ溝の底面に
は（１００）面が現れる。また、メサ溝の側面は（１１
１）Ｂ面のファセットを有する形状にエッチングされ
る。
【００６６】この後、さらに上記開口部を有する絶縁膜
マスク２を用いてＩｎＰ基板１をさらにエッチングする
と、エッチングされたメサ溝の（０／１１）断面形状，
（０／１／１）断面形状は、図３(a),図３(b) に示すよ
うに、それぞれ側面が（１１１）Ａ面により構成される
Ｖ形状の溝となる。これは本実施例１のエッチング方法
では、（１００）面のエッチング速度に対して、（１１
１）面のエッチング速度が大きいために起こる現象であ
る。
【００６７】次に、ＩｎＰ基板１上に＜０／１１＞方向
に伸びるストライプ状の絶縁膜パターン３ａを設け、こ
れをマスクとして、上記と同様の条件によりＩｎＰ基板
１をエッチングすると、基板１の（０／１１）断面は図
２(a) に示すようなリッジ形状にエッチングされる。こ
のとき、リッジ側面の上部には（１１１）Ａ面が、また
リッジ側面の下部は（３１１）面が形成される。
【００６８】また、同様に基板１上に＜０／１／１＞方
向に伸びるストライプ状の絶縁膜パターン３ｂを形成
し、これをマスクとしてＩｎＰ基板１をエッチングする
と、基板１の（０／１／１）断面は図２(b) に示すよう
なリッジ形状にエッチングされ、この時のリッジ側面は
（１１１）Ｂ面となる。
【００６９】ここで、図４に開口幅の異なる複数のスト
ライプ状の開口部を備えた絶縁膜マスク４を用いてＩｎ
Ｐ基板１を本実施例のエッチング方法によりエッチング
した時の、エッチング溝深さの接触段差計による測定結
果図（図４(a))，及びＩｎＰ基板１のストライプ幅方向
の断面模式図（図４(b))を示す。図４から本実施例のエ
ッチングによれば、開口部の開口幅が大きいほどエッチ
ングされる深さが深く、エッチング速度が大きくなるこ
とがわかる。
【００７０】また、図５に開口幅が約２００μｍの開口
部を有する絶縁膜５をマスクとしてＩｎＰ基板１を本実
施例１のエッチング方法を用いてエッチングした時の、
エッチング溝深さの接触段差計による測定結果図（図５
(a)), 及びＩｎＰ基板１の断面模式図（図５(b))を示
す。図５に示すように、エッチング溝の断面形状は、マ
スク近傍が溝の深さが深く、マスクから離れるほど溝の
深さが浅くなっており、これよりマスク近傍ほどエッチ
ングレートが大きくなっていることがわかる。なお、図
４，図５に示した接触段差計による測定結果は、エッチ
ング溝の深さ方向においては精度が高いが、幅方向にお
いては精度が低いものであり、また、絶縁膜４，５の開
口幅が図１に示した絶縁膜２の開口幅よりも十分に大き
いものであり、図４，図５においてはエッチング溝の側
面形状は基板１表面に対して垂直に近い形状で表されて
いるが、実際のエッチング溝側面は斜面となっている。
【００７１】さらに、図６に所定の間隔で配置された開
口幅が等しい複数の開口部を有する絶縁膜パターン６ａ
と、該パターン６ａと同じ開口幅を有し、かつその開口
幅と開口幅との間隔が上記パターン６ａよりも広い複数
の開口部を有する絶縁膜パターン６ｂを用いて本実施例
１のエッチング方法によりＩｎＰ基板１に対してエッチ
ングを行った場合の平面図（図６(a),(b)), 及び断面図
（図６(c),(d))を示す。図６(a),(b) に示すような絶縁
膜パターン６ａ，６ｂを用いてエッチングした場合のＩ
ｎＰ基板１の断面は、それぞれ図６(c),図６(d) に示す
ようになり、開口部と開口部の間隔が広い絶縁膜パター
ン６ｂを用いてエッチングを行った方がエッチングレー
トの高いエッチングが可能であることを示している。
【００７２】このように本実施例によれば、ＩｎＰ層を
ＰＨ３雰囲気下でＩｎＰを結晶成長可能な温度より約５
０℃程度高い温度にすることによりエッチング，即ちサ
ーマルエッチングするようにしたから、制御性に優れた
エッチングを行うことができる。
【００７３】なお、上記第１の実施例においては、エッ
チング温度をＩｎＰの結晶成長温度より約５０℃高くし
た場合について説明したが、本発明のエッチング温度は
ＩｎＰの結晶成長温度よりも高い温度であればよい。
【００７４】また、上記実施例１のエッチング方法にお
いて示した基板温度やＰＨ3 の分圧等の組合せは一例で
あり、本発明のエッチング方法においては、エッチング
速度は基板温度や，ＰＨ3 の分圧，ＰＨ3 の流量等によ
り変化するため、これらの組合せによりエッチング速度
をコントロールすることもできるものである。例えば、
エッチング速度を１ｎｍ／ｍｉｎ程度まで遅くすること
も可能で、このようにエッチングレートを遅くすること
で、制御性を向上させることができる。
【００７５】実施例２．図７は本発明の第２の実施例に
よる、上記実施例１において説明したサーマルエッチン
グを用いた回折格子の製造方法を示す図であり、図にお
いて、１はＩｎＰ基板，７は絶縁膜からなる回折格子マ
スクである。
【００７６】次に製造方法について説明する。まず、図
７(a) に示すように、ＩｎＰ半導体基板１の（１００）
面に＜０／１１＞方向に向かって１０００〜１５００オ
ングストロームピッチで配列された複数のストライプ状
の開口部を備えた回折格子マスク７を形成する。次に、
図７(b) に示すように、該回折格子マスク７をマスクと
して上記実施例１において説明したサーマルエッチング
によりＩｎＰ基板１をエッチングする。このとき、回折
格子溝部の格子配列方向の斜面は（１１１）面となり、
底部は（１００）面となる。その後、図７(c) に示すよ
うに、絶縁膜７を除去して回折格子を得る。
【００７７】本実施例においては、サーマルエッチング
により回折格子を形成するようにしたから、ウエットエ
ッチングを用いた場合よりも制御性良く回折格子を得る
ことができる。さらに、上記実施例１において説明した
ように、ＰＨ3 分圧，ＰＨ3流量，基板温度等を制御す
ることによりエッチング速度の制御が可能であるため、
エッチング速度を１ｎｍ／ｍｉｎ程度まで遅くすること
により、約１０ｎｍの微細な高さの回折格子を制御性よ
く形成することができる。
【００７８】なお、上記実施例２においてサーマルエッ
チングを行った後、さらにサーマルエッチングを行っ
て、図８に示すように回折格子の溝部を（１１１）面に
より構成されるＶ字形状の溝としてもよい。このような
場合においては、（１１１）面からなるＶ字溝が形成さ
れると、エッチング速度が遅くなり、エッチングが停止
したようになる。従って、溝部の断面形状がＶ字形状の
回折格子を形成するようにすれば、回折格子の形状制御
が容易になる。
【００７９】また、上記実施例においては回折格子のス
トライプ溝の配列方向を（０／１１）方向とした場合に
ついて説明したが、本発明は回折格子のストライプ溝の
配列方向が（０／１／１）方向等のその他の方向である
場合においても適用できるものであり、このような場合
においても上記実施例２と同様の効果を奏する。
【００８０】ここで、上記実施例２に示す回折格子を形
成したあと、回折格子内に半導体層を再成長させる場合
を説明する。図９は本発明の第２の実施例の変形例によ
る回折格子の製造方法を説明するための（０／１／１）
方向の断面図（図９(a),(c))，及び（０／１１）方向の
断面図（図９(b),(d))であり、図において、図８と同一
符号は同一または相当する部分を示しており、９はＩｎ
Ｐ等の半導体材料からなる再成長層である。
【００８１】つぎに再成長方法について説明する。ま
ず、ＭＯＣＶＤ装置の内部に、表面に絶縁膜７を形成し
たＩｎＰ基板１を配置して上記実施例２の方法により、
図７(b) に示すように回折格子をエッチング形成した
後、基板１が外気に触れないように上記装置内の雰囲気
を結晶成長用の雰囲気に変えて再成長層９を成長させる
と、例えば、回折格子の配列方向が＜０／１１＞方向で
ある場合には、図９(a) に示すように基板１の表面に、
断面形状が台形形状の突起部が形成される。また、回折
格子の配列方向が＜０／１／１＞である場合には、図９
(b) に示すように基板１の表面に上部の断面形状が台形
形状で、下部の断面形状が逆台形形状である突起部が形
成される。なお、回折格子の配列方向が＜０／１／１＞
方向，または＜０／１１＞方向のいずれの場合において
も、再成長層９の成長を図９(c),図９(d) に示すよう
に、基板１の表面と同じ高さで止めるようにしてもよ
い。
【００８２】上記のような場合においては、ＩｎＰ基板
をエッチング後、外気に触れないようにしてＩｎＰ等の
半導体層を再成長させることができるから、再成長界面
への酸化膜等の不純物の生成を抑えた回折格子を得るこ
とができる。
【００８３】なお、本実施例２の変形例においては、回
折格子のストライプ溝の配列方向が＜０／１１＞方向，
あるいは＜０／１／１＞方向である場合について説明し
たが、本発明はストライプ溝の配列方向がその他の方向
である場合においても適用できるものであり、このよう
な場合のおいても上記実施例２の変形例と同様の効果を
奏する。
【００８４】また、上記実施例２の変形例においては回
折格子上に再成長させる層としてＩｎＰを用いた場合に
ついて説明したが、再成長させる結晶としては、エッチ
ング面を保護するための層であればどのような層を成長
させるようにしてもよい。
【００８５】さらに、上記実施例２の変形例において
は、回折格子上にＩｎＰ等の再成長層を、再成長界面へ
の不純物の生成等を抑えるために形成するようにした
が、本発明においては、サーマルエッチングにより基板
等の半導体層上に格子状の溝を形成した後、回折格子層
となる材料からなる層を、図９(a),(b) に示すように選
択成長させるようにしてもよい。
【００８６】実施例３．図１０は本発明の第３の実施例
による、上記第１の実施例において説明したサーマルエ
ッチングを用いた回折格子の製造方法を説明するための
図であり、図において、図１と同一符号は同一又は相当
する部分を示しており、１０は＜０／１／１＞方向に伸
びるストライプ状の開口部を備えた絶縁膜マスクであ
り、この開口部は＜０／１／１＞方向側の幅が、他の領
域の幅に対して広くなるように形成されている。
【００８７】また、図１２は本実施例３の回折格子の製
造方法を示す図であり、図において図１と同一符号は同
一または相当する部分を示しており、１２は１０００〜
１５００オングストロームピッチで＜０／１／１＞方向
に向かって配列された複数ののストライプ状開口部を有
する絶縁膜からなる回折格子マスクである。この回折格
子マスク１２の＜０／１／１＞方向側の領域Ｂ１に設け
られたストライプ状開口部は、＜０／１／１＞方向と反
対側の領域Ａ１に設けられた開口部よりもストライプ長
が長くなるように形成されている。例えば領域Ａ１の開
口部のストライプ長は約５０μｍとし，領域Ｂ１の開口
部のストライプ長は数１００μｍとする。
【００８８】次に製造方法について説明する。まず、図
１２(a) に示すように、ＩｎＰ基板１の（１００）面上
に１０００〜１５００オングストロームピッチで互いに
平行に配列されたストライプ状の開口部を有する回折格
子マスク１２を形成する。つぎにこれをマスクとしてＩ
ｎＰ基板１を、上記第１の実施例において用いたサーマ
ルエッチングによりエッチングする。
【００８９】ここで、上記実施例１において図４を用い
て説明したように、サーマルエッチングは開口部の幅が
狭いほどエッチングの深さが深くなる性質がある。した
がって、例えば図１０(a) に示すような開口パターンを
用いてＩｎＰ層１をサーマルエッチングすると、そのＩ
−Ｉ断面のエッチング量は図１０(b) のように示され
る。即ち、ストライプ状の開口部の幅の広い部分のエッ
チング量がその他の部分のエッチング量よりも少なく、
エッチング溝の深さがその他の部分のエッチング溝のエ
ッチング深さよりも浅くなる。したがって、本実施例３
においても、＜０／１／１＞方向側の領域Ｂ１に設けら
れたストライプ長の長い開口部のエッチング深さは、＜
０／１／１＞方向と反対側の領域Ａ１に設けられたスト
ライプ長の短い領域の開口部のエッチング深さに対して
浅くなる。したがって、図１２(a)に示したＩｎＰ基板
１のサーマルエッチング後のIII −III 断面は、図１２
(b)に示すようになり、＜０／１／１＞方向側の領域Ｂ
１のエッチング溝が、＜０／１／１＞方向と反対側の領
域Ａ１のエッチング溝に対して浅い回折格子が形成され
る。
【００９０】以上のように本実施例３においては上記第
２の実施例と同様の効果を奏すると共に、格子の配列方
向において異なる深さの溝を有する回折格子を同時に得
ることができ、このような回折格子の製造工程を短縮で
きる効果がある。
【００９１】実施例４．図１１は本発明の第４の実施例
による、上記第１の実施例において説明したサーマルエ
ッチングを用いた回折格子の製造方法を説明するための
図であり、図において、図１と同一符号は同一又は相当
する部分を示しており、１１はストライプ状の開口部を
備えた絶縁膜マスクであり、この絶縁膜マスクは上記開
口部のストライプ長方向の一端側の幅が他の領域の幅に
対して狭くなるように形成されており、上記開口部は幅
が一定となるように形成されている。
【００９２】また、図１３は本実施例４の回折格子の製
造方法を示す図であり、図において図１と同一符号は同
一または相当する部分を示しており、１３は１０００〜
１５００ピッチで＜０／１／１＞方向に向かって互いに
平行になるよう配列された複数のストライプ状の開口部
を有する絶縁膜からなる回折格子マスクである。この回
折格子マスク１３は、その＜０／１／１＞方向側の領域
Ｂ２の幅が、その＜０／１／１＞方向と反対側の領域Ａ
２の幅に対して狭くなるように形成されており、かつ、
上記ストライプ状開口部のストライプ長は全て等しくな
るように形成されている。
【００９３】次に製造方法について説明する。まず、図
１３(a) に示すように、ＩｎＰ基板１の（１００）面上
に所定周期１０００〜１５００オングストロームピッチ
で互いに平行に配列されたストライプ状の開口部を有す
る回折格子マスク１３を形成する。次にこれをマスクと
してＩｎＰ基板１を、上記第１の実施例において用いた
サーマルエッチングによりエッチングする。
【００９４】ここで、上記実施例１において図６を用い
て説明したように、サーマルエッチングは隣接するマス
クの幅が広いほどマスクの開口部に対するエッチングの
深さが深くなる性質がある。したがって、図１１(a) に
示すような開口パターンを用いてＩｎＰ層１をサーマル
エッチングすると、そのII−II断面のエッチング量は図
１１(b) のように示される。即ち、ストライプ状の開口
部の絶縁膜１１の幅の広い部分に隣接する領域において
は、エッチング量が開口部のその他の領域のエッチング
量に対して多くなり、エッチング溝の深さがその他の部
分のエッチング溝のエッチング深さよりも浅くなる。し
たがって、本実施例４においても、絶縁膜１３の幅が狭
い領域Ｂ２に設けられた開口部のエッチング深さは、絶
縁膜１３の幅が広い領域Ａ２に設けられた開口部のエッ
チング深さに対して浅くなる。したがって、図１３(a)
に示したＩｎＰ基板１のサーマルエッチング後のIV−IV
断面は、図１３(b) に示すようになり、＜０／１／１＞
方向側の領域Ｂ２のエッチング溝が、＜０／１／１＞方
向と反対側の領域Ａ２のエッチング溝に対して浅い回折
格子が形成される。
【００９５】以上のような本実施例においても上記第３
の実施例と同様に、格子の配列方向において異なる深さ
の溝を有する回折格子を同時に得ることができる効果が
ある。
【００９６】なお、上記実施例３，及び実施例４におい
ては、回折格子の格子の配列方向を＜０／１／１＞方向
とした場合について説明したが、本発明は回折格子の格
子の配列方向を＜０／１１＞方向等のその他の方向とし
た場合についても適用できるものであり、上記実施例
３，及び実施例４と同様の効果を奏する。
【００９７】実施例５．図１４は本発明の第５の実施例
による、上記第１の実施例のサーマルエッチング方法を
用いたＤＦＢ(distributed feedback)半導体レーザの製
造方法を示す断面図，及び製造フローチャートであり、
図１４(a),(d) 〜(f) は半導体レーザの共振器幅方向の
断面図，図１４(b),(c) は共振器長方向の断面図を示し
ている。
【００９８】図において、２１はｐ−ＩｎＰ基板，２２
はｐ−ＩｎＰクラッド層，２３はＩｎＧａＡｓＰ活性
層，２４はｎ−ＩｎＰ光ガイド層，２５はＩｎＧａＡｓ
Ｐ回折格子層，２６はｎ−ＩｎＰクラッド層，３２は絶
縁膜パターン，２７ａは第１のｐ−ＩｎＰ埋込層，２８
はｎ−ＩｎＰ埋込層，２７ｂは第２のｐ−ＩｎＰ埋込
層，２９はｎ−ＩｎＰコンタクト層，３０はｎ側電極，
３１はｐ側電極である。また、Ｓ１は第１ステップ結晶
成長工程，Ｓ２は回折格子形成工程，Ｓ３は第２ステッ
プ結晶成長工程，Ｓ４は導波路形成工程、Ｓ５は第３ス
テップ形成工程，Ｓ６は電極形成工程を示している。
【００９９】次に製造方法について説明する。まず、第
１ステップの結晶成長工程Ｓ１として、ＭＯＣＶＤ装置
内においてｐ−ＩｎＰ基板２１の（１００）just面上
に、ｐ−ＩｎＰクラッド層２２，ＩｎＧａＡｓＰ活性層
２３，ｎ−ＩｎＰ光ガイド層２４，ＩｎＧａＡｓＰ回折
格子層２５を順次形成する。（図１４(a)) 次にウエハをＭＯＣＶＤ装置から取り出し、回折格子層
２５上に絶縁膜（図示せず）を成膜し、該絶縁膜に＜０
／１１＞方向に１０００〜１５００オングストロームピ
ッチで互いに平行となるよう配列されたストライプ状の
回折格子パターン３２を形成する。その後、ＭＯＣＶＤ
装置内で、上記絶縁膜パターン３２をマスクとして、上
記実施例１において説明したサーマルエッチングを用い
てＩｎＧａＡｓＰ回折格子層２５表面からｎ−ＩｎＰ光
ガイド層２４に達するまでエッチングし、（１１１）面
のファセットを有する溝を形成して、回折格子を得る
（図１４(b),Ｓ２ )。
【０１００】続いて、ＭＯＣＶＤ装置からウェハを取り
出し、上記絶縁膜パターン３２を除去した後、第２ステ
ップの結晶成長Ｓ３を行ない、回折格子を埋め込むよう
にｎ−ＩｎＰクラッド層２６を成長させる。
【０１０１】次に、ｎ−ＩｎＰクラッド層２６上に共振
器長方向に伸びるストライプ状の絶縁膜パターン（図示
せず）を形成し、これをマスクとして、図１４(d) に示
すように、ｎ−ＩｎＰクラッド層２６表面からＩｎＰ基
板２１に達するまで臭素−メタノール混合液を用いてウ
エットエッチングを行い導波路（メサストライプ）を形
成した後（Ｓ１）、図１４(e) に示すように、第３ステ
ップの結晶成長Ｓ５を行ない、該メサストライプを埋め
込むように第１のｐ−ＩｎＰ埋め込み層２７ａ，ｎ−Ｉ
ｎＰ埋め込み層２８，第２のｐ−ＩｎＰ埋め込み層２７
ｂを形成した後、コンタクト層２９を成長し、図１４
(f) に示すように、電極形成工程Ｓ６としてコンタクト
層２９上にｎ側電極３０を，また、基板２１の裏面側に
ｐ側電極３１を形成して長波長ＤＦＢレーザダイオード
を得る。
【０１０２】以上のようにこの発明によれば、回折格子
形成時に、ウエットエッチングを行う代わりに、上記実
施例１において説明したサーマルエッチングを用いるよ
うにしたから、制御性よくエッチングでき、精度の高い
ＤＦＢレーザを得ることができる。
【０１０３】実施例６．図１５は本発明の第６の実施例
によるＤＦＢレーザダイオードの製造方法の主要工程を
示す図であり、図において図１４と同一符号は同一また
は相当する部分を示しており、２６ａ，２６ｂは第１，
第２のｎ−ＩｎＰクラッド層である。
【０１０４】本実施例６は、上記実施例５において、第
１ステップ結晶成長の際に、図１５(a) に示すように回
折格子層２５の表面に第１のｎ−ＩｎＰクラッド層２６
ａを形成しておき、この表面に回折格子パターン３２を
形成し（図１５(b))、これをマスクとして第１のＩｎＰ
クラッド層２６ａ表面からｎ−ＩｎＰ光ガイド層２４に
達するまでサーマルエッチングして（１１１）面のファ
セットを有する溝を形成し（図１６(c))、さらにこれを
埋め込むように、図１５(d) に示すように、第２のｎ−
ＩｎＰクラッド層２６ｂを形成するようにしたものであ
り、このような場合においても、上記実施例５と同様の
効果を奏する。
【０１０５】実施例７．図１６は本発明の第７の実施例
によるＤＦＢ半導体レーザの製造方法の主要工程を示す
断面図であり、図において図１５と同一符号は同一また
は相当する部分を示しており、２６ｃ，２６ｄは第３，
第４のｎ−ＩｎＰクラッド層である。
【０１０６】上記実施例６においては、図１５(c) に示
す工程においてＭＯＣＶＤ装置内でサーマルエッチング
により回折格子溝を形成した後、ウエハをＭＯＣＶＤ装
置から取り出し、回折格子パターン３２を除去した後、
さらにＭＯＣＶＤ装置内において、第２のｎ−ＩｎＰク
ラッド層２６ｂを再成長させるようにしたが、本実施例
７においては、図１６(a) に示すようにサーマルエッチ
ングにより溝を形成した後、ウエハをＭＯＣＶＤ装置か
ら取り出さずに、ウエハが外気と触れないようにＭＯＣ
ＶＤ装置内を結晶成長用の雰囲気に変えて第３のクラッ
ド層２６ｃを第１のｎ−ＩｎＰクラッド層２６ａと同じ
高さまで再成長させ、その後、ウエハをＭＯＣＶＤ装置
から取り出し、回折格子パターン３２を除去した後、さ
らに、図１６(b) に示すように第４のＩｎＰクラッド層
２６ｄを成長させるようにしたものである。
【０１０７】従来のＤＦＢレーザ等の回折格子構造を備
えた半導体レーザにおいては、回折格子上の再成長界面
に再成長時に酸化膜が形成されてしまい、回折格子表面
に不純物による準位が形成され、光のロスが大きくな
り、良好なレーザ特性が得られないという問題があっ
た。しかし、このような本実施例７によれば、回折格子
層２５の再成長界面を外気にさらすことなく、第３のク
ラッド層２６ｃ，及び第４のクラッド層２６ｄを再成長
させることができるから、回折格子層２５表面への酸化
膜等の不純物の生成を抑えることができ、再成長界面が
清浄なＤＦＢＦーザを得ることができる。この結果、回
折格子表面に不純物による準位が形成されず、光のロス
の少ないＤＦＢレーザを得ることができる。
【０１０８】実施例８．図１７は本発明の第８の実施例
によるＤＦＢレーザの製造方法を示す共振器長方向の断
面図であり、図において、図１４と同一符号は同一また
は相当する部分を示しており、３５はｎ−ＩｎＰ基板，
３６はｎ−ＩｎＧａＡｓＰ光ガイド層である。
【０１０９】本実施例８のＤＦＢレーザは、上記第５の
実施例において示した半導体レーザにおいて、導電型を
逆にして、回折格子を活性層２３とｎ−ＩｎＰ基板３５
の間に形成するようにし、光ガイド層３６の材料をｎ−
ＩｎＧａＡｓＰとしたものであり、上記実施例５と同様
に、図１７(a) に示すように、ｎ−ＩｎＰ基板３５上に
ｎ−ＩｎＰクラッド層２６を結晶成長させ、回折格子パ
ターン３２をｎ−ＩｎＰクラッド層２６上に形成し（図
１７(b))、上記実施例１に示したサーマルエッチングに
より回折格子溝を形成し（図１７(c))、絶縁膜３２を除
去後に、図１７(d) に示すように、光ガイド層３６，活
性層２３，ｐ−ＩｎＰクラッド層２２を形成するように
したものであり、このような本実施例８においても上記
実施例５と同様の効果を奏する。
【０１１０】なお、上記実施例８において、ｎ−ＩｎＧ
ａＡｓＰ光ガイド層３６を形成する代わりに、図１８
(a) に示すように、サーマルエッチングにより回折格子
溝を形成した後、ウエハをＭＯＣＶＤ装置から取り出さ
ずに、ウエハが外気と触れないようにＭＯＣＶＤ装置内
を結晶成長用の雰囲気に変えて第１のｎ−ＩｎＧａＡｓ
Ｐ光ガイド層３６ａを再成長させ、その後、図１８(b)
に示すように、ウエハをＭＯＣＶＤ装置から取り出し、
回折格子パターン３２を除去した後に、さらに第２のｎ
−ＩｎＧａＡｓＰ光ガイド層３６ｂを成長させるように
してもよく、このような場合においても上記実施例８と
同様の効果を奏するとともに、回折格子溝表面の再成長
界面が清浄な、優れた特性を備えたレーザダイオードを
得ることができる。
【０１１１】実施例９．図１９は本発明の第９の実施例
によるＤＦＢレーザの製造方法の主要工程を示す図であ
り、図において図１７と同一符号は同一または相当する
部分を示しており、２４ａ，２４ｂは第１，第２のｎ−
ＩｎＰ光ガイド層，３７はｎ−ＩｎＧａＡｓＰ回折格子
層である。
【０１１２】本実施例９は、上記実施例８において、ｎ
−ＩｎＧａＡｓＰ光ガイド層３６の代わりにｎ−ＩｎＰ
からなる第１，第２の光ガイド層２４ａ，２４ｂを用い
るようにしたもので、図１９(a) に示すように、ｎ−Ｉ
ｎＰ基板３５上にｎ−ＩｎＰクラッド層２６，ｎ−Ｉｎ
ＧａＡｓＰ層３７，第１のＩｎＰ光ガイド層２４ａを形
成し、図１９(b) に示すように、この表面に回折格子パ
ターン３２を形成して、これをマスクとして第１のＩｎ
Ｐ光ガイド層２４ａ表面からｎ−ＩｎＰクラッド層２６
に達するまでサーマルエッチングして（１１１）面のフ
ァセットを有する溝を形成し（図１９(c))、さらに、上
記回折格子パターン３２を除去した後、図１９(d) に示
すように、これを埋め込むように第２のｎ−ＩｎＰ光ガ
イド層２６ｂを形成するようにしたものであり、このよ
うな場合においても、上記実施例５と同様の効果を奏す
る。
【０１１３】なお、上記実施例９において、ｎ−ＩｎＰ
光ガイド層２４ｂを形成する代わりに、図２０(a) に示
すように、サーマルエッチングにより回折格子溝を形成
した後、ウエハをＭＯＣＶＤ装置から取り出さずに、ウ
エハが外気と触れないようにＭＯＣＶＤ装置内を結晶成
長用の雰囲気に変えて第３のｎ−ＩｎＰ光ガイド層２４
ｃを再成長させ、その後、図２０(b) に示すように、ウ
エハをＭＯＣＶＤ装置から取り出し、絶縁膜３２を除去
した後に、さらに第４のｎ−ＩｎＰ光ガイド層２４ｄを
成長させるようにしてもよく、このような場合において
も上記実施例８と同様の効果を奏するとともに、再成長
界面が清浄な優れた特性を備えたＤＦＢレーザを得るこ
とができる。
【０１１４】実施例１０．図２１は本発明の第１０の実
施例による半導体レーザの製造方法を説明するための共
振器長方向の断面図であり、図において、図１４と同一
符号は同一または相当する部分を示しており、３７はｎ
−ＩｎＧａＡｓＰ再成長層である。
【０１１５】上記第５の実施例においては、図１４(a)
に示すように、活性層２３上にｎ−ＩｎＰクラッド層２
４，ｎ−ＩｎＧａＡｓＰ回折格子層２６を形成し、回折
格子マスク３２を用いてｎ−ＩｎＧａＡｓＰ回折格子層
２６をサーマルエッチングして、図１４(b) に示すよう
に回折格子を形成するようにしたが、本実施例１０にお
いては、図２１(a) に示すように、活性層２３上にｎ−
ＩｎＰクラッド層２４を設けておき、これをＭＯＣＶＤ
装置内で回折格子パターン３２を用いてサーマルエッチ
ングし（図２１(b))、その後、ウエハが外気と触れない
ようにＭＯＣＶＤ装置内を結晶成長用の雰囲気に変え
て、上記ｎ−ＩｎＰクラッド層２４のサーマルエッチン
グにより形成された溝に、共振器長方向の断面が台形形
状である共振器幅方向に伸びるストライプ状のｎ−Ｉｎ
ＧａＡｓＰ再成長層３７を再成長させて回折格子を形成
し（図２１(c))、回折格子パターン３２を除去して、図
２１(d) に示すようにｎ−ＩｎＰクラッド層２６を形成
した後、上記実施例５と同様の工程により半導体レーザ
を形成するようにしたものであり、このような本実施例
１０においても、上記実施例５と同様の効果を奏する。
【０１１６】なお、本実施例１０においては、上記第５
の実施例に示した半導体レーザの製造方法を用いた場合
について説明したが、本発明は、他の回折格子を備えた
半導体レーザの製造方法についても適用できるものであ
る。例えば、上記第８の実施例についても適用する場合
には、図２２に示すように、ｎ−ＩｎＰ基板３５上にｎ
−ＩｎＰクラッド層２６を形成し（図２２(a))、このｎ
−ＩｎＰクラッド層２６をＭＯＣＶＤ装置内で回折格子
パターン３２を用いてサーマルエッチングし（図２２
(b))、その後、ウエハが外気と触れないようにＭＯＣＶ
Ｄ装置内を結晶成長用の雰囲気に変えて、上記ｎ−Ｉｎ
Ｐクラッド層２６のサーマルエッチングにより形成され
た溝に、共振器長方向の断面が台形形状である共振器幅
方向に伸びるストライプ状のｎ−ＩｎＧａＡｓＰ層３７
を再成長させて回折格子を形成し（図２２(c))、図２２
(d) に示すようにｎ−ＩｎＰ光ガイド層２４，ＩｎＧａ
ＡｓＰ活性層２３，ｐ−ＩｎＰクラッド層２２を形成し
た後、上記第８の実施例と同様の工程により半導体レー
ザを形成する。このような場合においても、上記実施例
１０と同様の効果を奏する。
【０１１７】なお、上記第５ないし第１０の実施例にお
いては、回折格子の格子溝の配列方向が＜０／１／１＞
方向である場合について説明したが、本発明は、回折格
子の格子溝の配列方向が、例えば＜０／１１＞方向等の
その他の方向である場合においても適用できるものであ
り、このような場合においても上記各実施例と同様の効
果を奏する。
【０１１８】また、上記第５ないし第１０の実施例にお
いては、ＤＦＢレーザの製造方法について説明したが、
本発明は、回折格子構造を有するＤＦＢレーザ以外の半
導体装置にも適用できるものであり、このような場合に
おいても、上記第５ないし第１０の実施例と同様の効果
を奏する。
【０１１９】実施例１１．図２３は本発明の第１１の実
施例による、上記第１の実施例において説明したサーマ
ルエッチングを用いた半導体レーザの製造方法を示す断
面図であり、図において、４０はｐ−ＩｎＰ基板，４１
はｐ−ＩｎＰクラッド層，４２はＩｎＧａＡｓＰ活性
層，４３はｎ−ＩｎＰクラッド層，４４はＳｉＮ等から
なる絶縁膜パターン，４５及び４７は第１，第２のｐ−
ＩｎＰ電流ブロック層，４６はｎ−ＩｎＰ電流ブロック
層，４８はｎ−ＩｎＰコンタクト層，４９はｎ側電極，
５０はｐ側電極である。
【０１２０】次に製造方法について説明する。まず、図
２３(a) に示すように、ｐ−ＩｎＰ基板４０の（１０
０）just面上に、ｐ−ＩｎＰクラッド層４１，ＩｎＧａ
ＡｓＰ活性層４２，ｎ−ＩｎＰクラッド層４３からなる
ダブルヘテロ構造を結晶成長させる。
【０１２１】続いて、図２３(b) に示すように、上記ダ
ブルヘテロ構造上に絶縁膜を成膜し、写真製版により＜
０／１／１＞方向にのびる幅が数μｍのストライプ状の
絶縁膜パターン４４を形成し、ＭＯＣＶＤ装置内で、絶
縁膜パターン４４をマスクとして、上記実施例１におい
て説明したサーマルエッチングによりｐ−ＩｎＰ基板４
０に達するまでエッチングし、側面として（１１１）Ｂ
面を有するリッジ形状を形成する。
【０１２２】さらに、図２３(c) に示すように、ウエハ
が外気に触れないようにＭＯＣＶＤ装置内の雰囲気を結
晶成長用の雰囲気に変え、絶縁膜４４を選択成長のマス
クとして、ｐ−ＩｎＰ電流ブロック層４５，ｎ−ＩｎＰ
電流ブロック層４６，ｐ−ＩｎＰ電流ブロック層４７を
上記リッジを埋め込むように選択成長させる。
【０１２３】その後、ＭＯＣＶＤ装置よりウェハを取り
出し絶縁膜マスク４４を除去し、さらにウエハをＭＯＣ
ＶＤ装置に戻し、図２３(d) に示すように、ｎ−ＩｎＰ
コンタクト層４８を全面に成長させ、ｎ−ＩｎＰコンタ
クト層４８表面と基板４０の裏面にｎ側電極４９，ｐ側
電極５０を形成した後に半導体レーザダイオード素子に
分離する。
【０１２４】このような本実施例１１においては、上記
実施例１において示したサーマルエッチングを用いるこ
とにより、制御性良くリッジを形成でき、再現性良く半
導体レーザを形成することができる。また、エッチング
液を用いないため、ＭＯＣＶＤ装置内でサーマルエッチ
ングしてリッジストライプ構造を形成した後、ウエハを
外気にさらすことなく該リッジストライプを埋め込むよ
うに再成長層を形成することができるから、再成長界面
への酸化膜等の不純物の蓄積を防ぐことができ、優れた
特性の半導体レーザを得られる効果がある。
【０１２５】なお、上記実施例１１において示した半導
体レーザにおいては、第１のｐ−ＩｎＰブロック層４
５，ｎ−ＩｎＰブロック層４６，第２のｐ−ＩｎＰブロ
ック層４７の三層のブロック層によりリッジ部以外の領
域に流れる無効電流をブロックしてリッジ構造部分にの
み発光に寄与する電流５１ａが流れるようにしている
が、図２４に示すように、ｎ−ＩｎＰクラッド層４３か
ら、第１のｐ−ＩｎＰブロック層４５を経て、ｐ−Ｉｎ
Ｐクラッド層４１ａへと、活性層４２を経由しないでリ
ーク電流５１が流れる場合がある（なお、図２４におい
て、図２３と同一符号は同一部分を示す）。リーク電流
５１はレーザダイオードの特性に大きく影響するため、
活性層４２付近のｐ−ＩｎＰブロック層４５の抵抗を大
きくしてこのようなリーク電流５１を減らす必要があ
る。
【０１２６】ここで、図２５に不純物流量を一定とした
ときのキャリアの結晶への取り込まれ効率と結晶面方位
との依存関係を示す。この図２４に示すように、ｐ型の
不純物５２とｎ型の不純物５３は、結晶への取り込まれ
効率に結晶面依存性があり、ｐ型の不純物５２は（１０
０）面から（１１１）面に向けて取り込まれ効率が小さ
くなり、ｎ型の不純物５３は（１００）面から（１１
１）面に向けて取り込まれ効率が大きくなる。そのた
め、（１００）面平面と（１１１）面の斜面を有するウ
ェハ上にｐ型の不純物とともにｎ型の不純物を供給して
ＩｎＰを成長すると、斜面は平面に比べてｎ型不純物が
多く取り込まれる。
【０１２７】したがって、ｐ−ＩｎＰブロック層４５成
長時に、ｐ型の不純物とともにｎ型の不純物を供給して
ＩｎＰを成長させると、図２６に示すように、リッジの
斜面部分に形成されるｐ−ＩｎＰブロック層４５は平面
に比べｎ型不純物が多く取り込まれ、ｐ型を補償するｎ
型不純物の濃度が高くなり、抵抗が高い高抵抗領域４５
ａとなる（この時、図２５において、図２４と同一符号
は同一または相当する部分を示す）。このような不純物
として、例えばＤＥＺｎやＨ2 Ｓを同時に供給するよう
にすればよい。この結果、図２４に示したリーク電流５
１となっていた電流を、高抵抗領域４５ａにおいてブロ
ックして、発光に寄与する電流５１ｂとすることができ
る。これにより、リーク電流５１の発生を抑えた高性能
な半導体レーザを得ることができる。但し、ｐ型の不純
物とともに供給するｎ型の不純物の量は斜面がｎ型にな
らないようにする必要がある。
【０１２８】また、上記実施例１１においては、ｐ−Ｉ
ｎＰブロック層４５，ｎ−ＩｎＰブロック層４６，ｐ−
ＩｎＰブロック層４７の三層のブロック層を設けるよう
にしたが、本発明はブロック層として、Ｆｅ−ＩｎＰ高
抵抗層や，ＡｌＩｎＡｓ高抵抗層等のＩｎＰ基板４０に
格子整合する高抵抗層やＡｌＧａＩｎＰ層や，ＡｌＧａ
Ａｓ層等のＩｎＰ基板４０に格子不整合な層などの通常
のレーザダイオードに用いることが可能な電流ブロック
層を用いるようにしてもよく、このような場合において
も上記実施例１１と同様の効果を奏する。
【０１２９】なお、上記実施例１１においてはリッジス
トライプ方向を＜０／１／１＞方向とした場合について
説明したが、本発明はリッジストライプ方向を、例えば
＜０／１１＞方向等のその他の方向とした場合において
も適用できるものであり、このような場合においても上
記実施例１１と同様の効果を奏する。
【０１３０】実施例１２．図２７は本発明の第１２の実
施例による半導体レーザの製造方法を示す断面図であ
り、本実施例１２は、半導体レーザの製造方法において
上記第１の実施例において説明したサーマルエッチング
を用いるようにしたものである。
【０１３１】図において、図２３と同一符号は同一また
は相当する部分を示しており、５４はＦｅをドープした
ＩｎＰ（以下、Ｆｅ−ＩｎＰと称す）ブロック層，５５
は絶縁膜マスク，５６はメサ溝である。
【０１３２】つぎに製造方法について説明する。まず、
図２７(a) に示すように、ｐ−ＩｎＰ基板４０の（１０
０）just面上にＦｅ−ＩｎＰブロック層５４を結晶成長
させる。なお、この時、ｐ−ＩｎＰバッファ層をｐ−Ｉ
ｎＰ基板４０とＦｅ−ＩｎＰブロック層５４との間に形
成するようにしてもよい。次に、ブロック層５４上に絶
縁膜５５を成膜し、写真製版により＜０／１／１＞方向
に伸びる幅が数μｍのストライプ状の開口部を形成す
る。
【０１３３】続いて、図２７(b) に示すように、ＭＯＣ
ＶＤ装置内で、上記絶縁膜５５をマスクとしてサーマル
エッチングによりｐ−ＩｎＰ基板４０に達するまでＦｅ
−ＩｎＰ層５４をエッチングし、（１１１）Ｂ面のファ
セットを有する溝５６を形成する。
【０１３４】その後、ウエハが外気に触れないように、
上記溝５６を埋め込むように、ｐ−ＩｎＰクラッド層４
１，活性層４２，ｎ−ＩｎＰクラッド層４３からなるダ
ブルヘテロ構造を選択再成長させる（図２７(c))。
【０１３５】さらに、ＭＯＣＶＤ装置からウェハを取り
出し、絶縁膜マスク５５を除去した後、図２７(d) に示
すように、ＭＯＣＶＤ装置でｎ−ＩｎＰコンタクト層４
８を全面に成長させ、通常のウェハプロセスと同様に、
コンタクト層４８の表面と基板４０の裏面にそれぞれｎ
側電極４９，ｐ側電極５０を形成した後、レーザダイオ
ード素子に分離する。
【０１３６】本実施例１２の半導体レーザにおいては、
メサ溝５６にダブルヘテロ構造を形成しているが、一般
に半導体材料は（１００）面の成長速度に比べ（１１
１）Ｂ面の成長速度が小さいため、メサ溝５６内の斜面
にはほとんど活性層４２は成長されない。したがって、
斜面上の活性層４２においてはほとんどレーザ光は発光
せず、（１００）面と平行な面上の活性層４２において
のみレーザ発光が起こる。
【０１３７】このような本実施例においては、上記実施
例１において示したサーマルエッチングを用いることに
より、制御性良くメサ溝を形成でき、再現性良く半導体
レーザを形成することができる。また、エッチング液を
用いないため、ＭＯＣＶＤ装置内でサーマルエッチング
してメサ溝を形成した後、ウエハを外気にさらすことな
く該メサ溝上にダブルヘテロ構造を選択再成長させるこ
とができるから、再成長界面への酸化膜等の不純物の蓄
積を防ぐことができ、優れた特性の半導体レーザを得ら
れる効果がある。
【０１３８】なお、本実施例１２においては、図２８
(a) に示すように、メサ溝５６の（１１１）Ｂ面の斜面
にもダブルヘテロ構造層が形成されるため、発光領域で
ある（１００）面上に形成された活性層４２を通過する
発光に寄与する電流５７ａ以外に、該発光領域を通過せ
ず、上記メサ溝５６の（１１１）Ｂ面の斜面に形成され
たダブルヘテロ構造層を流れるリーク電流５７が発生す
る可能性がある。このようなリーク電流５７を阻止する
ためには、上記実施例１１のなお書きにおいて説明した
ように、ｐ型不純物と、ｎ型不純物とを同時に供給して
ｐ−ＩｎＰクラッド層４１を成長させて、図２８(b) に
示すように、該クラッド層４１の上記メサ溝５６の（１
１１）Ｂ面上，即ち活性層４２の発光領域の近傍に形成
される領域４１ａを高抵抗とすればよい（なお、図２８
において図２７と同一符号は同一または相当する部分を
示す）。
【０１３９】また、上記実施例１２においては、溝５６
を埋め込むようにダブルヘテロ構造を形成し、絶縁膜５
５を除去してコンタクト層４８を設け、更にｎ側電極４
９を形成するようにしたが、本発明は図２９に示すよう
に、溝５６を埋め込むようにダブルヘテロ構造を形成し
た後、絶縁膜５５を除去せず、絶縁膜５５の開口部内の
ｎ−ＩｎＰクラッド層４３上にＡｕ系の電極５８を形成
するようにしてもよく、上記実施例１２と同様の効果を
奏する。なお、図２９において、図２７と同一符号は同
一または相当する部分を示しており、５８はｎ側電極で
ある。
【０１４０】また、上記実施例においては、電流ブロッ
ク層の材料として、Ｆｅ−ＩｎＰ層を用いるようにした
が、本発明においては、ブロック層として、その他の高
抵抗層を用いるようにしてもよい。また、ブロック層の
構造としては、ｐ−ＩｎＰブロック層／ｎ−ＩｎＰブロ
ック層／ｐ−ＩｎＰブロック層からなる積層構造のもの
を用いるようにしてもよく、上記実施例１２と同様の効
果を奏する。
【０１４１】実施例１３．図３０は本発明の第１３の実
施例による半導体レーザの製造方法を説明するための図
であり、図において、図５及び図２７と同一符号は同一
または相当する部分を示している。
【０１４２】図３０(a) に示すように、ＩｎＰ基板１上
に形成された所定幅の開口部を有する絶縁膜マスク５を
マスクとして、ＩｎＰ基板１上にＩｎＰクラッド層４１
の選択成長を行なうと気相中の材料の濃度勾配のためマ
スク近傍の成長速度が大きくなる。従って、選択マスク
５を用いてレーザダイオードのｐ−ＩｎＰクラッド層４
１，活性層４２，ｎ−ＩｎＰクラッド層４３からなるダ
ブルヘテロ構造を選択成長させると、図３０(c) に示す
ようになり、マスク近傍で活性層４２が上向きに曲がる
ように活性層４２が形成される。例えば、このようなダ
ブルヘテロ構造を用いて、マスクの開口幅方向が共振器
長方向となるように半導体レーザを形成すると、共振器
端面近傍において活性層が曲がっている構造の半導体レ
ーザが形成されてしまい、レーザ特性が劣化してしまう
恐れがある。
【０１４３】一方、上記実施例１において説明したサー
マルエッチングを用いてＩｎＰ基板１に選択エッチング
を行うと、上記図５(a) に示すように、マスク５近傍部
のエッチング速度が速くなる。したがって、本実施例１
３においては、上記実施例１において示したサーマルエ
ッチングを用い、あらかじめ、マスク５を用いてＩｎＰ
基板１の（１００）面をエッチングし（図３０(c))、こ
のエッチング溝に、ｐ−ＩｎＰクラッド層４１を形成す
る。このとき、ｐ−ＩｎＰクラッド層４１の成長速度
は、マスク５の近傍ほど速いが、サーマルエッチングに
より形成された溝もマスク近傍ほど深いので、ほほＩｎ
Ｐ基板１の表面で、ｐ−ＩｎＰクラッド層４１の表面が
ほぼ平坦となる。さらに、該ｐ−ＩｎＰクラッド層４１
の表面がほぼ平坦になった段階で活性層４２を形成さ
せ、さらにｎ−ＩｎＰクラッド層４３を成長させる（図
３０(d))。
【０１４４】このような半導体レーザの製造方法によれ
ば、サーマルエッチングを用いてメサ溝を形成した後、
該メサ溝にダブルヘテロ構造を選択成長させるようにし
たから、活性層を基板表面に対して平行に形成すること
ができる効果がある。
【０１４５】実施例１４．図３１は本発明の第１４の実
施例による光変調器付き半導体レーザの製造方法を説明
するための図であり、図において図３２と同一符号は同
一または相当する部分を示しており、６０はｐ−ＩｎＰ
基板，６１はｐ−ＩｎＰクラッド層，６２はＩｎx Ｇａ
1-x Ａｓy Ｐ1-y からなるウエル層とバリア層とが交互
に積層されてなる量子井戸構造の活性層，６３はｎ−Ｉ
ｎＰクラッド層である。なお、図３１(a) はＩｎＰ基板
６０の表面側から見た絶縁膜パターン１０を示す平面図
であり、図３１(b) 〜図３１(d) は図３０(a) のＶ−Ｖ
線による断面図である。図３０(b) 〜図３０(d) におい
て、横軸は基板６０上の位置を示し、縦軸は基板６０表
面の高さを０としたときの層厚を示している。
【０１４６】また、図３２は本発明の第１４の実施例に
よる光変調器付き半導体レーザの製造方法を示す基板６
０の表面側から見た平面図（図３２(a)), 及び該図３２
(a)のVI−VI断面図（図３２(b),(d),(e))，及びVII −V
II 断面図（図３２(c))であり、図において図３１と同
一符号は同一または相当する部分を示しており、６４は
ストライプ状の絶縁膜，６５はｎ−ＩｎＰコンタクト
層，６６，６８は第１，第２のｎ−ＩｎＰ電流ブロック
層，６７はｐ−ＩｎＰ電流ブロック層である。
【０１４７】次に従来の変調器付き半導体レーザの製造
方法について、図３１を用いて説明する。従来の光変調
器付き半導体レーザは、絶縁膜パターンの開口部の幅の
違いによる選択成長速度の違いを利用してＬＤ部と変調
器部をモノリシックに集積するものである。まず、ｐ−
ＩｎＰ基板６０上に、図３１(a) に示すような、基板６
０の長手方向に伸びるストライプ状の開口部を備えた絶
縁膜パターン１０を形成する。このパターンは、基板６
０の長手方向において、半導体レーザ領域１０ａと、光
変調器領域１０ｂに分かれており、上記開口部は光変調
器領域１０ｂにおいてその幅が、半導体レーザ領域１０
ａの開口部の幅よりも広くなるように調整されている。
例えば半導体レーザ領域１０ａの開口部の幅が約５０μ
ｍ，光変調器領域の開口部の幅が約数１００μｍとなる
ようにする。
【０１４８】続いて、この絶縁膜パターン１０をマスク
として、ｐ−ＩｎＰクラッド層６１，ＩｎＧａＡｓＰか
らなる量子井戸構造の活性層６２，ｎ−ＩｎＰクラッド
層６３を順次結晶成長させる。このとき、絶縁膜パター
ン１０の開口部の幅が広い部分では、幅の狭い部分に比
べて結晶成長速度が遅いという性質があるため、光変調
器領域１０ｂの結晶成長速度は半導体レーザ領域１０ａ
の結晶成長速度より遅くなり、図３１(b) に示すよう
に、光変調器領域の各層の厚さは半導体レーザ領域に形
成された各層の厚さに対して厚さが薄くなる。さらにｎ
−ＩｎＰクラッド層６３上にコンタクト層（図示せず）
を形成し、半導体基板６０の裏面側に電極を形成し、さ
らに、半導体レーザ領域１０ａと光変調器領域１０ｂの
コンタクト層上にそれぞれ独立した電極を蒸着等により
形成して光変調器付き半導体レーザ（図示せず）を得
る。
【０１４９】次に従来の光変調器付き半導体レーザの動
作について説明する。従来の光変調器付き半導体レーザ
では、上述したように、半導体レーザ領域１０ａの量子
井戸活性層６２の厚さは、光変調器領域１０ｂの活性層
６２の厚さよりも厚くなり、これによって、半導体レー
ザ領域１０ａの活性層６２のバンドギャップエネルギー
よりも、光変調器領域１０ｂの活性層６２のバンドギャ
ップエネルギーが大きくなる。したがって、半導体レー
ザ領域１０ａの活性層６２で発生したレーザ光は、光変
調器領域１０ｂに伝播し、光変調器領域１０ｂの電極に
電圧を印加したり、しなかったりすることにより、半導
体レーザ領域１０ａの活性層６２のバンドギャップエネ
ルギーよりも光変調器領域１０ｂの活性層６２のバンド
ギャップエネルギーが大きく，或いは小さくなり、半導
体レーザ領域１０ａの活性層６２で発生した光が光変調
器領域１０ｂで断続的に遮断されて出射され、光信号を
生成する。
【０１５０】上記のように従来の光変調器付き半導体レ
ーザにおいては、絶縁膜パターン１０を用いることによ
り、結晶成長速度を変化させて、基板６０上にｐ−Ｉｎ
Ｐクラッド層６１，ＩｎＧａＡｓＰ量子井戸活性層６
２，ｎ−ＩｎＰクラッド層６３を順次形成して量子井戸
活性層６２の厚さを変化させているため、半導体レーザ
領域１０ａと変調器領域１０ｂとの間で活性層６２の高
さ方向の位置ずれが生じ、この位置ずれによってレーザ
光の伝播が阻害されるため、半導体レーザ領域１０ａの
活性層６２と光変調器領域１０ｂとの活性層６２間にお
けるレーザ光の伝播性を十分に向上させることができな
いという問題があった。
【０１５１】次に上記のような問題点を解消するための
本発明の第１４の実施例による半導体レーザの製造方法
について説明する。まず、図３１(a) に示すように、基
板６０上に、基板６０の長手方向に伸びるストライプ状
の開口部を備えた絶縁膜パターン１０を形成する。この
絶縁膜パターン１０は、基板６０の長手方向において、
半導体レーザ領域１０ａと、光変調器領域１０ｂに分か
れており、上記開口部は光変調器領域１０ｂにおいてそ
の幅が、半導体レーザ領域１０ａの幅よりも広くなるよ
うに調整されている。例えば半導体レーザ領域１０ａの
開口部の幅が約５０μｍ，光変調器領域の開口部の幅が
約数１００μｍとなるようにする。
【０１５２】つぎに、該絶縁膜パターン１０をマスクと
して、上記実施例１において説明したサーマルエッチン
グを用いてＩｎＰ基板６０をエッチングする。このよう
にしてエッチングを行うと上記実施例３で説明したよう
に、絶縁膜１０の開口幅が広い光変調器領域１０ｂにお
いては、エッチング深さが浅く、絶縁膜１０の開口幅が
狭い半導体レーザ領域１０ｂにおいては、エッチング深
さが深くなるように基板６０がエッチングされる（図３
１(c))。
【０１５３】その後、該エッチングされた基板６０上
に、上記絶縁膜パターン１０を選択マスクとして、ま
ず、ｐ−ＩｎＰクラッド層６１を上記エッチングにより
除去された領域をほぼ埋め込むように形成した後、Ｉｎ
ＧａＡｓＰ量子井戸活性層６２，ｎ−ＩｎＰクラッド層
６３を選択再成長させる。このとき、上述したように、
選択成長においては、絶縁膜パターン１０の開口幅の大
きい部分のほうが結晶成長速度がおそいため、光変調器
領域１０ｂに形成される各層の厚さは半導体レーザ領域
１０ａに形成される各層の厚さに比べてうすくなる。し
かし、図３１(c) に示したように、光変調器領域１０ｂ
のエッチング深さは、半導体レーザ領域１０ａのエッチ
ング深さに対して浅いので、図３１(d) のように、ｐ−
ＩｎＰクラッド層６１を基板６０の表面に近い高さまで
埋込形成した後に、量子井戸活性層６２を成長させるこ
とにより、半導体レーザ領域１０ａの活性層６２と光変
調器領域１０ｂの活性層６２の高さをほぼ等しい高さに
設けることが可能となる。
【０１５４】さらに、図３２(a) に示すように、絶縁膜
１０の開口部に形成されたｎ−ＩｎＰクラッド層６３上
に、写真製版により基板１の長手方向に伸びる幅が約数
μｍのストライプ状の絶縁膜マスク６４を形成する。こ
の時のVI−VI断面図，及びVII −VII 断面図を図３２
(b) ，及び図３２(c) に示す。つぎに、この絶縁膜マス
ク６４をマスクとして、ＭＯＣＶＤ装置内で、上記実施
例１において示したサーマルエッチングにより、基板６
０に達するようにエッチングしてメサストライプを形成
し、そのあと、ＭＯＣＶＤ装置内の雰囲気を選択成長用
の雰囲気に変え、上記メサストライプを埋め込むように
第１のｎ−ＩｎＰ電流ブロック層６６，ｐ−ＩｎＰ電流
ブロック層６７，第２のｎ−ＩｎＰ電流ブロック層６８
を形成する。このときの半導体レーザ領域１０ａのVI−
VI断面図は図３２(d) のようになる。
【０１５５】つぎに、ＭＯＣＶＤ装置よりウエハを取り
出し、絶縁膜６４を除去して、図３２(e) に示すように
ＩｎＰコンタクト層６５を形成して、半導体基板６０の
裏面側にｐ側電極（図示せず）を形成し、さらに半導体
レーザ領域１０ａ，及び光変調器領域１０ｂ上のコンタ
クト層６５表面にそれぞれ電極（図示せず）を形成して
光変調器付き半導体レーザを得る。
【０１５６】このような本実施例１４による半導体装置
の製造方法によれば、ストライプ幅の異なる開口部を備
えた絶縁膜マスク１０を用いて基板６０をサーマルエッ
チングした後、上記絶縁膜マスク１０を用いてダブルヘ
テロ構造を選択成長させて、光変調器付き半導体レーザ
を形成するようにしたから、半導体レーザ領域１０ａに
おいて形成される活性層６２の厚さを、光変調器領域１
０ｂにおいて形成される活性層６２の厚さに対して厚く
なるように形成できるとともに、半導体レーザ領域１０
ａと光変調器領域１０ｂとの活性層の高さを等しくなる
ようにすることができるから、半導体レーザ領域１０ａ
の量子井戸活性層６２と光変調器領域１０ｂの量子井戸
活性層６２との間におけるレーザ光の伝播性に優れた光
変調器付き半導体レーザを得ることができる。
【０１５７】なお、上記実施例１４において、メサエッ
チングの形成を通常の半導体レーザの製造方法に用いら
れるウエットエッチングを用いて行うようにしてもよ
い。
【０１５８】また、ブロック層は通常の半導体レーザに
用いられるものであればどのような構造のものであって
も，どのような材料のものであってもよい。
【０１５９】また、上記実施例１１〜１４においては、
半導体レーザについて説明したが、本発明は、半導体レ
ーザ以外の半導体装置においても適用できるものであ
り、このような場合においても上記各実施例と同様の効
果を奏する。
【０１６０】実施例１５．図３３は本発明の第１５の実
施例による半導体エッチング方法を説明するための図で
あり、図において、図５と同一符号は同一または相当す
る部分を示している。本実施例のエッチング方法は、上
記第１の実施例において説明したサーマルエッチングに
おいて、ＴＭＩ（トリメチルインジウム）等の有機金属
を添加してＩｎを供給するようにしたものである。
【０１６１】上記第１の実施例において説明したサーマ
ルエッチング方法では、マスク５近傍のエッチングレー
トが速くなり、エッチング後のＩｎＰ基板１の深さ方向
の形状を調べると、断面形状が図３３(a) に示すよう
に、マスク５近傍部のエッチング深さが深く、マスクか
ら離れた部分のエッチング深さが浅い形状となる。しか
し、上記実施例１のサーマルエッチングにおいて、さら
にＴＭＩ等の有機金属を添加してＩｎを供給することに
より、マスク５近傍のエッチング速度が小さくなり、エ
ッチング底面を図３３(b) に示すように平坦にすること
ができる。これは、マスク５上で、ＴＭＩが分解して形
成されたＩｎが気相中に拡散し、マスク近傍に供給され
たために起こるものである。また、Ｉｎを添加すること
により、エッチング面をよりきれいにできる。なお、図
３３においては、エッチング溝の側面が基板１の表面と
垂直となるように断面形状を模式的に示しているが、実
際は、このエッチング溝の側面は斜面となっている。
【０１６２】このように本実施例によれば、上記実施例
１において示したサーマルエッチングにおいて、Ｉｎを
添加するとともに、Ｉｎの添加量を調節することによ
り、マスクの開口部の幅方向におけるエッチング速度差
を制御して、エッチング底面が平坦なエッチングを行う
ことが可能となる。また、Ｉｎを添加することにより、
エッチング面をよりきれいにできる。
【０１６３】なお、上記実施例１５においては、上記第
１の実施例において説明したサーマルエッチングに適用
した場合について説明したが、本発明は、通常のハロゲ
ン系ガスを用いた気相エッチングにも適用できるもので
あり、例えば、ＨＣｌガスを用いた気相エッチングにお
いてＩｎを添加するようにしてもよく、このような場合
においても上記実施例１５と同様の効果を奏する。
【０１６４】実施例１６．図３４は本発明の第１６の実
施例によるアレイ状の半導体レーザ（以下，アレイレー
ザと称す）の構造を示す共振器幅方向の断面図であり、
図において、図２７と同一符号は同一または相当する部
分を示しており、７０は絶縁膜である。
【０１６５】本実施例１６のアレイレーザは、上記実施
例１２において説明した半導体レーザの製造方法を用い
てアレイ状の半導体レーザを製造するようにしたもので
あり、基板４０上にＦｅ−ＩｎＰブロック層５４を形成
し、この表面に所定間隔を隔てて平行に配列されたスト
ライプ状の開口部を有する絶縁膜５５を形成し、これを
マスクとしてＦｅ−ＩｎＰブロック層５４表面からＭＯ
ＣＶＤ装置内で基板４０に達するまで上記実施例１にお
いて説明したサーマルエッチングによりエッチングし、
さらにウエハが外気に触れないように、ＭＯＣＶＤ装置
内を結晶成長用雰囲気に変えてｐ−ＩｎＰクラッド層４
１，ＩｎＧａＡｓＰ活性層４２，ｎ−ＩｎＰクラッド層
４３を選択成長させ、その後、上記絶縁膜を除去してｎ
−ＩｎＰコンタクト層４８を全面に形成し、コンタクト
層４８上にｎ側電極４９，また基板１の裏面にｐ側電極
５０を形成して、図３４(a) に示すような基板４０上に
複数のレーザ素子を備えたレーザアレイを得るものであ
り、このような本実施例１６においても、上記第１２の
実施例と同様の効果を奏する。
【０１６６】なお、本実施例１６においては、アレイレ
ーザのコンタクト層４８とｎ側電極４９を各レーザ素子
ごとに分離することなく一体として形成するようにした
が、図３４(b) に示すように、上記実施例１６と同様に
コンタクト層４８を形成した後、絶縁膜５４上のコンタ
クト層４８にエッチングにより絶縁膜５４に達するスト
ライプ状の溝を形成して、これを埋め込むようにＳｉＯ
Ｎ等の絶縁膜７０を形成して各レーザ素子ごとにコンタ
クト層４８を分離して設けるようにし、上記絶縁膜７０
により挟まれた領域のコンタクト層４８上にｎ側電極４
９を設けるようにしてもよい。このような場合において
は、各レーザ素子に対して独立した一つのｎ側電極４９
が形成されるので、各レーザ素子を独立して制御するこ
とが可能となる。
【０１６７】また、上記実施例１６において、ｎ−Ｉｎ
Ｐクラッド層４３を選択成長させた後、該選択成長に用
いた絶縁膜５５を除去することなく、ｎ側電極４９を全
面に形成するようにして、図３４(c) に示すような構造
のアレイレーザを形成するようにしてもよい。
【０１６８】さらに、上記実施例１６において、ｎ−Ｉ
ｎＰクラッド層４３を選択成長させた後、絶縁膜５５を
除去することなく、ｎ側電極４９を上記絶縁膜５５の開
口部を埋め込むように形成して、図３４(d) に示すよう
な構造のアレイレーザを形成するようにしてもよく、上
記実施例１６と同様の効果を奏するとともに、各レーザ
素子を独立して制御することが可能となる。
【０１６９】ここで、上記実施例１６においては、上記
実施例１２において説明した半導体レーザの製造方法を
用いてアレイ状のレーザを形成する場合について説明し
たが、以下に上記実施例１１において説明した半導体レ
ーザの製造方法を用いてアレイ状の半導体レーザを形成
する変形例について説明する。
【０１７０】図３５は上記実施例１６の変形例を説明す
るための図であり、図において、図２３，及び図３４と
同一符号は同一または相当する部分を示している。
【０１７１】図３５(a) に示すアレイレーザは、上記実
施例１２において説明した半導体レーザをアレイ状に集
積したもので、基板４０上にｐ−ＩｎＰクラッド層４
１，活性層４２，ｎ−ＩｎＰクラッド層４３を形成した
後、ｎ−ＩｎＰクラッド層４３上に、所定間隔を隔てて
互いに平行に配置された複数の共振器長方向に伸びるス
トライプ状の絶縁膜マスクを形成し、その後、上記実施
例１１の半導体レーザと同様の製造方法により製造する
ようにしたものであり、このような場合においても上記
実施例１１と同様の効果を得ることができる。
【０１７２】なお、本実施例１６の変形例においても、
図３５(b) に示すように、上記実施例１６と同様にコン
タクト層４８を形成した後、第２のｐ−ＩｎＰブロック
層４７上のコンタクト層４８にエッチングして第２のｐ
−ＩｎＰブロック層４７に達するストライプ状の溝を形
成し、これを埋め込むように絶縁膜７０を形成し、さら
にこの絶縁膜７０により挟まれた領域のコンタクト層４
８上にｎ側電極４９を設けるようにしてもよく、このよ
うな場合においても、各レーザ素子を独立して制御でき
る。
【０１７３】また、上記実施例１６の変形例において、
コンタクト層４８を設けることなく、第２のｐ−ＩｎＰ
ブロック層４７，及びリッジストライプ上にｎ側電極４
９を形成して、図３５(c) に示すような構造のアレイレ
ーザを形成するようにしてもよい。
【０１７４】さらに、上記実施例１６の変形例におい
て、第２のｐ−ＩｎＰブロック層４７を選択成長させた
後、リッジ形成のために用いたストライプ状の絶縁膜マ
スクを除去し、上記第２の電流ブロック層４７上に絶縁
膜７０を設け、ｎ側電極４９を上記絶縁膜７０の開口部
を埋め込むように形成して、図３５(d) に示すような構
造のアレイレーザを形成してもよい。
【０１７５】実施例１７．図３６は本発明の第１７の実
施例によるアレイレーザの製造方法を説明するための図
である。本発明のアレイレーザは異なる波長のレーザ素
子を備えたアレイレーザであり、上記実施例１６と同様
の製造方法により形成されるものである。
【０１７６】図において図２７と同一符号は同一又は相
当する部分を示しており、４２ａはＩｎx Ｇａ1-x Ａｓ
y Ｐ1-y 層からなるウエル層とバリア層により構成され
ている多重量子井戸構造の活性層であり、５４ａ，５４
ｂ，５４ｃは絶縁膜５５に形成された異なる開口幅を備
えた複数の開口部のうちの一部であり、開口部５４ａの
開口幅が最も狭く、また、開口部５４ｂの開口幅が最も
広くなるように形成されている。
【０１７７】つぎに製造方法について説明する。まず、
図３６(a) に示すように、ＩｎＰ基板４０上にＦｅ−Ｉ
ｎＰ電流ブロック層５４を形成し、その表面に、異なる
開口幅を備えた＜０／１／１＞方向に伸びる複数のスト
ライプ状の開口部を有する絶縁膜マスク５５を形成す
る。
【０１７８】次に、該絶縁膜５５をマスクとして電流ブ
ロック層５４を、ＩｎＰ基板４０に達する深さまで上記
実施例１において説明したサーマルエッチングによりエ
ッチングする。このとき、上記実施例１で図４を用いて
説明したように、マスクの開口幅の狭い領域ほどエッチ
ング深さが深くなるため、上記開口部５４ａ，５４ｂ，
５４ｃにおいては、開口部５４ａに形成されるメサ溝の
深さが最も深くなり、開口部５４ｃに形成されるメサ溝
の深さが最も浅くなる。
【０１７９】さらに、図３６(c) に示すように該エッチ
ングにより形成されたメサ溝を埋め込むようにｐ−Ｉｎ
Ｐクラッド層４１，多重量子井戸活性層４２ａ，ｎ−Ｉ
ｎＰクラッド層４３を形成する。ここで、ＭＯＣＶＤ法
により結晶成長を行うと、開口幅の広い開口部内にの結
晶成長速度は遅く、開口幅の広い開口部内の結晶成長速
度は速くなる性質があるので、上記サーマルエッチング
により形成された溝のうち、エッチング深さの浅い部
分，即ち開口幅の広い開口部に形成されたメサ溝では結
晶成長速度は遅く、エッチング深さの深い部分，即ち開
口幅の狭い開口部に形成されたメサ溝では結晶成長速度
は速くなる。上記開口部５４ａ，５４ｂ，５４ｃにおい
ては、開口部５４ａへの結晶成長速度が最も速くなり、
開口部５４ｃへの結晶成長速度が最も遅くなる。この結
果、各開口部に形成される活性層４２ａの基板１表面に
対する高さ位置はほぼ等しくなる。さらに、活性層４２
ａを構成するバリア層とウエル層の層厚は開口幅の狭い
開口部に形成されたものほど薄くなる。従って、上記開
口部５４ａ，５４ｂ，５４ｃにおいては、開口部５４ａ
に形成される量子井戸活性層４２の厚さがもっとも厚
く、開口部５４ｃに形成された量子井戸活性層４２の厚
さが最も薄くなる。
【０１８０】その後、図３６(d) に示すように絶縁膜マ
スク５５の開口部にｎ側電極４９を、また基板１の裏面
にｐ側電極５０を形成してアレイレーザを得る。
【０１８１】本実施例のアレイレーザは各レーザ素子の
量子井戸活性層４２ａのウエル層，及びバリア層の厚さ
が絶縁膜５５の開口部の幅に応じて異なるものとなって
いるため、各レーザ素子から出射されるレーザ光の波長
は異なるものとなる。
【０１８２】このように本実施例のアレイレーザにおい
ては、開口幅の異なる開口部を備えたマスクを用いて、
サーマルエッチングを行った後、結晶再成長によりダブ
ルヘテロ構造を形成するようにしたから、絶縁膜の開口
部の幅に応じた異なる厚さの量子井戸活性層を備えたレ
ーザ素子を同時に形成することができ、異なる波長のレ
ーザ光を出射させることができるレーザアレイの製造工
程を短縮することができる。
【０１８３】実施例１８．図３７は本発明の第１８の実
施例による光変調器付きアレイレーザの製造方法を説明
するための半導体レーザ領域の断面図である。本発明の
光変調器付きアレイレーザは異なる波長の光変調器付き
半導体レーザ素子を複数備えた光変調器付きアレイレー
ザであり、上記実施例１６と同様の製造方法により形成
されるものである。図３７において、図３２と同一符号
は同一または相当する部分を示しており、６２ａはＩｎ
x Ｇａ1-x Ａｓy Ｐ1-y からなるバリア層とウエル層に
より構成された多重量子井戸活性層，７３は半導体レー
ザ領域に形成されたＡｕ系材料からなるｎ側電極，５４
はＦｅ−ＩｎＰブロック層，７０はＳｉＯＮ等の絶縁膜
である。
【０１８４】次に製造方法について説明する。まず、半
導体基板１上に図３２に示した開口パターンと同様の、
半導体レーザ領域において開口幅が狭く、光変調器領域
において開口幅が広いストライプ状の開口パターンを互
いに平行となるように複数備えた絶縁膜マスク１０を形
成する。この時、開口パターンは半導体レーザ領域の開
口幅が互いに異なる幅となるように形成する。
【０１８５】つぎに該絶縁膜１０をマスクとして上記実
施例１４と同様に基板１にサーマルエッチングを行った
後（図３７(b))、ｐ−ＩｎＰクラッド層６１，量子井戸
活性層６２ａ，ｎ−ＩｎＰクラッド層６３を形成する。
このとき、各開口パターン部分における共振器長方向の
断面は、上記実施例１４において図３１(d) に示した断
面形状と同様の形状となり、その半導体レーザ領域の共
振器幅方向の断面は、図３７(c) に示すように、絶縁膜
１０の開口幅の狭い開口パターン部分に形成された活性
層６２ａのウエル層，及びバリア層の厚さは厚くなり、
開口幅の広い開口パターン部分に形成された活性層６２
ａのウエル層，及びバリア層の厚さは薄くなる。
【０１８６】その後、上記実施例１４と同様に、絶縁膜
１０を除去したあと、ストライプ状の絶縁膜６４を形成
し、これをマスクとして、基板１に達するまでサーマル
エッチング，あるいはウエットエッチングして、図３７
(d) に示すように、メサストライプを形成し、さらに、
該メサストライプを埋め込むようにＦｅ−ＩｎＰ電流ブ
ロック層５４を形成した後、絶縁膜６４を除去し、さら
にブロック層５４上，及びｎ−ＩｎＰクラッド層６３上
にｎ−ＩｎＰコンタクト層６５を形成する。
【０１８７】その後、各メサストライプの間のコンタク
ト層６５をブロック層５４に達するまでエッチング除去
して溝を形成し、該溝を埋め込むように絶縁膜７０を形
成して、コンタクト層６５を各メサストライプに対応さ
せて分離する。その後、基板１の裏面側にｐ側電極（図
示せず）を形成し、さらに半導体レーザ領域のコンタク
ト層６５表面に電極７３を、また、光変調器領域のコン
タクト層６５表面に電極（図示せず）を形成して、図３
７(g) に示すような複数の光変調器付きレーザ素子から
なる光変調器付きアレイレーザを得る。
【０１８８】本実施例１８においては、各光変調器付き
レーザ素子の半導体レーザ領域の活性層６２ａのウエル
層，及びバリア層の厚さが異なるので、各光変調器付き
レーザ素子の半導体レーザ領域から出射される光の波長
は異なるものとなり、この結果、異なる波長のレーザ光
を出射させることが可能な光変調器付きアレイレーザと
して利用することができる。
【０１８９】このように、本実施例１８の光変調器付き
アレイレーザにおいては、半導体レーザ領域の開口幅が
互いに異なる複数の開口部を備えたマスクを用いて、サ
ーマルエッチングを行い、ダブルヘテロ構造を結晶再成
長させて複数の光変調器付きレーザ素子からなるレーザ
アレイを形成するようにしたから、絶縁膜の開口部の幅
に応じた異なる厚さを有する量子井戸活性層を半導体レ
ーザ領域に備えた複数の光変調器付きレーザ素子を同時
に形成することができ、異なる波長のレーザ光を出射さ
せることができる光変調器付きレーザアレイの製造工程
を短縮することができる。
【０１９０】なお、上記実施例１６〜１８においては、
半導体レーザについて説明したが、本発明は、半導体レ
ーザ以外の半導体装置においても適用できるものであ
り、このような場合においても上記各実施例と同様の効
果を奏する。
【０１９１】実施例１９．図３８は本発明の第１９の実
施例による半導体エッチング方法を説明するための図で
あり、図において７１は可視光，７２はＩｎＰ基板，７
２ａはＩｎＰ再成長層である。
【０１９２】次に半導体エッチング方法について説明す
る。まず、ＩｎＰ基板７２を、上記実施例１において説
明したサーマルエッチングと同様の条件で、基板温度の
みをＩｎＰがエッチングされる温度よりも低くくなるよ
うに設定された雰囲気下に保持する。次に、図３８(a)
に示すように、基板７２上のエッチングしたい領域にの
みに可視光を照射する。この時、光が照射された部分は
エネルギーを余分に受け取ることにより加熱されてサー
マルエッチング可能な温度に達するため、基板７２のう
ち、光が当たった領域のＩｎＰのみが加熱され、選択的
にエッチングされる（図３８(b))。
【０１９３】このように本実施例１９においては、上記
実施例１において説明したサーマルエッチングと、光の
照射を組み合わせることにより、ＩｎＰ層表面の光を照
射した領域のみを加熱して、該加熱された領域をエッチ
ングでき、絶縁膜等の選択マスクを用いることなく、容
易にＩｎＰ層を選択エッチングすることができる。
【０１９４】なお、上記実施例１９においては可視光を
用いるようにしたが、赤外光や、紫外光を用いるように
してもよく、このような場合においても上記実施例１９
と同様の効果を奏する。
【０１９５】また、上記実施例１９において、基板１の
温度をＩｎＰがエッチングされる温度より低く，かつＩ
ｎＰが成長可能な温度とし、照射光のエネルギーを大き
くして光を照射すると、図３８(c) に示すように、光が
照射された領域はＩｎＰがエッチングされ、エッチング
されたＩｎは気相中に拡散する。このＩｎが光の当たっ
ていない部分に拡散し、エッチング雰囲気中のＰＨ3 と
反応して、ＩｎＰ層７２ａを再成長させることができ、
選択エッチングと選択成長を同時に行うことができると
いう効果がある。
【０１９６】なお、上記実施例１９においては、上記実
施例１において説明したサーマルエッチングに用いた場
合について説明したが、本発明は通常のハロゲン系ガス
を用いた気相エッチングに適用することも可能であり、
このような場合においても、光を照射すると、その部分
はエネルギーをより多く受け取り、ＨＣｌ等のハロゲン
系ガスと反応しやすい状態となり、光を照射した領域の
みを選択的にエッチングすることが可能となる。
【０１９７】実施例２０．図３９は本発明の第２０の実
施例による、上記第１の実施例において示したサーマル
エッチング方法を用いた量子細線構造の製造方法の主要
工程を示す（０／１／１）面による断面図であり、図に
おいて、８０はＩｎＰ基板，８１は絶縁膜パターン，８
２はＩｎＰ埋め込み層，８７はｎ−ＩｎＰ埋め込み層，
８３はＩｎＧａＡｓ電子走行層，８４はｉ−ＩｎＧａＡ
ｓ電子走行層，８５はｉ−ＩｎＰ層，８６は電子蓄積部
である。
【０１９８】次に製造方法について説明する。まず、Ｉ
ｎＰ基板８０の（１００）just面上に、絶縁膜８１を形
成し、これに写真製版により＜０／１／１＞方向に伸び
るストライプ状の開口部を形成する。その後、この絶縁
膜パターン８１を用いて上記実施例１において説明した
サーマルエッチングを用いてエッチング溝の側面が（１
１１）面であるＶ字形状の溝を形成する。
【０１９９】次に、上記Ｖ字形状の溝の底に、ＩｎＧａ
Ａｓ電子走行層８３を１０ｎｍ以下の厚さで成長させ
る。このとき、Ｖ字溝の側面は（１１１）面であるた
め、ＩｎＧａＡｓ層８３はほとんど成長しない。さら
に、ＩｎＧａＡｓ層８３の上に上記Ｖ字溝を埋め込むよ
うにＩｎＰ埋め込み層８２を成長させる。以上の工程に
より、ＩｎＰ基板８０，ＩｎＰ埋め込み層８２で囲まれ
たＩｎＧａＡｓ層８３からなる量子細線構造が形成され
る。
【０２００】このような本実施例２０によれば、上記実
施例１のサーマルエッチングを用いてＶ字形状の溝を形
成するようにしたから、制御性よく量子細線を形成する
ことができる効果がある。
【０２０１】なお、上記実施例２０においては、量子細
線のストライプ方向を＜０／１／１＞方向とした場合に
ついて説明したが、本発明は量子細線のストライプ方向
をその他の方向とした場合についても適用できるもので
あり、このような場合においても上記実施例２０と同様
の効果を奏する また、上記実施例２０においては基板８０にサーマルエ
ッチングを用いて形成したＶ字溝に、ＩｎＧａＡｓ電子
走行層８３を形成するようにしたが、図３９(c) に示す
ように、基板８０上に電子走行層であるｉ−ＩｎＧａＡ
ｓ層８４，ｉ−ＩｎＰ層８５を形成し、上記実施例２０
と同様に絶縁マスク８１を用いてサーマルエッチングに
よりＶ字溝を形成し、これを埋め込むようにｎ−ＩｎＰ
埋め込み層８７を埋め込み生成するようにすると、Ｖ字
溝直下のｉ−ＩｎＧａＡｓ層８４に電子蓄積部８６が形
成され、この電子蓄積部８６が量子細線となる。この
時、上記Ｖ字溝の底はｉ−ＩｎＧａＡｓ層８４に達しな
い深さになるように絶縁膜８１のマスク幅，エッチング
量を調整する。このような場合においても、上記実施例
２０と同様の効果を奏する。
【０２０２】また、上記実施例２０においては、量子細
線が形成される部分の材料としてＩｎＧａＡｓを用いる
ようにしたが、本発明は、例えばＡｌＩｎＡｓ等の通常
の量子細線に用いられる材料であればどの様なものを用
いるようにしてもよい。
【０２０３】なお、上記実施例２０においては、一つの
量子細線を形成する場合について説明したが、複数の量
子細線を一つの基板上に集積化することも可能であり、
以下に複数の量子細線を一つの基板上に集積化して形成
する本実施例２０の変形例について説明する。
【０２０４】図４０は本実施例２０の変形例を説明する
ための図であり、図において、図３９と同一符号は同一
又は相当する部分を示しており、８８はｐ−ＩｎＰ基
板，８９はｎ−ＩｎＰ層である。
【０２０５】次に製造方法について説明する。まず、ｐ
−ＩｎＰ基板８８，あるいはｐ−ＩｎＰ層の（１００）
面上に絶縁膜８１を形成し、幅が約２０ｎｍの複数の開
口部が約２０ｎｍの間隔を隔てて配置されている微細パ
ターンをＥＢ（electoron beam）法，ＦＩＢ（focused
ion beam）法，干渉露光法，位相シフト露光等の方法を
用いて形成する。次に、絶縁膜８１をマスクとしてサー
マルエッチングより、側面に（１１１）面を有する溝を
形成する。その後、ｉ−ＩｎＧａＡｓ電子走行層８４を
上記溝を埋め込むように選択成長させ、マスク８１除去
後、ｎ−ＩｎＰ層８７を形成してＩｎＧａＡｓ層８４か
らなる量子細線が形成される。
【０２０６】このような本実施例２０の変形例において
は、上記実施例２０と同様の効果を奏するとともに、量
子細線を容易に集積化することができる。
【０２０７】なお、この変形例においては、基板８８を
サーマルエッチングした後、量子細線となるｉ−ＩｎＧ
ａＡｓ層８４を埋め込み形成するようにしたが、図４１
(a)に示すように、予め、基板８８上にｉ−ＩｎＧａＡ
ｓ層８４と第１のｎ−ＩｎＰ層８９ａを形成し、この表
面に幅が約２０ｎｍ程度の微細パターンを有する絶縁膜
８１を形成し、これをマスクとして基板８８に達するま
でサーマルエッチングした後、エッチング溝を第２のｎ
−ＩｎＰ層８９ｂで埋め込み、さらに、絶縁膜８１を除
去した後、第１のｎ−ＩｎＰ層８９ａ表面と、第２のｎ
−ＩｎＰ層８７ｂ表面とに第３のｎ−ＩｎＰ層８９ｃを
形成するようにしてもよい。この時、図４１において図
４０と同一符号は同一又は相当する部分を示しており、
８９ａ，８９ｂ，及び８９ｃは第１，第２，第３のｎ−
ＩｎＰ層である。このような場合においても上記実施例
２０の変形例と同様の効果を奏する。
【０２０８】また、上記実施例５ないし１２，１４，及
び１６ないし１８において示した半導体レーザ等の半導
体装置においては、コンタクト層の材料としてＩｎＰを
用いるようにしたが、電極とのコンタクトを取りやすく
するために、ＩｎＰコンタクト層の上にＩｎＧａＡｓコ
ンタクト層を積層するようにしてもよい。
【０２０９】また、上記各実施例においては、サーマル
エッチング方法をＩｎＰ系材料に対して適用した場合に
ついて説明したが、本発明はその他のIII-Ｖ族化合物半
導体に対しても適用できるものである。例えば、ＧａＡ
ｓに対してサーマルエッチングを行う場合には、ＰＨ3
ガスの代わりにＡｓＨ3 （アルシン）ガスを供給して、
ＧａＡｓの成長温度よりも高い温度でエッチングするよ
うにすればよく、また、ＧａＡｓ以外のIII-Ｖ族化合物
半導体をエッチングする場合には、該III-Ｖ族化合物半
導体のＶ族原料ガスを供給して、該III-Ｖ族化合物半導
体の成長温度よりも高い温度によりエッチングするよう
にすればよい。このような場合においても上記各実施例
と同様の効果を奏する。
【０２１０】
【発明の効果】以上のようにこの発明に係る半導体装置
のエッチング方法によれば、III-Ｖ族化合物半導体層
を、該III-Ｖ族化合物半導体を構成するＶ族原料を含む
エッチングガスを用い、当該III-Ｖ族化合物半導体の結
晶成長温度より高い温度で保持してエッチングするよう
にしたから、ウエットエッチングよりも制御性のよいエ
ッチングが可能なエッチング方法を提供できる効果があ
る。また、エッチング液を用いないため、結晶成長装置
での使用が可能なエッチング方法を提供することができ
る。さらに、エッチングガスとしてIII-Ｖ族化合物半導
体層の原料ガスを用いているため、エッチング面への上
記III-Ｖ族化合物半導体層の原料以外の不純物の残留を
防ぐことができ、エッチング面を清浄に保つことができ
る。
【０２１１】また、上記エッチングガスに、上記III-Ｖ
族化合物半導体層を構成するIII 族原料ガスを添加し
て、上記エッチングのエッチング特性を制御するように
したから、所望のエッチング形状を容易に得ることがで
きる効果がある。
【０２１２】また、上記III-Ｖ族化合物半導体層はＩｎ
Ｐ層であり、上記エッチングはエッチングガスとしてＰ
Ｈ3 （ホスフィン）ガスを含むガスを用いて行うように
したから、制御性のよいエッチングを行うことができる
効果がある。
【０２１３】また、上記III-Ｖ族化合物半導体層はＩｎ
Ｐ層であり、上記エッチングを該ＩｎＰ層を７００℃以
上に保持して行うようにしたから、制御性のよいエッチ
ングを行うことができる効果がある。
【０２１４】また、上記III-Ｖ族化合物半導体層はＩｎ
Ｐ層であり、上記エッチングを該ＩｎＰ層を７００℃以
上に保持し、エッチングガスとして流量が４００ＳＣＣ
ＭであるＰＨ3 ガスと，流量が２５ＳＣＣＭであるＨ2
（水素）ガスを用い、圧力を３０Ｔｏｒｒとした所定の
反応装置内で行うようにしたから、制御性の良いエッチ
ングを行うことができる効果がある。
【０２１５】また、上記エッチングを、開口幅の異なる
複数の領域からなるストライプ状の開口部を備えた絶縁
膜をマスクとして、上記III-Ｖ族化合物半導体層に対し
て選択的に行うようにしたから、制御性の良いエッチン
グができるとともに、上記開口部の開口幅の広い領域に
おいては深さが浅く、開口幅の狭い領域においては深さ
の浅い、異なる深さのエッチングを同時に行うことがで
きる効果がある。
【０２１６】また、上記エッチングを、開口幅が一定の
ストライプ状の開口部を備え、該ストライプ状開口部の
伸びる方向において幅の異なる複数の領域を有する絶縁
膜をマスクとして、III-Ｖ族化合物半導体層に対して選
択的に行うようにしたから、上記絶縁膜の幅の広い領域
の開口部においては深さが深く、上記絶縁膜の幅の狭い
領域の開口部においては深さが浅い、異なる深さのエッ
チングを同時に行うことができる効果がある。
【０２１７】また、この発明に係る半導体エッチング方
法によれば、III-Ｖ族化合物半導体層を、該III-Ｖ族化
合物半導体層を構成するＶ族原料を含むエッチングガス
を供給した雰囲気下で保持し、該III-Ｖ族化合物半導体
層の表面の所定の領域のみを加熱して、当該加熱された
領域のみを選択的にエッチングするようにしたから、選
択マスクを用いることなく、制御性のよい選択エッチン
グができる効果がある。
【０２１８】また、上記半導体エッチング方法におい
て、上記エッチングを、上記III-Ｖ族化合物半導体層
を、該III-Ｖ族化合物半導体を結晶成長可能な温度で保
持して行うようにしたから、選択エッチングと選択再成
長を同時に行うことができる効果がある。
【０２１９】また、この発明に係る半導体装置の製造方
法によれば、開口部を有する絶縁膜をマスクとして、II
I-Ｖ族化合物半導体層を、上記半導体エッチング方法を
用いて選択的にエッチングし、上記III-Ｖ族化合物半導
体層が外気に触れないように、上記エッチングに用いた
エッチングガスを結晶成長用ガスに変えて、上記絶縁膜
をマスクとして他の半導体層を結晶再成長させるように
したから、清浄な再成長界面を備えた優れた特性を有す
る半導体装置を再現性良く提供できる効果がある。
【０２２０】また、この発明に係る半導体レーザの製造
方法によれば、開口部を有する絶縁膜をマスクとして、
第１導電型のIII-Ｖ族化合物半導体層を、上記半導体エ
ッチング方法を用いて選択的にエッチングし、上記第１
導電型のIII-Ｖ族化合物半導体層が外気に触れないよう
に、上記エッチングに用いたエッチングガスを結晶成長
用ガスに変えて、上記絶縁膜をマスクとして、第１導電
型クラッド層，活性層，及び第２導電型クラッド層によ
り構成されるダブルヘテロ構造を順次、選択再成長させ
るようにしたから、活性層が第１導電型のIII-Ｖ族化合
物半導体層の一主面に対して平行である優れた特性の半
導体レーザを再現性良く提供できる効果がある。
【０２２１】また、この発明に係る半導体レーザの製造
方法によれば、開口幅の異なる複数の領域からなるスト
ライプ上の開口部を備えた絶縁膜をマスクとして、上記
半導体エッチング方法を用いて、III-Ｖ族化合物半導体
層を選択的にエッチングし、上記絶縁膜をマスクとして
多重量子井戸構造層を選択的に成長させるようにしたか
ら、上記III-Ｖ族化合物半導体層の一主面に対する高さ
が等しく、上記開口部の開口幅の広い領域においては厚
さが薄く、上記開口部の開口幅の狭い領域においては厚
さが厚い多重量子構造層を形成することができ、例え
ば、光変調器付き半導体レーザの製造方法に適用した場
合には、半導体レーザ領域となる開口部の開口幅の狭い
領域の多重量子井戸構造層の高さと、光変調器領域とな
る開口部の開口幅の広い領域の多重量子井戸構造層の高
さを揃えることができ、これによりレーザ光の伝播性に
優れた光変調器付き半導体レーザを提供できる効果があ
る。
【０２２２】また、この発明に係る半導体装置の製造方
法によれば、所定のピッチで互いに平行に配列された複
数のストライプ状の開口部を有する絶縁膜をマスクとし
て、上記半導体エッチング方法を用いて、III-Ｖ族化合
物半導体層を選択的にエッチングする工程を備えたか
ら、回折格子構造を備えた半導体装置を再現性良く提供
できる効果がある。
【０２２３】また、上記複数のストライプ状の開口部
を、その所定の領域のストライプ長が、その他の領域の
ストライプ長と異なるように形成するようにしたから、
ストライプ長の長い領域においては深さが浅く、ストラ
イプ長が短い領域においては深さが深い、異なる深さの
回折格子溝を備えた回折格子構造を同時に形成すること
ができる効果がある。
【０２２４】また、上記複数のストライプ状の開口部
を、そのストライプ長が互いに等しくなるよう形成し、
上記絶縁膜を、その所定の領域において、上記開口部の
配列方向と垂直な方向の幅が、他の領域の幅に対して狭
くなるよう形成するようにしたから、上記絶縁膜の幅が
広い領域においては深さが深く、上記絶縁膜の幅が狭い
領域においては深さが浅い、異なる深さの回折格子溝を
備えた回折格子構造を同時に得ることができる効果があ
る。
【０２２５】また、上記III-Ｖ族化合物半導体層を選択
エッチングした後、上記III-Ｖ族化合物半導体層が外気
にさらされないように上記エッチングに用いたエッチン
グガスを結晶成長用ガスに変え、上記絶縁膜を用いて、
他の半導体層を結晶再成長させる工程を備えたから、回
折格子溝に再成長界面が清浄となるように他の半導体層
を再成長させてなる回折格子構造を備えた半導体装置を
提供することができ、例えば、ＤＦＢ(distributed fee
dback)レーザに適用した場合、回折格子の再成長界面に
おける不純物による光のロスの少ないレーザ特性に優れ
たＤＦＢレーザを提供できる効果がある。
【０２２６】また、この発明に係る半導体レーザの製造
方法によれば、第１導電型のIII-Ｖ族化合物半導体基板
の一主面上に形成されたIII-Ｖ族化合物半導体材料によ
り構成される電流ブロック層をストライプ状の開口部を
有する絶縁膜をマスクとして、上記半導体エッチング方
法を用いて、上記電流ブロック層を上記基板に達するま
で選択的にエッチングしてストライプ状の溝を形成し、
このストライプ状の溝の表面が外気に触れないように上
記エッチングに用いたエッチングガスを結晶成長用ガス
に変え、上記絶縁膜を用いて、第１導電型クラッド層，
活性層，及び第２導電型クラッド層により構成されるダ
ブルヘテロ構造を順次、選択再成長させるようにしたか
ら、所望の形状を備えた半導体装置を再現性良く得るこ
とができる効果がある。また、上記ストライプ状溝の再
成長界面を清浄にすることができ、優れた特性の半導体
レーザを提供することができる。
【０２２７】また、この発明に係る半導体レーザの製造
方法によれば、第１導電型のIII-Ｖ族化合物半導体基板
の一主面上に形成した、第１導電型クラッド層，活性
層，及び第２導電型クラッド層により構成されるダブル
ヘテロ構造を、ストライプ状の絶縁膜をマスクとして上
記半導体エッチング方法を用いて、上記ダブルヘテロ構
造を上記基板に達するまで選択エッチングして、メサス
トライプを形成し、上記エッチングにより露出した面が
外気に触れないように上記エッチングに用いたエッチン
グガスを結晶成長用ガスに変え、上記絶縁膜を用いて、
上記メサストライプを埋め込むように電流ブロック層を
選択再成長させるようにしたから、所望の形状を備えた
半導体装置を再現性良く得ることができる効果がある。
また、メサストライプ側面，及び半導体基板表面の再成
長界面を清浄にすることができ、優れた特性の半導体レ
ーザを得ることができる。
【０２２８】また、この発明に係る半導体レーザの製造
方法によれば、第１導電型のIII-Ｖ族化合物半導体基板
の一主面上に形成された、III-Ｖ族化合物半導体材料に
より構成される電流ブロック層を、開口幅の異なる互い
に平行な複数のストライプ状の開口部を有する絶縁膜を
マスクとして、上記半導体エッチング方法を用いて、上
記電流ブロック層を上記基板に達するまで選択エッチン
グして複数のストライプ状の溝を形成し、この複数のス
トライプ状の溝の表面が外気に触れないように上記エッ
チングに用いたエッチングガスを結晶成長用ガスに変
え、上記複数のストライプ状の溝を埋め込むように第１
導電型クラッド層，多重量子井戸構造活性層，及び第２
導電型クラッド層により構成されるダブルヘテロ構造を
選択再成長させるようにしたから、開口幅の広い開口部
に対応したストライプ状の溝には、厚さの薄い多重量子
井戸構造活性層を備えたダブルヘテロ構造を、また、開
口幅の狭い開口部に対応したストライプ状の溝には、厚
さの厚い多重量子井戸構造活性層を備えたダブルヘテロ
構造を同時に形成することができ、異なる発振波長のレ
ーザ素子を複数備えたアレイ状の半導体レーザを同時に
形成することができ、製造工程を短縮することができる
効果がある。
【０２２９】また、この発明に係る半導体レーザの製造
方法によれば、第１導電型のIII-Ｖ族化合物半導体基板
の一主面を、開口幅の異なる互いに平行な複数のストラ
イプ状の開口部を有する第１の絶縁膜をマスクとして上
記半導体エッチング方法を用いて選択エッチングして複
数のストライプ状の溝を形成し、この複数のストライプ
状の溝の表面が外気に触れないように上記エッチングに
用いたエッチングガスを結晶成長用ガスに替え、上記第
１の絶縁膜をマスクとして上記複数のストライプ状の溝
を埋め込むように第１導電型クラッド層，多重量子井戸
構造活性層，及び第２導電型クラッド層により構成され
るダブルヘテロ構造を選択再成長させ、上記第１の絶縁
膜を除去した後、上記ダブルヘテロ構造を、該ダブルヘ
テロ構造の長手方向に伸びるストライプ状の第２の絶縁
膜をマスクとして、上記ダブルヘテロ構造をエッチング
して複数のメサストライプを形成するようにしたから、
上記第１の絶縁膜の開口幅の広い開口部に対応した領域
には、厚さの薄い多重量子井戸構造活性層を備えたダブ
ルヘテロ構造からなるメサストライプを、また、開口幅
の狭い開口部に対応した領域には、厚さの厚い多重量子
井戸構造活性層を備えたダブルヘテロ構造からなるメサ
ストライプを同時に形成することができ、異なる発振波
長のレーザ素子を複数備えたアレイ状の半導体レーザを
同時に形成することができ、製造工程を短縮できる効果
がある。
【０２３０】また、この発明に係る半導体装置の製造方
法によれば、III-Ｖ族化合物半導体からなる第１の半導
体層を、ストライプ状の開口部を有する絶縁膜をマスク
として、上記半導体エッチング方法を用いてエッチング
し、ストライプ状のＶ字溝を形成し、上記ストライプ状
のＶ字溝の表面が外気に触れないように、上記エッチン
グガスを結晶成長用ガスに変えて、上記絶縁膜を用いて
上記ストライプ状のＶ字溝の底部に電子走行層を選択成
長させ、この選択成長工程の後、上記絶縁膜を用いて、
上記ストライプ状のＶ字溝を埋め込むように上記第１の
半導体層と同一材料からなる第２のIII-Ｖ族化合物半導
体層を選択再成長させるようにしたから、量子細線構造
を有する半導体装置を再現性良く得ることができる効果
がある。また、上記電子走行層の周囲が清浄となるよう
に量子細線構造を形成することができ、優れた特性を備
えた半導体装置を提供できる効果がある。
【０２３１】また、この発明に係る半導体装置の製造方
法によれば、第１の半導体層の一主面上に真性半導体層
からなる電子走行層，及び真性のIII-Ｖ族化合物半導体
からなる第２の半導体層を形成し、この第２の半導体層
をストライプ状の開口部を有する絶縁膜をマスクとし
て、上記半導体エッチング方法を用いて上記電子走行層
に達しない深さまでエッチングしてストライプ状のＶ字
溝を形成し、上記第２の半導体層が外気に触れないよう
に上記エッチングガスを結晶成長用ガスに変えて、上記
絶縁膜を用いて、上記Ｖ字溝を埋め込むように、上記第
１の半導体層と同一材料からなり，所定の導電型を有す
る第３のIII-Ｖ族化合物半導体層を選択再成長させるよ
うにしたから、量子細線構造を再現性良く得ることがで
きる効果がある。また、上記Ｖ字溝の再成長界面が清浄
となるように量子細線構造を形成することができ、優れ
た特性を備えた半導体装置を提供できる効果がある。
【０２３２】また、この発明に係る半導体レーザによれ
ば、III-Ｖ族化合物半導体層の一主面上の、開口幅の異
なる複数の領域からなり、その開口幅の広い領域の深さ
が、開口幅の狭い領域の深さに対して深いストライプ状
の溝を埋め込むように形成された、上記開口幅の広い領
域においてはその厚さが、開口幅の狭い領域の厚さに対
して薄く、かつ上記III-Ｖ族化合物半導体層の一主面に
対する高さ位置が全ての領域において等しい多重量子井
戸構造層を含むダブルヘテロ構造層を備えたから、例え
ば光変調器付き半導体レーザに適用した場合において
は、半導体レーザ領域の発光部である多重量子井戸構造
層と光変調器領域の多重量子井戸構造層の高さを揃える
ことができ、レーザ光の伝播性に優れた光変調器付き半
導体レーザを提供できる効果がある。
【０２３３】また、この発明に係る半導体レーザによれ
ば、第１導電型のIII-Ｖ族化合物半導体基板の一主面上
に形成された、III-Ｖ族化合物半導体材料により構成さ
れる電流ブロック層の表面に、開口幅の異なる互いに平
行な複数のストライプ状の開口部を有する絶縁膜を設
け、該絶縁膜をマスクとして、上記半導体エッチング方
法を用いて、上記電流ブロック層を上記基板に達するま
で選択エッチングしてなる複数のストライプ状の溝と、
該複数のストライプ状の溝の表面が外気に触れないよう
に上記エッチングに用いたエッチングガスを結晶成長用
ガスに替え、上記複数のストライプ状の溝を埋め込むよ
うに選択成長させてなる第１導電型クラッド層，多重量
子井戸活性層，及び第２導電型クラッド層により構成さ
れるダブルヘテロ構造とを備えたから、同一基板上に厚
さの異なる多重量子井戸活性層を備えた複数のダブルヘ
テロ構造を有するアレイ状の半導体レーザを同時に形成
することができる効果がある。
【０２３４】また、この発明に係る半導体レーザによれ
ば、第１導電型のIII-Ｖ族化合物半導体基板を、開口幅
の異なる互いに平行な複数のストライプ状の開口部を有
する第１の絶縁膜をマスクとして、上記半導体エッチン
グ方法を用いて選択エッチングして複数のストライプ状
の溝を形成し、該複数のストライプ状の溝の表面が外気
に触れないように上記エッチングに用いたエッチングガ
スを結晶成長用ガスに替え、上記第１の絶縁膜をマスク
として上記複数のストライプ状の溝を埋め込むように第
１導電型クラッド層，多重量子井戸構造活性層，及び第
２導電型クラッド層により構成されるダブルヘテロ構造
を選択成長させ、上記第１の絶縁膜を除去した後、上記
ダブルヘテロ構造上に、該ダブルヘテロ構造の長手方向
に伸びるストライプ状の第２の絶縁膜を形成し、これを
マスクとして上記ダブルヘテロ構造をエッチングしてな
る複数のメサストライプを備えたから、同一基板上に厚
さの異なる多重量子井戸活性層を備えた複数のダブルヘ
テロ構造を有するアレイ状の半導体レーザを同時に形成
することができる効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施例によるサーマルエッチ
ングを用いて形成したエッチング溝形状を示す断面図で
ある。
【図２】 本発明の第１の実施例によるサーマルエッチ
ングを用いて形成したリッジ形状を示す断面図である。
【図３】 本発明の第１の実施例によるサーマルエッチ
ングを用いて形成したＶ字溝の形状を示す断面図。
【図４】 本発明の第１の実施例によるサーマルエッチ
ングの、マスクの開口幅とエッチングレートの関係を示
す図である。
【図５】 本発明の第１の実施例によるサーマルエッチ
ングの、マスクの開口部内におけるエッチングレートの
違いを説明するための図である。
【図６】 本発明の第１の実施例によるサーマルエッチ
ングの、マスクの開口部間の距離とエッチングレートの
関係を説明するための図である。
【図７】 本発明の第２の実施例による回折格子の製造
方法を示す工程図である。
【図８】 本発明の第２の実施例によるＶ字溝を備えた
回折格子の構造を示す断面図である。
【図９】 本発明の第２の実施例の変形例による回折格
子の製造方法を示す断面図である。
【図１０】 本発明の第３の実施例による回折格子の製
造方法を説明するための図である。
【図１１】 本発明の第４の実施例による回折格子の製
造方法を説明するための図である。
【図１２】 本発明の第３の実施例による回折格子の製
造方法を示す図である。
【図１３】 本発明の第４の実施例による回折格子の製
造方法を示す図である。
【図１４】 本発明の第５の実施例によるＤＦＢレーザ
の製造方法を示す断面図である。
【図１５】 本発明の第６の実施例によるＤＦＢレーザ
の製造方法を示す断面図である。
【図１６】 本発明の第７の実施例によるＤＦＢレーザ
の製造方法を示す断面図である。
【図１７】 本発明の第８の実施例によるＤＦＢレーザ
の製造方法を示す断面図である。
【図１８】 本発明の第８の実施例の変形例によるＤＦ
Ｂレーザの製造方法を示す断面図である。
【図１９】 本発明の第９の実施例によるＤＦＢレーザ
の製造方法を示す断面図である。
【図２０】 本発明の第９の実施例の変形例によるＤＦ
Ｂレーザの製造方法を示す断面図である。
【図２１】 本発明の第１０の実施例によるＤＦＢレー
ザの製造方法を示す断面図である。
【図２２】 本発明の第１０の実施例の変形例によるＤ
ＦＢレーザの製造方法を示す断面図である。
【図２３】 本発明の第１１の実施例による半導体レー
ザの製造方法を示す図である。
【図２４】 本発明の第１１の実施例による半導体レー
ザのリーク電流経路を説明するための図である。
【図２５】 本発明の第１１の実施例によるキャリアの
結晶への取り込まれ効率と、結晶面方位との依存関係を
示す図である。
【図２６】 本発明の第１１の実施例の変形例による半
導体レーザの構造を示す図である。
【図２７】 本発明の第１２の実施例による半導体レー
ザの製造方法を示す断面図である。
【図２８】 本発明の第１２の実施例の変形例による半
導体レーザの構造を示す断面図である。
【図２９】 本発明の第１２の実施例の他の変形例によ
る半導体レーザの構造を示す断面図である。
【図３０】 本発明の第１３の実施例による半導体レー
ザの製造方法を説明するための断面図である。
【図３１】 本発明の第１４の実施例による光変調器付
き半導体レーザの製造方法を説明するための断面図であ
る。
【図３２】 本発明の第１４の実施例による光変調器付
き半導体レーザの製造方法を示す断面図である。
【図３３】 本発明の第１５の実施例による半導体エッ
チング方法を説明するための断面図である。
【図３４】 本発明の第１６の実施例による半導体レー
ザアレイの製造方法を示す断面図である。
【図３５】 本発明の第１６の実施例の変形例による半
導体レーザアレイの製造方法を示す断面図である。
【図３６】 本発明の第１７の実施例による半導体レー
ザアレイの製造方法を示す断面図である。
【図３７】 本発明の第１８の実施例による光変調器付
き半導体レーザアレイの製造方法を示す断面図である。
【図３８】 本発明の第１９の実施例による半導体エッ
チング方法を説明するための図である。
【図３９】 本発明の第２０の実施例による量子細線構
造の製造方法を説明するための断面図である。
【図４０】 本発明の第２０の実施例の変形例による量
子細線構造の製造方法を説明するための断面図である。
【図４１】 本発明の第２０の実施例の他の変形例によ
る量子細線構造の製造方法を説明するための断面図であ
る。
【図４２】 従来の半導体エッチング方法を用いた半導
体レーザの製造方法を示す図である。
【符号の説明】
１，７２，８０ ＩｎＰ基板、２，３ａ，３ｂ，４，
５，６ａ，６ｂ，７，１０，１１，４４，５５，８１，
１０５ 絶縁膜パターン、９ＩｎＰ再成長層、１０ａ
半導体レーザ領域、１０ｂ 光変調器領域、１２，１３
回折格子マスク、２１，４０，６０，８８，１０１
ｐ−ＩｎＰ基板、２２，４１，６１，１０２ ｐ−Ｉｎ
Ｐクラッド層、２３，４２，６２，１０３ＩｎＧａＡｓ
Ｐ活性層、２４ ｎ−ＩｎＰ光ガイド層、２４ａ〜２４
ｄ 第１〜第４のｎ−ＩｎＰ光ガイド層、２５ ｎ−Ｉ
ｎＧａＡｓＰ回折格子層、２６，４３，６３，１０４
ｎ−ＩｎＰクラッド層、２６ａ〜２６ｄ 第１〜第４の
ｎ−ＩｎＰクラッド層、２７ａ，２７ｂ 第１，第２の
ｐ−ＩｎＰ埋め込み層、２８，８７ ｎ−ＩｎＰ埋め込
み層、２９，４８，６５，１０９ ｎ−ＩｎＰコンタク
ト層、３０，４９，５８，７３，１１０ ｎ側電極、３
１，５０，１１１ ｐ側電極、３２ 回折格子パター
ン、３５ ｎ−ＩｎＰ基板、３６ ｎ−ＩｎＧａＡｓＰ
光ガイド層、３６ａ，３６ｂ 第１，第２のｎ−ＩｎＧ
ａＡｓＰ光ガイド層、３７ ｎ−ＩｎＧａＡｓＰ層、４
５，４７ 第１，第２のｐ−ＩｎＰ電流ブロック層、４
１ａ，４５ａ 高抵抗領域、４２ａ，６２ａ 量子井戸
活性層、４６，６７ ｎ−ＩｎＰブロック層、５１，５
７ リーク電流、５１ａ，５１ｂ，５７ａ 発光に寄与
する電流、５２ ｐ型不純物、５３ ｎ型不純物、５４
Ｆｅ−ＩｎＰ電流ブロック層、５４ａ〜５４ｃ 開口
部、５６ メサ溝、６４ ストライプ状絶縁膜、６６，
６８ 第１，第２のｐ−ＩｎＰ電流ブロック層、７０絶
縁膜、７１ 可視光、７２ａ ＩｎＰ再成長層、８２
ＩｎＰ埋め込み層、８３ ＩｎＧａＡｓ電子走行層、８
４ ｉ−ＩｎＧａＡｓ電子走行層、８５ ｉ−ＩｎＰ
層、８６ 電子蓄積部、８９ ｎ−ＩｎＰ層、８９ａ〜
８９ｃ 第１〜第３のｎ−ＩｎＰ層、１０６，１０８
第１，第２のｐ−ＩｎＰ電流ブロック層、１０７ ｎ−
ＩｎＰブロック層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹見 政義 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社光・マイクロ波デバイス開発研究 所内

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 III-Ｖ族化合物半導体層を、該III-Ｖ族
    化合物半導体を構成するＶ族原料を含むエッチングガス
    を用い、当該III-Ｖ族化合物半導体の結晶成長温度より
    高い温度で保持してエッチングすることを特徴とする半
    導体エッチング方法。
  2. 【請求項２】 請求項１記載の半導体エッチング方法に
    おいて、 上記エッチングガスに、上記III-Ｖ族化合物半導体層を
    構成するIII 族原料ガスを添加して、上記エッチングの
    エッチング特性を制御することを特徴とする半導体エッ
    チング方法。
  3. 【請求項３】 請求項１記載の半導体エッチング方法に
    おいて、 上記III-Ｖ族化合物半導体層はＩｎＰ層であり、 上記エッチングはエッチングガスとしてＰＨ3 （ホスフ
    ィン）ガスを含むガスを用いて行われることを特徴とす
    る半導体エッチング方法。
  4. 【請求項４】 請求項１記載の半導体エッチング方法に
    おいて、 上記III-Ｖ族化合物半導体層はＩｎＰ層であり、 上記エッチングは該ＩｎＰ層を７００℃以上に保持して
    行われることを特徴とする半導体エッチング方法。
  5. 【請求項５】 請求項１記載の半導体エッチング方法に
    おいて、 上記III-Ｖ族化合物半導体層はＩｎＰ層であり、 上記エッチングは該ＩｎＰ層を７００℃以上に保持し、
    エッチングガスとして流量が４００ＳＣＣＭであるＰＨ
    3 ガスと，流量が２５ＳＣＣＭであるＨ2 （水素）ガス
    を用い、圧力を３０Ｔｏｒｒとした所定の反応装置内で
    行われることを特徴とする半導体エッチング方法。
  6. 【請求項６】 請求項１記載の半導体エッチング方法に
    おいて、 III-Ｖ族化合物半導体層の一主面上に、開口幅の異なる
    複数の領域からなるストライプ状の開口部を備えた絶縁
    膜を形成する工程を備え、 該絶縁膜をマスクとして、上記III-Ｖ族化合物半導体層
    を選択的にエッチングすることを特徴とする半導体エッ
    チング方法。
  7. 【請求項７】 請求項１記載の半導体エッチング方法に
    おいて、 III-Ｖ族化合物半導体層の一主面上に、開口幅が一定の
    ストライプ状の開口部を備え、該開口部のストライプ方
    向において幅の異なる複数の領域を有する絶縁膜を形成
    する工程を備え、 該絶縁膜をマスクとして、上記III-Ｖ族化合物半導体層
    を選択的にエッチングすることを特徴とする半導体エッ
    チング方法。
  8. 【請求項８】 III-Ｖ族化合物半導体層を、該III-Ｖ族
    化合物半導体層を構成するＶ族原料を含むエッチングガ
    スを供給した雰囲気下で保持し、該III-Ｖ族化合物半導
    体層の表面の所定の領域のみを加熱して、当該加熱され
    た領域のみを選択的にエッチングすることを特徴とする
    半導体エッチング方法。
  9. 【請求項９】 請求項８に記載の半導体エッチング方法
    において、 上記エッチングは、上記III-Ｖ族化合物半導体層を、該
    III-Ｖ族化合物半導体を結晶成長可能な温度で保持して
    行われることを特徴とする半導体エッチング方法。
  10. 【請求項１０】 III-Ｖ族化合物半導体層の一主面上に
    開口部を有する絶縁膜を形成する工程と、 該絶縁膜をマスクとして、上記III-Ｖ族化合物半導体層
    を、請求項１に記載のエッチング方法を用いて、選択的
    にエッチングする工程と、 上記III-Ｖ族化合物半導体層が外気に触れないように、
    上記エッチングに用いたエッチングガスを結晶成長用ガ
    スに変えて、上記絶縁膜をマスクとして他の半導体層を
    結晶成長させる工程とを備えたことを特徴とする半導体
    装置の製造方法。
  11. 【請求項１１】 第１導電型のIII-Ｖ族化合物半導体層
    の一主面上に開口部を有する絶縁膜を形成する工程と、 該絶縁膜をマスクとして、上記第１導電型のIII-Ｖ族化
    合物半導体層を、請求項１に記載のエッチング方法を用
    いて選択的にエッチングする工程と、 上記第１導電型のIII-Ｖ族化合物半導体層が外気に触れ
    ないように、上記エッチングに用いたエッチングガスを
    結晶成長用ガスに変えて、上記絶縁膜をマスクとして、
    第１導電型クラッド層，活性層，及び第２導電型クラッ
    ド層により構成されるダブルヘテロ構造を順次選択成長
    させる工程とを備えたことを特徴とする半導体レーザの
    製造方法。
  12. 【請求項１２】 III-Ｖ族化合物半導体層の一主面上
    に、開口幅の異なる複数の領域からなるストライプ状の
    開口部を備えた絶縁膜を形成する工程と、 該絶縁膜をマスクとして、請求項１に記載のエッチング
    方法を用いて、上記III-Ｖ族化合物半導体層を選択的に
    エッチングする工程と、 上記絶縁膜をマスクとして多重量子井戸構造層を選択的
    に成長させる工程とを備えたことを特徴とする半導体レ
    ーザの製造方法。
  13. 【請求項１３】 III-Ｖ族化合物半導体層の一主面上
    に、所定のピッチで互いに平行に配列された複数のスト
    ライプ状の開口部を有する絶縁膜を形成する工程と、 該絶縁膜をマスクとして、請求項１に記載のエッチング
    方法を用いて、上記III-Ｖ族化合物半導体層を選択的に
    エッチングする工程とを備えたことを特徴とする半導体
    装置の製造方法。
  14. 【請求項１４】 請求項１３に記載の半導体装置の製造
    方法において、 上記複数のストライプ状の開口部は、その所定の領域の
    ストライプ長が、その他の領域のストライプ長と異なる
    ように形成されていることを特徴とする半導体装置の製
    造方法。
  15. 【請求項１５】 請求項１３に記載の半導体装置の製造
    方法において、 上記複数のストライプ状の開口部は、そのストライプ長
    が互いに等しくなるよう形成されており、 上記絶縁膜は、その所定の領域において、上記開口部の
    配列方向と垂直な方向の幅が、他の領域の幅に対して狭
    くなるよう形成されていることを特徴とする半導体装置
    の製造方法。
  16. 【請求項１６】 請求項１３に記載の半導体装置の製造
    方法において、 上記III-Ｖ族化合物半導体層を選択的にエッチングする
    工程の後、上記III-Ｖ族化合物半導体層が外気にさらさ
    れないように上記エッチングに用いたエッチングガスを
    結晶成長用ガスに変え、上記絶縁膜を用いて、他の半導
    体層を結晶成長させる工程を備えたことを特徴とする半
    導体装置の製造方法。
  17. 【請求項１７】 第１導電型のIII-Ｖ族化合物半導体基
    板の一主面上にIII-Ｖ族化合物半導体材料により構成さ
    れる電流ブロック層を形成する工程と、 該電流ブロック層表面にストライプ状の開口部を有する
    絶縁膜を形成する工程と、 該絶縁膜をマスクとして、請求項１記載のエッチング方
    法を用いて、上記電流ブロック層を上記基板に達するま
    で選択的にエッチングしてストライプ状の溝を形成する
    工程と、 該ストライプ状の溝の表面が外気に触れないように上記
    エッチングに用いたエッチングガスを結晶成長用ガスに
    変え、上記絶縁膜を用いて、第１導電型クラッド層，活
    性層，及び第２導電型クラッド層により構成されるダブ
    ルヘテロ構造を順次選択成長させる工程とを備えたこと
    を特徴とする半導体レーザの製造方法。
  18. 【請求項１８】 第１導電型のIII-Ｖ族化合物半導体基
    板の一主面上に、第１導電型クラッド層，活性層，及び
    第２導電型クラッド層により構成されるダブルヘテロ構
    造を形成する工程と、 該ダブルヘテロ構造上にストライプ状の絶縁膜を形成
    し、これをマスクとして、請求項１に記載のエッチング
    方法を用いて、上記ダブルヘテロ構造を上記基板に達す
    るまで選択エッチングして、メサストライプを形成する
    工程と、 上記エッチングにより露出した面が外気に触れないよう
    に上記エッチングに用いたエッチングガスを結晶成長用
    ガスに替え、上記絶縁膜を用いて、上記メサストライプ
    を埋め込むように電流ブロック層を選択成長させる工程
    とを備えたことを特徴とする半導体レーザの製造方法。
  19. 【請求項１９】 第１導電型のIII-Ｖ族化合物半導体基
    板の一主面上に、III-Ｖ族化合物半導体材料により構成
    される電流ブロック層を形成する工程と、 該電流ブロック層表面に、開口幅の異なる互いに平行な
    複数のストライプ状の開口部を有する絶縁膜を形成する
    工程と、 該絶縁膜をマスクとして、請求項１に記載のエッチング
    方法を用いて、上記電流ブロック層を上記基板に達する
    まで選択エッチングして複数のストライプ状の溝を形成
    する工程と、 該複数のストライプ状の溝の表面が外気に触れないよう
    に上記エッチングに用いたエッチングガスを結晶成長用
    ガスに替え、上記複数のストライプ状の溝を埋め込むよ
    うに第１導電型クラッド層，多重量子井戸構造活性層，
    及び第２導電型クラッド層により構成されるダブルヘテ
    ロ構造を選択成長させる工程とを備えたことを特徴とす
    る半導体レーザの製造方法。
  20. 【請求項２０】 第１導電型のIII-Ｖ族化合物半導体基
    板の一主面上に、開口幅の異なる互いに平行な複数のス
    トライプ状の開口部を有する第１の絶縁膜を形成する工
    程と、 該第１の絶縁膜をマスクとして、請求項１に記載のエッ
    チング方法を用いて、上記III-Ｖ族化合物半導体基板を
    選択エッチングして複数のストライプ状の溝を形成する
    工程と、 該複数のストライプ状の溝の表面が外気に触れないよう
    に上記エッチングに用いたエッチングガスを結晶成長用
    ガスに替え、上記第１の絶縁膜をマスクとして上記複数
    のストライプ状の溝を埋め込むように第１導電型クラッ
    ド層，多重量子井戸構造活性層，及び第２導電型クラッ
    ド層により構成されるダブルヘテロ構造を選択成長させ
    る工程と上記第１の絶縁膜を除去した後、上記ダブルヘ
    テロ構造上に、該ダブルヘテロ構造の長手方向に伸びる
    ストライプ状の第２の絶縁膜を形成し、これをマスクと
    して、上記ダブルヘテロ構造をエッチングしてメサスト
    ライプを形成する工程と、 上記第２の絶縁膜をマスクとして上記メサストライプを
    埋め込むように電流ブロック層を形成する工程を備えた
    ことを特徴とする半導体レーザの製造方法。
  21. 【請求項２１】 III-Ｖ族化合物半導体からなる第１の
    半導体層の一主面上にストライプ状の開口部を有する絶
    縁膜を形成する工程と、 該ストライプ状の絶縁膜をマスクとして、請求項１に記
    載されたエッチング方法を用いて上記第１の半導体層を
    エッチングし、ストライプ状のＶ字溝を形成する工程
    と、 上記ストライプ状のＶ字溝の表面が外気に触れないよう
    に、上記エッチングガスを結晶成長用ガスに変えて、上
    記絶縁膜を用いて、上記ストライプ状のＶ字溝の底部に
    電子走行層を選択成長させる工程と、 上記選択成長工程の後、上記絶縁膜を用いて、上記スト
    ライプ状のＶ字溝を埋め込むように上記第１の半導体層
    と同一材料からなる第２のIII-Ｖ族化合物半導体層を選
    択成長させる工程とを備えたことを特徴とする半導体装
    置の製造方法。
  22. 【請求項２２】 第１の半導体層の一主面上に真性半導
    体層からなる電子走行層，及び真性のIII-Ｖ族化合物半
    導体からなる第２の半導体層を形成する工程と、 該第２の半導体層の表面にストライプ状の開口部を有す
    る絶縁膜を形成する工程と、 該絶縁膜をマスクとして、上記第２の半導体層を、請求
    項１に記載のエッチング方法を用いて、上記電子走行層
    に達しない深さまでエッチングしてストライプ上のＶ字
    溝を形成する工程と、 上記第２の半導体層が外気に触れないように上記エッチ
    ングガスを結晶成長用ガスに変えて、上記絶縁膜を用い
    て、上記Ｖ字溝を埋め込むように、上記第１の半導体層
    と同一材料からなり，所定の導電型を有する第３のIII-
    Ｖ族化合物半導体層を選択成長させる工程とを備えたこ
    とを特徴とする半導体装置の製造方法。
  23. 【請求項２３】 III-Ｖ族化合物半導体層と、 該III-Ｖ族化合物半導体層の一主面上に形成された、開
    口幅の異なる複数の領域からなり、その開口幅の広い領
    域の深さが、開口幅の狭い領域の深さに対して深いスト
    ライプ状の溝と、 該ストライプ状の溝を埋め込むように形成された、上記
    開口幅の広い領域においてはその厚さが、開口幅の狭い
    領域の厚さに対して薄く、かつ上記III-Ｖ族化合物半導
    体層の一主面に対する高さ位置が全ての領域において等
    しい多重量子井戸構造層を含むダブルヘテロ構造層を備
    えたことを特徴とする半導体レーザ。
  24. 【請求項２４】 第１導電型のIII-Ｖ族化合物半導体基
    板と、 該第１導電型のIII-Ｖ族化合物半導体基板の一主面上に
    形成されたIII-Ｖ族化合物半導体材料により構成される
    電流ブロック層と、 該電流ブロック層表面に、開口幅の異なる互いに平行な
    複数のストライプ状の開口部を有する絶縁膜を設け、該
    絶縁膜をマスクとして、請求項１に記載のエッチング方
    法を用いて、上記電流ブロック層を上記基板に達するま
    で選択エッチングしてなる複数のストライプ状の溝と、 該複数のストライプ状の溝の表面が外気に触れないよう
    に上記エッチングに用いたエッチングガスを結晶成長用
    ガスに替え、上記複数のストライプ状の溝を埋め込むよ
    うに選択成長させてなる第１導電型クラッド層，多重量
    子井戸構造活性層，及び第２導電型クラッド層により構
    成されるダブルヘテロ構造とを備えたことを特徴とする
    半導体レーザ。
  25. 【請求項２５】 第１導電型のIII-Ｖ族化合物半導体基
    板と、 該第１導電型のIII-Ｖ族化合物半導体基板の一主面上
    に、開口幅の異なる互いに平行な複数のストライプ状の
    開口部を有する第１の絶縁膜を形成し、該第１の絶縁膜
    をマスクとして、請求項１に記載のエッチング方法を用
    いて、上記III-Ｖ族化合物半導体基板を選択エッチング
    して複数のストライプ状の溝を形成し、該複数のストラ
    イプ状の溝の表面が外気に触れないように上記エッチン
    グに用いたエッチングガスを結晶成長用ガスに替え、上
    記第１の絶縁膜をマスクとして上記複数のストライプ状
    の溝を埋め込むように第１導電型クラッド層，多重量子
    井戸構造活性層，及び第２導電型クラッド層により構成
    されるダブルヘテロ構造を選択成長させ、上記第１の絶
    縁膜を除去した後、上記ダブルヘテロ構造上に、該ダブ
    ルヘテロ構造の長手方向に伸びるストライプ状の第２の
    絶縁膜を形成し、これをマスクとして、上記ダブルヘテ
    ロ構造をエッチングしてなる複数のメサストライプと、 上記第２の絶縁膜をマスクとして上記メサストライプを
    埋め込むように形成してなる電流ブロック層とを備えた
    ことを特徴とする半導体レーザ。
JP20998094A 1994-09-02 1994-09-02 半導体エッチング方法 Expired - Fee Related JP3374878B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP20998094A JP3374878B2 (ja) 1994-09-02 1994-09-02 半導体エッチング方法
EP95113480A EP0703605A3 (en) 1994-09-02 1995-08-28 Method for etching semiconductor, method for fabricating semiconductor device, method for fabricating semiconductor laser, and semiconductor laser
CN95116817A CN1138747A (zh) 1994-09-02 1995-09-01 半导体腐蚀方法及用该腐蚀方法制造半导体器件的方法
US08/522,933 US5872022A (en) 1994-09-02 1995-09-01 Method for etching a semiconductor method for fabricating semiconductor device method for fabricating semiconductor laser and semiconductor laser
KR1019950028694A KR960012356A (ko) 1994-09-02 1995-09-02 반도체의 에칭방법, 반도체장치의 제조방법, 반도체 레이져의 제조방법. 및 반도체 레이져

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20998094A JP3374878B2 (ja) 1994-09-02 1994-09-02 半導体エッチング方法

Publications (2)

Publication Number Publication Date
JPH0878386A true JPH0878386A (ja) 1996-03-22
JP3374878B2 JP3374878B2 (ja) 2003-02-10

Family

ID=16581872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20998094A Expired - Fee Related JP3374878B2 (ja) 1994-09-02 1994-09-02 半導体エッチング方法

Country Status (5)

Country Link
US (1) US5872022A (ja)
EP (1) EP0703605A3 (ja)
JP (1) JP3374878B2 (ja)
KR (1) KR960012356A (ja)
CN (1) CN1138747A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514785A (ja) * 2001-12-31 2005-05-19 ジェネラル・セミコンダクター・インコーポレーテッド ドーピング源でもあるエッチャントガスを用いてトレンチをエッチングすることで形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ
JP2005227106A (ja) * 2004-02-12 2005-08-25 Seiko Instruments Inc 容量型力学量センサ
JP2010045256A (ja) * 2008-08-15 2010-02-25 Fujitsu Ltd 半導体レーザ及び半導体レーザの製造方法
KR101450521B1 (ko) * 2013-08-14 2014-10-16 (재)한국나노기술원 실리콘 트렌치가 형성된 반도체 소자를 제조하는 방법
JP2015053457A (ja) * 2013-09-09 2015-03-19 日本電信電話株式会社 光半導体装置の製造方法
JP2017216418A (ja) * 2016-06-02 2017-12-07 住友電気工業株式会社 量子カスケードレーザ集積素子

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0709902B1 (en) * 1994-10-26 2002-01-23 Mitsubishi Chemical Corporation Light-emitting semiconductor device and method for manufacturing the same
KR100277940B1 (ko) * 1998-07-14 2001-02-01 구자홍 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법
JP3241002B2 (ja) * 1998-09-02 2001-12-25 日本電気株式会社 半導体レーザの製造方法
KR100360143B1 (ko) * 1999-02-08 2002-11-07 샤프 가부시키가이샤 반도체 레이저 소자 및 그의 제조방법
KR100378352B1 (ko) * 2000-12-20 2003-03-29 삼성전기주식회사 리지 웨이브 가이드를 구비하는 반도체 레이저 다이오드및 그 제조 방법
AU2003281555A1 (en) * 2002-07-23 2004-02-09 Daishinku Corporation Etching method and article etched molded by that method
US6944373B2 (en) * 2002-08-01 2005-09-13 Northrop Grumman Corporation High index-step grating fabrication using a regrowth-over-dielectric process
KR100571808B1 (ko) * 2003-04-16 2006-04-17 삼성전자주식회사 다층 박막 구조를 가진 ｄｎａ 칩
KR100566212B1 (ko) * 2003-11-17 2006-03-29 삼성전자주식회사 유기금속화학기상증착법에 의한 선택영역 성장방법
JP4479491B2 (ja) * 2004-12-10 2010-06-09 住友電気工業株式会社 回折格子形成方法
JP4792854B2 (ja) * 2005-07-25 2011-10-12 三菱電機株式会社 半導体光素子及びその製造方法
JP4951267B2 (ja) * 2006-04-27 2012-06-13 日本オプネクスト株式会社 半導体レーザ素子の製造方法
TW201214802A (en) * 2010-09-27 2012-04-01 Nat Univ Chung Hsing Patterned substrate and LED formed using the same
US8818146B2 (en) * 2011-06-13 2014-08-26 California Institute Of Technology Silica-on-silicon waveguides and related fabrication methods
US9293887B2 (en) 2011-06-17 2016-03-22 California Institute Of Technology Chip-based laser resonator device for highly coherent laser generation
US8917444B2 (en) 2011-06-17 2014-12-23 California Institute Of Technology Chip-based frequency comb generator with microwave repetition rate
US9159554B2 (en) * 2013-05-01 2015-10-13 Applied Materials, Inc. Structure and method of forming metamorphic heteroepi materials and III-V channel structures on si
JP6220614B2 (ja) * 2013-09-20 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR102243474B1 (ko) 2014-01-24 2021-04-21 캘리포니아 인스티튜트 오브 테크놀로지 듀얼-주파수 광학 소스
US9595918B2 (en) 2014-03-06 2017-03-14 California Institute Of Technology Stable microwave-frequency source based on cascaded brillouin lasers
US9905999B2 (en) 2015-02-26 2018-02-27 California Institute Of Technology Optical frequency divider based on an electro-optical-modulator frequency comb
CN105355550B (zh) * 2015-12-02 2018-05-01 中国科学院微电子研究所 Iii族氮化物低损伤刻蚀方法
JP7072047B2 (ja) * 2018-02-26 2022-05-19 パナソニックホールディングス株式会社 半導体発光素子
WO2019217798A1 (en) * 2018-05-11 2019-11-14 The Regents Of The University Of California Epitaxial growth on a gallium arsenide phosphide capped material on a gallium arsenide substrate
US11133649B2 (en) * 2019-06-21 2021-09-28 Palo Alto Research Center Incorporated Index and gain coupled distributed feedback laser
CN112285816A (zh) * 2020-10-27 2021-01-29 中国电子科技集团公司第四十四研究所 一种分布反馈半导体激光器光栅及芯片的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706101A (en) * 1984-10-27 1987-11-10 Kabushiki Kaisha Toshiba Light emitting diode formed of a compound semiconductor material
JPH06101454B2 (ja) * 1985-06-05 1994-12-12 ソニー株式会社 化合物半導体の気相エツチング方法
JP2743377B2 (ja) * 1987-05-20 1998-04-22 日本電気株式会社 半導体薄膜の製造方法
US4980314A (en) * 1989-06-06 1990-12-25 At&T Bell Laboratories Vapor processing of a substrate
JPH0334534A (ja) * 1989-06-30 1991-02-14 Matsushita Electric Ind Co Ltd 燐添加２‐６族化合物半導体の製造方法
NL8902292A (nl) * 1989-09-14 1991-04-02 Philips Nv Werkwijze voor het vervaardigen van een een mesa bevattende halfgeleiderinrichting.
JP2847198B2 (ja) * 1989-11-02 1999-01-13 株式会社ジャパンエナジー 化合物半導体の気相成長方法
JP2706369B2 (ja) * 1990-11-26 1998-01-28 シャープ株式会社 化合物半導体の成長方法及び半導体レーザの製造方法
JP2943510B2 (ja) * 1991-08-09 1999-08-30 日本電気株式会社 可変波長半導体レーザ装置
US5316967A (en) * 1992-01-21 1994-05-31 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device
JPH05283393A (ja) * 1992-03-30 1993-10-29 Nippon Telegr & Teleph Corp <Ntt> 回折格子パタ―ン溝列形成法
JPH06232099A (ja) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
JP3135185B2 (ja) * 1993-03-19 2001-02-13 三菱電機株式会社 半導体エッチング液，半導体エッチング方法，及びＧａＡｓ面の判定方法
JPH07162086A (ja) * 1993-12-10 1995-06-23 Mitsubishi Electric Corp 半導体レーザの製造方法
JP3510305B2 (ja) * 1994-02-22 2004-03-29 三菱電機株式会社 半導体レーザの製造方法，及び半導体レーザ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514785A (ja) * 2001-12-31 2005-05-19 ジェネラル・セミコンダクター・インコーポレーテッド ドーピング源でもあるエッチャントガスを用いてトレンチをエッチングすることで形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ
JP2005227106A (ja) * 2004-02-12 2005-08-25 Seiko Instruments Inc 容量型力学量センサ
JP4520752B2 (ja) * 2004-02-12 2010-08-11 セイコーインスツル株式会社 容量型力学量センサの製造方法
JP2010045256A (ja) * 2008-08-15 2010-02-25 Fujitsu Ltd 半導体レーザ及び半導体レーザの製造方法
KR101450521B1 (ko) * 2013-08-14 2014-10-16 (재)한국나노기술원 실리콘 트렌치가 형성된 반도체 소자를 제조하는 방법
JP2015053457A (ja) * 2013-09-09 2015-03-19 日本電信電話株式会社 光半導体装置の製造方法
JP2017216418A (ja) * 2016-06-02 2017-12-07 住友電気工業株式会社 量子カスケードレーザ集積素子

Also Published As

Publication number Publication date
EP0703605A3 (en) 1998-03-11
US5872022A (en) 1999-02-16
JP3374878B2 (ja) 2003-02-10
EP0703605A2 (en) 1996-03-27
CN1138747A (zh) 1996-12-25
KR960012356A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
JP3374878B2 (ja) 半導体エッチング方法
US5684823A (en) Method of fabricating a diffraction grating and a distributed feedback semiconductor laser incorporating the diffraction grating
US7941024B2 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD
US5292685A (en) Method for producing a distributed feedback semiconductor laser device
EP0177221B1 (en) Semiconductor laser
US7474683B2 (en) Distributed feedback semiconductor laser
KR100632308B1 (ko) 이득결합 분포귀환형 반도체레이저장치 및 그의 제조방법
US7855093B2 (en) Semiconductor laser device and method of manufacturing the same
EP0614254B1 (en) Gain-coupling distributed feedback semiconductor laser and method of producing the same
US8891159B2 (en) Optical semiconductor element, semiconductor laser, and method of manufacturing optical semiconductor element
US8409889B2 (en) Method for producing semiconductor optical device
JP3045115B2 (ja) 光半導体装置の製造方法
US6625189B1 (en) Semiconductor laser device and fabrication method thereof
KR100745918B1 (ko) 반도체 광 소자, 반도체 광 소자의 제조 방법 및 광 모듈
JPH02283084A (ja) 半導体レーザの製造方法
JPH09283858A (ja) 化合物半導体光デバイスの製造方法及び装置
JPH09186391A (ja) 化合物半導体装置及びその製造方法
JPH04309280A (ja) 分布帰還型半導体レーザの製法
JPH05315710A (ja) 半導体レーザ装置及びその製造方法
JP2000187127A (ja) 光半導体装置の製造方法
JPH05283805A (ja) 分布帰還型半導体レーザ素子の製造方法
JPH11195836A (ja) 半導体光素子およびその製造方法
JPH0595165A (ja) Ｄｆｂレーザダイオード及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071129

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111129

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees