JPH0877790A - 半導体メモリ用カラム リダンダンシー装置 - Google Patents
半導体メモリ用カラム リダンダンシー装置Info
- Publication number
- JPH0877790A JPH0877790A JP7141736A JP14173695A JPH0877790A JP H0877790 A JPH0877790 A JP H0877790A JP 7141736 A JP7141736 A JP 7141736A JP 14173695 A JP14173695 A JP 14173695A JP H0877790 A JPH0877790 A JP H0877790A
- Authority
- JP
- Japan
- Prior art keywords
- column
- address signal
- signal
- row address
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 230000015654 memory Effects 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract 2
- 230000004044 response Effects 0.000 claims description 4
- 238000003491 array Methods 0.000 claims description 2
- 230000007175 bidirectional communication Effects 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 15
- 230000008439 repair process Effects 0.000 abstract description 9
- 235000011960 Brassica ruvo Nutrition 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/806—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by reducing size of decoders
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体メモリのリフレッシュ速度が増加して
も欠陥メモリセルを効率的に補修することができるカラ
ム リダンダンシー装置を提供する。 【構成】 装置は、第１ローアドレス信号に応答し、一
定数のセルアレイブロックが選択されたか否かを検出す
る第１ヒューズボックス２０と、リフレッシュ速度によ
り使用可能な第２ローアドレス信号及びメモリブロック
の選択用に用いられる第１カラムアドレス信号中の一つ
と、第１ヒューズボックスの出力信号に応答し一定数の
セルアレイブロックの中のいずれか一つの選択を検出す
る第２ヒューズボックス２２と、ビットラインの選択に
用いられる第２カラムアドレス信号及び補助プログラミ
ング手段に応答し、第２ローアドレス信号及び第１カラ
ムアドレス信号の中の一つおよび第１ローアドレス信号
により選択されたセルアレイブロックに含まれたビット
ラインの中の一つの指定を検出する第３ヒューズボック
ス２４とを備える。
も欠陥メモリセルを効率的に補修することができるカラ
ム リダンダンシー装置を提供する。 【構成】 装置は、第１ローアドレス信号に応答し、一
定数のセルアレイブロックが選択されたか否かを検出す
る第１ヒューズボックス２０と、リフレッシュ速度によ
り使用可能な第２ローアドレス信号及びメモリブロック
の選択用に用いられる第１カラムアドレス信号中の一つ
と、第１ヒューズボックスの出力信号に応答し一定数の
セルアレイブロックの中のいずれか一つの選択を検出す
る第２ヒューズボックス２２と、ビットラインの選択に
用いられる第２カラムアドレス信号及び補助プログラミ
ング手段に応答し、第２ローアドレス信号及び第１カラ
ムアドレス信号の中の一つおよび第１ローアドレス信号
により選択されたセルアレイブロックに含まれたビット
ラインの中の一つの指定を検出する第３ヒューズボック
ス２４とを備える。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリにおいて、
欠陥セルを補修するためのカラム リダンダンシー（Ｃ
ｏｌｕｍｎ Ｒｅｄｕｎｄａｎｃｙ）装置に関し、特に
半導体メモリのリフレッシュ（Ｒｅｆｒｅｓｈ）速度が
速くなっても欠陥セル等の補修効率の減少を防止するこ
とができる半導体メモリのカラム リダンダンシー装置
に関する。
欠陥セルを補修するためのカラム リダンダンシー（Ｃ
ｏｌｕｍｎ Ｒｅｄｕｎｄａｎｃｙ）装置に関し、特に
半導体メモリのリフレッシュ（Ｒｅｆｒｅｓｈ）速度が
速くなっても欠陥セル等の補修効率の減少を防止するこ
とができる半導体メモリのカラム リダンダンシー装置
に関する。
【０００２】
【従来の技術】便宜上、前記半導体メモリの構造及びメ
モリ セルの選択（又は指定）形式を先ず説明し、ま
た、現在市販中の１６メガ（Ｍｅｇａ）のＤＲＡＭ（Ｄ
ｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ）を例に挙げ説明する。
モリ セルの選択（又は指定）形式を先ず説明し、ま
た、現在市販中の１６メガ（Ｍｅｇａ）のＤＲＡＭ（Ｄ
ｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ）を例に挙げ説明する。
【０００３】前記１６メガＤＲＡＭは、動作の安定性の
ため、夫々１６個のセル アレイブロックを有する４個
のメモリ ブロックに区分される。前記セル アレイ
ブロックの夫々２５６本のワードラインと１Ｋ本のビッ
トラインにマトリックスの形態で接続された２５６Ｋ個
のメモリ セルにより構成される。結局、前記１６メガ
ＤＲＡＭは４個のメモリ ブロックに区分された６４個
のセル アレイ ブックを備える。
ため、夫々１６個のセル アレイブロックを有する４個
のメモリ ブロックに区分される。前記セル アレイ
ブロックの夫々２５６本のワードラインと１Ｋ本のビッ
トラインにマトリックスの形態で接続された２５６Ｋ個
のメモリ セルにより構成される。結局、前記１６メガ
ＤＲＡＭは４個のメモリ ブロックに区分された６４個
のセル アレイ ブックを備える。
【０００４】前記４個のメモリ ブロック等は１２ビッ
トのカラム アドレス信号（Ｃｏｌｕｍｎ Ａｄｄｒｅ
ｓｓ Ｓｉｇｎａｌ；ＡＹＯ乃至ＡＹＢ）中、上位２ビ
ットのカラム アドレス信号（ＡＹＡ，ＡＹＢ）により
区分される。また、前記一つのメモリ ブロックを構成
する前記１６個のセル アレイ ブロックは１２ビット
のロー アドレス信号（Ｒｏｗ Ａｄｄｒｅｓｓ Ｓｉ
ｇｎａｌ；ＡＸＯ乃至ＡＸＢ）中、最上位の４ビットの
ロー アドレス信号（ＡＸ８乃至ＡＸＢ）により区分さ
れる。下位８ビットのローアドレス信号（ＡＸＯ乃至Ａ
Ｘ７）は、前記セル アレイ ブロックに含まれた２５
６本のワード ラインを選択するために用いられる。下
位１０ビットのカラム アドレス信号（ＡＹＯ乃至ＡＹ
９）は、前記セル アレイ ブロックに含まれた１Ｋ本
のビット ラインを選択するために用いられる。また、
９番目及び１０番目のカラム アドレス信号（ＡＹ８，
ＡＹ９）は半導体メモリーのデータの読み取り及び記録
の経路を選択するため用いられる。即ち、前記カラム
アドレス信号（ＡＹ８，ＡＹ９）はデータ入出力装置を
前記４個のメモリ ブロックの中、いずれか一つに選択
的に接続されるために用いられる。
トのカラム アドレス信号（Ｃｏｌｕｍｎ Ａｄｄｒｅ
ｓｓ Ｓｉｇｎａｌ；ＡＹＯ乃至ＡＹＢ）中、上位２ビ
ットのカラム アドレス信号（ＡＹＡ，ＡＹＢ）により
区分される。また、前記一つのメモリ ブロックを構成
する前記１６個のセル アレイ ブロックは１２ビット
のロー アドレス信号（Ｒｏｗ Ａｄｄｒｅｓｓ Ｓｉ
ｇｎａｌ；ＡＸＯ乃至ＡＸＢ）中、最上位の４ビットの
ロー アドレス信号（ＡＸ８乃至ＡＸＢ）により区分さ
れる。下位８ビットのローアドレス信号（ＡＸＯ乃至Ａ
Ｘ７）は、前記セル アレイ ブロックに含まれた２５
６本のワード ラインを選択するために用いられる。下
位１０ビットのカラム アドレス信号（ＡＹＯ乃至ＡＹ
９）は、前記セル アレイ ブロックに含まれた１Ｋ本
のビット ラインを選択するために用いられる。また、
９番目及び１０番目のカラム アドレス信号（ＡＹ８，
ＡＹ９）は半導体メモリーのデータの読み取り及び記録
の経路を選択するため用いられる。即ち、前記カラム
アドレス信号（ＡＹ８，ＡＹ９）はデータ入出力装置を
前記４個のメモリ ブロックの中、いずれか一つに選択
的に接続されるために用いられる。
【０００５】例えば、１６ビットのデータ アクセス
モード及び４Ｋのリフレッシュ比を有する１６メガＤＲ
ＡＭの読み取り動作の際、１２ビットのロー アドレス
信号（ＡＸＯ乃至ＡＸＢ）及び１０ビットのカラム ア
ドレス信号（ＡＹＯ乃至ＡＹ９）により１６ビットのデ
ータが選択され、そしてこの選択された１６ビットのデ
ータは上位２ビットのカラム アドレス信号（ＡＹ８，
ＡＹ９）により選択されたデータ通路及び前記入出力装
置を経て外部側に出力される。一方、１６ビットのデー
タ アクセス モード及び１Ｋのリフレッシュ比を有す
る１６メガＤＡＲＭの読み取り動作においては、１０ビ
ットのロー アドレス信号（ＡＸＯ乃至ＡＸ９）及び１
０ビットのカラム アドレス信号（ＡＹＯ乃至ＡＹ９）
により１６ビットのデータが選択され、さらに選択され
たデータは上位２ビットのカラムアドレス信号（ＡＹ
８，ＡＹ９）により選択されたデータ通路及び前記入出
力装置を経て外部側へ出力される。ここで、半導体メモ
リのデータ アクセス特性はこの半導体メモリーが一度
にリードまたは読み取ることができるデータのビット数
である。
モード及び４Ｋのリフレッシュ比を有する１６メガＤＲ
ＡＭの読み取り動作の際、１２ビットのロー アドレス
信号（ＡＸＯ乃至ＡＸＢ）及び１０ビットのカラム ア
ドレス信号（ＡＹＯ乃至ＡＹ９）により１６ビットのデ
ータが選択され、そしてこの選択された１６ビットのデ
ータは上位２ビットのカラム アドレス信号（ＡＹ８，
ＡＹ９）により選択されたデータ通路及び前記入出力装
置を経て外部側に出力される。一方、１６ビットのデー
タ アクセス モード及び１Ｋのリフレッシュ比を有す
る１６メガＤＡＲＭの読み取り動作においては、１０ビ
ットのロー アドレス信号（ＡＸＯ乃至ＡＸ９）及び１
０ビットのカラム アドレス信号（ＡＹＯ乃至ＡＹ９）
により１６ビットのデータが選択され、さらに選択され
たデータは上位２ビットのカラムアドレス信号（ＡＹ
８，ＡＹ９）により選択されたデータ通路及び前記入出
力装置を経て外部側へ出力される。ここで、半導体メモ
リのデータ アクセス特性はこの半導体メモリーが一度
にリードまたは読み取ることができるデータのビット数
である。
【０００６】前記例題での如く、半導体メモリの上位２
ビットのロー アドレス信号（ＡＸＡ乃至ＡＸＢ）は半
導体メモリのリフレッシュ比により選択的に用いられ
る。前記上位２ビットのロー アドレス信号（ＡＸＡ，
ＡＸＢ）はセル アレイ ブロックの選択のため用いら
れない場合、ドントキャア条件にあることになる。
ビットのロー アドレス信号（ＡＸＡ乃至ＡＸＢ）は半
導体メモリのリフレッシュ比により選択的に用いられ
る。前記上位２ビットのロー アドレス信号（ＡＸＡ，
ＡＸＢ）はセル アレイ ブロックの選択のため用いら
れない場合、ドントキャア条件にあることになる。
【０００７】ここで、カラム リダンダンシー装置はセ
ル アレイで欠陥が生じた任意のメモリ セルを補修
（Ｒｅｐａｉｒ）するため、欠陥メモリ セル（Ｆａｉ
ｌｕｒｅ Ｍｅｍｏｒｙ Ｃｅｌｌ）が接続された通常
（Ｎｏｒｍａｌ）のビットライン（Ｂｉｔ Ｌｉｎｅ）
の代りに、リダンダンシー メモリ セル（Ｒｅｄｅｎ
ｄｅｎｃｙ Ｍｅｍｏｒｙ Ｃｅｌｌ）が接続されたリ
ダンダンシー ビットラインを駆動する回路装置であ
る。このため、カラム リダンダンシー装置はアドレス
発生源からのアドレスの論理値を検査し前記欠陥メモリ
セルが指定されたか否かを検出する。アドレス信号に
より欠陥メモリ セルが指定された場合、カラム リダ
ンダンシー装置は欠陥セルに接続された通常のビットラ
インを閉鎖させ、その反面、余分のメモリ セルに接続
した前記余分のビットラインをイネーブルさせる。欠陥
メモリ セルの指定の可否を検出するため、このカラム
リダンダンシー装置は、製作者により切断され得るヒ
ューズ（Ｆｕｓｅ）及びアドレス デコーディング信号
により駆動されるＭＯＳトランジスタを備える。
ル アレイで欠陥が生じた任意のメモリ セルを補修
（Ｒｅｐａｉｒ）するため、欠陥メモリ セル（Ｆａｉ
ｌｕｒｅ Ｍｅｍｏｒｙ Ｃｅｌｌ）が接続された通常
（Ｎｏｒｍａｌ）のビットライン（Ｂｉｔ Ｌｉｎｅ）
の代りに、リダンダンシー メモリ セル（Ｒｅｄｅｎ
ｄｅｎｃｙ Ｍｅｍｏｒｙ Ｃｅｌｌ）が接続されたリ
ダンダンシー ビットラインを駆動する回路装置であ
る。このため、カラム リダンダンシー装置はアドレス
発生源からのアドレスの論理値を検査し前記欠陥メモリ
セルが指定されたか否かを検出する。アドレス信号に
より欠陥メモリ セルが指定された場合、カラム リダ
ンダンシー装置は欠陥セルに接続された通常のビットラ
インを閉鎖させ、その反面、余分のメモリ セルに接続
した前記余分のビットラインをイネーブルさせる。欠陥
メモリ セルの指定の可否を検出するため、このカラム
リダンダンシー装置は、製作者により切断され得るヒ
ューズ（Ｆｕｓｅ）及びアドレス デコーディング信号
により駆動されるＭＯＳトランジスタを備える。
【０００８】しかし、リフレッシュ比が増加するに従い
僅かな上位ビットのアドレス信号に用いられない場合、
非使用アドレス信号に接続するヒューズは無条件に切断
される。このため、従来のカラム リダンダンシー装置
は僅かな上位ビットのアドレス信号が用いられない場
合、リダンタンシー メモリ セルが不必要に消耗され
欠陥メモリ セルの補修効率が減少する。前記従来の半
導体メモリのカラム リダンダンシー装置の問題点を添
付した図１を参照し検討する。
僅かな上位ビットのアドレス信号に用いられない場合、
非使用アドレス信号に接続するヒューズは無条件に切断
される。このため、従来のカラム リダンダンシー装置
は僅かな上位ビットのアドレス信号が用いられない場
合、リダンタンシー メモリ セルが不必要に消耗され
欠陥メモリ セルの補修効率が減少する。前記従来の半
導体メモリのカラム リダンダンシー装置の問題点を添
付した図１を参照し検討する。
【０００９】図１を参照すると、供給電圧源（Ｖｃｃ）
及びノード（１１）の間に接続したフリーチャージ用Ｐ
ＭＯＳトランジスタ（ＭＰ１）と、また前記ノード（１
１）に接続されたロー ヒューズ ボックス（１０）を
備えた従来のカラム リダンダンシー装置が示されてい
る。前記フリーチャージＰＭＯＳトランジスタ（ＭＰ
１）は自分のゲート側にロー論理（Ｌｏｗ Ｌｏｇｉ
ｃ）を有するフリーチャージ制御信号が印加されている
場合に、前記供給電圧源からの電圧を前記ノード（１
１）側に伝送し前記ノード（１１）が前記供給電圧（Ｖ
ｃｃ）を維持するようにする。
及びノード（１１）の間に接続したフリーチャージ用Ｐ
ＭＯＳトランジスタ（ＭＰ１）と、また前記ノード（１
１）に接続されたロー ヒューズ ボックス（１０）を
備えた従来のカラム リダンダンシー装置が示されてい
る。前記フリーチャージＰＭＯＳトランジスタ（ＭＰ
１）は自分のゲート側にロー論理（Ｌｏｗ Ｌｏｇｉ
ｃ）を有するフリーチャージ制御信号が印加されている
場合に、前記供給電圧源からの電圧を前記ノード（１
１）側に伝送し前記ノード（１１）が前記供給電圧（Ｖ
ｃｃ）を維持するようにする。
【００１０】ロー ヒューズ ボックス（１０）は、ロ
ー アドレス組合せ信号（ＲＡ８９，ＲＡ／８９，ＲＡ
８／９，ＲＡ／８／９，ＲＡＡＢ，ＲＡ／ＡＢ，ＲＡＡ
／Ｂ，ＲＡ／Ａ／Ｂ）により駆動され、補修されるメモ
リ ブロック内のセル アレイ ブロックが指定された
か否かを検出する。このため、前記ロー ヒューズボッ
クス（１０）は前記ノード（１１）及び基底電圧源（Ｖ
ｓｓ）の間に並列接続した８個のヒューズ（Ｆｒ１乃至
Ｆｒ８）と、また、前記ヒューズ（Ｆｒｌ乃至Ｆｒ８）
と前記基底電圧源（Ｖｓｓ）の間に夫々接続した８個の
ＮＭＯＳトランジスタ（Ｍｒ１乃至Ｍｒ８）とを備え
る。
ー アドレス組合せ信号（ＲＡ８９，ＲＡ／８９，ＲＡ
８／９，ＲＡ／８／９，ＲＡＡＢ，ＲＡ／ＡＢ，ＲＡＡ
／Ｂ，ＲＡ／Ａ／Ｂ）により駆動され、補修されるメモ
リ ブロック内のセル アレイ ブロックが指定された
か否かを検出する。このため、前記ロー ヒューズボッ
クス（１０）は前記ノード（１１）及び基底電圧源（Ｖ
ｓｓ）の間に並列接続した８個のヒューズ（Ｆｒ１乃至
Ｆｒ８）と、また、前記ヒューズ（Ｆｒｌ乃至Ｆｒ８）
と前記基底電圧源（Ｖｓｓ）の間に夫々接続した８個の
ＮＭＯＳトランジスタ（Ｍｒ１乃至Ｍｒ８）とを備え
る。
【００１１】８個のヒューズ（Ｆｒ１乃至Ｆｒ８）は製
作者により選択的に切断されプログラムされることがで
きる。プログラムされた場合には、８個のヒューズ（Ｆ
ｒ１乃至Ｆｒ８）中の７個は切断され、唯一つのヒュー
ズだけが残る。
作者により選択的に切断されプログラムされることがで
きる。プログラムされた場合には、８個のヒューズ（Ｆ
ｒ１乃至Ｆｒ８）中の７個は切断され、唯一つのヒュー
ズだけが残る。
【００１２】また、前記８個のＮＭＯＳトランジスタ
（Ｍｒ１乃至Ｍｒ８）は夫々他の論理値によるロー ア
ドレス組合せ信号（ＲＡ８９，ＲＡ／８９，ＲＡ８／
９，ＲＡ／８／９，ＲＡＡＢ，ＲＡ／ＡＢ，ＲＡＡ／
Ｂ，ＲＡ／Ａ／Ｂ）を自分のゲート側に入力する。前記
切断したヒューズに接続された前記ＮＭＯＳトランジス
タは前記ノード（１１）上の電圧に影響を及ぼさないよ
うになる。しかし、切断されないヒューズに接続された
ＮＭＯＳトランジスタ（Ｍｒｉ）は自分のゲート側に印
加される前記ロー アドレス組合せ信号の論理状態によ
り選択的に駆動し、前記ノード（１１）上の電圧を基底
電圧源（Ｖｓｓ）側にバイ パスする。
（Ｍｒ１乃至Ｍｒ８）は夫々他の論理値によるロー ア
ドレス組合せ信号（ＲＡ８９，ＲＡ／８９，ＲＡ８／
９，ＲＡ／８／９，ＲＡＡＢ，ＲＡ／ＡＢ，ＲＡＡ／
Ｂ，ＲＡ／Ａ／Ｂ）を自分のゲート側に入力する。前記
切断したヒューズに接続された前記ＮＭＯＳトランジス
タは前記ノード（１１）上の電圧に影響を及ぼさないよ
うになる。しかし、切断されないヒューズに接続された
ＮＭＯＳトランジスタ（Ｍｒｉ）は自分のゲート側に印
加される前記ロー アドレス組合せ信号の論理状態によ
り選択的に駆動し、前記ノード（１１）上の電圧を基底
電圧源（Ｖｓｓ）側にバイ パスする。
【００１３】例えば、前記８個のヒューズ（Ｆｒ１乃至
Ｆｒ８）中で７個のヒューズ（Ｆｒ２乃至Ｆｒ８）が切
断され、残りの一つのヒューズ（Ｆｒ１）だけが動作可
能であると仮定する。この場合、ＮＭＯＳトランジスタ
（Ｍｒ１）はハイ論理のローアドレス組合せ信号（ＲＡ
８９）が自分のゲートに印加されると前記ノード（１
１）にフリーチャージされた電圧を基底電圧源（Ｖｓ
ｓ）側にバイ パスする。この際、前記ノード（１１）
には基底電圧（Ｖｓｓ）を有するロー論理の論理信号が
発生し、このロー論理信号はロー アドレス組合せ信号
（ＲＡ８９）に該当するセル アレイ ブロックが選択
（または指定）されていないことを示す。
Ｆｒ８）中で７個のヒューズ（Ｆｒ２乃至Ｆｒ８）が切
断され、残りの一つのヒューズ（Ｆｒ１）だけが動作可
能であると仮定する。この場合、ＮＭＯＳトランジスタ
（Ｍｒ１）はハイ論理のローアドレス組合せ信号（ＲＡ
８９）が自分のゲートに印加されると前記ノード（１
１）にフリーチャージされた電圧を基底電圧源（Ｖｓ
ｓ）側にバイ パスする。この際、前記ノード（１１）
には基底電圧（Ｖｓｓ）を有するロー論理の論理信号が
発生し、このロー論理信号はロー アドレス組合せ信号
（ＲＡ８９）に該当するセル アレイ ブロックが選択
（または指定）されていないことを示す。
【００１４】逆に、前記ロー アドレス組合せ信号（Ｒ
Ａ８９）がロー論理を有する場合、ＮＭＯＳトランジス
タ（Ｍｒ１）はターン オフされヒューズ（Ｆｒ１）と
基底電圧源（Ｖｓｓ）間の電流通路を閉鎖する。このた
め、ノード（１１）にはフリーチャージ電圧を有するハ
イ論理の論理信号が発生し、ハイ論理信号はロー アド
レス組合せ信号（ＲＡ８９）に該当するセル アレイ
ブロックが指定されたことを示す。
Ａ８９）がロー論理を有する場合、ＮＭＯＳトランジス
タ（Ｍｒ１）はターン オフされヒューズ（Ｆｒ１）と
基底電圧源（Ｖｓｓ）間の電流通路を閉鎖する。このた
め、ノード（１１）にはフリーチャージ電圧を有するハ
イ論理の論理信号が発生し、ハイ論理信号はロー アド
レス組合せ信号（ＲＡ８９）に該当するセル アレイ
ブロックが指定されたことを示す。
【００１５】この従来のカラム リダンダンシー装置
は、カラム パス開始（ＣｏｌｕｍｎＰａｔｈ Ｓｔａ
ｒｔ）信号を緩衝及び反転させる第１インバータ（ＧＩ
１）と、ノード（１１）に発生した論理信号を入力する
ＮＡＮＤゲート（ＧＮ１）を追加して備える。ＮＡＮＤ
ゲート（ＧＮ１）は第１インバータ（ＧＩ１）からの反
転されたカラム パス開始信号がハイ論理を有する場合
に、ノード（１１）からの第１論理信号を反転させ第２
論理信号を発生する。逆に、反転されたカラムパス開始
信号がロー論理を有する場合には、ＮＡＮＤゲート（Ｇ
Ｎ１）はノード（１１）からの論理信号とは係りなくハ
イ論理を維持する第２論理信号を発生する。さらに、こ
の第２論理信号は第２インバータ（ＧＩ２）により反転
し出力ライン（１３）に供給される。
は、カラム パス開始（ＣｏｌｕｍｎＰａｔｈ Ｓｔａ
ｒｔ）信号を緩衝及び反転させる第１インバータ（ＧＩ
１）と、ノード（１１）に発生した論理信号を入力する
ＮＡＮＤゲート（ＧＮ１）を追加して備える。ＮＡＮＤ
ゲート（ＧＮ１）は第１インバータ（ＧＩ１）からの反
転されたカラム パス開始信号がハイ論理を有する場合
に、ノード（１１）からの第１論理信号を反転させ第２
論理信号を発生する。逆に、反転されたカラムパス開始
信号がロー論理を有する場合には、ＮＡＮＤゲート（Ｇ
Ｎ１）はノード（１１）からの論理信号とは係りなくハ
イ論理を維持する第２論理信号を発生する。さらに、こ
の第２論理信号は第２インバータ（ＧＩ２）により反転
し出力ライン（１３）に供給される。
【００１６】また、この従来のカラム リダンダンシー
装置は出力ライン（１３）及び基底電圧源（Ｖｓｓ）の
間に接続されたカラム ビューズ ボックス（１２）を
備える。カラム ヒューズ ボックス（１２）はカラム
アドレス信号（ＡＹＯ，ＡＹ／０，ＡＹ１…，ＡＹ／
７）により駆動し、補修されるメモリ セルに接続した
ビットトラインが選択（又は指定）されたか否かを検出
する。このため、カラム ヒューズ ボックス（１２）
は出力ライン（１３）及び基底電圧源（Ｖｓｓ）の間に
並列接続した１６個のヒューズ（Ｆｃｌ乃至Ｆｃ１６）
と、また、これらのヒューズ（Ｆｃｌ乃至Ｆｃ１６）と
基底電圧源（Ｖｓｓ）の間に夫々接続した１６個のＮＭ
ＯＳトランジスタ（Ｍｃｌ乃至Ｍｃ１６）とを備える。
装置は出力ライン（１３）及び基底電圧源（Ｖｓｓ）の
間に接続されたカラム ビューズ ボックス（１２）を
備える。カラム ヒューズ ボックス（１２）はカラム
アドレス信号（ＡＹＯ，ＡＹ／０，ＡＹ１…，ＡＹ／
７）により駆動し、補修されるメモリ セルに接続した
ビットトラインが選択（又は指定）されたか否かを検出
する。このため、カラム ヒューズ ボックス（１２）
は出力ライン（１３）及び基底電圧源（Ｖｓｓ）の間に
並列接続した１６個のヒューズ（Ｆｃｌ乃至Ｆｃ１６）
と、また、これらのヒューズ（Ｆｃｌ乃至Ｆｃ１６）と
基底電圧源（Ｖｓｓ）の間に夫々接続した１６個のＮＭ
ＯＳトランジスタ（Ｍｃｌ乃至Ｍｃ１６）とを備える。
【００１７】前記１６個のヒューズ（Ｆｃｌ乃至Ｆｃ１
６）は、製作者により選択的に切断され欠陥メモリ セ
ルのカラム アドレスを検出するようプログラムするこ
とがてきる。プログラムされた場合には、１６個のヒュ
ーズ（Ｆｃｌ乃至Ｆｃ１６）中の１５個は切断され、唯
一つのヒューズだけが残ることになる。
６）は、製作者により選択的に切断され欠陥メモリ セ
ルのカラム アドレスを検出するようプログラムするこ
とがてきる。プログラムされた場合には、１６個のヒュ
ーズ（Ｆｃｌ乃至Ｆｃ１６）中の１５個は切断され、唯
一つのヒューズだけが残ることになる。
【００１８】また、１６個のＮＭＯＳトランジスタ（Ｍ
ｃｌ乃至Ｍｃ１６）は夫々異なる論理値によるカラム
アドレス信号（ＡＹ０，ＡＹ／０，ＡＹ１…，ＡＹ／
７）を自分のゲート側に入力する。切断されたヒューズ
に接続したＮＭＯＳトランジスタは出力ライン（１３）
上の電圧に影響を及ぼさないようになる。しかし、切断
されていないヒューズに接続されたＮＭＯＳトランジス
タは自分のゲート側に印加されるカラム アドレス信号
の論理状態により選択的に駆動され、出力ライン（１
３）上の電圧を基底電圧源（Ｖｓｓ）側にバイ パスさ
せる。
ｃｌ乃至Ｍｃ１６）は夫々異なる論理値によるカラム
アドレス信号（ＡＹ０，ＡＹ／０，ＡＹ１…，ＡＹ／
７）を自分のゲート側に入力する。切断されたヒューズ
に接続したＮＭＯＳトランジスタは出力ライン（１３）
上の電圧に影響を及ぼさないようになる。しかし、切断
されていないヒューズに接続されたＮＭＯＳトランジス
タは自分のゲート側に印加されるカラム アドレス信号
の論理状態により選択的に駆動され、出力ライン（１
３）上の電圧を基底電圧源（Ｖｓｓ）側にバイ パスさ
せる。
【００１９】このように、駆動するカラム ヒューズ
ボックス（１３）は、製作者によりプログラムされた論
理値に該当するカラム アドレス信号が入力される場
合、前記出力ライン（１３）上の電圧をそのまま維持さ
せハイ論理のカラム リダンダンシー制御信号（ＲＤ
Ｙ）が発生するようにする。逆に、前記カラム アドレ
ス信号が製作者によりプログラムされた論理値と異なる
論理値に関するものである場合、カラム ヒューズ ボ
ックス（１２）は出力ライン（１３）上の電圧を基底電
圧源（Ｖｓｓ）側にバイ パスする。このため、出力ラ
イン（１３）にはロー論理を有するカラム リダンダン
シー制御信号（ＲＤＹ）が発生する。ハイ論理のカラム
リダンダンシー制御信号（ＲＤＹ）は、リダンダンシ
ー メモリセル（図示せず）に接続されたリダンダンシ
ー ビットラインを駆動させることになる。
ボックス（１３）は、製作者によりプログラムされた論
理値に該当するカラム アドレス信号が入力される場
合、前記出力ライン（１３）上の電圧をそのまま維持さ
せハイ論理のカラム リダンダンシー制御信号（ＲＤ
Ｙ）が発生するようにする。逆に、前記カラム アドレ
ス信号が製作者によりプログラムされた論理値と異なる
論理値に関するものである場合、カラム ヒューズ ボ
ックス（１２）は出力ライン（１３）上の電圧を基底電
圧源（Ｖｓｓ）側にバイ パスする。このため、出力ラ
イン（１３）にはロー論理を有するカラム リダンダン
シー制御信号（ＲＤＹ）が発生する。ハイ論理のカラム
リダンダンシー制御信号（ＲＤＹ）は、リダンダンシ
ー メモリセル（図示せず）に接続されたリダンダンシ
ー ビットラインを駆動させることになる。
【００２０】前記ロー アドレス組合せ信号（ＲＡ８
９，ＲＡ／８９，ＲＡ８／９，ＲＡ／８／９，ＲＡＡ
Ｂ，ＲＡ／ＡＢ，ＲＡＡ／Ｂ，ＲＡ／Ａ／Ｂ）は、ロー
アドレス信号（ＡＸ０乃至ＡＸＢ）中の上位４ビット
のロー アドレス信号（ＡＸ８乃至ＡＸＢ）が選択的に
組み合わされることにより発生する。従来のカラム リ
ダンダンシー装置のロー ヒューズ ボックス（１０）
は、ロー アドレス信号中の上位４ビットのロー アド
レス信号により一つのメモリ ブロックに含まれた１６
個のセル アレイ ブロックの中のいずれか一つのセル
アレイ ブロックが選択されたか否かを検出するよう
になっている。
９，ＲＡ／８９，ＲＡ８／９，ＲＡ／８／９，ＲＡＡ
Ｂ，ＲＡ／ＡＢ，ＲＡＡ／Ｂ，ＲＡ／Ａ／Ｂ）は、ロー
アドレス信号（ＡＸ０乃至ＡＸＢ）中の上位４ビット
のロー アドレス信号（ＡＸ８乃至ＡＸＢ）が選択的に
組み合わされることにより発生する。従来のカラム リ
ダンダンシー装置のロー ヒューズ ボックス（１０）
は、ロー アドレス信号中の上位４ビットのロー アド
レス信号により一つのメモリ ブロックに含まれた１６
個のセル アレイ ブロックの中のいずれか一つのセル
アレイ ブロックが選択されたか否かを検出するよう
になっている。
【００２１】
【発明が解決しようとする課題】しかし、前記４ビット
のロー アドレス信号中、上位の１又はそれ以上のビッ
トのロー アドレス信号は、リフレッシュ速度が４Ｋサ
イクルから１Ｋサイクルに向上する場合、セル アレイ
ブロックの選択に用いられないようにドントキャア状
態を有するようになる。このため、前記非使用ビットの
ローアドレス信号と関連のある前記ロー ヒューズ ボ
ックス（１０）内の４個のヒューズ等は無条件に切断さ
れるべきである。さらに、非使用ビットのロー アドレ
ス信号により可能な論理値の数に該当するセル アレイ
ブロックが同時に指定される。この結果、一つの欠陥
メモリ セルを補修するため３個のリダンダンシー メ
モリセルが不必要にさらに消耗される。この不必要なリ
ダンダンシー メモリ セルの消耗のため、従来のカラ
ム リダンダンシー装置は半導体メモリーのリダンダン
シー速度が増加するに従い欠陥セル等を効率的に補修す
ることができない問題点を有している。
のロー アドレス信号中、上位の１又はそれ以上のビッ
トのロー アドレス信号は、リフレッシュ速度が４Ｋサ
イクルから１Ｋサイクルに向上する場合、セル アレイ
ブロックの選択に用いられないようにドントキャア状
態を有するようになる。このため、前記非使用ビットの
ローアドレス信号と関連のある前記ロー ヒューズ ボ
ックス（１０）内の４個のヒューズ等は無条件に切断さ
れるべきである。さらに、非使用ビットのロー アドレ
ス信号により可能な論理値の数に該当するセル アレイ
ブロックが同時に指定される。この結果、一つの欠陥
メモリ セルを補修するため３個のリダンダンシー メ
モリセルが不必要にさらに消耗される。この不必要なリ
ダンダンシー メモリ セルの消耗のため、従来のカラ
ム リダンダンシー装置は半導体メモリーのリダンダン
シー速度が増加するに従い欠陥セル等を効率的に補修す
ることができない問題点を有している。
【００２２】よって、本発明の目的は半導体メモリのリ
フレッシュ速度が増加しても、欠陥メモリ セルを効率
的に補修することができる半導体メモリ用カラム リダ
ンダンシー装置を提供することにある。
フレッシュ速度が増加しても、欠陥メモリ セルを効率
的に補修することができる半導体メモリ用カラム リダ
ンダンシー装置を提供することにある。
【００２３】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の半導体メモリ用カラム リダンダンシー装
置は、半導体メモリのリフレッシュ速度と係りなくセル
アレイ ブロックの選択に用いられる第１ロー アド
レス信号と、前記半導体メモリのリフレッシュ速度によ
り前記セル アレイ ブロックの選択に選択的に用いら
れる第２ローアドレス信号と、前記入出力手段に接続さ
れる前記メモリ ブロックの中の一つを選択するため用
いられる第１カラム アドレス信号と、また前記セル
アレイブロックに含まれたビット ラインを選択するた
めの第２カラム アドレス信号とを入力するためのアド
レス入力手段と、また、前記第１ロー アドレス信号に
応答し前記多数のセル アレイ ブロックの中の一定数
のセル アレイ ブロックが選択されたか否かを検出す
るブロック プログラミング手段と、前記第２ロー ア
ドレス信号及び前記第１カラム アドレス信号中の一つ
の信号と、前記ブロック プログラミング手段の出力信
号に応答し前記一定数のセル アレイブロックの中のい
ずれか一つが選択されたか否かを検出する補助ブロック
プログラミング手段と、前記第２カラム アドレス信
号及び前記補助プログラミング手段の出力信号に応答
し、前記第２ロー アドレス信号及び第１カラム アド
レス信号の中の一つの信号及び前記第１ロー アドレス
信号により選択されたセルアレイ ブロックに含まれた
ビット ラインの中の一つが指定されたか否かを検出
し、その結果により前記リダンダンシー セル アレイ
に含まれたメモリセルを選択的に駆動するカラム プロ
グラミング手段とを備える。
め、本発明の半導体メモリ用カラム リダンダンシー装
置は、半導体メモリのリフレッシュ速度と係りなくセル
アレイ ブロックの選択に用いられる第１ロー アド
レス信号と、前記半導体メモリのリフレッシュ速度によ
り前記セル アレイ ブロックの選択に選択的に用いら
れる第２ローアドレス信号と、前記入出力手段に接続さ
れる前記メモリ ブロックの中の一つを選択するため用
いられる第１カラム アドレス信号と、また前記セル
アレイブロックに含まれたビット ラインを選択するた
めの第２カラム アドレス信号とを入力するためのアド
レス入力手段と、また、前記第１ロー アドレス信号に
応答し前記多数のセル アレイ ブロックの中の一定数
のセル アレイ ブロックが選択されたか否かを検出す
るブロック プログラミング手段と、前記第２ロー ア
ドレス信号及び前記第１カラム アドレス信号中の一つ
の信号と、前記ブロック プログラミング手段の出力信
号に応答し前記一定数のセル アレイブロックの中のい
ずれか一つが選択されたか否かを検出する補助ブロック
プログラミング手段と、前記第２カラム アドレス信
号及び前記補助プログラミング手段の出力信号に応答
し、前記第２ロー アドレス信号及び第１カラム アド
レス信号の中の一つの信号及び前記第１ロー アドレス
信号により選択されたセルアレイ ブロックに含まれた
ビット ラインの中の一つが指定されたか否かを検出
し、その結果により前記リダンダンシー セル アレイ
に含まれたメモリセルを選択的に駆動するカラム プロ
グラミング手段とを備える。
【００２４】
【作用】この構成によると、本発明は半導体メモリのリ
フレッシュ速度が向上することにより用いられないブロ
ック選択用ロー アドレス信号の代りにメモリ ブロッ
クの入出力通路を選択するカラム アドレス信号を用
い、メモリ ブロックを構成する全てのセル アレイ
ブロックを夫々選択することができる。このため、本発
明は半導体メモリのリフレッシュ速度が増加することに
より不要なリダンダンシー メモリ セル等の消耗を防
止することができる。
フレッシュ速度が向上することにより用いられないブロ
ック選択用ロー アドレス信号の代りにメモリ ブロッ
クの入出力通路を選択するカラム アドレス信号を用
い、メモリ ブロックを構成する全てのセル アレイ
ブロックを夫々選択することができる。このため、本発
明は半導体メモリのリフレッシュ速度が増加することに
より不要なリダンダンシー メモリ セル等の消耗を防
止することができる。
【００２５】
【実施例】先ず、説明の便宜のため、半導体メモリが夫
々１６個のセル アレイ ブロックを有する４個のメモ
リ ブロックで形成されており、また、この半導体メモ
リには１Ｋサイクルのリフレッシュ速度を有する半導体
メモリ及び４Ｋサイクルのリフレッシュ速度を有する半
導体メモリがあると仮定する。そして、本発明のカラム
リダンダンシー装置をこのように仮定した２個の半導
体メモリに適用させて説明する。
々１６個のセル アレイ ブロックを有する４個のメモ
リ ブロックで形成されており、また、この半導体メモ
リには１Ｋサイクルのリフレッシュ速度を有する半導体
メモリ及び４Ｋサイクルのリフレッシュ速度を有する半
導体メモリがあると仮定する。そして、本発明のカラム
リダンダンシー装置をこのように仮定した２個の半導
体メモリに適用させて説明する。
【００２６】図２には、供給電圧源（Ｖｃｃ）及び第１
ノード（２１）の間に接続されたフリーチャージ用ＰＭ
ＯＳトランジスタ（ＭＰ２）と、また、前記第１ノード
（２１）に接続されたロー ヒューズ ボックス（２
０）を備えた本発明の実施例による半導体メモリ用カラ
ム リダンダンシー 装置が示されている。フリーチャ
ージＰＭＯＳトランジスタ（ＭＰ２）は、自分のゲート
側にロー論理を有するフリーチャージ制御信号（ＰＲ
Ｅ）が印加された場合、供給電圧源（Ｖｃｃ）からの電
圧を第１ノード（２１）側に伝送し第１ノード（２１）
が供給電圧（Ｖｃｃ）を維持するようにする。
ノード（２１）の間に接続されたフリーチャージ用ＰＭ
ＯＳトランジスタ（ＭＰ２）と、また、前記第１ノード
（２１）に接続されたロー ヒューズ ボックス（２
０）を備えた本発明の実施例による半導体メモリ用カラ
ム リダンダンシー 装置が示されている。フリーチャ
ージＰＭＯＳトランジスタ（ＭＰ２）は、自分のゲート
側にロー論理を有するフリーチャージ制御信号（ＰＲ
Ｅ）が印加された場合、供給電圧源（Ｖｃｃ）からの電
圧を第１ノード（２１）側に伝送し第１ノード（２１）
が供給電圧（Ｖｃｃ）を維持するようにする。
【００２７】ロー ヒューズ ボックス（２０）はロー
アドレス組合せ信号（ＲＡ８９，ＲＡ／８９，ＲＡ８
／９，ＲＡ／８／９）により駆動し、補修されるメモリ
ブロック内のセル アレイ ブロックが指定されたか
否かを検出する。このため、ロー ヒューズ ボックス
（２０）は第１ノード（２１）及び基底電圧源（Ｖｓ
ｓ）の間に並列接続された４個のヒューズ（Ｆｒ９乃至
Ｆｒ１２）と、また、これらのヒューズ（Ｆｒ９乃至Ｆ
ｒ１２）と基底電圧源（Ｖｓｓ）の間に夫々接続された
４個のＮＭＯＳトランジスタ（Ｍｒ９乃至Ｍｒ１２）と
を備える。
アドレス組合せ信号（ＲＡ８９，ＲＡ／８９，ＲＡ８
／９，ＲＡ／８／９）により駆動し、補修されるメモリ
ブロック内のセル アレイ ブロックが指定されたか
否かを検出する。このため、ロー ヒューズ ボックス
（２０）は第１ノード（２１）及び基底電圧源（Ｖｓ
ｓ）の間に並列接続された４個のヒューズ（Ｆｒ９乃至
Ｆｒ１２）と、また、これらのヒューズ（Ｆｒ９乃至Ｆ
ｒ１２）と基底電圧源（Ｖｓｓ）の間に夫々接続された
４個のＮＭＯＳトランジスタ（Ｍｒ９乃至Ｍｒ１２）と
を備える。
【００２８】４個のヒューズ（Ｆｒ９乃至Ｆｒ１２）
は、製作者により選択的に切断され一つのメモリ ブロ
ックに含まれた１６個のセル アレイ ブロックの中の
４個のセル アレイ ブロックを同時に選択するようプ
ログラムすることができる。このプログラムが為された
場合には、４個のヒューズ（Ｆｒ９乃至Ｆｒ１２）中の
３個は切断され、唯一つのヒューズだけが残ることにな
る。
は、製作者により選択的に切断され一つのメモリ ブロ
ックに含まれた１６個のセル アレイ ブロックの中の
４個のセル アレイ ブロックを同時に選択するようプ
ログラムすることができる。このプログラムが為された
場合には、４個のヒューズ（Ｆｒ９乃至Ｆｒ１２）中の
３個は切断され、唯一つのヒューズだけが残ることにな
る。
【００２９】また、４個のＮＭＯＳトランジスタ（Ｍｒ
９乃至Ｍｒ１２）は夫々異なる論理値によるロー アド
レス組合せ信号（ＲＡ８９，ＲＡ／８９，ＲＡ８／９，
ＲＡ／８／９）を自分のゲート側に入力する。切断され
たヒューズに接続したＮＭＯＳトランジスタは第１ノー
ド（２１）上の電圧に影響を及ぼさない。しかし、切断
されないヒューズに接続したＮＭＯＳトランジスタは、
自分のゲート側に印加されるロー アドレス組合せ信号
の論理状態により選択的に駆動され、第１ノード（２
１）上の電圧を基底電圧源（Ｖｓｓ）側にバイ パスさ
せる。
９乃至Ｍｒ１２）は夫々異なる論理値によるロー アド
レス組合せ信号（ＲＡ８９，ＲＡ／８９，ＲＡ８／９，
ＲＡ／８／９）を自分のゲート側に入力する。切断され
たヒューズに接続したＮＭＯＳトランジスタは第１ノー
ド（２１）上の電圧に影響を及ぼさない。しかし、切断
されないヒューズに接続したＮＭＯＳトランジスタは、
自分のゲート側に印加されるロー アドレス組合せ信号
の論理状態により選択的に駆動され、第１ノード（２
１）上の電圧を基底電圧源（Ｖｓｓ）側にバイ パスさ
せる。
【００３０】例えば、４個のヒューズ（Ｆｒ９乃至Ｆｒ
１２）の中で３個のヒューズ（Ｆｒ１０乃至Ｆｒ１２）
が切断され、残る１個のヒューズ（Ｆｒ９）だけが動作
可能であると仮定する。この場合、ＮＭＯＳトランジス
タ（Ｍｒ９）は、ハイ論理のロー アドレス組合せ信号
（ＲＡ８９）が自分のゲートに印加されると、第１ノー
ド（２１）にフリーチャージした電圧を基底電圧源（Ｖ
ｓｓ）側にバイ パスする。この際、第１ノード（２
１）には基底電圧（Ｖｓｓ）を有するロー論理の論理信
号が発生し、ロー論理の論理信号はロー アドレス組合
せ信号（ＲＡ８９）に該当する４個のセル アレイ ブ
ロックが選択（又は指定）されていないことを示す。
１２）の中で３個のヒューズ（Ｆｒ１０乃至Ｆｒ１２）
が切断され、残る１個のヒューズ（Ｆｒ９）だけが動作
可能であると仮定する。この場合、ＮＭＯＳトランジス
タ（Ｍｒ９）は、ハイ論理のロー アドレス組合せ信号
（ＲＡ８９）が自分のゲートに印加されると、第１ノー
ド（２１）にフリーチャージした電圧を基底電圧源（Ｖ
ｓｓ）側にバイ パスする。この際、第１ノード（２
１）には基底電圧（Ｖｓｓ）を有するロー論理の論理信
号が発生し、ロー論理の論理信号はロー アドレス組合
せ信号（ＲＡ８９）に該当する４個のセル アレイ ブ
ロックが選択（又は指定）されていないことを示す。
【００３１】逆に、ロー アドレス組合せ信号（ＲＡ８
９）がロー論理を有する場合、ＮＭＯＳトランジスタ
（Ｍｒ９）はターン オフされヒューズ（Ｆｒ９）と基
底電圧源（Ｖｓｓ）との間の電流通路を閉鎖する。この
ため、第１ノード（２１）にはフリーチャージ電圧を有
するハイ論理の論理信号を発生し、このハイ論理の論理
信号はロー アドレス組合せ信号（ＲＡ８９）に該当す
る４個のセル アレイブロックが指定されたことを示
す。
９）がロー論理を有する場合、ＮＭＯＳトランジスタ
（Ｍｒ９）はターン オフされヒューズ（Ｆｒ９）と基
底電圧源（Ｖｓｓ）との間の電流通路を閉鎖する。この
ため、第１ノード（２１）にはフリーチャージ電圧を有
するハイ論理の論理信号を発生し、このハイ論理の論理
信号はロー アドレス組合せ信号（ＲＡ８９）に該当す
る４個のセル アレイブロックが指定されたことを示
す。
【００３２】この半導体メモリ用カラム リダンダンシ
ー装置はカラム パス開始信号（／ＣＳ）を緩衝及び反
転させる第１インバータ（ＧＩ３）と、第１ノード（２
１）に発生した論理信号を入力するＮＡＮＤゲート（Ｇ
Ｎ２）を追加して備える。ＮＡＮＤゲート（ＧＮ２）は
第１インバータ（ＧＩ３）からの反転されたカラムパス
開始信号がハイ論理を有する場合に、第１ノード（２
１）からの第１論理信号を反転させ第２論理信号を発生
する。これとは逆に、反転されたカラム パス開始信号
がロー論理を有する場合には、ＮＡＮＤゲート（ＧＮ
２）は第１ノード（２１）からの論理信号とは係りなく
ハイ論理を維持する第２論理信号を発生する。この第２
論理信号は第２インバータ（ＧＩ４）により反転し出力
ライン（２３）に供給される。
ー装置はカラム パス開始信号（／ＣＳ）を緩衝及び反
転させる第１インバータ（ＧＩ３）と、第１ノード（２
１）に発生した論理信号を入力するＮＡＮＤゲート（Ｇ
Ｎ２）を追加して備える。ＮＡＮＤゲート（ＧＮ２）は
第１インバータ（ＧＩ３）からの反転されたカラムパス
開始信号がハイ論理を有する場合に、第１ノード（２
１）からの第１論理信号を反転させ第２論理信号を発生
する。これとは逆に、反転されたカラム パス開始信号
がロー論理を有する場合には、ＮＡＮＤゲート（ＧＮ
２）は第１ノード（２１）からの論理信号とは係りなく
ハイ論理を維持する第２論理信号を発生する。この第２
論理信号は第２インバータ（ＧＩ４）により反転し出力
ライン（２３）に供給される。
【００３３】また、この半導体メモリ用カラム リダン
ダンシー装置は前記出力ライン（２３）及び、前記基底
電圧源（Ｖｓｓ）の間に接続されたカラム ヒューズ
ボックス（２２）を備える。カラム ヒューズ ボック
ス（２２）はカラム アドレス信号（ＡＹ０，／ＡＹ
０，ＡＹ１，…／ＡＹ７）により駆動し、補修されるメ
モリセルに接続したビット ラインが選択（又は指定）
されたか否かを検出する。このため、カラム ヒューズ
ボックス（２２）は出力ライン（２３）及び基底電圧
源（Ｖｓｓ）の間に並列接続された１６個のヒューズ
（Ｆｃ１７乃至Ｆｃ３２）と、さらにこれらのヒューズ
（Ｆｃ１７乃至Ｆｃ３２）と基底電圧源（Ｖｓｓ）の間
に夫々接続された１６個のＮＭＯＳトランジスタ（Ｍｃ
１７乃至Ｍｃ３２）とを備える。
ダンシー装置は前記出力ライン（２３）及び、前記基底
電圧源（Ｖｓｓ）の間に接続されたカラム ヒューズ
ボックス（２２）を備える。カラム ヒューズ ボック
ス（２２）はカラム アドレス信号（ＡＹ０，／ＡＹ
０，ＡＹ１，…／ＡＹ７）により駆動し、補修されるメ
モリセルに接続したビット ラインが選択（又は指定）
されたか否かを検出する。このため、カラム ヒューズ
ボックス（２２）は出力ライン（２３）及び基底電圧
源（Ｖｓｓ）の間に並列接続された１６個のヒューズ
（Ｆｃ１７乃至Ｆｃ３２）と、さらにこれらのヒューズ
（Ｆｃ１７乃至Ｆｃ３２）と基底電圧源（Ｖｓｓ）の間
に夫々接続された１６個のＮＭＯＳトランジスタ（Ｍｃ
１７乃至Ｍｃ３２）とを備える。
【００３４】１６個のヒューズ（Ｆｃ１７乃至Ｆｃ３
２）は製作者により選択的に切断され、欠陥メモリ セ
ルのカラム アドレスを検出するようプログラムするこ
とができる。プログラムされた場合には、１６個のヒュ
ーズ（Ｆｃ１７乃至Ｆｃ３２）中の１５個は切断され、
唯一つのヒューズだけが残るようになる。さらに、１６
個のＮＭＯＳトランジスタ（Ｍｃ１乃至Ｍｃ１６）は夫
々互いに異なる論理値によるカラム アドレス信号（Ａ
Ｙ０，／ＡＹ０，ＡＹ１，…，／ＡＹ７）を自分のゲー
ト側に入力する。１６個のヒューズ（Ｆｃ１７乃至Ｆｃ
３２）及び１６個のＮＭＯＳトランジスタ（Ｍｃ１７乃
至Ｍｃ３２）で構成されたカラム ヒューズ ボックス
（２２）は、図１に示したカラム ヒューズ ボックス
（１２）と同様に動作するため、これに対する説明を省
略する。
２）は製作者により選択的に切断され、欠陥メモリ セ
ルのカラム アドレスを検出するようプログラムするこ
とができる。プログラムされた場合には、１６個のヒュ
ーズ（Ｆｃ１７乃至Ｆｃ３２）中の１５個は切断され、
唯一つのヒューズだけが残るようになる。さらに、１６
個のＮＭＯＳトランジスタ（Ｍｃ１乃至Ｍｃ１６）は夫
々互いに異なる論理値によるカラム アドレス信号（Ａ
Ｙ０，／ＡＹ０，ＡＹ１，…，／ＡＹ７）を自分のゲー
ト側に入力する。１６個のヒューズ（Ｆｃ１７乃至Ｆｃ
３２）及び１６個のＮＭＯＳトランジスタ（Ｍｃ１７乃
至Ｍｃ３２）で構成されたカラム ヒューズ ボックス
（２２）は、図１に示したカラム ヒューズ ボックス
（１２）と同様に動作するため、これに対する説明を省
略する。
【００３５】さらにまた、この半導体メモリ用カラム
リダンダンシー装置は、第１ノード（２１）及び出力ラ
イン（２３）に選択的に接続可能に設置された補助ヒュ
ーズボックス（２４）を備える。この補助ヒューズ ボ
ックス（２４）はロー アドレス組合せ信号（ＲＡ／Ａ
／Ｂ，ＲＡＡ／Ｂ，ＲＡ／ＡＢ，ＲＡＡＢ）又はカラム
アドレス信号（ＡＹ８，／ＡＹＡ，ＡＹ９，／ＡＹ
９）を選択的に入力する。ロー アドレス組合せ信号
（ＲＡ／Ａ／Ｂ，ＲＡＡ／Ｂ，ＲＡ／ＡＢ，ＲＡＡＢ）
が入力される場合、補助ヒューズ ボックス（２４）は
ロー ヒューズボックス（２０）と共に一つのメモリ
ブロックに含まれた１６個のセル アレイ ブロック
の一つが選択されるようにする。これとは別に、カラム
アドレス信号（ＡＹ８，／ＡＹＡ，ＡＹ９，／ＡＹ
９）が入力される場合、補助ヒューズ ボックス（２
４）はロー ヒューズ ボックス（２０）により選択さ
れた４個のセル アレイ ブロック中の一つを選択する
機能を果たす。
リダンダンシー装置は、第１ノード（２１）及び出力ラ
イン（２３）に選択的に接続可能に設置された補助ヒュ
ーズボックス（２４）を備える。この補助ヒューズ ボ
ックス（２４）はロー アドレス組合せ信号（ＲＡ／Ａ
／Ｂ，ＲＡＡ／Ｂ，ＲＡ／ＡＢ，ＲＡＡＢ）又はカラム
アドレス信号（ＡＹ８，／ＡＹＡ，ＡＹ９，／ＡＹ
９）を選択的に入力する。ロー アドレス組合せ信号
（ＲＡ／Ａ／Ｂ，ＲＡＡ／Ｂ，ＲＡ／ＡＢ，ＲＡＡＢ）
が入力される場合、補助ヒューズ ボックス（２４）は
ロー ヒューズボックス（２０）と共に一つのメモリ
ブロックに含まれた１６個のセル アレイ ブロック
の一つが選択されるようにする。これとは別に、カラム
アドレス信号（ＡＹ８，／ＡＹＡ，ＡＹ９，／ＡＹ
９）が入力される場合、補助ヒューズ ボックス（２
４）はロー ヒューズ ボックス（２０）により選択さ
れた４個のセル アレイ ブロック中の一つを選択する
機能を果たす。
【００３６】また、補助ヒューズ ボックス（２４）は
第２ノード（２５）及び基底電圧源（Ｖｓｓ）の間に並
列接続された４個のヒューズ（Ｆａ１乃至Ｆａ４）と、
またこれらのヒューズ（Ｆａ１乃至Ｆａ４）と基底電圧
源（Ｖｓｓ）の間に夫々接続した４個のＮＭＯＳトラン
ジスタ（Ｍａ１乃至Ｍａ４）とを備える。４個のＮＭＯ
Ｓトランジスタ（Ｍａ１乃至Ｍａ４）のゲートに夫々接
続した第１乃至第４ジャンクションスイッチ（ＪＳ１乃
至ＪＳ４）が接続されている。
第２ノード（２５）及び基底電圧源（Ｖｓｓ）の間に並
列接続された４個のヒューズ（Ｆａ１乃至Ｆａ４）と、
またこれらのヒューズ（Ｆａ１乃至Ｆａ４）と基底電圧
源（Ｖｓｓ）の間に夫々接続した４個のＮＭＯＳトラン
ジスタ（Ｍａ１乃至Ｍａ４）とを備える。４個のＮＭＯ
Ｓトランジスタ（Ｍａ１乃至Ｍａ４）のゲートに夫々接
続した第１乃至第４ジャンクションスイッチ（ＪＳ１乃
至ＪＳ４）が接続されている。
【００３７】第１乃至第４ジャンクション スイッチ
（ＪＳ１乃至ＪＳ４）は製作の際、製作者により夫々ロ
ー アドレス組合せ信号（ＲＡ／Ａ／Ｂ，ＲＡＡ／Ｂ，
ＲＡ／ＡＢ，ＲＡＡＢ）又はカラム アドレス信号（Ａ
Ｙ８，／ＡＹ８，ＡＹ９，／ＡＹ９）のいずれか一方を
選択するよう設定される。第１乃至第４ジャンクション
スイッチ（ＪＳ１乃至ＪＳ４）は、１Ｋサイクルのリフ
レッシュ速度を有する半導体メモリに適用する場合、夫
々カラム アドレス信号（ＡＹ８，／ＡＹ８，ＡＹ９，
／ＡＹ９）が４個のＮＭＯＳトランジスタ（Ｍａ１乃至
Ｍａ４）のゲート側に伝送されるようにする。これとは
別に、４Ｋサイクルのリフレッシュ速度を有する半導体
メモリに適用する場合、第１乃至第４ジャンクション
スイツチ（ＪＳ１乃至ＪＳ４）は、夫々ロー アドレス
組合せ信号（ＲＡ／Ａ／Ｂ，ＲＡＡ／Ｂ，ＲＡ／ＡＢ，
ＲＡＡＢ）が４個のＮＭＯＳトランジスタ（Ｍａ１乃至
Ｍａ４）のゲート側に伝送されるようにする。
（ＪＳ１乃至ＪＳ４）は製作の際、製作者により夫々ロ
ー アドレス組合せ信号（ＲＡ／Ａ／Ｂ，ＲＡＡ／Ｂ，
ＲＡ／ＡＢ，ＲＡＡＢ）又はカラム アドレス信号（Ａ
Ｙ８，／ＡＹ８，ＡＹ９，／ＡＹ９）のいずれか一方を
選択するよう設定される。第１乃至第４ジャンクション
スイッチ（ＪＳ１乃至ＪＳ４）は、１Ｋサイクルのリフ
レッシュ速度を有する半導体メモリに適用する場合、夫
々カラム アドレス信号（ＡＹ８，／ＡＹ８，ＡＹ９，
／ＡＹ９）が４個のＮＭＯＳトランジスタ（Ｍａ１乃至
Ｍａ４）のゲート側に伝送されるようにする。これとは
別に、４Ｋサイクルのリフレッシュ速度を有する半導体
メモリに適用する場合、第１乃至第４ジャンクション
スイツチ（ＪＳ１乃至ＪＳ４）は、夫々ロー アドレス
組合せ信号（ＲＡ／Ａ／Ｂ，ＲＡＡ／Ｂ，ＲＡ／ＡＢ，
ＲＡＡＢ）が４個のＮＭＯＳトランジスタ（Ｍａ１乃至
Ｍａ４）のゲート側に伝送されるようにする。
【００３８】また、補助ヒューズ ボックス（２４）は
第２ノード（２５）を第１ノード（２１）及び出力ライ
ン（２３）に選択的に接続するための第５ジャンクショ
ンスイッチ（ＪＳ５）を追加して備える。第５ジャンク
ション スイッチ（ＪＳ５）は、カラム リダンダンシ
ー装置が１Ｋサイクルのリフレッシュ速度を有する半導
体メモリに用いられる場合には、第２ノード（２５）を
出力ライン（２３）に接続する。これとは別に、カラム
リダンダンシー装置が４Ｋサイクルのリフレッシュ速
度を有する半導体メモリに用いられる場合には、第５ジ
ャンクション スイッチ（ＪＳ５）は第２ノード（２
５）を第１ノード（２１）に接続する。
第２ノード（２５）を第１ノード（２１）及び出力ライ
ン（２３）に選択的に接続するための第５ジャンクショ
ンスイッチ（ＪＳ５）を追加して備える。第５ジャンク
ション スイッチ（ＪＳ５）は、カラム リダンダンシ
ー装置が１Ｋサイクルのリフレッシュ速度を有する半導
体メモリに用いられる場合には、第２ノード（２５）を
出力ライン（２３）に接続する。これとは別に、カラム
リダンダンシー装置が４Ｋサイクルのリフレッシュ速
度を有する半導体メモリに用いられる場合には、第５ジ
ャンクション スイッチ（ＪＳ５）は第２ノード（２
５）を第１ノード（２１）に接続する。
【００３９】４個のヒューズ（Ｆａｌ乃至Ｆａ４）は、
このカラム リダンダンシー装置が４Ｋサイクルのリフ
レッシュ速度を有する半導体メモリに用いられる場合、
ローヒューズ ボックス（２０）により選択される４個
のセル アレイ ブロック中の一つを選択するよう製作
者によりプログラムされる。この場合、４個のヒューズ
（Ｆａ１乃至Ｆａ４）中の３個のヒューズが切断され、
一つのヒューズだけが選択的に動作可能になる。
このカラム リダンダンシー装置が４Ｋサイクルのリフ
レッシュ速度を有する半導体メモリに用いられる場合、
ローヒューズ ボックス（２０）により選択される４個
のセル アレイ ブロック中の一つを選択するよう製作
者によりプログラムされる。この場合、４個のヒューズ
（Ｆａ１乃至Ｆａ４）中の３個のヒューズが切断され、
一つのヒューズだけが選択的に動作可能になる。
【００４０】また、カラム リダンダンシー装置が１Ｋ
サイクルのリフレッシュ速度を有する半導体メモリに用
いられた場合、補助ヒューズ ボックス（２４）内の４
個のヒューズ（Ｆａ１乃至Ｆａ４）は一つのメモリ ブ
ロックに含まれた１６個のセル アレイ ブロックの中
の一つを指定できるようロー ヒューズ ボックス（２
０）内の４個のヒューズ（Ｆｒ９乃至Ｆｒ１２）と共に
プログラムされる。この際、ロー ヒューズ ボックス
（２０）内のヒューズ（Ｆｒ９乃至Ｆｒ１２）の中の一
つが切断されていない場合、補助ヒューズ ボックス
（２４）内の４個のヒューズ（Ｆａ１乃至Ｆａ４）は全
て切断される。逆に、ローヒューズボックス（２０）内
の４個のヒューズ（Ｆｒ９乃至Ｆｒ１２）が全て切断さ
れている場合、補助ヒューズ ボックス（２４）内の４
個のヒューズ（Ｆａ１乃至Ｆａ４）の中のいずれか一つ
は切断されないようになる。
サイクルのリフレッシュ速度を有する半導体メモリに用
いられた場合、補助ヒューズ ボックス（２４）内の４
個のヒューズ（Ｆａ１乃至Ｆａ４）は一つのメモリ ブ
ロックに含まれた１６個のセル アレイ ブロックの中
の一つを指定できるようロー ヒューズ ボックス（２
０）内の４個のヒューズ（Ｆｒ９乃至Ｆｒ１２）と共に
プログラムされる。この際、ロー ヒューズ ボックス
（２０）内のヒューズ（Ｆｒ９乃至Ｆｒ１２）の中の一
つが切断されていない場合、補助ヒューズ ボックス
（２４）内の４個のヒューズ（Ｆａ１乃至Ｆａ４）は全
て切断される。逆に、ローヒューズボックス（２０）内
の４個のヒューズ（Ｆｒ９乃至Ｆｒ１２）が全て切断さ
れている場合、補助ヒューズ ボックス（２４）内の４
個のヒューズ（Ｆａ１乃至Ｆａ４）の中のいずれか一つ
は切断されないようになる。
【００４１】４個のＮＭＯＳトランジスタ（Ｍａ１乃至
Ｍａ４）は、このカラム リダンダンシー 装置が４Ｋ
サイクルのリフレッシュ速度を有する半導体メモリに用
いられる場合、夫々第１乃至第４ジャンクション スイ
ッチ（ＪＳ１乃至ＪＳ４）から夫々印加されるロー ア
ドレス組合せ信号（ＲＡ／Ａ／Ｂ，ＲＡＡ／Ｂ，ＲＡ／
ＡＢ，ＲＡＡＢ）により動作可能になる。この場合、切
断されたヒューズ（Ｆａ）に接続したＮＭＯＳトランジ
スタ（Ｍａ）は、第２ノード（２５）及び第１ノード
（２１）上の電圧に影響を及ぼさなくなる。
Ｍａ４）は、このカラム リダンダンシー 装置が４Ｋ
サイクルのリフレッシュ速度を有する半導体メモリに用
いられる場合、夫々第１乃至第４ジャンクション スイ
ッチ（ＪＳ１乃至ＪＳ４）から夫々印加されるロー ア
ドレス組合せ信号（ＲＡ／Ａ／Ｂ，ＲＡＡ／Ｂ，ＲＡ／
ＡＢ，ＲＡＡＢ）により動作可能になる。この場合、切
断されたヒューズ（Ｆａ）に接続したＮＭＯＳトランジ
スタ（Ｍａ）は、第２ノード（２５）及び第１ノード
（２１）上の電圧に影響を及ぼさなくなる。
【００４２】しかし、切断されていないヒューズ（Ｆ
ａ）に接続したＮＭＯＳトランジスタ（Ｍａ）は自分の
ゲート側に印加するハイ論理のロー アドレス組合せ信
号によりターンオンされ、第１ノード（２１）から第５
ジャンクション スイッチ（ＪＳ５）を経て第２ノード
（２５）に供給される電圧が基底電圧源（Ｖｓｓ）側に
バイ パス（ｂｙ−ｐａｓｓ）されるようにする。この
際、第１ノード（２１）には基底電圧（Ｖｓｓ）を有す
るロー論理の第１論理信号が発生する。ロー論理の第１
論理信号は一つのメモリ ブロックに含まれた１６個の
セル アレイ ブロックの中のいずれも選択（又は指
定）されていないことを示す。
ａ）に接続したＮＭＯＳトランジスタ（Ｍａ）は自分の
ゲート側に印加するハイ論理のロー アドレス組合せ信
号によりターンオンされ、第１ノード（２１）から第５
ジャンクション スイッチ（ＪＳ５）を経て第２ノード
（２５）に供給される電圧が基底電圧源（Ｖｓｓ）側に
バイ パス（ｂｙ−ｐａｓｓ）されるようにする。この
際、第１ノード（２１）には基底電圧（Ｖｓｓ）を有す
るロー論理の第１論理信号が発生する。ロー論理の第１
論理信号は一つのメモリ ブロックに含まれた１６個の
セル アレイ ブロックの中のいずれも選択（又は指
定）されていないことを示す。
【００４３】これとは別に、切断されていないヒューズ
（Ｆａ）に接続したＮＭＯＳトンジスタ（Ｍａ）は、自
分のゲート側に印加するロー論理のロー アドレス組合
せ信号によりターンオフされ、第１ノード（２１）から
第５ジャンクション スイッチ（ＪＳ５）を経て第２ノ
ード（２５）に供給される電圧の電流通路を閉鎖する。
この際、第１ノード（２１）にはフリーチャージされた
電圧（Ｖｃｃ）を有するハイ論理の第１論理信号が発生
する。このハイ論理の第１論理信号は一つのメモリ ブ
ロックに含まれた１６個のセル アレイ ブロックの中
のＮＭＯＳトランジスタ（Ｍａ）を選択的に駆動するロ
ー アドレス組合せ信号に該当するセルアレイ ブロッ
クが選択されたことを示す。
（Ｆａ）に接続したＮＭＯＳトンジスタ（Ｍａ）は、自
分のゲート側に印加するロー論理のロー アドレス組合
せ信号によりターンオフされ、第１ノード（２１）から
第５ジャンクション スイッチ（ＪＳ５）を経て第２ノ
ード（２５）に供給される電圧の電流通路を閉鎖する。
この際、第１ノード（２１）にはフリーチャージされた
電圧（Ｖｃｃ）を有するハイ論理の第１論理信号が発生
する。このハイ論理の第１論理信号は一つのメモリ ブ
ロックに含まれた１６個のセル アレイ ブロックの中
のＮＭＯＳトランジスタ（Ｍａ）を選択的に駆動するロ
ー アドレス組合せ信号に該当するセルアレイ ブロッ
クが選択されたことを示す。
【００４４】一方、カラム リダンダンシー装置が１Ｋ
サイクルのリフレッシュ速度を有する半導体メモリに用
いられる場合、４個のＮＭＯＳトランジスタ等（Ｍａｌ
乃至Ｍａ４）は、夫々第１乃至第４ジャンクション ス
イッチ（ＪＳ１乃至ＪＳ４）から夫々印加されるカラム
アドレス信号（ＡＹ８，／ＡＹ８，ＡＹ９，／ＡＹ
９）により動作可能となる。この場合、切断されたヒュ
ーズ（Ｆａ）に接続したＮＭＯＳトランジスタ（Ｍａ）
は第２ノード（２５）及び出力ライン（２３）上の電圧
に影響を及ぼさないようになる。
サイクルのリフレッシュ速度を有する半導体メモリに用
いられる場合、４個のＮＭＯＳトランジスタ等（Ｍａｌ
乃至Ｍａ４）は、夫々第１乃至第４ジャンクション ス
イッチ（ＪＳ１乃至ＪＳ４）から夫々印加されるカラム
アドレス信号（ＡＹ８，／ＡＹ８，ＡＹ９，／ＡＹ
９）により動作可能となる。この場合、切断されたヒュ
ーズ（Ｆａ）に接続したＮＭＯＳトランジスタ（Ｍａ）
は第２ノード（２５）及び出力ライン（２３）上の電圧
に影響を及ぼさないようになる。
【００４５】しかし、切断されていないヒューズ（Ｆ
ａ）に接続したＮＭＯＳトランジスタ（Ｍａ）は自分の
ゲート側に印加されるハイ論理のカラム アドレス信号
によりターンオンされ、出力ライン（２３）から第５ジ
ャンクション スイッチ（ＪＳ５）を経て第２ノード
（２５）に供給される電圧が基底電圧源（Ｖｓｓ）側に
バイ パス （ｂｙ−ｐａｓｓ）されるようにする。こ
の際、出力ライン（２３）には基底電圧（Ｖｓｓ）を有
するロー論理のカラム リタンダンシー制御信号（ＲＤ
Ｙ）が発生する。ロー論理のカラム リダンタンシー制
御信号（ＲＤＹ）はロー ヒューズ ボックス（２０）
により選択された４個のセル アレイ ブロック中のい
ずれも選択（又は指定）されていないことを示す。
ａ）に接続したＮＭＯＳトランジスタ（Ｍａ）は自分の
ゲート側に印加されるハイ論理のカラム アドレス信号
によりターンオンされ、出力ライン（２３）から第５ジ
ャンクション スイッチ（ＪＳ５）を経て第２ノード
（２５）に供給される電圧が基底電圧源（Ｖｓｓ）側に
バイ パス （ｂｙ−ｐａｓｓ）されるようにする。こ
の際、出力ライン（２３）には基底電圧（Ｖｓｓ）を有
するロー論理のカラム リタンダンシー制御信号（ＲＤ
Ｙ）が発生する。ロー論理のカラム リダンタンシー制
御信号（ＲＤＹ）はロー ヒューズ ボックス（２０）
により選択された４個のセル アレイ ブロック中のい
ずれも選択（又は指定）されていないことを示す。
【００４６】これとは別に、切断されていないヒューズ
（Ｆａ）に接続されたＮＭＯＳトランジスタ（Ｍａ）
は、自分のゲート側に印加するハイ論理のカラム アド
レス信号によりターンオフされ、出力ライン（２３）か
ら第５ジャンクション スイッチ（ＪＳ５）を経て第２
ノード（２５）に供給される電圧の電流通路を閉鎖す
る。この際、出力ライン（２３）にはフリーチャージさ
れた電圧（Ｖｃｃ）を有するハイ論理のカラム リダン
ダンシー制御信号（ＲＤＹ）が発生する。このハイ論理
のカラム リダンダンシー制御信号（ＲＤＹ）はロー
ヒューズ ボックス（２０）により選択された４個のセ
ル アレイ ブロック中のある一つのセルアレイ ブロ
ックが選択されたことを示す。
（Ｆａ）に接続されたＮＭＯＳトランジスタ（Ｍａ）
は、自分のゲート側に印加するハイ論理のカラム アド
レス信号によりターンオフされ、出力ライン（２３）か
ら第５ジャンクション スイッチ（ＪＳ５）を経て第２
ノード（２５）に供給される電圧の電流通路を閉鎖す
る。この際、出力ライン（２３）にはフリーチャージさ
れた電圧（Ｖｃｃ）を有するハイ論理のカラム リダン
ダンシー制御信号（ＲＤＹ）が発生する。このハイ論理
のカラム リダンダンシー制御信号（ＲＤＹ）はロー
ヒューズ ボックス（２０）により選択された４個のセ
ル アレイ ブロック中のある一つのセルアレイ ブロ
ックが選択されたことを示す。
【００４７】ロー ヒューズ ボックス（２０）に供給
されるロー アドレス組合せ信号（ＲＡ８９，ＲＡ／８
９，ＲＡ８／９，ＲＡ／８／９）は、半導体メモリのリ
フレッシュ速度（１Ｋサイクル又は４Ｋサイクル）と係
りなく常に用いられるブロック選択用ロー アドレス信
号（ＡＸ８及びＡＸ９）を組合せることにより発生す
る。
されるロー アドレス組合せ信号（ＲＡ８９，ＲＡ／８
９，ＲＡ８／９，ＲＡ／８／９）は、半導体メモリのリ
フレッシュ速度（１Ｋサイクル又は４Ｋサイクル）と係
りなく常に用いられるブロック選択用ロー アドレス信
号（ＡＸ８及びＡＸ９）を組合せることにより発生す
る。
【００４８】また、補助ヒューズ ボックス（２４）に
供給されるロー アドレス組合せ信号等（ＲＡ／Ａ／
Ｂ，ＲＡＡ／Ｂ，ＲＡ／ＡＢ，ＲＡＡＢ）は、１Ｋサイ
クルのリフレッシュ速度を有する半導体メモリだけに用
いられるブロック選択用ローアドレス信号（ＡＸＡ及び
ＡＸＢ）を組合せることにより発生する。
供給されるロー アドレス組合せ信号等（ＲＡ／Ａ／
Ｂ，ＲＡＡ／Ｂ，ＲＡ／ＡＢ，ＲＡＡＢ）は、１Ｋサイ
クルのリフレッシュ速度を有する半導体メモリだけに用
いられるブロック選択用ローアドレス信号（ＡＸＡ及び
ＡＸＢ）を組合せることにより発生する。
【００４９】また、補助ヒューズ ボックス（２４）に
供給される前記カラム アドレス信号（ＡＹ８，／ＡＹ
８，ＡＹ９，／ＡＹ９）は、４個のメモリ ブロックを
選択的に入出力装置に接続するためのものである。
供給される前記カラム アドレス信号（ＡＹ８，／ＡＹ
８，ＡＹ９，／ＡＹ９）は、４個のメモリ ブロックを
選択的に入出力装置に接続するためのものである。
【００５０】
【発明の効果】上述した如く、本発明は半導体メモリの
リフレッシュ速度が向上することにより用いられないブ
ロック選択用ロー アドレス信号の代りに、メモリ ブ
ロックの入出力通路を選択するカラム アドレス信号を
用い、メモリ ブロックを構成する全てのセル アレイ
ブロックを夫々選択することができる。このため、本
発明は半導体メモリのリフレッシュ速度が増加すること
により不要のリダンダンシー メモリ セルの消耗を防
止することができる。このような利点のため、本発明は
半導体メモリのリフレッシュ速度が増加しても欠陥メモ
リ セルの補修効率の減少を防止することができる。
リフレッシュ速度が向上することにより用いられないブ
ロック選択用ロー アドレス信号の代りに、メモリ ブ
ロックの入出力通路を選択するカラム アドレス信号を
用い、メモリ ブロックを構成する全てのセル アレイ
ブロックを夫々選択することができる。このため、本
発明は半導体メモリのリフレッシュ速度が増加すること
により不要のリダンダンシー メモリ セルの消耗を防
止することができる。このような利点のため、本発明は
半導体メモリのリフレッシュ速度が増加しても欠陥メモ
リ セルの補修効率の減少を防止することができる。
【図１】従来の半導体メモリのカラム リダンダンシー
装置の回路図である。
装置の回路図である。
【図２】本発明の実施例による半導体メモリのカラム
リダンダンシー装置の回路図である。
リダンダンシー装置の回路図である。
１０及び２０…ロー ヒューズ ボックス、１２及び２
２…カラム ヒューズボックス、２４…補助ヒューズ
ボックス、Ｆａ１乃至Ｆａ４、Ｆｃ１乃至Ｆｃ３２、Ｆ
ｒ１乃至Ｆｒ１２…ヒューズ、ＧＩ１乃至ＧＩ４…イン
バータ、ＧＮ１及びＧＮ２…ＮＡＮＤゲート、ＪＳ１乃
至ＪＳ５…第１乃至第５ジャンクションスイッチ、Ｍａ
１乃至Ｍａ４、Ｍｃ１乃至Ｍｃ３２、Ｍｒ１乃至Ｍｒ１
２…ＮＭＯＳトランジスタ、ＭＰ１及びＭＰ２…フリー
チャージ用ＰＭＯＳトランジスタ。
２…カラム ヒューズボックス、２４…補助ヒューズ
ボックス、Ｆａ１乃至Ｆａ４、Ｆｃ１乃至Ｆｃ３２、Ｆ
ｒ１乃至Ｆｒ１２…ヒューズ、ＧＩ１乃至ＧＩ４…イン
バータ、ＧＮ１及びＧＮ２…ＮＡＮＤゲート、ＪＳ１乃
至ＪＳ５…第１乃至第５ジャンクションスイッチ、Ｍａ
１乃至Ｍａ４、Ｍｃ１乃至Ｍｃ３２、Ｍｒ１乃至Ｍｒ１
２…ＮＭＯＳトランジスタ、ＭＰ１及びＭＰ２…フリー
チャージ用ＰＭＯＳトランジスタ。
Claims (3)
- 【請求項１】 多数個のセル アレイ ブロック及びリ
ダンダンシー セルアレイを有する少なくとも２個以上
のメモリ ブロックと、前記２個以上のメモリ ブロッ
クとのデータの両方向通信のための入出力手段とを備え
る半導体メモリにおいて、 前記半導体メモリのリフレッシュ速度と係りなく前記セ
ル アレイ ブロックの選択に用いられる第１ロー ア
ドレス信号と、前記半導体メモリのリフレッシュ速度に
より前記セル アレイ ブロックの選択に選択的に用い
られる第２ローアドレス信号と、前記入出力手段に接続
される前記メモリ ブロックの中の一つを選択するため
用いられる第１カラム アドレス信号と、また前記セル
アレイ ブロックに含まれたビット ラインを選択す
るための第２カラム アドレス信号とを入力するための
アドレス入力手段と、 前記第１ロー アドレス信号に応答し前記多数のセル
アレイ ブロックの中の一定数のセル アレイ ブロッ
クが選択されたか否かを検出するブロック プログラミ
ング手段と、 前記第２ロー アドレス信号及び前記第１カラム アド
レス信号中の一つの信号と、前記ブロック プログラミ
ング手段の出力信号に応答し前記一定数のセルアレイ
ブロックの中のいずれか一つが選択されたか否かを検出
する補助ブロック プログラミング手段と、 前記第２カラム アドレス信号及び前記補助プログラミ
ング手段の出力信号に応答し、前記第２ロー アドレス
信号及び第１カラム アドレス信号の中の一つの信号及
び前記第１ロー アドレス信号により選択されたセル
アレイ ブロックに含まれたビット ラインの中の一つ
が指定されたか否かを検出し、その結果により前記リダ
ンダンシー セル アレイに含まれたメモリ セルを選
択的に駆動するカラム プログラミング手段とを備えた
ことを特徴とするカラムリンダンダンー装置。 - 【請求項２】 前記補助ブロック プログラミング手段
が、前記第２ローアドレス信号及び前記第１カラム ア
ドレス信号の中の一つを選択するよう製作者により設定
される切換手段とを備えたことを特徴とする請求項１記
載のカラムリダンダンシー装置。 - 【請求項３】 前記切換手段が前記半導体メモリのリフ
レッシュ速度が早い場合に前記第１カラム アドレス信
号を入力するよう設定し、前記半導体メモリのリダンダ
ンシー速度が遅い場合には前記第２ロー アドレス信号
を入力するよう設定されることを特徴とする請求項２記
載のリダンダンシー装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-12824 | 1994-06-08 | ||
| KR1019940012824A KR0131721B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체 소자의 컬럼 리던던시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0877790A true JPH0877790A (ja) | 1996-03-22 |
| JP3298762B2 JP3298762B2 (ja) | 2002-07-08 |
Family
ID=19384856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14173695A Expired - Fee Related JP3298762B2 (ja) | 1994-06-08 | 1995-06-08 | 半導体メモリ用カラム リダンダンシー装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5590085A (ja) |
| JP (1) | JP3298762B2 (ja) |
| KR (1) | KR0131721B1 (ja) |
| DE (1) | DE19520979B4 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334531B1 (ko) * | 1999-04-03 | 2002-05-02 | 박종섭 | 반도체 메모리 장치 |
| US8059477B2 (en) | 2009-07-31 | 2011-11-15 | Hynix Semiconductor Inc. | Redundancy circuit of semiconductor memory |
| US8324958B2 (en) | 2010-03-31 | 2012-12-04 | SK Hynix Inc. | Redundancy circuits |
| US8358555B2 (en) | 2009-12-28 | 2013-01-22 | SK Hynix Inc. | Fuse circuit and control method thereof |
| US8369122B2 (en) | 2010-01-29 | 2013-02-05 | SK Hynix Inc. | Semiconductor apparatus |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0173946B1 (ko) * | 1995-12-18 | 1999-04-01 | 김광호 | 동기형 반도체 메모리 장치의 컬럼 리던던시 회로 |
| JP2982695B2 (ja) * | 1996-07-15 | 1999-11-29 | 日本電気株式会社 | 半導体メモリ |
| JP2848451B2 (ja) * | 1996-07-10 | 1999-01-20 | 日本電気株式会社 | 半導体メモリ |
| KR100220555B1 (ko) * | 1996-10-30 | 1999-09-15 | 윤종용 | 디코딩 어드레스 페일을 방지하기 위한 리던던시 디코딩 회로 |
| US5828624A (en) * | 1996-12-23 | 1998-10-27 | Cypress Semiconductor Corporation | Decoder circuit and method for disabling a number of columns or rows in a memory |
| US5859562A (en) * | 1996-12-24 | 1999-01-12 | Actel Corporation | Programming circuit for antifuses using bipolar and SCR devices |
| JP2000123593A (ja) | 1998-08-13 | 2000-04-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100379556B1 (ko) * | 2001-05-15 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 메모리의 컬럼 리페어 장치 |
| KR100516735B1 (ko) * | 2001-12-08 | 2005-09-22 | 주식회사 하이닉스반도체 | 메모리 셀 어레이 내부 배선을 이용한 로오 엑세스 정보전달 장치 |
| KR100483456B1 (ko) * | 2002-09-24 | 2005-04-15 | 학교법인 동원육영회 | 자기저항 센서를 이용한 경보 시스템 |
| KR100925373B1 (ko) * | 2008-01-15 | 2009-11-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 퓨즈 회로 |
| JP2010277672A (ja) * | 2009-06-01 | 2010-12-09 | Toshiba Corp | 多値ｎａｎｄフラッシュメモリ |
| US8976604B2 (en) | 2012-02-13 | 2015-03-10 | Macronix International Co., Lt. | Method and apparatus for copying data with a memory array having redundant memory |
| US9165680B2 (en) | 2013-03-11 | 2015-10-20 | Macronix International Co., Ltd. | Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks |
| US9773571B2 (en) | 2014-12-16 | 2017-09-26 | Macronix International Co., Ltd. | Memory repair redundancy with array cache redundancy |
| US20160218286A1 (en) | 2015-01-23 | 2016-07-28 | Macronix International Co., Ltd. | Capped contact structure with variable adhesion layer thickness |
| US9514815B1 (en) | 2015-05-13 | 2016-12-06 | Macronix International Co., Ltd. | Verify scheme for ReRAM |
| US9691478B1 (en) | 2016-04-22 | 2017-06-27 | Macronix International Co., Ltd. | ReRAM array configuration for bipolar operation |
| US10153288B2 (en) * | 2016-05-31 | 2018-12-11 | Taiwan Semiconductor Manufacturing Company Limited | Double metal layout for memory cells of a non-volatile memory |
| US9959928B1 (en) | 2016-12-13 | 2018-05-01 | Macronix International Co., Ltd. | Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4389715A (en) * | 1980-10-06 | 1983-06-21 | Inmos Corporation | Redundancy scheme for a dynamic RAM |
| KR950000275B1 (ko) * | 1992-05-06 | 1995-01-12 | 삼성전자 주식회사 | 반도체 메모리 장치의 컬럼 리던던시 |
-
1994
- 1994-06-08 KR KR1019940012824A patent/KR0131721B1/ko not_active IP Right Cessation
-
1995
- 1995-06-07 US US08/475,863 patent/US5590085A/en not_active Expired - Lifetime
- 1995-06-08 JP JP14173695A patent/JP3298762B2/ja not_active Expired - Fee Related
- 1995-06-08 DE DE19520979A patent/DE19520979B4/de not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334531B1 (ko) * | 1999-04-03 | 2002-05-02 | 박종섭 | 반도체 메모리 장치 |
| US8059477B2 (en) | 2009-07-31 | 2011-11-15 | Hynix Semiconductor Inc. | Redundancy circuit of semiconductor memory |
| US8358555B2 (en) | 2009-12-28 | 2013-01-22 | SK Hynix Inc. | Fuse circuit and control method thereof |
| US8369122B2 (en) | 2010-01-29 | 2013-02-05 | SK Hynix Inc. | Semiconductor apparatus |
| US8324958B2 (en) | 2010-03-31 | 2012-12-04 | SK Hynix Inc. | Redundancy circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| US5590085A (en) | 1996-12-31 |
| DE19520979A1 (de) | 1995-12-14 |
| JP3298762B2 (ja) | 2002-07-08 |
| KR960002796A (ko) | 1996-01-26 |
| KR0131721B1 (ko) | 1998-04-15 |
| DE19520979B4 (de) | 2005-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0877790A (ja) | 半導体メモリ用カラム リダンダンシー装置 | |
| US6519192B2 (en) | Semiconductor memory device having a large band width and allowing efficient execution of redundant repair | |
| US5257229A (en) | Column redundancy architecture for a read/write memory | |
| US7274580B2 (en) | Content addressable memory device | |
| JPH0644798A (ja) | 冗長デコーダ | |
| EP0637036B1 (en) | Redundancy element check in IC memory without programming substitution of redundant elements | |
| US4803656A (en) | Semiconductor memory device having redundancy circuit portion | |
| JPH06203592A (ja) | 改良型冗長センスアンプ制御を有する半導体メモリ | |
| US6442084B2 (en) | Semiconductor memory having segmented row repair | |
| US6353562B2 (en) | Integrated semiconductor memory with redundant units for memory cells | |
| JPH06203599A (ja) | 冗長メモリアクセス用の出力を選択するためのマルチプレクサを有する半導体メモリ | |
| JPH0437520B2 (ja) | ||
| US5930194A (en) | Semiconductor memory device capable of block writing in large bus width | |
| JP3103068B2 (ja) | 修復可能半導体メモリ・デバイスでの冗長ワード線置換のための方法および装置 | |
| US5379259A (en) | Semiconductor memory device | |
| JP3530574B2 (ja) | 半導体記憶装置 | |
| JPS6329360B2 (ja) | ||
| US5566128A (en) | Semiconductor memory device | |
| US5787043A (en) | Semiconductor memory device having a redundancy capability | |
| KR950002731B1 (ko) | 용장 제어 회로 | |
| US6195300B1 (en) | CBR refresh control for the redundancy array | |
| US5424986A (en) | Semiconductor memory with power-on reset control of disabled rows | |
| US7002822B2 (en) | Content addressable memory device | |
| US5889712A (en) | Semiconductor memory device | |
| US6882585B2 (en) | ROM memory device having repair function for defective cell and method for repairing the defective cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |