JPH0877034A - Ｉｃｅプローブ接続装置及び接続方法 - Google Patents
Ｉｃｅプローブ接続装置及び接続方法Info
- Publication number
- JPH0877034A JPH0877034A JP6229067A JP22906794A JPH0877034A JP H0877034 A JPH0877034 A JP H0877034A JP 6229067 A JP6229067 A JP 6229067A JP 22906794 A JP22906794 A JP 22906794A JP H0877034 A JPH0877034 A JP H0877034A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- probe
- ice
- board
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ＩＣＥを使用する際、ＣＰＵとＩＣＥプロー
ブとを差替えることなくＩＣＥを使用しうるＩＣＥプロ
ーブ接続装置及び方法を提供すること。 【構成】 ＣＰＵ実装ボード１に対しＩＣＥのプローブ
７を接続するＩＣＥプローブ接続装置であって、プロー
ブを接続するプローブソケット６を装着した子基盤５
と、ＣＰＵ２の各端子とプローブソケット６の対応する
各端子とをそれぞれ接続する接続手段３，４とを含み、
子基盤５をＣＰＵ実装ボード１に着脱自在に装着して接
続手段３，４を介しＣＰＵ２を実装のままプローブ７と
ＣＰＵ実装ボード１とを接続すると共に、子基盤５を実
装したとき子基盤５内でＣＰＵ２のリセット端子をリセ
ット状態にし、ＣＰＵ２の出力とＩＣＥの出力が衝突す
るところをトライステート制御して出力同士の衝突を防
止することを特徴とする。
ブとを差替えることなくＩＣＥを使用しうるＩＣＥプロ
ーブ接続装置及び方法を提供すること。 【構成】 ＣＰＵ実装ボード１に対しＩＣＥのプローブ
７を接続するＩＣＥプローブ接続装置であって、プロー
ブを接続するプローブソケット６を装着した子基盤５
と、ＣＰＵ２の各端子とプローブソケット６の対応する
各端子とをそれぞれ接続する接続手段３，４とを含み、
子基盤５をＣＰＵ実装ボード１に着脱自在に装着して接
続手段３，４を介しＣＰＵ２を実装のままプローブ７と
ＣＰＵ実装ボード１とを接続すると共に、子基盤５を実
装したとき子基盤５内でＣＰＵ２のリセット端子をリセ
ット状態にし、ＣＰＵ２の出力とＩＣＥの出力が衝突す
るところをトライステート制御して出力同士の衝突を防
止することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵ実装基盤に対し
インサーキットエミュレータ（ＩＣＥ）を用いてデバッ
グ等を行なう際の接続に使用するＩＣＥプローブ接続装
置及び接続方法に関する。
インサーキットエミュレータ（ＩＣＥ）を用いてデバッ
グ等を行なう際の接続に使用するＩＣＥプローブ接続装
置及び接続方法に関する。
【０００２】
【従来の技術】従来、ＣＰＵを実装しているＣＰＵ実装
ボード上でＩＣＥを使用する場合は図２に示すような方
法によって操作していた。図２はＣＰＵ実装ボード上で
ＩＣＥを使用する方法を示したその構成図である。
ボード上でＩＣＥを使用する場合は図２に示すような方
法によって操作していた。図２はＣＰＵ実装ボード上で
ＩＣＥを使用する方法を示したその構成図である。
【０００３】図２において、１１はＣＰＵを実装したＣ
ＰＵ実装ボード、１２はＣＰＵあるいはＩＣＥの両方の
端子形状に共通した形状タイプのソケット（例として、
ここではＰＧＡ(Pin Grid Alley)タイプ）、１３はＰＧ
ＡタイプのＣＰＵ、１４はＰＧＡタイプのＩＣＥプロー
ブ、１５はＩＣＥ本体と接続しているケーブルである。
ＰＵ実装ボード、１２はＣＰＵあるいはＩＣＥの両方の
端子形状に共通した形状タイプのソケット（例として、
ここではＰＧＡ(Pin Grid Alley)タイプ）、１３はＰＧ
ＡタイプのＣＰＵ、１４はＰＧＡタイプのＩＣＥプロー
ブ、１５はＩＣＥ本体と接続しているケーブルである。
【０００４】すなわち、図２に示すように、ＣＰＵ１３
の実装位置にＣＰＵ１３とＩＣＥプローブ１４とに共通
な形のソケット１２（例えば、ＰＧＡタイプのもの）を
実装し、ＣＰＵ実装ボード１１をＣＰＵ１３で動作させ
るときと、ＩＣＥで動作させるときとにより、その都
度、ＣＰＵ１３とＩＣＥプローブ１４とを差し替えて使
用するようにしていた。
の実装位置にＣＰＵ１３とＩＣＥプローブ１４とに共通
な形のソケット１２（例えば、ＰＧＡタイプのもの）を
実装し、ＣＰＵ実装ボード１１をＣＰＵ１３で動作させ
るときと、ＩＣＥで動作させるときとにより、その都
度、ＣＰＵ１３とＩＣＥプローブ１４とを差し替えて使
用するようにしていた。
【０００５】
【発明が解決しようとする課題】上記のような、従来の
ＩＣＥの使用方法では、使用の度にＣＰＵとＩＣＥプロ
ーブとを抜き差ししなければならず、その際、端子を誤
って破損したり、また、抜き差しに手間が掛かるという
問題があった。
ＩＣＥの使用方法では、使用の度にＣＰＵとＩＣＥプロ
ーブとを抜き差ししなければならず、その際、端子を誤
って破損したり、また、抜き差しに手間が掛かるという
問題があった。
【０００６】また、上記のような、従来のＩＣＥの使用
方法では、ＣＰＵとＩＣＥプローブとの端子形状が異な
る場合には、ＣＰＵとＩＣＥプローブとを差し替えてＩ
ＣＥを使用することができないという問題があった。
方法では、ＣＰＵとＩＣＥプローブとの端子形状が異な
る場合には、ＣＰＵとＩＣＥプローブとを差し替えてＩ
ＣＥを使用することができないという問題があった。
【０００７】本発明は、上記の問題に鑑みてなされたも
ので、ＩＣＥを使用する際、ＣＰＵを抜き差し、または
差し替えすることなく、ＩＣＥプローブを使用すること
ができるようにして、端子を誤って破損したり、抜き差
しに手間が掛かることなく、また、ＣＰＵとＩＣＥプロ
ーブとの端子形状が異なる場合（例えば、ＰＧＡタイプ
とＧＦＰタイプ）でも、ＩＣＥを使用することができる
ＩＣＥプローブ接続装置及び接続方法を提供することを
目的とする。
ので、ＩＣＥを使用する際、ＣＰＵを抜き差し、または
差し替えすることなく、ＩＣＥプローブを使用すること
ができるようにして、端子を誤って破損したり、抜き差
しに手間が掛かることなく、また、ＣＰＵとＩＣＥプロ
ーブとの端子形状が異なる場合（例えば、ＰＧＡタイプ
とＧＦＰタイプ）でも、ＩＣＥを使用することができる
ＩＣＥプローブ接続装置及び接続方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】本発明によるＩＣＥプロ
ーブ接続装置は、上記の目的を達成するため、ＣＰＵ実
装ボードに対しＩＣＥプローブを接続するＩＣＥプロー
ブ接続装置であって、ＩＣＥプローブを勘合するプロー
ブソケットを装着した子基盤と、子基盤をＣＰＵ実装ボ
ードに着脱自在に装着してＣＰＵの各端子とプローブソ
ケットの対応する各端子とをそれぞれ接続する接続手段
とを含み、ＣＰＵを実装のままＩＣＥプローブとＣＰＵ
実装ボードとを接続するようにしたことを特徴とするも
のである。
ーブ接続装置は、上記の目的を達成するため、ＣＰＵ実
装ボードに対しＩＣＥプローブを接続するＩＣＥプロー
ブ接続装置であって、ＩＣＥプローブを勘合するプロー
ブソケットを装着した子基盤と、子基盤をＣＰＵ実装ボ
ードに着脱自在に装着してＣＰＵの各端子とプローブソ
ケットの対応する各端子とをそれぞれ接続する接続手段
とを含み、ＣＰＵを実装のままＩＣＥプローブとＣＰＵ
実装ボードとを接続するようにしたことを特徴とするも
のである。
【０００９】また、本発明によるＩＣＥプローブ接続装
置は、上記の目的を達成するため、接続手段として、Ｃ
ＰＵ実装ボードに装着され、ＣＰＵの各端子の接続延長
線上に端子を有するＣＰＵボードコネクタと、子基盤に
装着され、各端子がプローブソケットの端子にそれぞれ
接続されるとともにＣＰＵボードコネクタの各端子に対
応する位置に配置された子基盤コネクタとを含み、子基
盤をＣＰＵ実装ボードに着脱自在に装着することによ
り、ＣＰＵボードコネクタと子基盤コネクタとが接続し
てＩＣＥプローブをＣＰＵ実装ボードに接続するように
したことを特徴とするものである。
置は、上記の目的を達成するため、接続手段として、Ｃ
ＰＵ実装ボードに装着され、ＣＰＵの各端子の接続延長
線上に端子を有するＣＰＵボードコネクタと、子基盤に
装着され、各端子がプローブソケットの端子にそれぞれ
接続されるとともにＣＰＵボードコネクタの各端子に対
応する位置に配置された子基盤コネクタとを含み、子基
盤をＣＰＵ実装ボードに着脱自在に装着することによ
り、ＣＰＵボードコネクタと子基盤コネクタとが接続し
てＩＣＥプローブをＣＰＵ実装ボードに接続するように
したことを特徴とするものである。
【００１０】また、本発明によるＩＣＥプローブ接続装
置は、上記の目的を達成するため、子基盤コネクタが少
なくともＣＰＵのリセット端子及びＣＰＵの出力端子に
対応する端子をそれぞれリセット信号源及び出力阻止信
号源に接続するリセット手段及び出力阻止手段を含み、
子基盤をＣＰＵ実装ボードに装着したとき、選択的に、
ＣＰＵのリセット端子にリセット信号を印加し、ＣＰＵ
の出力端子に所定の信号を印加して、ＣＰＵを実装のま
まＩＣＥを使用するようにしたことを特徴とするもので
ある。
置は、上記の目的を達成するため、子基盤コネクタが少
なくともＣＰＵのリセット端子及びＣＰＵの出力端子に
対応する端子をそれぞれリセット信号源及び出力阻止信
号源に接続するリセット手段及び出力阻止手段を含み、
子基盤をＣＰＵ実装ボードに装着したとき、選択的に、
ＣＰＵのリセット端子にリセット信号を印加し、ＣＰＵ
の出力端子に所定の信号を印加して、ＣＰＵを実装のま
まＩＣＥを使用するようにしたことを特徴とするもので
ある。
【００１１】また、本発明によるＩＣＥプローブ接続方
法は、上記の目的を達成するため、ＣＰＵ実装ボードに
対しＩＣＥプローブを接続するＩＣＥプローブ接続方法
であって、ＣＰＵが実装されているＣＰＵ実装ボードに
対しＩＣＥプローブを勘合するプローブソケットを支持
する子基盤を着脱自在に装着し、ＩＣＥプローブを前記
プローブソケットに勘合し、ＣＰＵ実装ボードとプロー
ブソケットとの間を接続手段を介して接続する各工程か
らなり、ＣＰＵを実装のままＩＣＥを接続するようにし
たことを特徴とするものである。
法は、上記の目的を達成するため、ＣＰＵ実装ボードに
対しＩＣＥプローブを接続するＩＣＥプローブ接続方法
であって、ＣＰＵが実装されているＣＰＵ実装ボードに
対しＩＣＥプローブを勘合するプローブソケットを支持
する子基盤を着脱自在に装着し、ＩＣＥプローブを前記
プローブソケットに勘合し、ＣＰＵ実装ボードとプロー
ブソケットとの間を接続手段を介して接続する各工程か
らなり、ＣＰＵを実装のままＩＣＥを接続するようにし
たことを特徴とするものである。
【００１２】また、本発明によるＩＣＥプローブ接続方
法は、上記の目的を達成するため、ＣＰＵ実装ボードと
プローブソケットとの間を接続手段を介して接続する工
程は、ＣＰＵの各端子の接続延長線上に端子を有するＣ
ＰＵボードコネクタをＣＰＵ実装ボードに装着し、各端
子がプローブソケットの端子にそれぞれ接続されるとと
もにＣＰＵボードコネクタの各端子に対応する位置に配
置された子基盤コネクタを子基盤に装着し、子基盤をＣ
ＰＵ実装ボードに装着したとき、子基盤コネクタとＣＰ
Ｕボードコネクタとを接続する各工程を含むことを特徴
とするものである。
法は、上記の目的を達成するため、ＣＰＵ実装ボードと
プローブソケットとの間を接続手段を介して接続する工
程は、ＣＰＵの各端子の接続延長線上に端子を有するＣ
ＰＵボードコネクタをＣＰＵ実装ボードに装着し、各端
子がプローブソケットの端子にそれぞれ接続されるとと
もにＣＰＵボードコネクタの各端子に対応する位置に配
置された子基盤コネクタを子基盤に装着し、子基盤をＣ
ＰＵ実装ボードに装着したとき、子基盤コネクタとＣＰ
Ｕボードコネクタとを接続する各工程を含むことを特徴
とするものである。
【００１３】また、本発明によるＩＣＥプローブ接続方
法は、上記の目的を達成するため、子基盤をＣＰＵ実装
ボードに装着したとき、選択的に、ＣＰＵのリセット端
子にリセット信号を印加し、ＣＰＵの出力端子に所定の
信号を印加する各工程を含み、ＣＰＵを実装のままＩＣ
Ｅを使用するようにしたことを特徴とするものである。
法は、上記の目的を達成するため、子基盤をＣＰＵ実装
ボードに装着したとき、選択的に、ＣＰＵのリセット端
子にリセット信号を印加し、ＣＰＵの出力端子に所定の
信号を印加する各工程を含み、ＣＰＵを実装のままＩＣ
Ｅを使用するようにしたことを特徴とするものである。
【００１４】
【作用】本発明によるＩＣＥプローブ接続装置及び接続
方法は、上記のように構成し、特に、ＣＰＵを実装した
ままのＣＰＵ実装ボードに対し、ＩＣＥプローブを勘合
するプローブソケットを装着した子基盤を着脱自在に装
着するようにしたことにより、ＣＰＵとＩＣＥプローブ
との差替えを行なうことなく、ＩＣＥプローブを使用す
ることが可能となる。
方法は、上記のように構成し、特に、ＣＰＵを実装した
ままのＣＰＵ実装ボードに対し、ＩＣＥプローブを勘合
するプローブソケットを装着した子基盤を着脱自在に装
着するようにしたことにより、ＣＰＵとＩＣＥプローブ
との差替えを行なうことなく、ＩＣＥプローブを使用す
ることが可能となる。
【００１５】また、本発明によるＩＣＥプローブ接続装
置及び接続方法は、上記のように構成し、特に、ＣＰＵ
を実装したままのＣＰＵ実装ボードに対し、ＩＣＥプロ
ーブを勘合するプローブソケットを装着した子基盤を着
脱自在に装着するようにし、それによって、端子形状の
違い（例えば、ＰＧＡタイプとＯＦＰタイプ）を相互変
換するとともに、子基盤をＣＰＵ実装ボードに装着した
とき、子基盤においてＣＰＵのリセット端子にリセット
信号を印可してそれをリセット状態にし、ＣＰＵの出力
とＩＣＥの出力とが衝突するところに所定の電位からな
る出力阻止信号を印加するトライステート制御を行なっ
て出力同士が衝突するのを防ぐようにしたことにより、
ＣＰＵとＩＣＥプローブとの端子形状が異なる場合で
も、ＣＰＵを実装したままＩＣＥを使用することが可能
となる。
置及び接続方法は、上記のように構成し、特に、ＣＰＵ
を実装したままのＣＰＵ実装ボードに対し、ＩＣＥプロ
ーブを勘合するプローブソケットを装着した子基盤を着
脱自在に装着するようにし、それによって、端子形状の
違い（例えば、ＰＧＡタイプとＯＦＰタイプ）を相互変
換するとともに、子基盤をＣＰＵ実装ボードに装着した
とき、子基盤においてＣＰＵのリセット端子にリセット
信号を印可してそれをリセット状態にし、ＣＰＵの出力
とＩＣＥの出力とが衝突するところに所定の電位からな
る出力阻止信号を印加するトライステート制御を行なっ
て出力同士が衝突するのを防ぐようにしたことにより、
ＣＰＵとＩＣＥプローブとの端子形状が異なる場合で
も、ＣＰＵを実装したままＩＣＥを使用することが可能
となる。
【００１６】
【実施例】以下、添付図面、図１及び図２に基づき、本
発明の一実施例を詳細に説明する。まず、図１を参照し
て、本実施例によるＩＣＥプローブ接続装置の構成につ
いて説明する。図１は本実施例によりＣＰＵを実装した
ままＩＣＥを使用可能にするＩＣＥプローブ接続装置の
構成を示した構成図である。
発明の一実施例を詳細に説明する。まず、図１を参照し
て、本実施例によるＩＣＥプローブ接続装置の構成につ
いて説明する。図１は本実施例によりＣＰＵを実装した
ままＩＣＥを使用可能にするＩＣＥプローブ接続装置の
構成を示した構成図である。
【００１７】図１において、１はＣＰＵを実装したＣＰ
Ｕ実装ボード、２はＱＦＰ(QuadFlat Package) タイプ
のＣＰＵ、３はＣＰＵ実装ボード１に装着されたＣＰＵ
ボードコネクタであって、その各端子はＣＰＵ２の各端
子と接続され、子基盤５がＣＰＵ実装ボード１に装着さ
れたときに子基盤５の子基盤コネクタ４の対応する各端
子と接触するよう配置されたＣＰＵボードコネクタ、４
はその各端子がＩＣＥプローブ７と勘合するプローブソ
ケット６に接続され、子基盤５がＣＰＵ実装ボード１に
装着されたときにＣＰＵボードコネクタ３の対応する各
端子と接触するよう配置された子基盤コネクタ、５はそ
れをＣＰＵ実装ボード１に装着したとき、ＣＰＵ２とＩ
ＣＥプローブ７との端子形状の変換を行い、ＣＰＵ２の
リセット端子をリセットし、出力端子のトライステート
制御を行ない、ＣＰＵボードコネクタ３と子基盤コネク
タ４の各対応する端子を接触させてＩＣＥプローブ７を
ＣＰＵ実装ボード１に接続するようにした子基盤、６は
ＩＣＥプローブ７と勘合するＰＧＡタイプのプローブソ
ケット、７はＰＧＡタイプのＩＣＥプローブ、８はＩＣ
Ｅ本体と接続するケーブルである。
Ｕ実装ボード、２はＱＦＰ(QuadFlat Package) タイプ
のＣＰＵ、３はＣＰＵ実装ボード１に装着されたＣＰＵ
ボードコネクタであって、その各端子はＣＰＵ２の各端
子と接続され、子基盤５がＣＰＵ実装ボード１に装着さ
れたときに子基盤５の子基盤コネクタ４の対応する各端
子と接触するよう配置されたＣＰＵボードコネクタ、４
はその各端子がＩＣＥプローブ７と勘合するプローブソ
ケット６に接続され、子基盤５がＣＰＵ実装ボード１に
装着されたときにＣＰＵボードコネクタ３の対応する各
端子と接触するよう配置された子基盤コネクタ、５はそ
れをＣＰＵ実装ボード１に装着したとき、ＣＰＵ２とＩ
ＣＥプローブ７との端子形状の変換を行い、ＣＰＵ２の
リセット端子をリセットし、出力端子のトライステート
制御を行ない、ＣＰＵボードコネクタ３と子基盤コネク
タ４の各対応する端子を接触させてＩＣＥプローブ７を
ＣＰＵ実装ボード１に接続するようにした子基盤、６は
ＩＣＥプローブ７と勘合するＰＧＡタイプのプローブソ
ケット、７はＰＧＡタイプのＩＣＥプローブ、８はＩＣ
Ｅ本体と接続するケーブルである。
【００１８】次に、同じく図１を参照して、更に詳細な
構成を説明する。まず、ＣＰＵ実装ボード１の表面に
は、ＣＰＵ２の各端子の延長線上にその各端子を接続す
るよう構成したＣＰＵボードコネクタ３を１以上配置す
る。また、ＩＣＥのプローブソケット６を実装した子基
盤５を用意し、ＣＰＵ実装ボード１に装着したＣＰＵボ
ードコネクタ３の位置に対応する子基盤５の位置に子基
盤コネクタ４を配置して、プローブソケット６の各端子
と子基盤コネクタ４の各端子とが適当に接続するように
構成する。
構成を説明する。まず、ＣＰＵ実装ボード１の表面に
は、ＣＰＵ２の各端子の延長線上にその各端子を接続す
るよう構成したＣＰＵボードコネクタ３を１以上配置す
る。また、ＩＣＥのプローブソケット６を実装した子基
盤５を用意し、ＣＰＵ実装ボード１に装着したＣＰＵボ
ードコネクタ３の位置に対応する子基盤５の位置に子基
盤コネクタ４を配置して、プローブソケット６の各端子
と子基盤コネクタ４の各端子とが適当に接続するように
構成する。
【００１９】ＩＣＥを使用する場合は、上記のように構
成したＣＰＵ実装ボード１に対し、ＣＰＵ２を実装した
まま、子基盤５を装着し、その際、ＣＰＵボードコネク
タ３と子基盤コネクタ４との対応する各端子を接触させ
る。最後に、ＩＣＥプローブ７をプローブソケット６に
差し込んで接続を完了し、ＩＣＥを使用することができ
るようにする。
成したＣＰＵ実装ボード１に対し、ＣＰＵ２を実装した
まま、子基盤５を装着し、その際、ＣＰＵボードコネク
タ３と子基盤コネクタ４との対応する各端子を接触させ
る。最後に、ＩＣＥプローブ７をプローブソケット６に
差し込んで接続を完了し、ＩＣＥを使用することができ
るようにする。
【００２０】更に、本発明の実施例においては、子基盤
５をＣＰＵ実装ボード１に装着したときに、そこでＣＰ
Ｕ２のリセット端子をリセット状態にする。それは、例
えば、ＣＰＵ２のリセット端子に対応するＣＰＵボード
コネクタ３、子基盤コネクタ４、又はプローブソケット
６の端子の何れかにリード線等を用いて一定電位のリセ
ット信号（例えば、ハイ又はロー電位）又は信号を印加
してそれを実現する。又、それは子基盤５の表面に子基
盤コネクタ４のリセット端子に対応する端子を設けてお
き（その形状はピン形、穴形、又はその他如何なる形状
でもよい）、そこにリセット電位に接続されたコネクタ
を接続するようにしてもよい。また、必要に応じ、ＩＣ
Ｅからリセット電位を送るようにしてもよい。尚、リセ
ット信号を印加する方法は、その他、スイッチを使用し
ても、コネクタ内部で自動的に接続するようにしても、
その他如何なる方法を使用してもよい。
５をＣＰＵ実装ボード１に装着したときに、そこでＣＰ
Ｕ２のリセット端子をリセット状態にする。それは、例
えば、ＣＰＵ２のリセット端子に対応するＣＰＵボード
コネクタ３、子基盤コネクタ４、又はプローブソケット
６の端子の何れかにリード線等を用いて一定電位のリセ
ット信号（例えば、ハイ又はロー電位）又は信号を印加
してそれを実現する。又、それは子基盤５の表面に子基
盤コネクタ４のリセット端子に対応する端子を設けてお
き（その形状はピン形、穴形、又はその他如何なる形状
でもよい）、そこにリセット電位に接続されたコネクタ
を接続するようにしてもよい。また、必要に応じ、ＩＣ
Ｅからリセット電位を送るようにしてもよい。尚、リセ
ット信号を印加する方法は、その他、スイッチを使用し
ても、コネクタ内部で自動的に接続するようにしても、
その他如何なる方法を使用してもよい。
【００２１】また、ＣＰＵ２のリセット端子をリセット
状態にすると同時に、ＣＰＵ２の出力とＩＣＥの出力と
が衝突するところに、必要に応じ、又は選択的に、リセ
ット電位の印加の場合と同様な手段により、所定の電位
又は信号を印加して、電気的に出力が出ることによるノ
イズが発生するのを阻止する、いわゆる、トライステー
ト制御を行なうことにより、出力同士の衝突を防止する
ようにしている。このようにして、子基盤５を介しＣＰ
Ｕ実装ボード１とＩＣＥプローブ７とを接続して、ＣＰ
Ｕ２を実装したまま、出力端子を電気的に入切りしうる
ようにしたことにより、ＣＰＵ実装のままＩＣＥの使用
が可能になる。
状態にすると同時に、ＣＰＵ２の出力とＩＣＥの出力と
が衝突するところに、必要に応じ、又は選択的に、リセ
ット電位の印加の場合と同様な手段により、所定の電位
又は信号を印加して、電気的に出力が出ることによるノ
イズが発生するのを阻止する、いわゆる、トライステー
ト制御を行なうことにより、出力同士の衝突を防止する
ようにしている。このようにして、子基盤５を介しＣＰ
Ｕ実装ボード１とＩＣＥプローブ７とを接続して、ＣＰ
Ｕ２を実装したまま、出力端子を電気的に入切りしうる
ようにしたことにより、ＣＰＵ実装のままＩＣＥの使用
が可能になる。
【００２２】
【発明の効果】本発明によるＩＣＥプローブ接続装置及
び接続方法は、上記のように構成し、特に、ＣＰＵを実
装したままのＣＰＵ実装ボードに対し、ＩＣＥプローブ
を勘合するプローブソケットを装着した子基盤を着脱自
在に装着することにより、端子形状の違い（例えば、Ｐ
ＧＡタイプとＯＦＰタイプ）を相互変換するようにした
ことにより、ＣＰＵとＩＣＥプローブとの差替えを行な
うことなく、ＩＣＥプローブを使用することが可能とな
り、ＣＰＵとＩＣＥプローブとの差替えによる端子の破
損を防止することができ、容易迅速にＩＣＥを使用する
ことができるようになった。
び接続方法は、上記のように構成し、特に、ＣＰＵを実
装したままのＣＰＵ実装ボードに対し、ＩＣＥプローブ
を勘合するプローブソケットを装着した子基盤を着脱自
在に装着することにより、端子形状の違い（例えば、Ｐ
ＧＡタイプとＯＦＰタイプ）を相互変換するようにした
ことにより、ＣＰＵとＩＣＥプローブとの差替えを行な
うことなく、ＩＣＥプローブを使用することが可能とな
り、ＣＰＵとＩＣＥプローブとの差替えによる端子の破
損を防止することができ、容易迅速にＩＣＥを使用する
ことができるようになった。
【００２３】また、本発明によるＩＣＥプローブ接続装
置及び接続方法は、上記のように構成し、特に、ＣＰＵ
を実装したままのＣＰＵ実装ボードに対し、ＩＣＥプロ
ーブを勘合するプローブソケットを装着した子基盤を着
脱自在に装着するようにし、更に、子基盤を装着したと
き、子基盤においてＣＰＵのリセット端子をリセット状
態にし、ＣＰＵの出力とＩＣＥの出力とが衝突するとこ
ろをトライステート制御して出力同士が衝突するのを防
ぐようにしたことにより、ＣＰＵとＩＣＥプローブとの
端子形状が異なる場合でも、ＣＰＵを実装したままＩＣ
Ｅを使用することが可能となり、ＩＣＥの実用性、使用
範囲及び利便性を向上した。
置及び接続方法は、上記のように構成し、特に、ＣＰＵ
を実装したままのＣＰＵ実装ボードに対し、ＩＣＥプロ
ーブを勘合するプローブソケットを装着した子基盤を着
脱自在に装着するようにし、更に、子基盤を装着したと
き、子基盤においてＣＰＵのリセット端子をリセット状
態にし、ＣＰＵの出力とＩＣＥの出力とが衝突するとこ
ろをトライステート制御して出力同士が衝突するのを防
ぐようにしたことにより、ＣＰＵとＩＣＥプローブとの
端子形状が異なる場合でも、ＣＰＵを実装したままＩＣ
Ｅを使用することが可能となり、ＩＣＥの実用性、使用
範囲及び利便性を向上した。
【図１】本発明の一実施例によるＣＰＵを実装したまま
ＩＣＥを使用可能にするＩＣＥプローブ接続装置の構成
を示した構成図
ＩＣＥを使用可能にするＩＣＥプローブ接続装置の構成
を示した構成図
【図２】従来のＣＰＵ実装ボード上でＩＣＥを使用する
方法を示したその構成図
方法を示したその構成図
１ ＣＰＵ実装ボード ２ ＣＰＵ ３ ＣＰＵボードコネクタ ４ 子基盤コネクタ ５ 子基盤 ６ プローブソケット ７ ＩＣＥプローブ ８ ケーブル １１ ＣＰＵ実装ボード １２ ソケット １３ ＣＰＵ １４ ＩＣＥプローブ １５ ケーブル
Claims (6)
- 【請求項１】ＣＰＵ実装ボードに対しＩＣＥプローブを
接続するＩＣＥプローブ接続装置であって、 前記ＩＣＥプローブを勘合するプローブソケットを装着
した子基盤と、 前記子基盤を前記ＣＰＵ実装ボードに着脱自在に装着し
て前記ＣＰＵの各端子と前記プローブソケットの対応す
る各端子とをそれぞれ接続する接続手段とを含み、 ＣＰＵを実装のまま前記ＩＣＥプローブと前記ＣＰＵ実
装ボードとを接続するようにしたことを特徴とするＩＣ
Ｅプローブ接続装置。 - 【請求項２】前記接続手段は前記ＣＰＵ実装ボードに装
着され、前記ＣＰＵの各端子の接続延長線上に端子を有
するＣＰＵボードコネクタと、 前記子基盤に装着され、各端子が前記プローブソケット
の端子にそれぞれ接続されるとともに前記ＣＰＵボード
コネクタの各端子に対応する位置に配置された子基盤コ
ネクタとを含み、 前記子基盤を前記ＣＰＵ実装ボードに着脱自在に装着す
ることにより、前記ＣＰＵボードコネクタと前記子基盤
コネクタとが接続して前記ＩＣＥプローブを前記ＣＰＵ
実装ボードに接続するようにしたことを特徴とする請求
項１記載のＩＣＥプローブ接続装置。 - 【請求項３】前記子基盤コネクタは少なくとも前記ＣＰ
Ｕのリセット端子及び前記ＣＰＵの出力端子に対応する
端子をそれぞれリセット信号源及び出力阻止信号源に接
続するリセット手段及び出力阻止手段を含み、前記子基
盤を前記ＣＰＵ実装ボードに装着したとき、選択的に、
前記ＣＰＵのリセット端子にリセット信号を印加し、前
記ＣＰＵの出力端子に所定の信号を印加して、ＣＰＵを
実装のままＩＣＥを使用するするようにしたことを特徴
とする請求項１または２記載のＩＣＥプローブ接続装
置。 - 【請求項４】ＣＰＵ実装ボードに対しＩＣＥプローブを
接続するＩＣＥプローブ接続方法であって、 ＣＰＵが実装されている前記ＣＰＵ実装ボードに対し前
記ＩＣＥプローブを勘合するプローブソケットを支持す
る子基盤を着脱自在に装着し、 前記ＩＣＥプローブを前記プローブソケットに勘合し、 前記ＣＰＵ実装ボードと前記プローブソケットとの間を
接続手段を介して接続する各工程からなり、 前記ＣＰＵを実装のまま前記ＩＣＥを接続するようにし
たことを特徴とするＩＣＥプローブ接続方法。 - 【請求項５】前記ＣＰＵ実装ボードと前記プローブソケ
ットとの間を接続手段を介して接続する工程は、 前記ＣＰＵの各端子の接続延長線上に端子を有するＣＰ
Ｕボードコネクタを前記ＣＰＵ実装ボードに装着し、 各端子が前記プローブソケットの端子にそれぞれ接続さ
れるとともに前記ＣＰＵボードコネクタの各端子に対応
する位置に配置された子基盤コネクタを前記子基盤に装
着し、 前記子基盤を前記ＣＰＵ実装ボードに装着したとき、前
記子基盤コネクタと前記ＣＰＵボードコネクタとを接続
する各工程を含むことを特徴とする請求項４記載のＩＣ
Ｅプローブ接続方法。 - 【請求項６】前記子基盤を前記ＣＰＵ実装ボードに装着
したとき、選択的に、前記ＣＰＵのリセット端子にリセ
ット信号を印加し、前記ＣＰＵの出力端子に所定の信号
を印加する各工程を含み、ＣＰＵを実装のままＩＣＥを
使用するようにしたことを特徴とする請求項４、又は５
記載のＩＣＥプローブ接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229067A JPH0877034A (ja) | 1994-08-31 | 1994-08-31 | Ｉｃｅプローブ接続装置及び接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229067A JPH0877034A (ja) | 1994-08-31 | 1994-08-31 | Ｉｃｅプローブ接続装置及び接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877034A true JPH0877034A (ja) | 1996-03-22 |
Family
ID=16886223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6229067A Pending JPH0877034A (ja) | 1994-08-31 | 1994-08-31 | Ｉｃｅプローブ接続装置及び接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010211573A (ja) * | 2009-03-11 | 2010-09-24 | Nec Corp | バス接続用アダプタ |
-
1994
- 1994-08-31 JP JP6229067A patent/JPH0877034A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010211573A (ja) * | 2009-03-11 | 2010-09-24 | Nec Corp | バス接続用アダプタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226047A (en) | In-circuit emulation of a microprocessor mounted on a circuit board | |
| ATE328379T1 (de) | Leiterplatte für modularstecker | |
| JPH0877034A (ja) | Ｉｃｅプローブ接続装置及び接続方法 | |
| MY115457A (en) | Structure of ic device interface unit | |
| JP2606147Y2 (ja) | プリント基板用ターミナル及びｉｃソケット | |
| US20040123994A1 (en) | Method and structure for suppressing EMI among electrical cables for use in semiconductor test system | |
| JPS62120547A (ja) | インサ−キツトエミユレ−タ接続方式 | |
| JPH0658987A (ja) | バーンイン基板 | |
| KR950010439Y1 (ko) | 멀티타입 하이픽스보드 | |
| KR100600046B1 (ko) | 반도체 소자 테스트용 인터페이스 키트 | |
| JPS6329273A (ja) | バ−ンイン基板 | |
| EP1424630A1 (en) | A having saddle-shape microprocessor/single-chip in-circuit emulator | |
| JP3008198B2 (ja) | アダプタ | |
| JPH0530142Y2 (ja) | ||
| JP2967641B2 (ja) | 単位基板実装状態確認回路 | |
| JPH05264653A (ja) | Ｓｏｊ型ｉｃソケット | |
| JPH05242939A (ja) | Ｐｌｃｃ測定用ｉｃソケット | |
| JPH0720193A (ja) | Ｄｕｔボード | |
| JPS6421374A (en) | Apparatus for testing integrated circuit | |
| JPS6023895Y2 (ja) | 接続装置 | |
| JPH10197605A (ja) | Ｉｃ検査装置 | |
| JPH04221884A (ja) | プリント基板 | |
| JPS6038666A (ja) | 半導体集積回路試験装置 | |
| JPH04368144A (ja) | 半導体プロービング装置用ボード延長治具 | |
| JPH0933614A (ja) | 接続装置 |