JPH0855912A - Ｖｌｓｉに応用できる低誘電率絶縁方法 - Google Patents
Ｖｌｓｉに応用できる低誘電率絶縁方法Info
- Publication number
- JPH0855912A JPH0855912A JP7104292A JP10429295A JPH0855912A JP H0855912 A JPH0855912 A JP H0855912A JP 7104292 A JP7104292 A JP 7104292A JP 10429295 A JP10429295 A JP 10429295A JP H0855912 A JPH0855912 A JP H0855912A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- conductors
- growth
- layer
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004020 conductor Substances 0.000 claims abstract description 99
- 239000003989 dielectric material Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 abstract description 42
- 239000000463 material Substances 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 4
- 239000004642 Polyimide Substances 0.000 abstract description 3
- 239000004809 Teflon Substances 0.000 abstract description 3
- 229920006362 Teflon® Polymers 0.000 abstract description 3
- 230000001154 acute effect Effects 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 238000005566 electron beam evaporation Methods 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract description 2
- 230000002829 reductive effect Effects 0.000 abstract description 2
- 229910007277 Si3 N4 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 239000007787 solid Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- -1 Si 3 N 4 Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000009304 pastoral farming Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 接続層における隣接導体間の容量を小さくし
た半導体デバイスをつくる方法を提供する。 【構成】 半導体基板１０の平面に対して鋭角で、方向
を決めて誘電体層１４を成長させる方向性成長により、
狭い間隔の導体１２の最上部の間にブリッジを形成し、
１つまたはそれ以上の気体誘電体領域１８を形成する。
本プロセスは自己整列形であるため、導体間の誘電体材
料の成長をマスクするように導体自体の作蔭効果を使用
して、非常に狭い間隔の導体の間だけをブリッジする。
続いて層間誘電体２０を成長させることにより構造体が
完成する。方向性成長方法は、たとえばＳｉＯ2 、Ｓｉ
3 Ｎ4 、ポリイミドあるいはアモルファス・テフロンな
どの材料の電子ビーム加熱真空蒸着でよい。
た半導体デバイスをつくる方法を提供する。 【構成】 半導体基板１０の平面に対して鋭角で、方向
を決めて誘電体層１４を成長させる方向性成長により、
狭い間隔の導体１２の最上部の間にブリッジを形成し、
１つまたはそれ以上の気体誘電体領域１８を形成する。
本プロセスは自己整列形であるため、導体間の誘電体材
料の成長をマスクするように導体自体の作蔭効果を使用
して、非常に狭い間隔の導体の間だけをブリッジする。
続いて層間誘電体２０を成長させることにより構造体が
完成する。方向性成長方法は、たとえばＳｉＯ2 、Ｓｉ
3 Ｎ4 、ポリイミドあるいはアモルファス・テフロンな
どの材料の電子ビーム加熱真空蒸着でよい。
Description
【０００１】
【産業上の利用分野】本発明は一般に半導体デバイスの
製造に関し、より詳細には、半導体デバイスの接続層に
おける容量結合を低減する方法および構造体に関する。
これらの方法は、幅が１ミクロン以下の機構を持つＶＬ
ＳＩ（超大規模集積）回路に特に重要である。
製造に関し、より詳細には、半導体デバイスの接続層に
おける容量結合を低減する方法および構造体に関する。
これらの方法は、幅が１ミクロン以下の機構を持つＶＬ
ＳＩ（超大規模集積）回路に特に重要である。
【０００２】
【従来の技術および発明が解決しようとする課題】半導
体はコンピュータやテレビジョンなどの電子装置用集積
回路で広く使用されている。普通これらの集積回路は、
１つの単結晶シリコンチップ上に多数のトランジスタを
組合わせて複雑な機能を実行するとともにデータを記憶
する。１つのチップに、より多くの機能とより大きい記
憶容量を集積するニーズのため半導体産業は、１つのチ
ップに共通に集積される個々のトランジスタや他のデバ
イスの大きさを縮小する方法を捜し求めてきた。しか
し、デバイスをより小さい寸法に縮小することは好まし
くない効果が多数生じる傾向がある。これらの効果の１
つは、回路の導体間の容量結合が増加することである
が、その理由は容量結合は線間距離に反比例するからで
ある。この結合を低減させる手段をとらなければ、当該
デバイスの最終的速度が制限されるか、さもなければデ
バイスは適正に動作しなくなるであろう。
体はコンピュータやテレビジョンなどの電子装置用集積
回路で広く使用されている。普通これらの集積回路は、
１つの単結晶シリコンチップ上に多数のトランジスタを
組合わせて複雑な機能を実行するとともにデータを記憶
する。１つのチップに、より多くの機能とより大きい記
憶容量を集積するニーズのため半導体産業は、１つのチ
ップに共通に集積される個々のトランジスタや他のデバ
イスの大きさを縮小する方法を捜し求めてきた。しか
し、デバイスをより小さい寸法に縮小することは好まし
くない効果が多数生じる傾向がある。これらの効果の１
つは、回路の導体間の容量結合が増加することである
が、その理由は容量結合は線間距離に反比例するからで
ある。この結合を低減させる手段をとらなければ、当該
デバイスの最終的速度が制限されるか、さもなければデ
バイスは適正に動作しなくなるであろう。
【０００３】また線間容量は、線を隔てるために使用す
る絶縁体あるいは誘電体に高度に依存している。従来の
半導体製造方法では誘電体として二酸化ケイ素を使用し
ているが、二酸化ケイ素の誘電率は約３．９である。可
能性としての最低誘電率１．０は、真空の誘電率であ
る。１例を挙げると、線間の二酸化ケイ素誘電体を部分
的な真空で置換することにより、容量結合を約３．９分
の１に減少できるであろう。
る絶縁体あるいは誘電体に高度に依存している。従来の
半導体製造方法では誘電体として二酸化ケイ素を使用し
ているが、二酸化ケイ素の誘電率は約３．９である。可
能性としての最低誘電率１．０は、真空の誘電率であ
る。１例を挙げると、線間の二酸化ケイ素誘電体を部分
的な真空で置換することにより、容量結合を約３．９分
の１に減少できるであろう。
【０００４】他の人々も、半導体デバイスに部分的に真
空な誘電体を生成して容量結合を低減させる方法を開発
してきている。特に１つの方法（米国特許第４，９８
７，１０１号）は、一時的誘電体層（temporary dielec
tric layer）の材料、たとえばポリ・パラ・キシリレン
（poly-para-xylylene）を線間に成長させ、構造体を酸
化物の層で被覆し、被覆層（cap layer ）を通して穴を
エッチングし、選択的に一時的誘電体層を除去し、さら
に穴をパッチする手順（step）を含んでいる。この方法
はかなり複雑で、部分的に真空な誘電体を生成するため
には多数のプロセス手順（processing steps）を必要と
する。またこのプロセスは、デバイスの構造強度と熱伝
導能力に悪影響を及ぼす。
空な誘電体を生成して容量結合を低減させる方法を開発
してきている。特に１つの方法（米国特許第４，９８
７，１０１号）は、一時的誘電体層（temporary dielec
tric layer）の材料、たとえばポリ・パラ・キシリレン
（poly-para-xylylene）を線間に成長させ、構造体を酸
化物の層で被覆し、被覆層（cap layer ）を通して穴を
エッチングし、選択的に一時的誘電体層を除去し、さら
に穴をパッチする手順（step）を含んでいる。この方法
はかなり複雑で、部分的に真空な誘電体を生成するため
には多数のプロセス手順（processing steps）を必要と
する。またこのプロセスは、デバイスの構造強度と熱伝
導能力に悪影響を及ぼす。
【０００５】
【課題を解決する手段】本発明は、半導体デバイスの水
平方向に隣接する導体間の容量結合を選択的に低減する
方法および構造体である。本発明は、一時的固体誘電体
の成長および除去、あるいは被覆層の除去穴の生成およ
び埋め込み（plugging）をすることなく、部分的に真空
な誘電体あるいは気体誘電体を選択的に生成する最初の
発明であることは明かである。また、従来の方法は、広
い間隔の導体間に一時的（除去されなければ永久的）誘
電体の大きなボイドあるいは領域を生成したが、これら
の領域が構造上の能力および熱消費能力を限定してい
た。本発明の１つの重要な利点は、気体誘電体領域が、
それが最も必要である箇所にだけ、即ち水平方向に隣接
する狭い間隔の導体間に生成されることである。一般に
広い間隔の導体は、固体誘電体を使用していてもその容
量結合は比較的小さい。したがって、構造的に強靭で熱
伝導が良い固体誘電体を広い間隔の導体間に散在させて
おくことにより、デバイスの総合特性をより良く向上さ
せることができる。
平方向に隣接する導体間の容量結合を選択的に低減する
方法および構造体である。本発明は、一時的固体誘電体
の成長および除去、あるいは被覆層の除去穴の生成およ
び埋め込み（plugging）をすることなく、部分的に真空
な誘電体あるいは気体誘電体を選択的に生成する最初の
発明であることは明かである。また、従来の方法は、広
い間隔の導体間に一時的（除去されなければ永久的）誘
電体の大きなボイドあるいは領域を生成したが、これら
の領域が構造上の能力および熱消費能力を限定してい
た。本発明の１つの重要な利点は、気体誘電体領域が、
それが最も必要である箇所にだけ、即ち水平方向に隣接
する狭い間隔の導体間に生成されることである。一般に
広い間隔の導体は、固体誘電体を使用していてもその容
量結合は比較的小さい。したがって、構造的に強靭で熱
伝導が良い固体誘電体を広い間隔の導体間に散在させて
おくことにより、デバイスの総合特性をより良く向上さ
せることができる。
【０００６】本発明の別の利点は、導体自体がマスキン
グ（self-masking）するので気体誘電体を封入する構造
体も自己整列（self-aligned）されることである。この
ことは、本発明の方法により１つあるいは２つのプロセ
ス手順だけで気体誘電体領域を生成させることを可能に
している。
グ（self-masking）するので気体誘電体を封入する構造
体も自己整列（self-aligned）されることである。この
ことは、本発明の方法により１つあるいは２つのプロセ
ス手順だけで気体誘電体領域を生成させることを可能に
している。
【０００７】本発明は、狭い間隔の導体間に低誘電率領
域のある半導体デバイスのために層内（intralayer）誘
電体をつくる方法を提供している。 本方法は、導体の
少なくとも１つが隣接する導体上に誘電体材料が成長す
るのを部分的に妨害するように、パターン化された導体
の層を基板上に形成し、当該導体および基板上に誘電体
材料を方向を決めて成長させることを含んでいる。本方
法は、少なくとも１つの隣接する導体の対の間に１つま
たはそれ以上の誘電体ブリッジを形成して、当該ブリッ
ジの下に気体誘電体を生成することをさらに含んでい
る。好ましくは、これらのブリッジは、誘電体材を方向
を決めて成長させること（directional deposition：以
下、方向性成長と呼ぶ）を制御することにより形成され
る。即ち、隣接導体の対向する側面および最上部に成長
した材料が隣接導体間に形成され、最終的につながった
構造体になる点まで成長する。
域のある半導体デバイスのために層内（intralayer）誘
電体をつくる方法を提供している。 本方法は、導体の
少なくとも１つが隣接する導体上に誘電体材料が成長す
るのを部分的に妨害するように、パターン化された導体
の層を基板上に形成し、当該導体および基板上に誘電体
材料を方向を決めて成長させることを含んでいる。本方
法は、少なくとも１つの隣接する導体の対の間に１つま
たはそれ以上の誘電体ブリッジを形成して、当該ブリッ
ジの下に気体誘電体を生成することをさらに含んでい
る。好ましくは、これらのブリッジは、誘電体材を方向
を決めて成長させること（directional deposition：以
下、方向性成長と呼ぶ）を制御することにより形成され
る。即ち、隣接導体の対向する側面および最上部に成長
した材料が隣接導体間に形成され、最終的につながった
構造体になる点まで成長する。
【０００８】また本発明にしたがって、半導体デバイス
をつくることができる。好ましくは、本デバイスは第
１、第２および第３の導体を含んでおり、第１および第
２の導体は当該導体の高さより小さい間隔で隔てられ、
第２および第３の導体は当該導体の高さより大きい間隔
で隔てられている。本デバイスは、基板、第１および第
２の導体、および誘電体ブリッジによって決められる間
隔を部分的に充填する気体誘電体領域と共に、第１およ
び第２の導体を接続する誘電体材料のブリッジをさらに
含んでいる。本デバイスは固体誘電体材料、あるいは完
全にはブリッジしないが第２および第３の導体間に成長
した小さなボイド領域を生成することができる材料をさ
らに含んでいる。
をつくることができる。好ましくは、本デバイスは第
１、第２および第３の導体を含んでおり、第１および第
２の導体は当該導体の高さより小さい間隔で隔てられ、
第２および第３の導体は当該導体の高さより大きい間隔
で隔てられている。本デバイスは、基板、第１および第
２の導体、および誘電体ブリッジによって決められる間
隔を部分的に充填する気体誘電体領域と共に、第１およ
び第２の導体を接続する誘電体材料のブリッジをさらに
含んでいる。本デバイスは固体誘電体材料、あるいは完
全にはブリッジしないが第２および第３の導体間に成長
した小さなボイド領域を生成することができる材料をさ
らに含んでいる。
【０００９】
【実施例】添付の図面を参照することにより、多数の特
徴と利点を含む本発明を最も良く理解することができ
る。
徴と利点を含む本発明を最も良く理解することができ
る。
【００１０】１つの実施例において、本発明は、方向性
成長手法と導体自体のマスキング機構を使用して、非常
に狭い間隔の導体間に気体誘電体をつくる方法を提供し
ている。本実施例の方法が図１に示されている。図１Ａ
を参照すると、前からある３本の導体１２が基板１０に
断面図で示されているが、基板１０は実際の半導体基板
あるいは半導体デバイスの層間誘電体（interlayer die
lectric ）であればよい。方向性成長源（directional
deposition source ）１６（大きさは示されていない）
は、主として平行にされた（collimated）誘電体材料が
成長源１６の位置から見えるデバイスの表面に向けられ
るように、基板平面に対して（説明のため４５度に選ん
である）鋭角で配置されている。他の各種構造体を形成
する方向性成長方法は、たとえば電子ビーム加熱真空蒸
着（electron beam evaporation）あるいは並行化物理
的気相成長（collimated physical vapor deposition）
でよい。誘電体材料は、二酸化ケイ素、窒化ケイ素、ポ
リイミド、アモルファス・テフロンあるいはそれらの化
合物であることが望ましい。作蔭式方向性成長方法（sh
adowed directional deposition techniques）は文献に
説明されている（米国特許大４，５９９，７９０号を参
照）。この場合方向性成長源１６は、主として、方向性
成長源１６から見て直線上にある（in its direct line
of sight ）基板の上に誘電体層１４を成長させ、この
基板には導体１２の右の側壁と最上部および基板１０の
導体によって妨害されない部分が含まれている。最左端
の２本の導体間に形成されている狭い間隔は部分的に蔭
になり、誘電体材料が当該導体の間隔の底部あるいは側
壁に成長（reach ）するのを防止している。方向性成長
を説明する本図および他の図には、材料の成長の方向性
性質を示すために鋭い端部が使用されているが、実際に
つくる場合は殆ど確実に少し丸くなるであろう。
成長手法と導体自体のマスキング機構を使用して、非常
に狭い間隔の導体間に気体誘電体をつくる方法を提供し
ている。本実施例の方法が図１に示されている。図１Ａ
を参照すると、前からある３本の導体１２が基板１０に
断面図で示されているが、基板１０は実際の半導体基板
あるいは半導体デバイスの層間誘電体（interlayer die
lectric ）であればよい。方向性成長源（directional
deposition source ）１６（大きさは示されていない）
は、主として平行にされた（collimated）誘電体材料が
成長源１６の位置から見えるデバイスの表面に向けられ
るように、基板平面に対して（説明のため４５度に選ん
である）鋭角で配置されている。他の各種構造体を形成
する方向性成長方法は、たとえば電子ビーム加熱真空蒸
着（electron beam evaporation）あるいは並行化物理
的気相成長（collimated physical vapor deposition）
でよい。誘電体材料は、二酸化ケイ素、窒化ケイ素、ポ
リイミド、アモルファス・テフロンあるいはそれらの化
合物であることが望ましい。作蔭式方向性成長方法（sh
adowed directional deposition techniques）は文献に
説明されている（米国特許大４，５９９，７９０号を参
照）。この場合方向性成長源１６は、主として、方向性
成長源１６から見て直線上にある（in its direct line
of sight ）基板の上に誘電体層１４を成長させ、この
基板には導体１２の右の側壁と最上部および基板１０の
導体によって妨害されない部分が含まれている。最左端
の２本の導体間に形成されている狭い間隔は部分的に蔭
になり、誘電体材料が当該導体の間隔の底部あるいは側
壁に成長（reach ）するのを防止している。方向性成長
を説明する本図および他の図には、材料の成長の方向性
性質を示すために鋭い端部が使用されているが、実際に
つくる場合は殆ど確実に少し丸くなるであろう。
【００１１】つぎに図１Ｂを参照すると、誘電体材料が
今度は導体１２の左側側面と最上部に向けられるように
基板１０と成長源１６との相対位置が変化している。こ
の新しい位置から層１４に誘電体材料が加えられる。図
１Ｃにおいて、相対位置は好ましくは最初の位置に戻さ
れ、最左側の２本の導体間の間隔がブリッジされた後あ
る点まで層１４に誘電体材料が成長（apply ）し、部分
的に真空な領域１８を生成する（真空の環境で約１３
３．３×１０-6パスカル（１０-6トル（Torr））の代表
的な圧力のもとで成長が起こることが望ましい）。
今度は導体１２の左側側面と最上部に向けられるように
基板１０と成長源１６との相対位置が変化している。こ
の新しい位置から層１４に誘電体材料が加えられる。図
１Ｃにおいて、相対位置は好ましくは最初の位置に戻さ
れ、最左側の２本の導体間の間隔がブリッジされた後あ
る点まで層１４に誘電体材料が成長（apply ）し、部分
的に真空な領域１８を生成する（真空の環境で約１３
３．３×１０-6パスカル（１０-6トル（Torr））の代表
的な圧力のもとで成長が起こることが望ましい）。
【００１２】構造上の理由で、領域１８の圧力を室内圧
力により近く等化させることが望ましい。これを達成す
る１つの方法は、前記構造体を（たとえばＨ2 が１０
％、Ｎ 2 が９０％の）周囲圧力で温度が４００℃から４
５０℃の形成用気体（forminggas ）内で約１時間焼き
もどしすることであろう。これをすれば封止された気体
領域にＨ2 分子を浸透（penetrate ）させ、気体圧力を
増加させることができるであろう。
力により近く等化させることが望ましい。これを達成す
る１つの方法は、前記構造体を（たとえばＨ2 が１０
％、Ｎ 2 が９０％の）周囲圧力で温度が４００℃から４
５０℃の形成用気体（forminggas ）内で約１時間焼き
もどしすることであろう。これをすれば封止された気体
領域にＨ2 分子を浸透（penetrate ）させ、気体圧力を
増加させることができるであろう。
【００１３】図１Ｄは完成した層内の誘電体構造体と層
間の誘電体構造体を示している。好適な誘電体材料を方
向を決めずに成長させた誘電体層２０が全構造体の上に
加えられている。この材料は、層１４に使用される材料
と同じでよいが、本発明が主張する理由とは別に、主と
してデバイス上の理由で決まる特定の選択により、層２
０を生成する一般的な多数の誘電体材料と手法を使用し
てもよい。
間の誘電体構造体を示している。好適な誘電体材料を方
向を決めずに成長させた誘電体層２０が全構造体の上に
加えられている。この材料は、層１４に使用される材料
と同じでよいが、本発明が主張する理由とは別に、主と
してデバイス上の理由で決まる特定の選択により、層２
０を生成する一般的な多数の誘電体材料と手法を使用し
てもよい。
【００１４】図１Ｄは、本発明の独自な特徴をいくつか
示している。第１に、誘電体のブリッジは自動的に調整
されるため、機構の大きさがより小さいことは実際に本
発明の魅力を増加する。即ち間隔が狭いとより少ない成
長しか必要にならず、ブリッジが小さければ構造的に強
く、横縦比ギャップが大きくなれば気体誘電体の相対的
比率が増加するので、ギャップの誘電率はかえって小さ
くなる。第２に、線間ギャップが大きいとブリッジでき
ない。このことは一般には利点である。何故ならば、大
きなギャップの両端の容量結合は、固体誘電体材料が使
用されていても比較的小さく、固体誘電体材料は大きな
ギャップが構造的に支持されて熱を消散することを可能
としているから、この効果を生じさせるためにプロセス
手順を追加する必要がないからである。
示している。第１に、誘電体のブリッジは自動的に調整
されるため、機構の大きさがより小さいことは実際に本
発明の魅力を増加する。即ち間隔が狭いとより少ない成
長しか必要にならず、ブリッジが小さければ構造的に強
く、横縦比ギャップが大きくなれば気体誘電体の相対的
比率が増加するので、ギャップの誘電率はかえって小さ
くなる。第２に、線間ギャップが大きいとブリッジでき
ない。このことは一般には利点である。何故ならば、大
きなギャップの両端の容量結合は、固体誘電体材料が使
用されていても比較的小さく、固体誘電体材料は大きな
ギャップが構造的に支持されて熱を消散することを可能
としているから、この効果を生じさせるためにプロセス
手順を追加する必要がないからである。
【００１５】本発明の別の特徴は、ブリッジの断面と誘
電体によってブリッジされた最大ギャップは主として誘
電体の成長方法、基板の平面に対する成長角度および成
長時間によって制御されるので、理論的には間隔が大き
くても小さいグレージング角（grazing angles）でブリ
ッジされることである。しかし、実際につくるときは、
一般的に１０度以上の角度に、好ましくは２０度以上の
角度に限定されるであろう。（４５度以上の）比較的大
きな角度での成長は可能であるが、これでは導体１２の
側壁よりも早く導体の最上部に材料を積み上げ（build
s）てしまうので、最大ブリッジ長（maximum bridge sp
an ）が制限される。
電体によってブリッジされた最大ギャップは主として誘
電体の成長方法、基板の平面に対する成長角度および成
長時間によって制御されるので、理論的には間隔が大き
くても小さいグレージング角（grazing angles）でブリ
ッジされることである。しかし、実際につくるときは、
一般的に１０度以上の角度に、好ましくは２０度以上の
角度に限定されるであろう。（４５度以上の）比較的大
きな角度での成長は可能であるが、これでは導体１２の
側壁よりも早く導体の最上部に材料を積み上げ（build
s）てしまうので、最大ブリッジ長（maximum bridge sp
an ）が制限される。
【００１６】図２は、本発明の第２の実施例を示してい
るが、より詳細には代表的な実施例の装置の配列を示し
ている。図２Ａを参照すると、（普通、後で切離される
多数の半導体チップが含まれている）半導体ウェハー２
２の側面図が、成長角度１７で方向性成長源１６に対す
る相対位置に示されている。図２Ｂは同じ配列を示して
いるがウェハー２２を垂直に見おろしている。ウェハー
上の導体の微細パターンと１つの固定された方向性成長
源１６との関係を示すために、ウェハーの小部分２４が
拡大されて示されている。
るが、より詳細には代表的な実施例の装置の配列を示し
ている。図２Ａを参照すると、（普通、後で切離される
多数の半導体チップが含まれている）半導体ウェハー２
２の側面図が、成長角度１７で方向性成長源１６に対す
る相対位置に示されている。図２Ｂは同じ配列を示して
いるがウェハー２２を垂直に見おろしている。ウェハー
上の導体の微細パターンと１つの固定された方向性成長
源１６との関係を示すために、ウェハーの小部分２４が
拡大されて示されている。
【００１７】図３Ａは、図２Ｂのウェハーの小部分２４
に誘電体の方向性成長が完了した後を示している。方向
性成長により生成された気体誘電体領域１８の位置が狭
い間隔の導体１２の間に示されている。気体誘電体領域
は、隣接導体との間隔（separation）が小さい部分に生
成されているだけである。本実施例の利点は簡潔さであ
る。即ちパターン化された導体が主として垂直かつ並行
に走っているときは、ただ１つの固定された誘電体源を
配置して誘電体ブリッジを生成すればよい。
に誘電体の方向性成長が完了した後を示している。方向
性成長により生成された気体誘電体領域１８の位置が狭
い間隔の導体１２の間に示されている。気体誘電体領域
は、隣接導体との間隔（separation）が小さい部分に生
成されているだけである。本実施例の利点は簡潔さであ
る。即ちパターン化された導体が主として垂直かつ並行
に走っているときは、ただ１つの固定された誘電体源を
配置して誘電体ブリッジを生成すればよい。
【００１８】図３Ｂは、図３Ａの配列からの代表的な断
面に誘電体層２０が加えられた後を示している。成長角
度が１つだけ使用されたため、気体誘電体領域１８上に
形成されたブリッジが含まれている。またオーバーハン
グ構造体は、方向を決めて最右端の導体１２に成長させ
た誘電体層１４の一部として形成されている。
面に誘電体層２０が加えられた後を示している。成長角
度が１つだけ使用されたため、気体誘電体領域１８上に
形成されたブリッジが含まれている。またオーバーハン
グ構造体は、方向を決めて最右端の導体１２に成長させ
た誘電体層１４の一部として形成されている。
【００１９】図４Ａは、図２の実施例とよく似た別の実
施例の平面図を示しているが、この実施例には、ウェハ
ー２２の第１の誘電体源の反対側に配置された第２の誘
電体源１６がある。同時に動作する２つの誘電体源によ
り、この配列は図４Ｂに示すような断面をつくり出すこ
とができるので、図３Ｂの大きなオーバーハング（over
hang）は非常に小さくなりブリッジ構造体は本質的に対
称になる。
施例の平面図を示しているが、この実施例には、ウェハ
ー２２の第１の誘電体源の反対側に配置された第２の誘
電体源１６がある。同時に動作する２つの誘電体源によ
り、この配列は図４Ｂに示すような断面をつくり出すこ
とができるので、図３Ｂの大きなオーバーハング（over
hang）は非常に小さくなりブリッジ構造体は本質的に対
称になる。
【００２０】図５Ａはさらに別の実施例を示している
が、誘電体源１６が動作するのにともないウェハー２２
は多分プラッタの上で回転する。こうすれば図５Ｂに示
す断面と同様な断面をつくり出すことができる。ウェハ
ー上に形成された小さい「断崖峡谷」（box canyon）形
導体を除けば、少なくともウェハーの回転の間、あるい
はその何分の１かの間、成長源によって全表面が照射さ
れる。こうすれば、誘電体ブリッジが完成される前に、
導体１２間および導体１２の低い側壁にいくらかの誘電
体材料が成長することになる。それでもブリッジが形成
する。その理由はウェハー回転の間に、隣接導体の上部
側壁は低部側壁よりも長い時間照射されるからである。
本プロセスはブリッジが閉じるに伴って加速して、回転
毎に小量の誘電体がギャップに落ち込むことを可能とす
る。本発明の１つの利点は、隣接導体間および隣接導体
の低部側壁に付着する小さな誘電体層が、必要ならば、
パッシベーション層として役立ちうるということであ
る。
が、誘電体源１６が動作するのにともないウェハー２２
は多分プラッタの上で回転する。こうすれば図５Ｂに示
す断面と同様な断面をつくり出すことができる。ウェハ
ー上に形成された小さい「断崖峡谷」（box canyon）形
導体を除けば、少なくともウェハーの回転の間、あるい
はその何分の１かの間、成長源によって全表面が照射さ
れる。こうすれば、誘電体ブリッジが完成される前に、
導体１２間および導体１２の低い側壁にいくらかの誘電
体材料が成長することになる。それでもブリッジが形成
する。その理由はウェハー回転の間に、隣接導体の上部
側壁は低部側壁よりも長い時間照射されるからである。
本プロセスはブリッジが閉じるに伴って加速して、回転
毎に小量の誘電体がギャップに落ち込むことを可能とす
る。本発明の１つの利点は、隣接導体間および隣接導体
の低部側壁に付着する小さな誘電体層が、必要ならば、
パッシベーション層として役立ちうるということであ
る。
【００２１】図６は１実施例の断面を示しているが、本
実施例では層１４の方向性成長はブリッジが完全に形成
される前に中止する。こうすれば、気体誘電体領域１８
の圧力を等化する別の方法と同様、誘電体層２０を成長
（apply ）させている間、構造体が周囲圧力に近づくよ
うに露出されることが可能になる。本実施例は、誘電体
材料２０の（たとえばスパンガラスの表面張力など）あ
る種の特性に依存して、層２０の成長の間に誘電体材料
２０のかなりの部分が領域１８に入ることを防止してい
る。
実施例では層１４の方向性成長はブリッジが完全に形成
される前に中止する。こうすれば、気体誘電体領域１８
の圧力を等化する別の方法と同様、誘電体層２０を成長
（apply ）させている間、構造体が周囲圧力に近づくよ
うに露出されることが可能になる。本実施例は、誘電体
材料２０の（たとえばスパンガラスの表面張力など）あ
る種の特性に依存して、層２０の成長の間に誘電体材料
２０のかなりの部分が領域１８に入ることを防止してい
る。
【００２２】以下に示す表はいくつかの実施例と図面の
概要である。
概要である。
【表１】
【００２３】ここに説明した特定例は制限的なものでは
なく、説明として考えられるべきであるから、本発明
が、これらの特定例に限定されているとして解釈すべき
ではない。本発明は、本発明の精神と範囲から逸脱しな
いすべてのプロセスと構造体をカバーするように意図さ
れている。たとえば、本発明の精神を侵害することなく
方向性成長装置を７５度より大きな入射角で比較的短時
間動作させてもよいし、あるいは成長装置がウェハーの
周りを回転してもよいことは、当業者には直ちに明らか
になるであろう。（パッシベーション層、被覆層など）
説明されなかった別の層も本発明により理解されよう。
気体誘電体を含む特殊な空洞の形状が示されていが、こ
れも説明のためであり、本発明を実施する場合、多数の
別の空洞の形状を形成してもよい。いくつかの特定例の
特性は、本発明の本質から逸脱せずに結合できるであろ
う。
なく、説明として考えられるべきであるから、本発明
が、これらの特定例に限定されているとして解釈すべき
ではない。本発明は、本発明の精神と範囲から逸脱しな
いすべてのプロセスと構造体をカバーするように意図さ
れている。たとえば、本発明の精神を侵害することなく
方向性成長装置を７５度より大きな入射角で比較的短時
間動作させてもよいし、あるいは成長装置がウェハーの
周りを回転してもよいことは、当業者には直ちに明らか
になるであろう。（パッシベーション層、被覆層など）
説明されなかった別の層も本発明により理解されよう。
気体誘電体を含む特殊な空洞の形状が示されていが、こ
れも説明のためであり、本発明を実施する場合、多数の
別の空洞の形状を形成してもよい。いくつかの特定例の
特性は、本発明の本質から逸脱せずに結合できるであろ
う。
【００２４】以上の説明に関して更に以下の項を開示す
る。 １．半導体デバイスの層内誘電体を形成する方法であっ
て、（ａ）パターン化された導体の層を基板上に形成し
（ｂ）前記導体の少なくとも１つが隣接する導体上に誘
電体材料が成長することを部分的に妨害するように、前
記導体および前記基板上に誘電体材料を方向を決めて成
長させ、（ｃ）少なくとも１つの隣接する前記導体の対
の間に１つまたはそれ以上の誘電体のブリッジを形成
し、前記ブリッジの下に気体誘電体を生成することによ
り、隣接する前記導体対の間の実効容量が、前記誘電体
材料だけで隔離されているときよりも小くなる、ことを
含む方法。
る。 １．半導体デバイスの層内誘電体を形成する方法であっ
て、（ａ）パターン化された導体の層を基板上に形成し
（ｂ）前記導体の少なくとも１つが隣接する導体上に誘
電体材料が成長することを部分的に妨害するように、前
記導体および前記基板上に誘電体材料を方向を決めて成
長させ、（ｃ）少なくとも１つの隣接する前記導体の対
の間に１つまたはそれ以上の誘電体のブリッジを形成
し、前記ブリッジの下に気体誘電体を生成することによ
り、隣接する前記導体対の間の実効容量が、前記誘電体
材料だけで隔離されているときよりも小くなる、ことを
含む方法。
【００２５】２．第１項記載の方法であって、誘電体材
料を方向を決めて成長させる前記手順は、（ａ）前記成
長させる手順の間、方向性成長源と、決められた表面を
備えかつ前記基板を含むウェハーとの間に、前記ウェハ
ーの前記表面で測定して５度から７５度の角度を保ち、
（ｂ）前記ウェハーの前記表面に投影されかつ前記ウェ
ハーの前記表面の仮想基準線に対して測定された位置で
あって、前記成長源と前記ウェハーとの２つまたはそれ
以上の別々の位置において前記成長源を動作させる、こ
とを含むことを特徴とする方法。
料を方向を決めて成長させる前記手順は、（ａ）前記成
長させる手順の間、方向性成長源と、決められた表面を
備えかつ前記基板を含むウェハーとの間に、前記ウェハ
ーの前記表面で測定して５度から７５度の角度を保ち、
（ｂ）前記ウェハーの前記表面に投影されかつ前記ウェ
ハーの前記表面の仮想基準線に対して測定された位置で
あって、前記成長源と前記ウェハーとの２つまたはそれ
以上の別々の位置において前記成長源を動作させる、こ
とを含むことを特徴とする方法。
【００２６】３．第２項記載の方法であって、前記角度
は１５度と４５度の間に保たれることを特徴とする方
法。
は１５度と４５度の間に保たれることを特徴とする方
法。
【００２７】４．第２項記載の方法であって、前記動作
させる手順は、前記ウェハーの前記表面に対する法線に
関して前記成長源と前記ウェハーの相対位置を回転さ
せ、前記回転は前記動作させる手順の大部分の間連続し
ていることをさらに含むことを特徴とする方法。
させる手順は、前記ウェハーの前記表面に対する法線に
関して前記成長源と前記ウェハーの相対位置を回転さ
せ、前記回転は前記動作させる手順の大部分の間連続し
ていることをさらに含むことを特徴とする方法。
【００２８】５．第２項記載の方法であって、前記動作
させる手順は、少なくとも２つの別々の位置で前記成長
源と前記ウェハーの相対位置を間欠的に回転させること
をさらに含むことを特徴とする方法。
させる手順は、少なくとも２つの別々の位置で前記成長
源と前記ウェハーの相対位置を間欠的に回転させること
をさらに含むことを特徴とする方法。
【００２９】６．第１項記載の方法であって、前記成長
させる手順は、（ａ）前記成長させる手順の間、１つま
たはそれ以上の方向性成長源のそれぞれと、決められた
表面を備えかつ前記基板を含むウェハーとの間で、前記
ウェハーの前記表面で測定して５度から７５度の角度を
保ち、（ｂ）前記ウェハーの前記表面に投影されかつ前
記ウェハーの前記表面の仮想基準線に対して測定された
固定された位置であって、前記ウェハーに対して前記固
定された位置で前記成長源を動作させる、ことを含むこ
とを特徴とする方法。
させる手順は、（ａ）前記成長させる手順の間、１つま
たはそれ以上の方向性成長源のそれぞれと、決められた
表面を備えかつ前記基板を含むウェハーとの間で、前記
ウェハーの前記表面で測定して５度から７５度の角度を
保ち、（ｂ）前記ウェハーの前記表面に投影されかつ前
記ウェハーの前記表面の仮想基準線に対して測定された
固定された位置であって、前記ウェハーに対して前記固
定された位置で前記成長源を動作させる、ことを含むこ
とを特徴とする方法。
【００３０】７．第６項記載の方法であって、前記角度
は１５度と４５度の間に保たれることを特徴とする方
法。
は１５度と４５度の間に保たれることを特徴とする方
法。
【００３１】８．第１項記載の方法であって、前記誘電
体ブリッジを形成する前記手順は、（ａ）前記成長させ
る手順のパラメータを監視し、（ｂ）前記誘電体材料
が、前記ブリッジを完成するために必要な厚さになった
後でのみ、前記成長させる手順を終了する、ことを含む
ことを特徴とする方法。
体ブリッジを形成する前記手順は、（ａ）前記成長させ
る手順のパラメータを監視し、（ｂ）前記誘電体材料
が、前記ブリッジを完成するために必要な厚さになった
後でのみ、前記成長させる手順を終了する、ことを含む
ことを特徴とする方法。
【００３２】９．第１項記載の方法であって、前記誘電
体ブリッジを形成する前記手順は、（ａ）前記成長させ
る手順のパラメータを監視し、（ｂ）前記誘電体材料
が、前記ブリッジを完成するために必要な厚さになる前
に前記成長させる手順を終了し、（ｃ）前記基板に加わ
る気体の圧力を少なくとも１０１．３２５ヘクトパスカ
ル（０．１気圧）の値に調整し、（ｄ）前記気体絶縁物
領域が、目に見えるほど前記誘電体材料で充填されない
ように、誘電体材料の第２の層を加えて前記ブリッジを
完成する、ことを含むことを特徴とする方法。
体ブリッジを形成する前記手順は、（ａ）前記成長させ
る手順のパラメータを監視し、（ｂ）前記誘電体材料
が、前記ブリッジを完成するために必要な厚さになる前
に前記成長させる手順を終了し、（ｃ）前記基板に加わ
る気体の圧力を少なくとも１０１．３２５ヘクトパスカ
ル（０．１気圧）の値に調整し、（ｄ）前記気体絶縁物
領域が、目に見えるほど前記誘電体材料で充填されない
ように、誘電体材料の第２の層を加えて前記ブリッジを
完成する、ことを含むことを特徴とする方法。
【００３３】１０．第１項記載の方法であって、（ａ）
少なくとも前記導体を被覆するのに必要な厚さで誘電体
材料の第２の層を形成し、（ｂ）前記誘電体材料の最上
部表面をプレーナー化する、ことをさらに含むことを特
徴とする方法。
少なくとも前記導体を被覆するのに必要な厚さで誘電体
材料の第２の層を形成し、（ｂ）前記誘電体材料の最上
部表面をプレーナー化する、ことをさらに含むことを特
徴とする方法。
【００３４】１１．第１項記載の方法であって、形成用
気体中で前記装置を焼きもどすことにより、前記気体絶
縁物領域の内部圧力を少なくとも１０１．３２５ヘクト
パスカル（０．１気圧）の値に上昇させることを特徴と
する方法。
気体中で前記装置を焼きもどすことにより、前記気体絶
縁物領域の内部圧力を少なくとも１０１．３２５ヘクト
パスカル（０．１気圧）の値に上昇させることを特徴と
する方法。
【００３５】１２．第１１項記載の方法であって、前記
形成用気体は約１０％のＨ2 と約９０％のＮ2 の化合物
であることを特徴とする方法。
形成用気体は約１０％のＨ2 と約９０％のＮ2 の化合物
であることを特徴とする方法。
【００３６】１３．第１項記載の方法であって、（ａ）
パターン化された導体の前記層は第１、第２および第３
の導体を含み、前記第１および第２の導体は前記導体の
高さより小さいスペースにより水平方向に隔離され、前
記第２と第３の導体は前記導体の高さより大きいスペー
スにより水平方向に隔離され、（ｂ）前記誘電体ブリッ
ジの少なくとも１つは前記第１と第２の導体間に形成さ
れ、（ｃ）前記第２と第３の導体は前記ブリッジによっ
て接続されない、ことを特徴とする方法。
パターン化された導体の前記層は第１、第２および第３
の導体を含み、前記第１および第２の導体は前記導体の
高さより小さいスペースにより水平方向に隔離され、前
記第２と第３の導体は前記導体の高さより大きいスペー
スにより水平方向に隔離され、（ｂ）前記誘電体ブリッ
ジの少なくとも１つは前記第１と第２の導体間に形成さ
れ、（ｃ）前記第２と第３の導体は前記ブリッジによっ
て接続されない、ことを特徴とする方法。
【００３７】１４．（ａ）基板上に形成された第１、第
２および第３の水平方向に隣接した導体と、（ｂ）誘電
体のブリッジにより接続され、前記導体の高さより小さ
いスペースにより水平方向に隔離された前記第１および
第２の導体と、（ｃ）前記基板、前記第１および第２の
導体および、部分的に前記間隔を占有する気体誘電体領
域を決める前記ブリッジと、（ｄ）誘電体材料により実
質的に充填され、前記導体の高さより大きい第２の間隔
により水平方向に隔離された、前記第２と第３の導体
と、を含むことを特徴とする半導体デバイス。
２および第３の水平方向に隣接した導体と、（ｂ）誘電
体のブリッジにより接続され、前記導体の高さより小さ
いスペースにより水平方向に隔離された前記第１および
第２の導体と、（ｃ）前記基板、前記第１および第２の
導体および、部分的に前記間隔を占有する気体誘電体領
域を決める前記ブリッジと、（ｄ）誘電体材料により実
質的に充填され、前記導体の高さより大きい第２の間隔
により水平方向に隔離された、前記第２と第３の導体
と、を含むことを特徴とする半導体デバイス。
【００３８】１５．（ａ）基板上に形成され、水平方向
に隣接する第１、第２および第３の導体と、（ｂ）前記
導体の高さより小さい間隔により、水平方向に隔離され
た前記第１および第２の導体と、（ｃ）前記第１および
第２の導体間をブリッジするが、前記第２と第３の導体
間をブリッジしない誘電体材料の層と、を含むことを特
徴とする半導体デバイス。
に隣接する第１、第２および第３の導体と、（ｂ）前記
導体の高さより小さい間隔により、水平方向に隔離され
た前記第１および第２の導体と、（ｃ）前記第１および
第２の導体間をブリッジするが、前記第２と第３の導体
間をブリッジしない誘電体材料の層と、を含むことを特
徴とする半導体デバイス。
【００３９】１６．半導体デバイスと、接続層における
隣接導体間の容量を小さくした半導体デバイスを製造す
るプロセス。本手法は、低誘電率の層内絶縁体材料の必
要性が高まっている（１ミクロン以下の）狭い間隔の導
体の場合に最も良く機能する。半導体基板１０の平面に
対して鋭角で、方向を決めて誘電体層１４を成長させる
ことにより、狭い間隔の導体１２の最上部の間にブリッ
ジを形成し、１つまたはそれ以上の気体誘電体領域１８
を形成する。本プロセスは自己整列形であるため、導体
間の誘電体材料の成長をマスクするように導体自体の作
蔭効果（shadowing effect）を使用して、非常に狭い間
隔の導体の間だけをブリッジする。続いて層間誘電体２
０を成長させることにより代表的な構造体が完成する。
方向性成長方法は、たとえばＳｉＯ2 、Ｓｉ3 Ｎ4 、ポ
リイミドあるいはアモルファス・テフロンなどの材料の
電子ビーム加熱真空蒸着でよい。
隣接導体間の容量を小さくした半導体デバイスを製造す
るプロセス。本手法は、低誘電率の層内絶縁体材料の必
要性が高まっている（１ミクロン以下の）狭い間隔の導
体の場合に最も良く機能する。半導体基板１０の平面に
対して鋭角で、方向を決めて誘電体層１４を成長させる
ことにより、狭い間隔の導体１２の最上部の間にブリッ
ジを形成し、１つまたはそれ以上の気体誘電体領域１８
を形成する。本プロセスは自己整列形であるため、導体
間の誘電体材料の成長をマスクするように導体自体の作
蔭効果（shadowing effect）を使用して、非常に狭い間
隔の導体の間だけをブリッジする。続いて層間誘電体２
０を成長させることにより代表的な構造体が完成する。
方向性成長方法は、たとえばＳｉＯ2 、Ｓｉ3 Ｎ4 、ポ
リイミドあるいはアモルファス・テフロンなどの材料の
電子ビーム加熱真空蒸着でよい。
【図１】誘電体層の製造における進行手順、即ち誘電体
材料を３つの方向で成長させ、最終的に誘電体材料の成
長をプレーナー化することにより、非常に狭い間隔の導
体間に気体誘電体が生成されることを含む、前記手順を
示す断面図であって、Ａは、導体の右の側壁と最上部お
よび基板の導体によって妨害されない部分に誘電体層が
成長する手順を示す断面図、Ｂは、導体の左側側面と最
上部および基板の導体によって妨害されない部分に誘電
体層が成長する手順を示す断面図、Ｃは、最左側の２本
の導体間の間隔がブリッジされた後ある点まで誘電体材
料が加えられ、部分的に真空な領域を生成する手順を示
す断面図、Ｄは、完成した層内の誘電体構造体と層間の
誘電体構造体を示す断面図。
材料を３つの方向で成長させ、最終的に誘電体材料の成
長をプレーナー化することにより、非常に狭い間隔の導
体間に気体誘電体が生成されることを含む、前記手順を
示す断面図であって、Ａは、導体の右の側壁と最上部お
よび基板の導体によって妨害されない部分に誘電体層が
成長する手順を示す断面図、Ｂは、導体の左側側面と最
上部および基板の導体によって妨害されない部分に誘電
体層が成長する手順を示す断面図、Ｃは、最左側の２本
の導体間の間隔がブリッジされた後ある点まで誘電体材
料が加えられ、部分的に真空な領域を生成する手順を示
す断面図、Ｄは、完成した層内の誘電体構造体と層間の
誘電体構造体を示す断面図。
【図２】ウェハーと、１つの固定された方向性成長源に
対する１つの関係を示す図であって、Ａはウェハーと、
１つの固定された方向性成長源に対する１つの関係を示
す側面図、Ｂはウェハーと、１つの固定された方向性成
長源に対する１つの関係を示す平面図。
対する１つの関係を示す図であって、Ａはウェハーと、
１つの固定された方向性成長源に対する１つの関係を示
す側面図、Ｂはウェハーと、１つの固定された方向性成
長源に対する１つの関係を示す平面図。
【図３】図２のウェハーの一部分において、誘電体材料
を１つの固定された方向で成長させることにより形成さ
れた気体誘電体領域を示す図であって、Ａは図２のウェ
ハーの一部分において、誘電体材料を１つの固定された
方向で成長させることにより形成された気体誘電体領域
を示す平面図、Ｂは図２のウェハーの一部分において、
誘電体材料を１つの固定された方向で成長させることに
より形成された気体誘電体領域を示す断面図。
を１つの固定された方向で成長させることにより形成さ
れた気体誘電体領域を示す図であって、Ａは図２のウェ
ハーの一部分において、誘電体材料を１つの固定された
方向で成長させることにより形成された気体誘電体領域
を示す平面図、Ｂは図２のウェハーの一部分において、
誘電体材料を１つの固定された方向で成長させることに
より形成された気体誘電体領域を示す断面図。
【図４】２つの固定された方向性成長源が異なる誘電体
成長断面を生成する別の実施例を示す図であって、Ａは
２つの固定された方向性成長源が異なる誘電体成長断面
を生成する別の実施例を示す平面図、Ｂは２つの固定さ
れた方向性成長源が異なる誘電体成長断面を生成する別
の実施例を示す断面図。
成長断面を生成する別の実施例を示す図であって、Ａは
２つの固定された方向性成長源が異なる誘電体成長断面
を生成する別の実施例を示す平面図、Ｂは２つの固定さ
れた方向性成長源が異なる誘電体成長断面を生成する別
の実施例を示す断面図。
【図５】１つの方向性成長源に関してウェハーが回転
し、さらに別の誘電体成長断面を生成する別の実施例を
示す図であって、Ａは１つの方向性成長源に関してウェ
ハーが回転し、さらに別の誘電体成長断面を生成する別
の実施例を示す平面図、Ｂは１つの方向性成長源に関し
てウェハーが回転し、さらに別の誘電体成長断面を生成
する別の実施例を示す断面図。
し、さらに別の誘電体成長断面を生成する別の実施例を
示す図であって、Ａは１つの方向性成長源に関してウェ
ハーが回転し、さらに別の誘電体成長断面を生成する別
の実施例を示す平面図、Ｂは１つの方向性成長源に関し
てウェハーが回転し、さらに別の誘電体成長断面を生成
する別の実施例を示す断面図。
【図６】方向を決めて成長させた誘電体が、非常に狭い
間隔の導体間のギャップを完全にブリッジせず、ブリッ
ジがプレーナー誘電体により被覆される前に、気体誘電
体の内部圧力が等化されることを可能にする別の実施例
を示す図。
間隔の導体間のギャップを完全にブリッジせず、ブリッ
ジがプレーナー誘電体により被覆される前に、気体誘電
体の内部圧力が等化されることを可能にする別の実施例
を示す図。
１０ 半導体基板 １２ 導体 １４ 方向を決めて成長させた誘電体層 １６ 誘電体供給源／成長装置 １８ 気体誘電体／絶縁体領域 ２０ 方向を決めずに成長させた誘電体層 ２２ 半導体ウェハー ２４ ウェハーの小部分
Claims (2)
- 【請求項１】 半導体デバイスの層内誘電体を形成する
方法であって、（ａ）パターン化された導体の層を基板
上に形成し（ｂ）前記導体の少なくとも１つが隣接する
導体上に誘電体材料が成長することを部分的に妨害する
ように、前記導体および前記基板上に誘電体材料を方向
を決めて成長させ、（ｃ）少なくとも１つの隣接する前
記導体の対の間に１つまたはそれ以上の誘電体のブリッ
ジを形成し、前記ブリッジの下に気体誘電体を生成する
ことにより、隣接する前記導体対の間の実効容量が、前
記誘電体材料だけで隔離されているときよりも小くな
る、ことを含む方法。 - 【請求項２】 （ａ）基板上に形成された第１、第２お
よび第３の水平方向に隣接した導体と、（ｂ）誘電体の
ブリッジにより接続され、前記導体の高さより小さいス
ペースにより水平方向に隔離された前記第１および第２
の導体と、（ｃ）前記基板、前記第１および第２の導体
および、部分的に前記間隔を占有する気体誘電体領域を
決める前記ブリッジと、（ｄ）誘電体材料により実質的
に充填され、前記導体の高さより大きい第２の間隔によ
り水平方向に隔離された、前記第２と第３の導体と、を
含むことを特徴とする半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US234443 | 1988-08-19 | ||
| US08/234,443 US5641711A (en) | 1994-04-28 | 1994-04-28 | Low dielectric constant insulation in VLSI applications |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855912A true JPH0855912A (ja) | 1996-02-27 |
Family
ID=22881420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7104292A Pending JPH0855912A (ja) | 1994-04-28 | 1995-04-27 | Ｖｌｓｉに応用できる低誘電率絶縁方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5641711A (ja) |
| JP (1) | JPH0855912A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130126A (ja) * | 2007-11-22 | 2009-06-11 | Sharp Corp | 半導体装置及びその製造方法 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641711A (en) * | 1994-04-28 | 1997-06-24 | Texas Instruments Incorporated | Low dielectric constant insulation in VLSI applications |
| US5470802A (en) * | 1994-05-20 | 1995-11-28 | Texas Instruments Incorporated | Method of making a semiconductor device using a low dielectric constant material |
| JPH0845936A (ja) * | 1994-05-31 | 1996-02-16 | Texas Instr Inc <Ti> | ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法 |
| EP0703611B1 (en) * | 1994-08-31 | 2007-05-02 | Texas Instruments Incorporated | Method for insulating metal leads using a low dielectric constant material, and structures formed therewith |
| JP3465411B2 (ja) * | 1995-05-30 | 2003-11-10 | ソニー株式会社 | 半導体装置の層間絶縁膜 |
| US5599745A (en) * | 1995-06-07 | 1997-02-04 | Micron Technology, Inc. | Method to provide a void between adjacent conducting lines in a semiconductor device |
| US5776834A (en) * | 1995-06-07 | 1998-07-07 | Advanced Micro Devices, Inc. | Bias plasma deposition for selective low dielectric insulation |
| US5847464A (en) * | 1995-09-27 | 1998-12-08 | Sgs-Thomson Microelectronics, Inc. | Method for forming controlled voids in interlevel dielectric |
| JPH09129727A (ja) * | 1995-10-30 | 1997-05-16 | Nec Corp | 半導体装置及びその製造方法 |
| US5677241A (en) * | 1995-12-27 | 1997-10-14 | Micron Technology, Inc. | Integrated circuitry having a pair of adjacent conductive lines and method of forming |
| JP2773729B2 (ja) * | 1996-02-29 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5814555A (en) | 1996-06-05 | 1998-09-29 | Advanced Micro Devices, Inc. | Interlevel dielectric with air gaps to lessen capacitive coupling |
| US5953626A (en) * | 1996-06-05 | 1999-09-14 | Advanced Micro Devices, Inc. | Dissolvable dielectric method |
| US6376330B1 (en) * | 1996-06-05 | 2002-04-23 | Advanced Micro Devices, Inc. | Dielectric having an air gap formed between closely spaced interconnect lines |
| US5793095A (en) * | 1996-08-21 | 1998-08-11 | Vlsi Technology, Inc. | Custom laser conductor linkage for integrated circuits |
| US6303464B1 (en) | 1996-12-30 | 2001-10-16 | Intel Corporation | Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer |
| US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
| DE69840276D1 (de) * | 1997-01-21 | 2009-01-08 | Georgia Tech Res Inst | Herstellung eines Halbleiterbauelements mit Luftspalten für niedrigstkapazitive Leiterbahnen |
| JP3085231B2 (ja) * | 1997-02-20 | 2000-09-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5818111A (en) * | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
| US5856217A (en) * | 1997-04-10 | 1999-01-05 | Hughes Electronics Corporation | Modulation-doped field-effect transistors and fabrication processes |
| US6054377A (en) * | 1997-05-19 | 2000-04-25 | Motorola, Inc. | Method for forming an inlaid via in a semiconductor device |
| US6242336B1 (en) * | 1997-11-06 | 2001-06-05 | Matsushita Electronics Corporation | Semiconductor device having multilevel interconnection structure and method for fabricating the same |
| JPH11150185A (ja) | 1997-11-14 | 1999-06-02 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| US5869379A (en) * | 1997-12-08 | 1999-02-09 | Advanced Micro Devices, Inc. | Method of forming air gap spacer for high performance MOSFETS' |
| US6380607B2 (en) * | 1997-12-31 | 2002-04-30 | Lg Semicon Co., Ltd. | Semiconductor device and method for reducing parasitic capacitance between data lines |
| US6160316A (en) * | 1998-03-04 | 2000-12-12 | Advanced Micro Devices, Inc. | Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths |
| US6362097B1 (en) | 1998-07-14 | 2002-03-26 | Applied Komatsu Technlology, Inc. | Collimated sputtering of semiconductor and other films |
| US6124640A (en) * | 1998-08-31 | 2000-09-26 | Advanced Micro Devices, Inc. | Scalable and reliable integrated circuit inter-level dielectric |
| US6777320B1 (en) * | 1998-11-13 | 2004-08-17 | Intel Corporation | In-plane on-chip decoupling capacitors and method for making same |
| US6130151A (en) * | 1999-05-07 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing air gap in multilevel interconnection |
| US6440839B1 (en) * | 1999-08-18 | 2002-08-27 | Advanced Micro Devices, Inc. | Selective air gap insulation |
| US6458666B2 (en) * | 2000-06-09 | 2002-10-01 | Texas Instruments Incorporated | Spot-implant method for MOS transistor applications |
| US6524929B1 (en) | 2001-02-26 | 2003-02-25 | Advanced Micro Devices, Inc. | Method for shallow trench isolation using passivation material for trench bottom liner |
| DE10109778A1 (de) * | 2001-03-01 | 2002-09-19 | Infineon Technologies Ag | Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur |
| US6486038B1 (en) | 2001-03-12 | 2002-11-26 | Advanced Micro Devices | Method for and device having STI using partial etch trench bottom liner |
| US6521510B1 (en) | 2001-03-23 | 2003-02-18 | Advanced Micro Devices, Inc. | Method for shallow trench isolation with removal of strained island edges |
| US6583488B1 (en) | 2001-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Low density, tensile stress reducing material for STI trench fill |
| US6534379B1 (en) | 2001-03-26 | 2003-03-18 | Advanced Micro Devices, Inc. | Linerless shallow trench isolation method |
| US20030224116A1 (en) * | 2002-05-30 | 2003-12-04 | Erli Chen | Non-conformal overcoat for nonometer-sized surface structure |
| KR101078113B1 (ko) * | 2002-10-31 | 2011-10-28 | 조지아 테크 리서치 코오포레이션 | 미세구조물의 제작 방법 |
| US7009272B2 (en) * | 2002-12-28 | 2006-03-07 | Intel Corporation | PECVD air gap integration |
| US20060183317A1 (en) * | 2003-03-14 | 2006-08-17 | Junji Noguchi | Semiconductor device and a method of manufacturing the same |
| US6875685B1 (en) | 2003-10-24 | 2005-04-05 | International Business Machines Corporation | Method of forming gas dielectric with support structure |
| US7560344B2 (en) * | 2006-11-15 | 2009-07-14 | Samsung Electronics Co., Ltd. | Semiconductor device having a pair of fins and method of manufacturing the same |
| DE102009010845B4 (de) * | 2009-02-27 | 2016-10-13 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen |
| KR20120031667A (ko) * | 2010-09-27 | 2012-04-04 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자 제조 방법 |
| US9105634B2 (en) | 2012-06-29 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voids in interconnect structures and methods for forming the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4323914A (en) * | 1979-02-01 | 1982-04-06 | International Business Machines Corporation | Heat transfer structure for integrated circuit package |
| US4599790A (en) * | 1985-01-30 | 1986-07-15 | Texas Instruments Incorporated | Process for forming a T-shaped gate structure |
| US4784720A (en) * | 1985-05-03 | 1988-11-15 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| JPH01235254A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体装置及びその製造方法 |
| GB2220298A (en) * | 1988-06-29 | 1990-01-04 | Philips Nv | A method of manufacturing a semiconductor device |
| US4987101A (en) * | 1988-12-16 | 1991-01-22 | International Business Machines Corporation | Method for providing improved insulation in VLSI and ULSI circuits |
| US5338975A (en) * | 1990-07-02 | 1994-08-16 | General Electric Company | High density interconnect structure including a spacer structure and a gap |
| US5290358A (en) * | 1992-09-30 | 1994-03-01 | International Business Machines Corporation | Apparatus for directional low pressure chemical vapor deposition (DLPCVD) |
| US5310700A (en) * | 1993-03-26 | 1994-05-10 | Integrated Device Technology, Inc. | Conductor capacitance reduction in integrated circuits |
| US5641711A (en) * | 1994-04-28 | 1997-06-24 | Texas Instruments Incorporated | Low dielectric constant insulation in VLSI applications |
| US5407860A (en) * | 1994-05-27 | 1995-04-18 | Texas Instruments Incorporated | Method of forming air gap dielectric spaces between semiconductor leads |
-
1994
- 1994-04-28 US US08/234,443 patent/US5641711A/en not_active Expired - Lifetime
-
1995
- 1995-04-27 JP JP7104292A patent/JPH0855912A/ja active Pending
- 1995-06-07 US US08/483,591 patent/US5512775A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130126A (ja) * | 2007-11-22 | 2009-06-11 | Sharp Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5641711A (en) | 1997-06-24 |
| US5512775A (en) | 1996-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0855912A (ja) | Ｖｌｓｉに応用できる低誘電率絶縁方法 | |
| US5246883A (en) | Semiconductor contact via structure and method | |
| JPH04253322A (ja) | ３つのレジスト層を利用した平坦化方法 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| EP0224039B1 (en) | Process for making a planar trench semiconductor structure | |
| US5683938A (en) | Method for filling contact holes with metal by two-step deposition | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| US5162261A (en) | Method of forming a via having sloped sidewalls | |
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| US20080217730A1 (en) | Methods of forming gas dielectric and related structure | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JPH02143527A (ja) | 配線形成方法 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0530065B2 (ja) | ||
| JPS598356A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| KR100236970B1 (ko) | 완만한 경사를 갖는 산화막 패턴 형성을 위한 반도체 소자제조 방법 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6249643A (ja) | 半導体装置およびその製造方法 | |
| US6951817B2 (en) | Method of forming an insulator between features of a semiconductor device | |
| JPH0273652A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041001 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050531 |