JPH0845186A - Ａｇｃ回路及びディジタル磁気再生装置 - Google Patents
Ａｇｃ回路及びディジタル磁気再生装置Info
- Publication number
- JPH0845186A JPH0845186A JP6178568A JP17856894A JPH0845186A JP H0845186 A JPH0845186 A JP H0845186A JP 6178568 A JP6178568 A JP 6178568A JP 17856894 A JP17856894 A JP 17856894A JP H0845186 A JPH0845186 A JP H0845186A
- Authority
- JP
- Japan
- Prior art keywords
- data
- averaging
- coefficient
- threshold level
- coefficient value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成のＡＧＣ回路及びこのＡＧＣ回路
を用いたディジタル磁気再生装置を得る。 【構成】 Ａ／Ｄ変換器３から得られる３値の入力デー
タは減算器５で係数器１３からの係数をスレッショルド
値として減算される。入力データがスレッショルド値よ
り高いか否かによりスイッチ７が切り換えられ、高いと
きのデータでＤＦＦ９が更新される。このデータはＬＰ
Ｆ１１で平均化され、係数器１３の出力係数を平均値の
１／２にする。この係数は減算器５のスレッショルド値
を制御し、ビタビ復号器１７はこの係数と入力データと
を用いて最尤復号を行う。 【効果】 チップ面積の大きなアナログ構成の乗算器を
用いることなく、３値データのＡＧＣ回路を構成して、
ビタビ復号を行うことができる。
を用いたディジタル磁気再生装置を得る。 【構成】 Ａ／Ｄ変換器３から得られる３値の入力デー
タは減算器５で係数器１３からの係数をスレッショルド
値として減算される。入力データがスレッショルド値よ
り高いか否かによりスイッチ７が切り換えられ、高いと
きのデータでＤＦＦ９が更新される。このデータはＬＰ
Ｆ１１で平均化され、係数器１３の出力係数を平均値の
１／２にする。この係数は減算器５のスレッショルド値
を制御し、ビタビ復号器１７はこの係数と入力データと
を用いて最尤復号を行う。 【効果】 チップ面積の大きなアナログ構成の乗算器を
用いることなく、３値データのＡＧＣ回路を構成して、
ビタビ復号を行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は３値の入力データのレベ
ルを制御するＡＧＣ回路及びこのＡＧＣ回路とビタビ復
号を用いて最尤復号を行わせるディジタル磁気再生装置
に関するものである。
ルを制御するＡＧＣ回路及びこのＡＧＣ回路とビタビ復
号を用いて最尤復号を行わせるディジタル磁気再生装置
に関するものである。
【０００２】
【従来の技術】図５は従来のビタビ復号を用いたディジ
タルＶＴＲにおける再生時のヘッドからディジタルデー
タを復号するところまでの構成を示すブロック図であ
る。図５において、磁気テープ２０１に記録されたバイ
ナリデータは、再生ヘッド２０３及び再生アンプ２０５
を介してイコライザ２０７に送られる。イコライザ２０
７では微分等化を行い、このイコライザ２０７の出力デ
ータは、演算処理回路２０９においてＰＲ（１、０、−
１）等化された３値のデータに変換される。演算処理回
路２０９によって得たデータを用いてビタビ復号を行う
が、振幅変動は、エラーの増加をもたらすためビタビ複
合器１７の前にＡＧＣ回路２１１を設け、振幅を一定に
することが行われる。
タルＶＴＲにおける再生時のヘッドからディジタルデー
タを復号するところまでの構成を示すブロック図であ
る。図５において、磁気テープ２０１に記録されたバイ
ナリデータは、再生ヘッド２０３及び再生アンプ２０５
を介してイコライザ２０７に送られる。イコライザ２０
７では微分等化を行い、このイコライザ２０７の出力デ
ータは、演算処理回路２０９においてＰＲ（１、０、−
１）等化された３値のデータに変換される。演算処理回
路２０９によって得たデータを用いてビタビ復号を行う
が、振幅変動は、エラーの増加をもたらすためビタビ複
合器１７の前にＡＧＣ回路２１１を設け、振幅を一定に
することが行われる。
【０００３】図６はビタビ復号を行った場合のレベルの
変動とエラー率との関係を示す実験例である。この図６
より明らかなように、レベルの変動に対してエラー率は
敏感である。このためエラー率を最小に抑えるためにレ
ベルを一定にする必要がある。
変動とエラー率との関係を示す実験例である。この図６
より明らかなように、レベルの変動に対してエラー率は
敏感である。このためエラー率を最小に抑えるためにレ
ベルを一定にする必要がある。
【０００４】図７は上記レベルを一定にするためのＡＧ
Ｃ回路２１１の構成例を示す。図７において、入力端子
１に入力されるデータは演算処理回路２０９でＰＲ
（１、０、−１）等化された３値データであり、このデ
ータは、アナログ乗算器１０１へ送られる。アナログ乗
算器１０１では、入力端子１からのデータと積分器１０
３の積分出力とを乗算し、その乗算出力を検波器１０７
およびＡ／Ｄ変換器３へ送る。検波器１０７では乗算器
１０１からのデータの包絡線検波を行う。検波器１０７
で得られたデータのレベル信号は、演算増幅器１０５に
送られ、極性が反転される。積分器１０３では、演算増
幅器１０５からの信号を平均化し、レベル補正信号とし
てアナログ乗算器１０１へ送る。
Ｃ回路２１１の構成例を示す。図７において、入力端子
１に入力されるデータは演算処理回路２０９でＰＲ
（１、０、−１）等化された３値データであり、このデ
ータは、アナログ乗算器１０１へ送られる。アナログ乗
算器１０１では、入力端子１からのデータと積分器１０
３の積分出力とを乗算し、その乗算出力を検波器１０７
およびＡ／Ｄ変換器３へ送る。検波器１０７では乗算器
１０１からのデータの包絡線検波を行う。検波器１０７
で得られたデータのレベル信号は、演算増幅器１０５に
送られ、極性が反転される。積分器１０３では、演算増
幅器１０５からの信号を平均化し、レベル補正信号とし
てアナログ乗算器１０１へ送る。
【０００５】このように検波器１０７、演算増幅器１０
５および積分器１０３を用いて、フィードバック制御を
行うことでＡＧＣを行い、レベルを一定にすることがで
きる。
５および積分器１０３を用いて、フィードバック制御を
行うことでＡＧＣを行い、レベルを一定にすることがで
きる。
【０００６】ＡＧＣを行った後のデータは、図５、図７
のＡ／Ｄ変換器３にてデジタルデータに変換され、ビタ
ビ復号器１７に送られる。復号されたデータは出力端子
１９から出力される。尚ビタビ復号器１７の構成は、例
えば H.Kobayasi: "Application of Probabilistic Dec
ording to Digital Magnetic Recording Systems" IBM
J.Ros & Dev vol.15, 1. pp64-74 (Jan.1971) に詳しく
書かれている。ビタビ復号器１７では、Ａ／Ｄ変換器３
からのデータに、固定のスレッショルド（入力される３
値信号のそれぞれの平均価値をＡ、０、−Ａとすると
き、例えばレベルＡの５０％）を加減算することでブラ
ンチメトリックの計算を行っている。従って、ＡＧＣを
行うことでレベルが一定となり、よりエラーの少ない最
尤復号を行うことができる。
のＡ／Ｄ変換器３にてデジタルデータに変換され、ビタ
ビ復号器１７に送られる。復号されたデータは出力端子
１９から出力される。尚ビタビ復号器１７の構成は、例
えば H.Kobayasi: "Application of Probabilistic Dec
ording to Digital Magnetic Recording Systems" IBM
J.Ros & Dev vol.15, 1. pp64-74 (Jan.1971) に詳しく
書かれている。ビタビ復号器１７では、Ａ／Ｄ変換器３
からのデータに、固定のスレッショルド（入力される３
値信号のそれぞれの平均価値をＡ、０、−Ａとすると
き、例えばレベルＡの５０％）を加減算することでブラ
ンチメトリックの計算を行っている。従って、ＡＧＣを
行うことでレベルが一定となり、よりエラーの少ない最
尤復号を行うことができる。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
例では、ＡＧＣ回路２１１をアナログ回路で構成してい
るが、近年のＬＳＩの進歩等を考慮すると、アナログ回
路をディジタル回路に置き代えるのが望ましい。しかし
ながら、上記ＡＧＣ回路をディジタル処理で行うように
すると、乗算器１０１が必要となる。この乗算器は、Ｌ
ＳＩのチップ上ではかなりの面積をとり、コスト上昇や
処理速度低下の原因になりやすいという問題があった。
例では、ＡＧＣ回路２１１をアナログ回路で構成してい
るが、近年のＬＳＩの進歩等を考慮すると、アナログ回
路をディジタル回路に置き代えるのが望ましい。しかし
ながら、上記ＡＧＣ回路をディジタル処理で行うように
すると、乗算器１０１が必要となる。この乗算器は、Ｌ
ＳＩのチップ上ではかなりの面積をとり、コスト上昇や
処理速度低下の原因になりやすいという問題があった。
【０００８】本発明は上記の問題を解決するために成さ
れたもので、乗算器を使用しないで３値データのＡＧＣ
を行うＡＧＣ回路及びこのＡＧＣ回路を用いたディジタ
ル磁気再生装置を提供するものである。
れたもので、乗算器を使用しないで３値データのＡＧＣ
を行うＡＧＣ回路及びこのＡＧＣ回路を用いたディジタ
ル磁気再生装置を提供するものである。
【０００９】
【課題を解決するための手段】請求項１の発明によるＡ
ＧＣ回路は、３値の入力データからスレッショルドレベ
ル以上のデータを検出する検出手段と、上記検出手段で
検出したデータを平均化する平均化手段と、上記平均化
手段から得られた平均化データに応じて出力される係数
値が制御され、この係数値を上記スレッショルドレベル
として上記検出手段に与える係数器とを設けている。
ＧＣ回路は、３値の入力データからスレッショルドレベ
ル以上のデータを検出する検出手段と、上記検出手段で
検出したデータを平均化する平均化手段と、上記平均化
手段から得られた平均化データに応じて出力される係数
値が制御され、この係数値を上記スレッショルドレベル
として上記検出手段に与える係数器とを設けている。
【００１０】請求項２の発明によるディジタル磁気再生
装置は、磁気記録媒体の再生信号から得られる３値の入
力データからスレッショルドレベル以上のデータを検出
する検出手段と、上記検出手段で検出したデータを平均
化する平均化手段と、上記平均化手段から得られた平均
化データに応じて出力される係数値が制御される係数器
と、上記入力データと上記係数値とに基づいてブランチ
メトリックの計算を行うことによりビタビ復号を行うビ
タビ復号器とを設けている。
装置は、磁気記録媒体の再生信号から得られる３値の入
力データからスレッショルドレベル以上のデータを検出
する検出手段と、上記検出手段で検出したデータを平均
化する平均化手段と、上記平均化手段から得られた平均
化データに応じて出力される係数値が制御される係数器
と、上記入力データと上記係数値とに基づいてブランチ
メトリックの計算を行うことによりビタビ復号を行うビ
タビ復号器とを設けている。
【００１１】請求項３の発明によるディジタル磁気再生
装置は、磁気記録媒体の再生信号から得られる３値の入
力データからスレッショルドレベル以上のデータを検出
する検出手段と、上記検出手段で検出したデータを平均
化する平均化手段と、上記平均化手段で、平均化したデ
ータに応じて出力される係数値が制御され、この係数値
を上記スレッショルドレベルとして上記検出手段に与え
る係数器と、上記入力データと上記係数値とに基づいて
ブランチメトリックの計算を行うことによりビタビ復号
を行うビタビ復号器とを設けている。
装置は、磁気記録媒体の再生信号から得られる３値の入
力データからスレッショルドレベル以上のデータを検出
する検出手段と、上記検出手段で検出したデータを平均
化する平均化手段と、上記平均化手段で、平均化したデ
ータに応じて出力される係数値が制御され、この係数値
を上記スレッショルドレベルとして上記検出手段に与え
る係数器と、上記入力データと上記係数値とに基づいて
ブランチメトリックの計算を行うことによりビタビ復号
を行うビタビ復号器とを設けている。
【００１２】請求項４の発明による磁気再生装置は、磁
気記録媒体の再生信号から得られる３値の入力データか
ら正のスレッショルドレベル以上のデータを検出する第
１の検出手段と、上記検出手段で検出したデータを平均
化する第１の平均化手段と、上記第１の平均化手段で平
均化したデータに応じて出力される第１の係数値が制御
され、この第１の係数値を上記正のスレッショルドレベ
ルとして上記第１の検出手段に与える第１の係数器と、
上記３値の入力データから負のスレッショルドレベル以
下のデータを検出する第２の検出手段と、上記第２の検
出手段で検出したデータを平均化する第２の平均化手段
と、上記第２の平均化手段で平均化したデータに応じて
出力される第２の係数値が制御され、この第２の係数値
を上記負のスレッショルドレベルとして上記第２の検出
手段に与える係数器と、上記入力データと上記第１、第
２の係数値とに基づいてブランチメトリックの計算を行
うことによりビタビ復号を行うビタビ復号器とを設けて
いる。
気記録媒体の再生信号から得られる３値の入力データか
ら正のスレッショルドレベル以上のデータを検出する第
１の検出手段と、上記検出手段で検出したデータを平均
化する第１の平均化手段と、上記第１の平均化手段で平
均化したデータに応じて出力される第１の係数値が制御
され、この第１の係数値を上記正のスレッショルドレベ
ルとして上記第１の検出手段に与える第１の係数器と、
上記３値の入力データから負のスレッショルドレベル以
下のデータを検出する第２の検出手段と、上記第２の検
出手段で検出したデータを平均化する第２の平均化手段
と、上記第２の平均化手段で平均化したデータに応じて
出力される第２の係数値が制御され、この第２の係数値
を上記負のスレッショルドレベルとして上記第２の検出
手段に与える係数器と、上記入力データと上記第１、第
２の係数値とに基づいてブランチメトリックの計算を行
うことによりビタビ復号を行うビタビ復号器とを設けて
いる。
【００１３】
【作用】請求項１の発明によれば、３値の入力データの
うちのスレッショルドレベル以上のデータを平均化し、
その平均値により係数値を制御すると共に、スレッショ
ルドレベル自体を制御することにより、乗算器を用いる
ことなく３値の入力データに対するＡＧＣ回路を実現で
きる。
うちのスレッショルドレベル以上のデータを平均化し、
その平均値により係数値を制御すると共に、スレッショ
ルドレベル自体を制御することにより、乗算器を用いる
ことなく３値の入力データに対するＡＧＣ回路を実現で
きる。
【００１４】請求項２の発明によれば、再生信号から生
成された３値の入力データのうちスレッショルドレベル
以上のデータを平均化し、その平均値により、係数値を
制御すると共に、上記係数と３値の入力データとを用い
てビタビ復号を行うことができる。
成された３値の入力データのうちスレッショルドレベル
以上のデータを平均化し、その平均値により、係数値を
制御すると共に、上記係数と３値の入力データとを用い
てビタビ復号を行うことができる。
【００１５】請求項３の発明によれば、再生信号から生
成された３値の入力データのうちスレッショルドレベル
以上のデータを平均化し、その平均値により、係数値を
制御すると共に、スレッショルドレベル自体を制御し、
上記係数と３値の入力データとを用いてビタビ復号を行
うことができる。
成された３値の入力データのうちスレッショルドレベル
以上のデータを平均化し、その平均値により、係数値を
制御すると共に、スレッショルドレベル自体を制御し、
上記係数と３値の入力データとを用いてビタビ復号を行
うことができる。
【００１６】請求項４の発明によれば、再生信号から生
成された３値の入力データのうち正のスレッショルドレ
ベル以上及び負のスレッショルド以下のデータをそれぞ
れ平均化し、各平均値により、係数値を制御すると共
に、スレッショルドレベル自体を制御し、上記係数と３
値の入力データとを用いてビタビ復号を行うことができ
る。
成された３値の入力データのうち正のスレッショルドレ
ベル以上及び負のスレッショルド以下のデータをそれぞ
れ平均化し、各平均値により、係数値を制御すると共
に、スレッショルドレベル自体を制御し、上記係数と３
値の入力データとを用いてビタビ復号を行うことができ
る。
【００１７】
【実施例】図１に本発明の第１の実施例を示す。図１に
おいて、入力端子１に入力されるデータは従来例と同様
に図５の演算処理回路２０９によりＰＲ（１、０、−
１）等化された３値のデータであるものとする。入力端
子１からのデータはＡ／Ｄ変換器３でディジタルデータ
に変換され、減算器５の一方の入力端子に入力される。
減算器５の他方の入力端子には係数器１３からスレッシ
ョルドレベル（例えばレベルの５０％）が与えられる。
おいて、入力端子１に入力されるデータは従来例と同様
に図５の演算処理回路２０９によりＰＲ（１、０、−
１）等化された３値のデータであるものとする。入力端
子１からのデータはＡ／Ｄ変換器３でディジタルデータ
に変換され、減算器５の一方の入力端子に入力される。
減算器５の他方の入力端子には係数器１３からスレッシ
ョルドレベル（例えばレベルの５０％）が与えられる。
【００１８】図２は係数器１３の構成例を示す。図２に
おいて、入力端子１３０には図１のローパスフィルタ１
１の出力が加えられ、１ビットシフタ１３１、１３２、
１３３に与えられる。ビットシフタ１３１は入力を右に
１ビットシフトして入力の１／２のデータを減算器１３
４に加える。ビットシフタ１３２は入力を右に５ビット
シフトして入力の１／３２のデータをスイッチ１３５に
加える。ビットシフタ１３３は入力を右に６ビットシフ
トすることで入力の１／６４のデータをスイッチ１３６
に加える。
おいて、入力端子１３０には図１のローパスフィルタ１
１の出力が加えられ、１ビットシフタ１３１、１３２、
１３３に与えられる。ビットシフタ１３１は入力を右に
１ビットシフトして入力の１／２のデータを減算器１３
４に加える。ビットシフタ１３２は入力を右に５ビット
シフトして入力の１／３２のデータをスイッチ１３５に
加える。ビットシフタ１３３は入力を右に６ビットシフ
トすることで入力の１／６４のデータをスイッチ１３６
に加える。
【００１９】スイッチ１３５の出力は減算器１３４のマ
イナス側入力に加えられる。これによりスイッチ１３５
がＯＮすれば入力端子１３０に加えられた値の約０．４
６９倍の値が減算器１３４から減算器１３７に加えられ
る。またスイッチ１３５がＯＦＦすれば約０．５倍の値
が減算器１３７から出力される。減算器１３７、スイッ
チ１３６についても同様の処理がなされ、結果として２
つのスイッチ１３５、１３６の組合わせにより次に示す
ように種々の係数が出力端子１３８から得られる。
イナス側入力に加えられる。これによりスイッチ１３５
がＯＮすれば入力端子１３０に加えられた値の約０．４
６９倍の値が減算器１３４から減算器１３７に加えられ
る。またスイッチ１３５がＯＦＦすれば約０．５倍の値
が減算器１３７から出力される。減算器１３７、スイッ
チ１３６についても同様の処理がなされ、結果として２
つのスイッチ１３５、１３６の組合わせにより次に示す
ように種々の係数が出力端子１３８から得られる。
【００２０】
【００２１】以上の処理によりスレッショルドレベルを
微調整することができる。
微調整することができる。
【００２２】次に、図１において、減算器５から得られ
た大小関係の情報である信号ＳＩＧＮをスイッチ７に送
る。減算器５においてＡ／Ｄ変換器３からのデータがス
レッショルドレベルよりも大きい場合、ＳＩＧＮは０と
なり、このときスイッチ７はＡ／Ｄ変換器３からのデー
タを選択してＤＦＦ（Ｄ型フリップフロップ）９に送
る。減算器５においてＡ／Ｄ変換器３からのデータがス
レッショルドレベルよりも小さい場合はＤＦＦ９の値は
更新されない。すなわち、ＤＦＦ９はスレッショルドレ
ベルよりも大きいデータが入力されたときのみデータが
更新される。
た大小関係の情報である信号ＳＩＧＮをスイッチ７に送
る。減算器５においてＡ／Ｄ変換器３からのデータがス
レッショルドレベルよりも大きい場合、ＳＩＧＮは０と
なり、このときスイッチ７はＡ／Ｄ変換器３からのデー
タを選択してＤＦＦ（Ｄ型フリップフロップ）９に送
る。減算器５においてＡ／Ｄ変換器３からのデータがス
レッショルドレベルよりも小さい場合はＤＦＦ９の値は
更新されない。すなわち、ＤＦＦ９はスレッショルドレ
ベルよりも大きいデータが入力されたときのみデータが
更新される。
【００２３】ＤＦＦ９からの出力はローパスフィルタ１
１により平均化される。ローパスフィルタ１１からの出
力が入力データの０でないときのレベルの平均値になる
ため、ディジタル乗算器としての係数器１３においてス
レッショルド（レベルの５０％など）レベルを作る。
１により平均化される。ローパスフィルタ１１からの出
力が入力データの０でないときのレベルの平均値になる
ため、ディジタル乗算器としての係数器１３においてス
レッショルド（レベルの５０％など）レベルを作る。
【００２４】ディジタル乗算器としての係数器１３によ
り得られたスレッショルドレベルは減算器５の一方の入
力としてフィードバックされると同時にビタビ復号器１
７においてブランチメトリックの計算に用いられる。
り得られたスレッショルドレベルは減算器５の一方の入
力としてフィードバックされると同時にビタビ復号器１
７においてブランチメトリックの計算に用いられる。
【００２５】以上のようにスレッショルドレベルの値を
制御することにより、結果的にＡＧＣを行っていること
になる。
制御することにより、結果的にＡＧＣを行っていること
になる。
【００２６】また、ビタビ復号器１７は、先に求めたス
レッショルドレベルとＡ／Ｄ変換器３からのデータとを
用いてビタビ復号を行う。尚、ディレイ回路１５はフィ
ードバックループの遅延量だけＡ／Ｄ変換器３からのデ
ータを遅らせ、タイミングを合わせるためのものであ
る。
レッショルドレベルとＡ／Ｄ変換器３からのデータとを
用いてビタビ復号を行う。尚、ディレイ回路１５はフィ
ードバックループの遅延量だけＡ／Ｄ変換器３からのデ
ータを遅らせ、タイミングを合わせるためのものであ
る。
【００２７】ビタビ復号器１７で得られた最尤復号デー
タは出力端子１９から出力される。
タは出力端子１９から出力される。
【００２８】尚、Ａ／Ｄ変換後のビット数については、
Ａ／Ｄ変換器３の入力レベルが変動することを考慮し
て、１ビットもしくは２ビット多い方がより良い結果が
得られる。
Ａ／Ｄ変換器３の入力レベルが変動することを考慮し
て、１ビットもしくは２ビット多い方がより良い結果が
得られる。
【００２９】図３は第２の実施例を示す。この第２の実
施例は、図３に示すように、ＤＦＦ９の値をスイッチ７
に返す際に、係数器３１を用いてデータの値を１２７／
１２８倍程度に減少させることにより、振幅が急に減少
した場合の応答特性を向上させるようにしたものであ
る。
施例は、図３に示すように、ＤＦＦ９の値をスイッチ７
に返す際に、係数器３１を用いてデータの値を１２７／
１２８倍程度に減少させることにより、振幅が急に減少
した場合の応答特性を向上させるようにしたものであ
る。
【００３０】係数器３１は入力データを右に７ビットシ
フトして入力の１／１２８の値を得るビットシフタ３２
と、ＤＦＦ９のデータとビットシフタ３２の出力とを減
算する減算器３３とにより構成されている。尚、他の部
分は図１と同一に構成されている。
フトして入力の１／１２８の値を得るビットシフタ３２
と、ＤＦＦ９のデータとビットシフタ３２の出力とを減
算する減算器３３とにより構成されている。尚、他の部
分は図１と同一に構成されている。
【００３１】以上述べたように、第１、第２の実施例に
よれば、スレッショルドレベルを入力レベルに応じて制
御することにより、アナログ構成の乗算器を用いないで
ＡＧＣを行うことができる。
よれば、スレッショルドレベルを入力レベルに応じて制
御することにより、アナログ構成の乗算器を用いないで
ＡＧＣを行うことができる。
【００３２】図４は第３の実施例を示す。図４における
ビタビ復号器４１は、例えばメトリックの差を用いて復
号を行うように構成されたビタビ復号器であるとする。
このようなビタビ復号器４１については、本出願人によ
る特願平５−５６５９０号に記載されている。
ビタビ復号器４１は、例えばメトリックの差を用いて復
号を行うように構成されたビタビ復号器であるとする。
このようなビタビ復号器４１については、本出願人によ
る特願平５−５６５９０号に記載されている。
【００３３】図４において、入力端子１に入力されるデ
ータは従来例および第１、第２の実施例と同様に図５の
演算処理回路２０９によりＰＲ（１、０、−１）等化さ
れたデータである。この入力端子１からのデータはＡ／
Ｄ変換器３によりディジタルデータに変換され、減算器
５および減算器２１の各一方の入力端子にそれぞれ入力
される。
ータは従来例および第１、第２の実施例と同様に図５の
演算処理回路２０９によりＰＲ（１、０、−１）等化さ
れたデータである。この入力端子１からのデータはＡ／
Ｄ変換器３によりディジタルデータに変換され、減算器
５および減算器２１の各一方の入力端子にそれぞれ入力
される。
【００３４】減算器５およびスイッチ７、ＤＦＦ９、ロ
ーパスフィルタ１１、および係数器１３については、第
１の実施例と同じ動作をするものであり、正のスレッシ
ョルドレベルを制御している。
ーパスフィルタ１１、および係数器１３については、第
１の実施例と同じ動作をするものであり、正のスレッシ
ョルドレベルを制御している。
【００３５】負のスレッショルドレベルについても正の
場合と同様に、減算器２１でスレッショルドレベルと大
小比較をし、スイッチ２３およびＤＦＦ２５でスレッシ
ョルドレベルよりも小さいデータのみをホールドし、ロ
ーパスフィルタ２７および係数器２９により負のスレッ
ショルドレベルを制御する。
場合と同様に、減算器２１でスレッショルドレベルと大
小比較をし、スイッチ２３およびＤＦＦ２５でスレッシ
ョルドレベルよりも小さいデータのみをホールドし、ロ
ーパスフィルタ２７および係数器２９により負のスレッ
ショルドレベルを制御する。
【００３６】このようにして得られた負のスレッショル
ドレベルは、正のスレッショルドレベルとともにビタビ
復号器４１において、ブランチメトリックの計算に用い
られる。
ドレベルは、正のスレッショルドレベルとともにビタビ
復号器４１において、ブランチメトリックの計算に用い
られる。
【００３７】以上述べたように、本実施例によれば、正
負の２つのスレッショルドレベルを用いて復号を行うよ
うなビタビ復号器４１についても、アナログ構成の乗算
器を用いずに最尤復号を行うことができる。
負の２つのスレッショルドレベルを用いて復号を行うよ
うなビタビ復号器４１についても、アナログ構成の乗算
器を用いずに最尤復号を行うことができる。
【００３８】
【発明の効果】以上のように、請求項１の発明によれ
ば、３値の入力データのうちのスレッショルドレベル以
上のデータを平均化し、その平均値により係数値を制御
すると共に、スレッショルドレベル自体を制御するよう
に構成したことにより、アナログ構成の乗算器を用いる
ことなく３値の入力データに対するＡＧＣ回路を実現で
きる効果がある。
ば、３値の入力データのうちのスレッショルドレベル以
上のデータを平均化し、その平均値により係数値を制御
すると共に、スレッショルドレベル自体を制御するよう
に構成したことにより、アナログ構成の乗算器を用いる
ことなく３値の入力データに対するＡＧＣ回路を実現で
きる効果がある。
【００３９】請求項２の発明は、再生信号から生成され
た３値の入力データのうちのスレッショルドレベル以上
のデータを平均化し、その平均値により、係数値を制御
すると共に、上記係数と３値の入力データとを用いてビ
タビ復号を行うように構成した。
た３値の入力データのうちのスレッショルドレベル以上
のデータを平均化し、その平均値により、係数値を制御
すると共に、上記係数と３値の入力データとを用いてビ
タビ復号を行うように構成した。
【００４０】請求項３の発明は、再生信号から生成され
た３値の入力データのうちのスレッショルドレベル以上
のデータを平均化し、その平均値により、係数値を制御
すると共に、スレッショルドレベル自体を制御し、上記
係数と３値の入力データとを用いてビタビ復号を行うよ
うに構成した。
た３値の入力データのうちのスレッショルドレベル以上
のデータを平均化し、その平均値により、係数値を制御
すると共に、スレッショルドレベル自体を制御し、上記
係数と３値の入力データとを用いてビタビ復号を行うよ
うに構成した。
【００４１】請求項４の発明は、再生信号から生成され
た３値の入力データのうち正のスレッショルドレベル以
上及び負のスレッショルド以下のデータをそれぞれ平均
化し、各平均値により、係数値を制御すると共に、スレ
ッショルドレベル自体を制御し、上記係数と３値の入力
データとを用いてビタビ復号を行うように構成した。
た３値の入力データのうち正のスレッショルドレベル以
上及び負のスレッショルド以下のデータをそれぞれ平均
化し、各平均値により、係数値を制御すると共に、スレ
ッショルドレベル自体を制御し、上記係数と３値の入力
データとを用いてビタビ復号を行うように構成した。
【００４２】従って請求項２〜４の発明によれば、大き
なチップ面積を必要とするアナログ構成の乗算器を用い
ることなく、最尤復号を行うことができ、その結果、エ
ンベコープの変動や互換再生時のレベル変動やドロップ
アウトが生じた場合のエラー率の悪化を抑えることがで
きる効果が得られる。
なチップ面積を必要とするアナログ構成の乗算器を用い
ることなく、最尤復号を行うことができ、その結果、エ
ンベコープの変動や互換再生時のレベル変動やドロップ
アウトが生じた場合のエラー率の悪化を抑えることがで
きる効果が得られる。
【００４３】また大きなチップ面積を必要とする乗算器
が不要となり、チップの面積が少なくて済むため、コス
トダウンや処理速度の向上などの効果がある。
が不要となり、チップの面積が少なくて済むため、コス
トダウンや処理速度の向上などの効果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】図１の係数器の構成例を示す構成図である。
【図３】本発明の第２の実施例を示すブロック図であ
る。
る。
【図４】本発明の第３の実施例を示すブロック図であ
る。
る。
【図５】従来のビタビ復号を行うディジタルＶＴＲを示
すブロック図である。
すブロック図である。
【図６】レベル変動とエラー率との関係を示すグラフで
ある。
ある。
【図７】従来のＡＧＣ回路を示す構成図である。
５、２１ 減算器 ７、２３ スイッチ ９、２５ Ｄ型フリップフロップ １１、２７ ローパスフィルタ １３、２９ 係数器 １７、４１ ビタビ復号器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/922 5/92
Claims (10)
- 【請求項１】 ３値の入力データからスレッショルドレ
ベル以上のデータを検出する検出手段と、 上記検出手段で検出したデータを平均化する平均化手段
と、 上記平均化手段から得られた平均化データに応じて出力
される係数値が制御され、この係数値を上記スレッショ
ルドレベルとして上記検出手段に与える係数器とを備え
たＡＧＣ回路。 - 【請求項２】 磁気記録媒体の再生信号から得られる３
値の入力データからスレッショルドレベル以上のデータ
を検出する検出手段と、 上記検出手段で検出したデータを平均化する平均化手段
と、 上記平均化手段から得られた平均化データに応じて出力
される係数値が制御される係数器と、 上記入力データと上記係数値とに基づいてブランチメト
リックの計算を行うことによりビタビ復号を行うビタビ
復号器とを備えたディジタル磁気再生装置。 - 【請求項３】 磁気記録媒体の再生信号から得られる３
値の入力データからスレッショルドレベル以上のデータ
を検出する検出手段と、 上記検出手段で検出したデータを平均化する平均化手段
と、 上記平均化手段で平均化したデータに応じて出力される
係数値が制御され、この係数値を上記スレッショルドレ
ベルとして上記検出手段に与える係数器と、 上記入力データと上記係数値とに基づいてブランチメト
リックの計算を行うことによりビタビ復号を行うビタビ
復号器とを備えたディジタル磁気再生装置。 - 【請求項４】 磁気記録媒体の再生信号から得られる３
値の入力データから正のスレッショルドレベル以上のデ
ータを検出する第１の検出手段と、 上記検出手段で検出したデータを平均化する第１の平均
化手段と、 上記第１の平均化手段で平均化したデータに応じて出力
される第１の係数値が制御され、この第１の係数値を上
記正のスレッショルドレベルとして上記第１の検出手段
に与える第１の係数器と、 上記３値の入力データから負のスレッショルドレベル以
下のデータを検出する第２の検出手段と、 上記第２の検出手段で検出したデータを平均化する第２
の平均化手段と、 上記第２の平均化手段で平均化したデータに応じて出力
される第２の係数値が制御され、この第２の係数値を上
記負のスレッショルドレベルとして上記第２の検出手段
に与える第２の係数器と、 上記入力データと上記第１、第２の係数値とに基づいて
ブランチメトリックの計算を行うことによりビタビ復号
を行うビタビ復号器とを備えたディジタル磁気再生装
置。 - 【請求項５】 上記係数器が、上記平均化手段で平均化
したデータをシフトする複数のビットシフタと、各ビッ
トシフタの出力を選択的に減算する減算器とにより構成
されている請求項１記載のＡＧＣ回路。 - 【請求項６】 上記係数器が、上記平均化手段で平均化
したデータをシフトする複数のビットシフタと、各ビッ
トシフタの出力を選択的に減算する減算器とにより構成
されている請求項２、３又は４記載のディジタル磁気再
生装置。 - 【請求項７】 上記平均化手段は、スレッショルドレベ
ル以上のデータはホールドし、スレッショルドレベルよ
り低いデータについては１未満でかつ１に近い値をホー
ルドすることにより平均化を行う請求項１記載のＡＧＣ
回路。 - 【請求項８】 上記平均化手段は、スレッショルドレベ
ル以上のデータはホールドし、スレッショルドレベルよ
り低いデータについては１未満でかつ１に近い値をホー
ルドすることにより平均化を行う請求項２、３又は４記
載のディジタル磁気再生装置。 - 【請求項９】 上記係数器は上記平均化手段から得られ
る平均化データの略１／２の係数値を出力するように制
御される請求項１記載のＡＧＣ回路。 - 【請求項１０】 上記係数器は上記平均化手段から得ら
れる平均化データの略１／２の係数値を出力するように
制御される請求項２、３又は４記載のディジタル磁気再
生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178568A JPH0845186A (ja) | 1994-07-29 | 1994-07-29 | Ａｇｃ回路及びディジタル磁気再生装置 |
| DE69424908T DE69424908T2 (de) | 1993-09-20 | 1994-09-19 | Signalverarbeitungsapparat |
| EP94306842A EP0644661B1 (en) | 1993-09-20 | 1994-09-19 | Signal processing apparatus |
| US08/967,221 US5809071A (en) | 1993-09-19 | 1997-10-29 | Signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178568A JPH0845186A (ja) | 1994-07-29 | 1994-07-29 | Ａｇｃ回路及びディジタル磁気再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0845186A true JPH0845186A (ja) | 1996-02-16 |
Family
ID=16050762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6178568A Pending JPH0845186A (ja) | 1993-09-19 | 1994-07-29 | Ａｇｃ回路及びディジタル磁気再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0845186A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003032314A1 (fr) * | 2001-10-04 | 2003-04-17 | Sony Corporation | Appareil et procede de detection de codes |
-
1994
- 1994-07-29 JP JP6178568A patent/JPH0845186A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003032314A1 (fr) * | 2001-10-04 | 2003-04-17 | Sony Corporation | Appareil et procede de detection de codes |
| US7359463B2 (en) | 2001-10-04 | 2008-04-15 | Sony Corporation | Code sensing method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644661A1 (en) | Signal processing apparatus | |
| JPH104537A (ja) | ノイズリデューサおよびビデオ信号処理装置 | |
| JPH11259985A (ja) | 波形等化器 | |
| US5134528A (en) | Low frequency component restoration circuit for restoring and compensating for a low frequency component lost in a digital signal transmission system | |
| JP4251137B2 (ja) | 信号処理装置及び方法、並びにデジタルデータ再生装置 | |
| JPH0845186A (ja) | Ａｇｃ回路及びディジタル磁気再生装置 | |
| JP3887593B2 (ja) | オフセット補正装置およびオフセット補正方法 | |
| JP4121444B2 (ja) | データ再生装置 | |
| JP3027333B2 (ja) | 磁気記録／再生装置のディジタル信号検出装置 | |
| JP2822264B2 (ja) | 自動利得制御回路 | |
| KR100269435B1 (ko) | 고화질 디지털 브이시알 | |
| JPH1166756A (ja) | データ検出器及びその方法 | |
| JPH07296524A (ja) | デイジタルデータ再生装置 | |
| JPH06140875A (ja) | 自動等化装置 | |
| JPH04246905A (ja) | 再生装置 | |
| JP3225588B2 (ja) | ディジタル信号再生回路 | |
| JPH1011899A (ja) | デジタル信号処理装置 | |
| JP3158373B2 (ja) | 磁気再生装置 | |
| JP3829368B2 (ja) | 復号回路 | |
| JP2001209902A (ja) | 再生装置、再生方法及び信号処理装置 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JP2956858B2 (ja) | 磁気再生装置 | |
| JPH09198804A (ja) | デジタル信号再生装置 | |
| JPH06169232A (ja) | 自動等化装置 | |
| JPH0637594A (ja) | 適応フィルタ制御回路 |