JPH0837473A - 周波数制御回路 - Google Patents
周波数制御回路Info
- Publication number
- JPH0837473A JPH0837473A JP6172209A JP17220994A JPH0837473A JP H0837473 A JPH0837473 A JP H0837473A JP 6172209 A JP6172209 A JP 6172209A JP 17220994 A JP17220994 A JP 17220994A JP H0837473 A JPH0837473 A JP H0837473A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- control voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】中間周波数信号の周波数を所望の周波数に１度
の補正で収束させるとともに補正の精度を向上させる。 【構成】中間周波数信号の収束すべき周波数に対する誤
差分に、基準発振回路の制御電圧に対する基準信号の周
波数の傾きθの１／Ｔａｎθを乗算し、さらに現在の制
御電圧を加算し、この電圧により基準信号の周波数を制
御する。局部発振周波数信号の周波数は、基準信号の周
波数と等しく、中間周波数信号が、アッパーローカルに
より発生されるため、上述のように基準信号の周波数を
制御することで、中間周波数信号の周波数を所望の周波
数に収束させることができる。
の補正で収束させるとともに補正の精度を向上させる。 【構成】中間周波数信号の収束すべき周波数に対する誤
差分に、基準発振回路の制御電圧に対する基準信号の周
波数の傾きθの１／Ｔａｎθを乗算し、さらに現在の制
御電圧を加算し、この電圧により基準信号の周波数を制
御する。局部発振周波数信号の周波数は、基準信号の周
波数と等しく、中間周波数信号が、アッパーローカルに
より発生されるため、上述のように基準信号の周波数を
制御することで、中間周波数信号の周波数を所望の周波
数に収束させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロダイン受信回路
に関し、特に、ヘテロダイン受信回路が所望の周波数の
中間周波数を出力するように制御するヘテロダイン受信
回路の周波数制御回路に関する。
に関し、特に、ヘテロダイン受信回路が所望の周波数の
中間周波数を出力するように制御するヘテロダイン受信
回路の周波数制御回路に関する。
【０００２】
【従来の技術】従来、この種の周波数制御回路は、ヘテ
ロダイン受信回路が所望の周波数の中間周波数信号を出
力するために、局部発振回路の出力する局部発振周波数
信号を所望の周波数に収束させるために用いられてい
る。局部発振周波数信号を所望の周波数に収束するため
には、局部発振回路を構成する基準発振回路の発振する
基準周波数信号を所望の周波数に収束させる必要があ
る。この目的を達成するために、従来の周波数制御回路
は、ヘテロダイン受信回路の出力する中間周波数信号と
収束させたい周波数とを比較して、周波数誤差を検出
し、この誤差の基づき基準発振回路の基準周波数信号の
周波数を制御している。以下、従来の周波数制御回路を
示す図３を参照してさらに詳細に説明する。
ロダイン受信回路が所望の周波数の中間周波数信号を出
力するために、局部発振回路の出力する局部発振周波数
信号を所望の周波数に収束させるために用いられてい
る。局部発振周波数信号を所望の周波数に収束するため
には、局部発振回路を構成する基準発振回路の発振する
基準周波数信号を所望の周波数に収束させる必要があ
る。この目的を達成するために、従来の周波数制御回路
は、ヘテロダイン受信回路の出力する中間周波数信号と
収束させたい周波数とを比較して、周波数誤差を検出
し、この誤差の基づき基準発振回路の基準周波数信号の
周波数を制御している。以下、従来の周波数制御回路を
示す図３を参照してさらに詳細に説明する。
【０００３】図において、周波数混合回路１は、アンテ
ナから出力された受信信号の周波数と、後述する局部発
振回路の出力する局部発振周波数信号とを混合し、中間
周波数信号を発生する。
ナから出力された受信信号の周波数と、後述する局部発
振回路の出力する局部発振周波数信号とを混合し、中間
周波数信号を発生する。
【０００４】局部発振回路は、基準周波数信号を出力す
る基準発振回路７と、基準周波数信号の位相と後述する
分周回路３の出力する分周信号の位相とを比較し、位相
差信号を出力する位相比較回路４と、位相差信号の高周
波成分を遮断し、低域周波数通過信号を出力する低域通
過フィルタ５と、低域周波数通過信号により発振周波数
が制御され局部発振周波数信号を出力する電圧制御発振
回路６と、局部発振周波数信号の周波数を分周する分周
回路３とから構成される。
る基準発振回路７と、基準周波数信号の位相と後述する
分周回路３の出力する分周信号の位相とを比較し、位相
差信号を出力する位相比較回路４と、位相差信号の高周
波成分を遮断し、低域周波数通過信号を出力する低域通
過フィルタ５と、低域周波数通過信号により発振周波数
が制御され局部発振周波数信号を出力する電圧制御発振
回路６と、局部発振周波数信号の周波数を分周する分周
回路３とから構成される。
【０００５】周波数測定カウンタ回路２は、中間周波信
号の周波数を、基準周波数信号によりカウントし、周波
数カウント信号を出力する。
号の周波数を、基準周波数信号によりカウントし、周波
数カウント信号を出力する。
【０００６】減算回路８は、第１記憶回路９の出力する
周波数設定値信号、すなわち中間周波数信号が収束すべ
き所望の周波数を基準周波数信号によりカウントしたカ
ウント値に相当する値から、周波数カウント信号を減算
し、周波数誤差信号を出力する。
周波数設定値信号、すなわち中間周波数信号が収束すべ
き所望の周波数を基準周波数信号によりカウントしたカ
ウント値に相当する値から、周波数カウント信号を減算
し、周波数誤差信号を出力する。
【０００７】補正値演算回路１８は、電源が投入され、
電源回路から電源オン信号が入力されると、基準発振回
路７が発振可能な発振周波数範囲の中の中間の周波数を
出力するように初期値を保持し、この初期値を制御電圧
データ信号として出力する。また、補正値演算回路１８
は、周波数誤差信号の正負の値に応じて、この初期値に
一定値を加算した制御電圧データを出力する。さらに、
補正値演算回路１８は、周波数誤差信号が０となり、中
間周波数信号の周波数が収束すべき周波数に達したとき
には、ハイレベルの周波数制御完了信号をＣＰＵに出力
する。
電源回路から電源オン信号が入力されると、基準発振回
路７が発振可能な発振周波数範囲の中の中間の周波数を
出力するように初期値を保持し、この初期値を制御電圧
データ信号として出力する。また、補正値演算回路１８
は、周波数誤差信号の正負の値に応じて、この初期値に
一定値を加算した制御電圧データを出力する。さらに、
補正値演算回路１８は、周波数誤差信号が０となり、中
間周波数信号の周波数が収束すべき周波数に達したとき
には、ハイレベルの周波数制御完了信号をＣＰＵに出力
する。
【０００８】デジタルアナログ（Ｄ／Ａ）変換回路１７
は、デジタル信号である制御電圧データ信号をアナログ
信号に変換し、制御電圧信号を基準発振回路７に出力す
ることで基準発振回路７の出力する基準周波数信号の周
波数制御を行う。
は、デジタル信号である制御電圧データ信号をアナログ
信号に変換し、制御電圧信号を基準発振回路７に出力す
ることで基準発振回路７の出力する基準周波数信号の周
波数制御を行う。
【０００９】次に、図３に示した周波数制御回路の動作
を、図４を参照して説明する。
を、図４を参照して説明する。
【００１０】まず、電源が投入されると、電源回路から
電源オン信号が補正値演算回路１８に入力され、補正値
演算回路１８が、初期値に設定される。この初期値は、
基準発振回路７が発振可能な発振周波数範囲の中の中間
の周波数を出力するカウント値に設定される。すなわ
ち、補正値演算回路１８の出力が８ビットのデジタル信
号であるならば、基準発振回路７の出力する基準周波数
信号の周波数は、８ビットのデジタル信号の最大値であ
る２５５カウントの時に、最高値となり、デジタル信号
が０カウントの時に、最低値となるため、１２８カウン
トに補正値演算回路１８を初期設定し、この値を保持す
る。なお、この初期値は、図４ａのαＨである。初期設
定後、補正値演算回路１８は、初期値αＨを制御電圧デ
ータ信号としてＤ／Ａ変換回路１７に出力する（Ｓ
０）。
電源オン信号が補正値演算回路１８に入力され、補正値
演算回路１８が、初期値に設定される。この初期値は、
基準発振回路７が発振可能な発振周波数範囲の中の中間
の周波数を出力するカウント値に設定される。すなわ
ち、補正値演算回路１８の出力が８ビットのデジタル信
号であるならば、基準発振回路７の出力する基準周波数
信号の周波数は、８ビットのデジタル信号の最大値であ
る２５５カウントの時に、最高値となり、デジタル信号
が０カウントの時に、最低値となるため、１２８カウン
トに補正値演算回路１８を初期設定し、この値を保持す
る。なお、この初期値は、図４ａのαＨである。初期設
定後、補正値演算回路１８は、初期値αＨを制御電圧デ
ータ信号としてＤ／Ａ変換回路１７に出力する（Ｓ
０）。
【００１１】Ｄ／Ａ変換回路１７は、デジタル信号の制
御電圧データ信号である初期値αＨをアナログ信号に変
換し、図４ｂ図における制御電圧信号αｋとして、基準
発振回路７に出力する。
御電圧データ信号である初期値αＨをアナログ信号に変
換し、図４ｂ図における制御電圧信号αｋとして、基準
発振回路７に出力する。
【００１２】基準発振回路７は、出力する基準周波数信
号の周波数が、この制御電圧信号により制御され、制御
電圧信号がαＫの時、基準周波数信号Ｄを出力する。
号の周波数が、この制御電圧信号により制御され、制御
電圧信号がαＫの時、基準周波数信号Ｄを出力する。
【００１３】基準周波数信号Ｄは、位相比較回路４に入
力され、分周回路３の出力する局部発振周波数信号が分
周された分周信号と位相比較され、位相比較回路４が位
相差信号を低域通過フィルタ５に出力する。
力され、分周回路３の出力する局部発振周波数信号が分
周された分周信号と位相比較され、位相比較回路４が位
相差信号を低域通過フィルタ５に出力する。
【００１４】電圧制御発振回路６は、位相差信号が低域
通過フィルタ５で高周波成分が抑圧された低域周波数通
過信号を制御信号として取り込み、基準周波数信号の位
相と同期した局部発振周波数信号を出力する。低域周波
数通過信号の周波数と、局部発振周波数信号の周波数と
は、正比例の関係にあるため、基準周波数信号の周波数
と局部発振周波数信号の周波数とも正比例の関係にあ
る。
通過フィルタ５で高周波成分が抑圧された低域周波数通
過信号を制御信号として取り込み、基準周波数信号の位
相と同期した局部発振周波数信号を出力する。低域周波
数通過信号の周波数と、局部発振周波数信号の周波数と
は、正比例の関係にあるため、基準周波数信号の周波数
と局部発振周波数信号の周波数とも正比例の関係にあ
る。
【００１５】電圧制御発振回路６の出力した局部発振周
波数信号は、周波数混合回路１に入力され、周波数混合
回路１は、アンテナからの受信信号と周波数混合し、中
間周波数信号を出力する。なお、この周波数混合はアッ
パーローカルであり、局部発振周波数信号の周波数か
ら、受信信号の周波数を減算することにより中間周波数
信号が発生される。
波数信号は、周波数混合回路１に入力され、周波数混合
回路１は、アンテナからの受信信号と周波数混合し、中
間周波数信号を出力する。なお、この周波数混合はアッ
パーローカルであり、局部発振周波数信号の周波数か
ら、受信信号の周波数を減算することにより中間周波数
信号が発生される。
【００１６】中間周波数信号は、周波数測定カウンタ回
路２において、基準周波数信号をクロック信号として周
波数カウントされ、周波数測定カウンタ回路２は、周波
数カウント信号を減算回路８に出力する。
路２において、基準周波数信号をクロック信号として周
波数カウントされ、周波数測定カウンタ回路２は、周波
数カウント信号を減算回路８に出力する。
【００１７】減算回路８は、第１記憶回路９の出力する
周波数設定値信号、すなわち中間周波数信号が収束すべ
き所望の周波数を基準周波数信号によりカウントしたカ
ウント値に相当する値から、周波数カウント信号を減算
し、周波数誤差信号を補正値演算回路１８に出力する。
周波数設定値信号、すなわち中間周波数信号が収束すべ
き所望の周波数を基準周波数信号によりカウントしたカ
ウント値に相当する値から、周波数カウント信号を減算
し、周波数誤差信号を補正値演算回路１８に出力する。
【００１８】補正値演算回路１８は、周波数誤差信号の
正負の値に応じて、現在保持している初期値に一定値を
加算し、制御電圧データを発生する。すなわち、第１記
憶回路９に記憶されているカウント値はＡ、周波数測定
カウンタ回路２の出力する周波数カウント信号はＢ、減
算回路８の出力する周波数誤差信号はＤ１であるため、
補正値演算回路１８が、現在の中間周波数信号の周波数
が、本来収束すべき周波数よりも低いことを認識し、一
定のステップ幅であるｄを、保持している初期値αＨに
加算し、新たに制御電圧データ信号γＨを発生させる。
この制御電圧データ信号γＨは、αＨよりも大きいた
め、基準周波数信号の周波数、および局部発振周波数信
号の周波数も増加し、したがって、中間周波数信号の周
波数は収束すべき周波数に近づく。なお、同図Ｅおよび
Ｆは、本来収束すべき周波数と、実際に出力されている
周波数との周波数誤差の許容範囲であり、Ｅが上限値、
Ｆが下限値である。Ｅ−ＡおよびＡ−Ｆは、同値であ
り、周波数誤差信号が、この値の範囲内、すなわち、周
波数誤差許容範囲内に入っていたならば、中間周波数信
号の周波数の収束が完了、すなわち追い込みが完了した
として、ハイレベルの周波数制御完了信号をＣＰＵに出
力する。
正負の値に応じて、現在保持している初期値に一定値を
加算し、制御電圧データを発生する。すなわち、第１記
憶回路９に記憶されているカウント値はＡ、周波数測定
カウンタ回路２の出力する周波数カウント信号はＢ、減
算回路８の出力する周波数誤差信号はＤ１であるため、
補正値演算回路１８が、現在の中間周波数信号の周波数
が、本来収束すべき周波数よりも低いことを認識し、一
定のステップ幅であるｄを、保持している初期値αＨに
加算し、新たに制御電圧データ信号γＨを発生させる。
この制御電圧データ信号γＨは、αＨよりも大きいた
め、基準周波数信号の周波数、および局部発振周波数信
号の周波数も増加し、したがって、中間周波数信号の周
波数は収束すべき周波数に近づく。なお、同図Ｅおよび
Ｆは、本来収束すべき周波数と、実際に出力されている
周波数との周波数誤差の許容範囲であり、Ｅが上限値、
Ｆが下限値である。Ｅ−ＡおよびＡ−Ｆは、同値であ
り、周波数誤差信号が、この値の範囲内、すなわち、周
波数誤差許容範囲内に入っていたならば、中間周波数信
号の周波数の収束が完了、すなわち追い込みが完了した
として、ハイレベルの周波数制御完了信号をＣＰＵに出
力する。
【００１９】いま、周波数誤差信号Ｄ１は、周波数誤差
許容範囲外のため、補正値演算回路１８は、一定ステッ
プ幅ｄを、現在保持している初期値αＨに加算し、新た
に制御電圧データ信号γＨを発生するとともに、保持
し、この制御電圧データ信号γＨをＤ／Ａ変換回路１７
に出力する（Ｓ２）。
許容範囲外のため、補正値演算回路１８は、一定ステッ
プ幅ｄを、現在保持している初期値αＨに加算し、新た
に制御電圧データ信号γＨを発生するとともに、保持
し、この制御電圧データ信号γＨをＤ／Ａ変換回路１７
に出力する（Ｓ２）。
【００２０】Ｄ／Ａ変換回路１７は、制御電圧データ信
号γＨのアナログ量γＫを発生し、制御電圧信号として
基準発振回路７に出力する。
号γＨのアナログ量γＫを発生し、制御電圧信号として
基準発振回路７に出力する。
【００２１】基準発振回路７は、制御電圧信号γＫによ
り周波数制御され、周波数Ｊの基準周波数信号を出力す
る。
り周波数制御され、周波数Ｊの基準周波数信号を出力す
る。
【００２２】以下、基準周波数信号Ｊに基づき、局部発
振回路１は、局部発振周波数信号を出力する。周波数測
定カウンタ回路２は、周波数カウント信号Ｇを出力し、
減算回路８は、周波数誤差信号Ｄ３を出力する。
振回路１は、局部発振周波数信号を出力する。周波数測
定カウンタ回路２は、周波数カウント信号Ｇを出力し、
減算回路８は、周波数誤差信号Ｄ３を出力する。
【００２３】補正値演算回路１８は、周波数誤差信号Ｄ
３と、周波数誤差許容範囲とを比較し、この周波数誤差
信号Ｄ３が、その範囲に入っていないことと、周波数カ
ウント信号Ｇが、収束すべき周波数カウント値Ａ以下で
あることを認識し、現在保持している制御電圧データ信
号γＨに一定のステップ幅ｄを加算し、新たに制御電圧
データ信号εＨを発生、保持し、Ｄ／Ａ変換回路１７に
出力する。
３と、周波数誤差許容範囲とを比較し、この周波数誤差
信号Ｄ３が、その範囲に入っていないことと、周波数カ
ウント信号Ｇが、収束すべき周波数カウント値Ａ以下で
あることを認識し、現在保持している制御電圧データ信
号γＨに一定のステップ幅ｄを加算し、新たに制御電圧
データ信号εＨを発生、保持し、Ｄ／Ａ変換回路１７に
出力する。
【００２４】Ｄ／Ａ変換回路１７で変換されたアナログ
量である制御電圧信号εＫにより、基準発振回路７は、
周波数Ｋの基準周波数信号を出力する。
量である制御電圧信号εＫにより、基準発振回路７は、
周波数Ｋの基準周波数信号を出力する。
【００２５】さらに、基準周波数信号Ｋに基づき、局部
発振回路１は、局部発振周波数信号を出力する。周波数
測定カウンタ回路２は、周波数カウント信号Ｈを出力
し、減算回路８は、周波数誤差信号Ｄ４を出力する。
発振回路１は、局部発振周波数信号を出力する。周波数
測定カウンタ回路２は、周波数カウント信号Ｈを出力
し、減算回路８は、周波数誤差信号Ｄ４を出力する。
【００２６】補正値演算回路１８は、周波数誤差信号Ｄ
４と、周波数誤差所要範囲とを比較し、この周波数誤差
信号Ｄ４が、その範囲に入っていることを認識し、制御
完了として、ハイレベルの周波数制御完了信号をＣＰＵ
に出力する（Ｓ３）。
４と、周波数誤差所要範囲とを比較し、この周波数誤差
信号Ｄ４が、その範囲に入っていることを認識し、制御
完了として、ハイレベルの周波数制御完了信号をＣＰＵ
に出力する（Ｓ３）。
【００２７】以降、補正値演算回路１８の出力する制御
電圧データ信号はεＨに固定され、周波数混合回路１の
出力する中間周波数信号の周波数波は、常に、収束すべ
き周波数の許容範囲内となる。
電圧データ信号はεＨに固定され、周波数混合回路１の
出力する中間周波数信号の周波数波は、常に、収束すべ
き周波数の許容範囲内となる。
【００２８】ＣＰＵは、周波数制御完了信号を入力する
と、周波数混合回路１の出力する中間周波数信号の高域
成分が遮断され、増幅、復調された復調信号を取り込
み、中間周波数信号の信号解読を行う。
と、周波数混合回路１の出力する中間周波数信号の高域
成分が遮断され、増幅、復調された復調信号を取り込
み、中間周波数信号の信号解読を行う。
【００２９】なお、電源がオフにならない間は、補正値
演算回路１８は、制御が完了したときの制御電圧データ
信号εＨを保持している。したがって、受信信号の周波
数が変わったときは、この保持された値εＨを、上述し
た電源がオンになり、初期設定された初期値αＨと同等
に取り扱い、上記と同様にして周波数の制御動作を行
う。
演算回路１８は、制御が完了したときの制御電圧データ
信号εＨを保持している。したがって、受信信号の周波
数が変わったときは、この保持された値εＨを、上述し
た電源がオンになり、初期設定された初期値αＨと同等
に取り扱い、上記と同様にして周波数の制御動作を行
う。
【００３０】以上説明したように、この種の周波数制御
回路は、受信信号の周波数が変わったとしても、周波数
混合回路１の出力する中間周波数信号が一定値になるよ
うに自動制御することができる。
回路は、受信信号の周波数が変わったとしても、周波数
混合回路１の出力する中間周波数信号が一定値になるよ
うに自動制御することができる。
【００３１】
【発明が解決しようとする課題】しかしながら、この従
来の周波数制御回路では、中間周波数信号の本来収束す
べき周波数と、実際に出力している周波数との誤差が大
きい場合には、基準発振回路の出力する基準周波数の周
波数を制御するための制御電圧データ信号の可変量、す
なわちステップ幅が一定のため、その補正回数が増え、
周波数制御に時間がかかるという問題を有する。一方、
周波数制御に要する時間を短縮するために、ステップ幅
を大きくすると、周波数誤差の許容範囲を大きくとらな
くてはならなくなり、精度が劣化してしまう。さらに、
ステップ幅一定のため、中間周波数信号の周波数を収束
すべき周波数値に正確に調整することができないという
問題を有する。
来の周波数制御回路では、中間周波数信号の本来収束す
べき周波数と、実際に出力している周波数との誤差が大
きい場合には、基準発振回路の出力する基準周波数の周
波数を制御するための制御電圧データ信号の可変量、す
なわちステップ幅が一定のため、その補正回数が増え、
周波数制御に時間がかかるという問題を有する。一方、
周波数制御に要する時間を短縮するために、ステップ幅
を大きくすると、周波数誤差の許容範囲を大きくとらな
くてはならなくなり、精度が劣化してしまう。さらに、
ステップ幅一定のため、中間周波数信号の周波数を収束
すべき周波数値に正確に調整することができないという
問題を有する。
【００３２】本発明の目的は、上述した課題を解決し、
基準発振回路の出力する基準周波数信号の周波数を制御
する制御電圧データ信号の補正を行うステップ幅を、中
間周波数信号の本来収束すべき周波数と、実際に出力し
ている周波数との周波数誤差の大きさに応じて可変する
周波数制御回路を提供することにある。
基準発振回路の出力する基準周波数信号の周波数を制御
する制御電圧データ信号の補正を行うステップ幅を、中
間周波数信号の本来収束すべき周波数と、実際に出力し
ている周波数との周波数誤差の大きさに応じて可変する
周波数制御回路を提供することにある。
【００３３】
【課題を解決するための手段】上述した目的を達成する
ために、本発明による周波数制御回路は、アンテナから
の受信信号と局部発振周波数信号とから中間周波数信号
を出力する周波数混合回路と、基準発振回路を含み、局
部発振周波数信号を出力する局部発振回路と、中間周波
数信号の周波数と中間周波数信号が収束すべき周波数と
から周波数誤差信号を出力する第１の演算回路回路と、
周波数誤差信号に、基準発振回路の制御電圧値に対する
基準周波数信号の周波数の傾きθに関する情報である１
／Ｔａｎθなる補正値データ信号を乗算し、制御電圧ス
テップ幅信号を出力する第２の演算回路と、制御電圧ス
テップ幅信号に、保持回路の保持しているの制御電圧を
加算して、新たに制御電圧を出力する第３の演算回路と
から構成される。
ために、本発明による周波数制御回路は、アンテナから
の受信信号と局部発振周波数信号とから中間周波数信号
を出力する周波数混合回路と、基準発振回路を含み、局
部発振周波数信号を出力する局部発振回路と、中間周波
数信号の周波数と中間周波数信号が収束すべき周波数と
から周波数誤差信号を出力する第１の演算回路回路と、
周波数誤差信号に、基準発振回路の制御電圧値に対する
基準周波数信号の周波数の傾きθに関する情報である１
／Ｔａｎθなる補正値データ信号を乗算し、制御電圧ス
テップ幅信号を出力する第２の演算回路と、制御電圧ス
テップ幅信号に、保持回路の保持しているの制御電圧を
加算して、新たに制御電圧を出力する第３の演算回路と
から構成される。
【００３４】
【作用】制御電圧に比例して基準発振回路の出力する基
準周波数信号の周波数が決定されることと、局部発振周
波数信号の周波数が基準周波数信号の周波数に比例する
ことと、受信信号から局部発振周波数信号を減算するこ
とにより中間周波数信号が出力さるれことに鑑みて、周
波数誤差信号に、制御電圧に対する基準周波数信号の周
波数の傾きθに関する情報、１／Ｔａｎθを乗算した制
御電圧ステップ幅信号に、保持回路の保持している現在
の制御電圧を加算して新たに制御電圧を発させ、基準周
波数信号を制御することにより、１回の補正により、所
望の周波数の中間周波数信号を得ることができる。
準周波数信号の周波数が決定されることと、局部発振周
波数信号の周波数が基準周波数信号の周波数に比例する
ことと、受信信号から局部発振周波数信号を減算するこ
とにより中間周波数信号が出力さるれことに鑑みて、周
波数誤差信号に、制御電圧に対する基準周波数信号の周
波数の傾きθに関する情報、１／Ｔａｎθを乗算した制
御電圧ステップ幅信号に、保持回路の保持している現在
の制御電圧を加算して新たに制御電圧を発させ、基準周
波数信号を制御することにより、１回の補正により、所
望の周波数の中間周波数信号を得ることができる。
【００３５】
【実施例】次に本発明について図面を参照して詳細に説
明する。
明する。
【００３６】図１は、本発明の一実施例を示す周波数制
御回路のブロック図である。
御回路のブロック図である。
【００３７】図において、周波数混合回路１は、アンテ
ナからの受信信号の周波数と、後述する局部発振回路の
出力する局部発振周波数信号とを混合し、中間周波数信
号を発生する。
ナからの受信信号の周波数と、後述する局部発振回路の
出力する局部発振周波数信号とを混合し、中間周波数信
号を発生する。
【００３８】局部発振回路は、基準周波数信号を出力す
る基準発振回路７と、基準周波数信号の位相と後述する
分周回路３の出力する分周信号との位相とを比較し、位
相差信号を出力する位相比較回路４と、位相差信号の高
周波成分を遮断し、低域周波数通過信号を出力する低域
通過フィルタ５と、低域周波数通過信号により発振周波
数が制御され、局部発振周波数信号を出力する電圧制御
発振回路６と、局部発振周波数信号の周波数を分周する
分周回路３とから構成される。
る基準発振回路７と、基準周波数信号の位相と後述する
分周回路３の出力する分周信号との位相とを比較し、位
相差信号を出力する位相比較回路４と、位相差信号の高
周波成分を遮断し、低域周波数通過信号を出力する低域
通過フィルタ５と、低域周波数通過信号により発振周波
数が制御され、局部発振周波数信号を出力する電圧制御
発振回路６と、局部発振周波数信号の周波数を分周する
分周回路３とから構成される。
【００３９】周波数測定カウンタ回路２は、中間周波信
号の周波数を、基準周波数信号によりカウントし、周波
数カウント信号を出力する。
号の周波数を、基準周波数信号によりカウントし、周波
数カウント信号を出力する。
【００４０】減算回路８は、第１記憶回路９の出力する
周波数設定値信号、すなわち中間周波数信号が収束すべ
き所望の周波数を基準周波数信号によりカウントしたカ
ウント値に相当する値から、周波数カウント信号を減算
し、周波数誤差信号を出力する。
周波数設定値信号、すなわち中間周波数信号が収束すべ
き所望の周波数を基準周波数信号によりカウントしたカ
ウント値に相当する値から、周波数カウント信号を減算
し、周波数誤差信号を出力する。
【００４１】デジタルアナログ（Ｄ／Ａ）変換回路１７
は、後述するデジタル信号である制御電圧データ信号を
アナログ信号に変換し、制御電圧信号を基準発振回路７
に出力し、基準発振回路７の出力する基準周波数信号の
周波数制御を行う。
は、後述するデジタル信号である制御電圧データ信号を
アナログ信号に変換し、制御電圧信号を基準発振回路７
に出力し、基準発振回路７の出力する基準周波数信号の
周波数制御を行う。
【００４２】以上の構成は、従来の周波数制御回路と同
様の構成である。
様の構成である。
【００４３】第２記憶回路は、基準発振回路７の制御電
圧と発振周波数との特性に関する情報、すなわち、基準
発振回路７の出力する基準周波数信号の周波数の制御電
圧信号の電圧に対する傾きθに関する情報を補正値デー
タ信号として記憶している。
圧と発振周波数との特性に関する情報、すなわち、基準
発振回路７の出力する基準周波数信号の周波数の制御電
圧信号の電圧に対する傾きθに関する情報を補正値デー
タ信号として記憶している。
【００４４】乗算回路１０は、周波数誤差信号と補正値
データ信号とを乗算し、制御電圧ステップ幅信号を出力
する。
データ信号とを乗算し、制御電圧ステップ幅信号を出力
する。
【００４５】加算回路１２は、後述する補正回路１５が
保持していた制御電圧データ信号と、制御電圧ステップ
幅信号とを加算し、新たに制御電圧データ信号を発生
し、出力する。
保持していた制御電圧データ信号と、制御電圧ステップ
幅信号とを加算し、新たに制御電圧データ信号を発生
し、出力する。
【００４６】判定回路１３は、減算回路８の出力が０の
時にローレベルの信号を、０でないときにハイレベルの
信号を出力する。
時にローレベルの信号を、０でないときにハイレベルの
信号を出力する。
【００４７】スイッチ回路１４は、判定回路１３の出力
によりオンオフ制御され、減算回路８の出力がハイレベ
ルの時にオン、ローレベルの時にオフになる。
によりオンオフ制御され、減算回路８の出力がハイレベ
ルの時にオン、ローレベルの時にオフになる。
【００４８】反転回路１６は、判定回路１３の出力信号
を反転し、ＣＰＵに出力する。
を反転し、ＣＰＵに出力する。
【００４９】保持回路１５は、プリセッタブルなフリッ
プフロップにより構成され、スイッチ回路１４の出力が
Ｄ端子に、判定回路１３の出力がＣ端子に、電源回路の
出力がＰＲ端子に、Ｑ端子の出力が加算回路１２および
Ｄ／Ａ変換回路１７にそれぞれ接続される。
プフロップにより構成され、スイッチ回路１４の出力が
Ｄ端子に、判定回路１３の出力がＣ端子に、電源回路の
出力がＰＲ端子に、Ｑ端子の出力が加算回路１２および
Ｄ／Ａ変換回路１７にそれぞれ接続される。
【００５０】次に、図１に示したブロック図の動作を、
図２を参照にして説明する。
図２を参照にして説明する。
【００５１】まず、電源が投入されると、電源回路から
電源オン信号が保持回路１５のＰＲ端子に入力され、保
持回路１５が、初期値にプリセットされる。この初期値
は、基準発振回路７が発振可能な発振周波数範囲の中の
中間の周波数を出力するカウント値に設定される。すな
わち、保持回路１５の出力が８ビットのデジタル信号で
あるならば、基準発振回路７の出力する基準周波数信号
の周波数は、８ビットのデジタル信号の最大値である２
５５カウントの時に、最高値となり、デジタル信号が０
カウントの時に、最低値となるため、１２８カウントを
初期値として保持回路１５にプリセットする。なお、こ
の初期値は、図２ａにおいて、αＨに相当する。プリセ
ット後、保持回路１５は、初期値αＨを制御電圧データ
信号としてＤ／Ａ変換回路１７に出力する（Ｓ０）。
電源オン信号が保持回路１５のＰＲ端子に入力され、保
持回路１５が、初期値にプリセットされる。この初期値
は、基準発振回路７が発振可能な発振周波数範囲の中の
中間の周波数を出力するカウント値に設定される。すな
わち、保持回路１５の出力が８ビットのデジタル信号で
あるならば、基準発振回路７の出力する基準周波数信号
の周波数は、８ビットのデジタル信号の最大値である２
５５カウントの時に、最高値となり、デジタル信号が０
カウントの時に、最低値となるため、１２８カウントを
初期値として保持回路１５にプリセットする。なお、こ
の初期値は、図２ａにおいて、αＨに相当する。プリセ
ット後、保持回路１５は、初期値αＨを制御電圧データ
信号としてＤ／Ａ変換回路１７に出力する（Ｓ０）。
【００５２】Ｄ／Ａ変換回路１７は、デジタル信号の制
御電圧データ信号である初期値αＨをアナログ信号に変
換し、図２ｂ図における制御電圧信号αＫを基準発振回
路７に出力する。
御電圧データ信号である初期値αＨをアナログ信号に変
換し、図２ｂ図における制御電圧信号αＫを基準発振回
路７に出力する。
【００５３】基準発振回路７は、出力する基準周波数信
号の周波数が、この制御電圧信号により制御され、制御
電圧信号αＫにより、基準周波数信号Ｄを出力する。
号の周波数が、この制御電圧信号により制御され、制御
電圧信号αＫにより、基準周波数信号Ｄを出力する。
【００５４】基準周波数信号Ｄは、位相比較回路４に入
力され、分周回路３の出力する局部発振周波数信号が分
周された分周信号と位相比較され、位相比較回路４が位
相差信号を低域通過フィルタ５に出力する。
力され、分周回路３の出力する局部発振周波数信号が分
周された分周信号と位相比較され、位相比較回路４が位
相差信号を低域通過フィルタ５に出力する。
【００５５】電圧制御発振回路６は、位相差信号が低域
通過フィルタ５で高周波成分が抑圧された低域周波数通
過信号を制御信号として取り込み、局部発振周波数信号
を出力する。なお、電圧制御発振回路の出力する局部発
振周波数信号の周波数は、低域周波数通過信号の周波数
と正比例の関係にある。したがって、局部発振周波数信
号の周波数は、基準発振回路の出力する基準周波数信号
とも正比例の関係にあり、基準周波数信号の周波数によ
り、局部発振周波数信号の周波数は決定される。
通過フィルタ５で高周波成分が抑圧された低域周波数通
過信号を制御信号として取り込み、局部発振周波数信号
を出力する。なお、電圧制御発振回路の出力する局部発
振周波数信号の周波数は、低域周波数通過信号の周波数
と正比例の関係にある。したがって、局部発振周波数信
号の周波数は、基準発振回路の出力する基準周波数信号
とも正比例の関係にあり、基準周波数信号の周波数によ
り、局部発振周波数信号の周波数は決定される。
【００５６】電圧制御発振回路６の出力した局部発振周
波数信号は、周波数混合回路１に入力され、周波数混合
回路１は、アンテナが出力した受信信号と周波数混合
し、中間周波数信号を出力する。なお、この周波数混合
はアッパーローカルであり、局部発振周波数信号の周波
数から、受信信号の周波数を減算することにより中間周
波数信号が発生される。
波数信号は、周波数混合回路１に入力され、周波数混合
回路１は、アンテナが出力した受信信号と周波数混合
し、中間周波数信号を出力する。なお、この周波数混合
はアッパーローカルであり、局部発振周波数信号の周波
数から、受信信号の周波数を減算することにより中間周
波数信号が発生される。
【００５７】中間周波数信号は、周波数測定カウンタ回
路２において、基準周波数信号をクロック信号として周
波数カウントされ、周波数測定カウンタ回路２は、周波
数カウント信号Ｂを減算回路８に出力する。
路２において、基準周波数信号をクロック信号として周
波数カウントされ、周波数測定カウンタ回路２は、周波
数カウント信号Ｂを減算回路８に出力する。
【００５８】減算回路８は、第１記憶回路９の出力する
周波数設定値信号、すなわち中間周波数信号が収束すべ
き所望の周波数を基準周波数信号によりカウントしたカ
ウント値に相当する値Ａから、周波数カウント信号Ｂを
減算し、周波数誤差信号Ｄ１を乗算回路１０に出力す
る。
周波数設定値信号、すなわち中間周波数信号が収束すべ
き所望の周波数を基準周波数信号によりカウントしたカ
ウント値に相当する値Ａから、周波数カウント信号Ｂを
減算し、周波数誤差信号Ｄ１を乗算回路１０に出力す
る。
【００５９】乗算回路１０は、第２記憶部の出力する基
準発振回路の補正値データ信号、すなわち、図２ｂ図の
θに関する情報である、１／Ｔａｎθを周波数誤差信号
Ｄ１に乗算し、加算回路１２に制御電圧ステップ幅信号
Ｄ２を出力する。このθは、基準発振回路７における制
御電圧信号に対する基準周波数信号の出力特性に関する
ものであり、基準周波数信号の周波数は、制御電圧信号
の電圧値の増加に正比例して、増加する。また、前述し
た通り、基準周波数信号の周波数に正比例して局部発振
周波数信号の周波数は決定され、中間周波数信号が局部
発振周波数信号の周波数から、受信号の周波数を減算す
ることにより決定されるため、図２ａ図における制御電
圧データ信号のカウント値に対する周波数カウント信号
のカウント値の出力特性も傾きθを有する正比例になっ
ている。したがって、上述のように制御電圧ステップ幅
を算出することにより、基準周波数信号の１度の補正
で、中間周波数信号の周波数を所望の周波数に収束させ
ることができる。
準発振回路の補正値データ信号、すなわち、図２ｂ図の
θに関する情報である、１／Ｔａｎθを周波数誤差信号
Ｄ１に乗算し、加算回路１２に制御電圧ステップ幅信号
Ｄ２を出力する。このθは、基準発振回路７における制
御電圧信号に対する基準周波数信号の出力特性に関する
ものであり、基準周波数信号の周波数は、制御電圧信号
の電圧値の増加に正比例して、増加する。また、前述し
た通り、基準周波数信号の周波数に正比例して局部発振
周波数信号の周波数は決定され、中間周波数信号が局部
発振周波数信号の周波数から、受信号の周波数を減算す
ることにより決定されるため、図２ａ図における制御電
圧データ信号のカウント値に対する周波数カウント信号
のカウント値の出力特性も傾きθを有する正比例になっ
ている。したがって、上述のように制御電圧ステップ幅
を算出することにより、基準周波数信号の１度の補正
で、中間周波数信号の周波数を所望の周波数に収束させ
ることができる。
【００６０】加算回路１２は、制御電圧ステップ幅信号
Ｄ２と、保持回路１５の出力する制御電圧データ信号、
すなわち初期値αＨとを加算し、新たに制御電圧データ
信号βＨを発生し、スイッチ回路１４に出力する。
Ｄ２と、保持回路１５の出力する制御電圧データ信号、
すなわち初期値αＨとを加算し、新たに制御電圧データ
信号βＨを発生し、スイッチ回路１４に出力する。
【００６１】判定回路１３は、減算回路８の出力する周
波数誤差信号を入力し、いま、周波数誤差信号がＤ１で
あり、０でないため、ハイレベルの信号をスイッチ回路
１４、保持回路１５、および反転回路１６に出力する。
波数誤差信号を入力し、いま、周波数誤差信号がＤ１で
あり、０でないため、ハイレベルの信号をスイッチ回路
１４、保持回路１５、および反転回路１６に出力する。
【００６２】スイッチ回路１４は、判定回路１３の出力
信号がハイレベルのため、スイッチをオンにし、加算回
路１２の出力する新たに発生した制御電圧データ信号β
Ｈを保持回路１５に出力する。
信号がハイレベルのため、スイッチをオンにし、加算回
路１２の出力する新たに発生した制御電圧データ信号β
Ｈを保持回路１５に出力する。
【００６３】また、反転回路１６は、判定回路１３の出
力したハイレベルの信号を反転し、ローベルの信号をＣ
ＰＵに出力する。このローレベルの信号を受け、ＣＰＵ
は、周波数混合回路１の出力する中間周波数信号が、所
望の周波数に収束していないことを認識し、このときの
中間周波数信号の高周波成分を遮断、増幅、復調したれ
た信号を信号解読しない。
力したハイレベルの信号を反転し、ローベルの信号をＣ
ＰＵに出力する。このローレベルの信号を受け、ＣＰＵ
は、周波数混合回路１の出力する中間周波数信号が、所
望の周波数に収束していないことを認識し、このときの
中間周波数信号の高周波成分を遮断、増幅、復調したれ
た信号を信号解読しない。
【００６４】保持回路１５は、スイッチ回路の出力する
制御電圧データ信号βＨをＤ端子から入力し、判定回路
１３の出力するハイレベルの信号がＣ端子に入力された
ときに、このＤ端子からの制御電圧データ信号βＨを取
り込み、いままで保持していた初期値αＨに代えて、新
たに保持するとともに、制御電圧データ信号βＨをＤ／
Ａ変換回路１７に出力する（Ｓ１）。
制御電圧データ信号βＨをＤ端子から入力し、判定回路
１３の出力するハイレベルの信号がＣ端子に入力された
ときに、このＤ端子からの制御電圧データ信号βＨを取
り込み、いままで保持していた初期値αＨに代えて、新
たに保持するとともに、制御電圧データ信号βＨをＤ／
Ａ変換回路１７に出力する（Ｓ１）。
【００６５】Ｄ／Ａ変換回路１７は、保持回路１５の出
力する制御電圧データ信号βＨのアナログ量βＫを発生
し、制御電圧信号として基準発振回路７に出力する。
力する制御電圧データ信号βＨのアナログ量βＫを発生
し、制御電圧信号として基準発振回路７に出力する。
【００６６】基準発振回路７は、制御電圧信号βＫによ
り周波数制御され、周波数Ｃの基準周波数信号を出力す
る。
り周波数制御され、周波数Ｃの基準周波数信号を出力す
る。
【００６７】以下、基準周波数信号Ｃに基づき、局部発
振回路は、局部発振周波数信号を発生、周波数混合回路
１が中間周波数信号を発生し、周波数測定カウンタ回路
２が周波数カウント信号Ａを出力する。したがって、減
算回路８の出力する周波数誤差信号は、０となる。
振回路は、局部発振周波数信号を発生、周波数混合回路
１が中間周波数信号を発生し、周波数測定カウンタ回路
２が周波数カウント信号Ａを出力する。したがって、減
算回路８の出力する周波数誤差信号は、０となる。
【００６８】判定回路１３は、周波数誤差信号０を入力
し、ローレベルの信号を反転回路１６、保持回路１５、
およびスイッチ回路１４に出力する。
し、ローレベルの信号を反転回路１６、保持回路１５、
およびスイッチ回路１４に出力する。
【００６９】スイッチ回路１４はこのローレベルの信号
を入力し、スイッチオフにする。したがって、保持回路
１５のＤ端子には、信号は入力されず、また、Ｃ端子に
もハイレベル信号が入力されないため、保持回路１５
は、制御電圧データ信号βＨを保持しつづける。
を入力し、スイッチオフにする。したがって、保持回路
１５のＤ端子には、信号は入力されず、また、Ｃ端子に
もハイレベル信号が入力されないため、保持回路１５
は、制御電圧データ信号βＨを保持しつづける。
【００７０】また、ＣＰＵは、反転回路１６により、判
定回路１３が出力したローレベルの信号が反転されたハ
イレベルの信号を、周波数制御完了信号として入力し、
周波数混合回路１の出力する中間周波数信号の高域成分
が遮断され、増幅、復調された信号を取り込み、信号解
読を行う。
定回路１３が出力したローレベルの信号が反転されたハ
イレベルの信号を、周波数制御完了信号として入力し、
周波数混合回路１の出力する中間周波数信号の高域成分
が遮断され、増幅、復調された信号を取り込み、信号解
読を行う。
【００７１】なお、電源がオフにならない間は、保持回
路１５は、追い込みが完了したときの制御電圧データ信
号βＨを保持している。したがって、受信信号の周波数
が変わったときは、この保持された値βＨを、上述した
電源がオンになり、初期設定された初期値αＨと同等に
取り扱い、上記と同様にして周波数の追い込み動作を行
う。
路１５は、追い込みが完了したときの制御電圧データ信
号βＨを保持している。したがって、受信信号の周波数
が変わったときは、この保持された値βＨを、上述した
電源がオンになり、初期設定された初期値αＨと同等に
取り扱い、上記と同様にして周波数の追い込み動作を行
う。
【００７２】
【発明の効果】以上説明したように、本発明による周波
数制御回路は、所望の周波数の中間周波数信号を得るた
めに、周波数混合回路１がアッパーローカルであり、所
望の中間周波数の周波数に対する周波数誤差分だけ、局
部発振周波数信号の周波数を調整すれば良く、さらに、
局発振周波数信号の周波数の増減が、基準発振回路の出
力する基準周波数信号の周波数の増減に等しいことに着
目し、周波数誤差に、基準発振回路の出力特性である１
／Ｔａｎθを乗算するという構成を採用し、制御電圧ス
テップ幅を周波数誤差に応じて変化させるため、中間周
波数信号の周波数を所望の周波数に収束させるための周
波数追い込みを１度のみで行い、しかも、正確に行うこ
とができる。
数制御回路は、所望の周波数の中間周波数信号を得るた
めに、周波数混合回路１がアッパーローカルであり、所
望の中間周波数の周波数に対する周波数誤差分だけ、局
部発振周波数信号の周波数を調整すれば良く、さらに、
局発振周波数信号の周波数の増減が、基準発振回路の出
力する基準周波数信号の周波数の増減に等しいことに着
目し、周波数誤差に、基準発振回路の出力特性である１
／Ｔａｎθを乗算するという構成を採用し、制御電圧ス
テップ幅を周波数誤差に応じて変化させるため、中間周
波数信号の周波数を所望の周波数に収束させるための周
波数追い込みを１度のみで行い、しかも、正確に行うこ
とができる。
【図１】本発明の一実施例を示す周波数制御回路のブロ
ック図。
ック図。
【図２】図１に示したブロック図の動作を説明する特性
図。
図。
【図３】従来の周波数制御回路のブロック図。
【図４】図２に示したブロック図の動作を説明する特性
図。
図。
１ ・・・ 周波数混合回路 ２ ・・・ 周波数測定カウンタ回路 ３ ・・・ 分周回路 ４ ・・・ 位相比較回路 ５ ・・・ 低域通過フィルタ ６ ・・・ 電圧制御発振回路 ７ ・・・ 基準発振回路 ８ ・・・ 減算回路 ９ ・・・ 第１記憶回路 １０ ・・・ 乗算回路 １１ ・・・ 第２記憶回路 １２ ・・・ 加算回路 １３ ・・・ 判定回路 １４ ・・・ スイッチ回路 １５ ・・・ 保持回路 １６ ・・・ 反転回路 １７ ・・・ デジタルアナログ変換回路 １８ ・・・ 補正値演算回路
Claims (7)
- 【請求項１】アンテナからの受信信号と局部発振周波数
信号とから中間周波数信号を出力する周波数混合手段
と、 制御電圧を記憶している制御電圧保持手段と、 前記制御電圧により基準周波数信号を出力する基準発振
回路手段と、 前記基準周波数信号に位相同期した前記局部発振周波数
信号を出力する局部発振手段と、 前記中間周波数信号の周波数と前記中間周波数信号の周
波数が収束すべき周波数とから周波数誤差信号を出力す
る第１の演算手段と、 前記周波数誤差信号と前記制御電圧値に対する前記基準
周波数信号の周波数に関する情報である補正値データ信
号とから制御電圧ステップ幅信号を出力する第２の演算
手段と、 前記制御電圧ステップ幅信号に、前記制御電圧を加算し
て、補正された制御電圧を出力する第３の演算手段とか
ら構成されることを特徴とする周波数制御回路。 - 【請求項２】前記補正値データ信号が、前記制御電圧に
対する前記基準周波数信号の周波数の傾きθに関する情
報である１／Ｔａｎθから構成されることを特徴とする
請求項１記載の周波数制御回路。 - 【請求項３】前記第２の演算手段が、乗算回路から構成
されることを特徴とする請求項２周波数制御回路。 - 【請求項４】前記制御電圧保持手段が、プリセッタブル
なフリップフロップ回路から構成されることを特徴とす
る請求項２記載の周波数制御回路。 - 【請求項５】前記周波数誤差信号を入力し、前記周波数
誤差信号が０のときにローレベルの信号を出力し、前記
減算信号が０でないときに、ハイレベルの信号を出力す
る判定手段を含むことを特徴とする請求項４記載の周波
数制御回路。 - 【請求項６】前記ハイレベル信号が入力したときにオン
とし、前記ローレベル信号が入力したときにオフとし、
前記第３の演算手段の出力を前記プリセッタブルなフリ
ップフロップ回路のＤ端子に出力するスイッチ手段を含
むことを特徴とする請求項４記載の周波数制御回路。 - 【請求項７】前記プリセッタブルなフリップフロップ回
路が、前記ハイレベル信号がＣ端子に入力されたとき
に、前記制御電圧に代えて、前記補正された制御電圧を
保持することを特徴とする請求項５記載の周波数制御回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6172209A JP2689909B2 (ja) | 1994-07-25 | 1994-07-25 | 周波数制御回路 |
| US08/505,848 US5706315A (en) | 1994-07-25 | 1995-07-24 | Automatic frequency control device for tuning an intermediate frequency signal to a target frequency |
| GB9515250A GB2291751B (en) | 1994-07-25 | 1995-07-25 | Automatic frequency control device for tuning an intermediate frequency signal to a target frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6172209A JP2689909B2 (ja) | 1994-07-25 | 1994-07-25 | 周波数制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837473A true JPH0837473A (ja) | 1996-02-06 |
| JP2689909B2 JP2689909B2 (ja) | 1997-12-10 |
Family
ID=15937621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6172209A Expired - Fee Related JP2689909B2 (ja) | 1994-07-25 | 1994-07-25 | 周波数制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5706315A (ja) |
| JP (1) | JP2689909B2 (ja) |
| GB (1) | GB2291751B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7333828B2 (en) | 2002-12-31 | 2008-02-19 | Curitel Communications, Inc. | Method for compensating output power of mobile terminal |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5774799A (en) * | 1996-04-18 | 1998-06-30 | Ericsson Inc. | Automatic frequency control with adjacent channel interference protection |
| JPH10145255A (ja) * | 1996-11-14 | 1998-05-29 | Nec Shizuoka Ltd | 無線信号の選択呼出システムおよび選択呼出方法 |
| IL120223A0 (en) * | 1997-02-14 | 1997-06-10 | D S P C Israel Ltd | Method and system for controlling frequency |
| JPH1117750A (ja) * | 1997-06-20 | 1999-01-22 | Matsushita Electric Ind Co Ltd | 自動周波数制御装置 |
| US6603751B1 (en) * | 1998-02-13 | 2003-08-05 | Qualcomm Incorporated | Method and system for performing a handoff in a wireless communication system, such as a hard handoff |
| US20030194033A1 (en) | 1998-05-21 | 2003-10-16 | Tiedemann Edward G. | Method and apparatus for coordinating transmission of short messages with hard handoff searches in a wireless communications system |
| US6587446B2 (en) | 1999-02-11 | 2003-07-01 | Qualcomm Incorporated | Handoff in a wireless communication system |
| US7082293B1 (en) * | 1999-10-21 | 2006-07-25 | Broadcom Corporation | Adaptive radio transceiver with CMOS offset PLL |
| US6625431B1 (en) * | 1999-12-17 | 2003-09-23 | Funai Electronics, Co.. Ltd. | Tuner device |
| DE102004046476B4 (de) * | 2004-09-23 | 2007-04-19 | Elan Schaltelemente Gmbh & Co. Kg | Verfahren zur Erhöhung der Verfügbarkeit einer Funkstrecke |
| JP4771835B2 (ja) * | 2006-03-06 | 2011-09-14 | 株式会社リコー | トナー及び画像形成方法 |
| US8964692B2 (en) * | 2008-11-10 | 2015-02-24 | Qualcomm Incorporated | Spectrum sensing of bluetooth using a sequence of energy detection measurements |
| US8612794B2 (en) * | 2009-12-03 | 2013-12-17 | Casio Electronics Manufacturing Co., Ltd. | Clock signal generating device and electronic device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214637A (ja) * | 1984-04-10 | 1985-10-26 | Nec Corp | 周波数シンセサイザ方式ラジオ受信機 |
| JPS63131728A (ja) * | 1986-11-21 | 1988-06-03 | Mitsubishi Electric Corp | ダブルス−パ−ヘテロダイン方式無線機 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3085210A (en) * | 1960-08-11 | 1963-04-09 | Marvin D Aasen | Nonsearching automatic frequency control system |
| US3626301A (en) * | 1970-05-21 | 1971-12-07 | Trw Inc | Band-pass phase-lock receiver |
| JPS5957534A (ja) * | 1982-09-27 | 1984-04-03 | Alps Electric Co Ltd | 衛星放送用受信器の屋内ユニツト |
| GB2205460B (en) * | 1987-06-02 | 1991-09-04 | Multitone Electronics Plc | Local oscillators for radio receivers |
| GB2220317B (en) * | 1988-05-28 | 1992-07-22 | Motorola Israel Ltd | Automatically self-calibrating oscillators in heterodyned radio receivers |
| DE4013384A1 (de) * | 1990-04-26 | 1991-10-31 | Philips Patentverwaltung | Empfaenger mit einer anordnung zur frequenzablagenschaetzung |
| US5341402A (en) * | 1991-02-19 | 1994-08-23 | Tokyo Electric Co., Ltd. | Automatic frequency control method and device for use in receiver |
| JP2871932B2 (ja) * | 1992-02-13 | 1999-03-17 | 日本電気株式会社 | 周波数安定化回路 |
| GB2273405B (en) * | 1992-12-10 | 1996-12-04 | Motorola Israel Ltd | A communications device and method of calibration therefor |
| JP2908175B2 (ja) * | 1993-05-18 | 1999-06-21 | 日本電気株式会社 | 周波数安定化装置 |
| JP2880376B2 (ja) * | 1993-06-10 | 1999-04-05 | 三菱電機株式会社 | 周波数安定化装置 |
| US5612977A (en) * | 1993-12-28 | 1997-03-18 | Nec Corporation | Automatic frequency control circuit for a receiver of phase shift keying modulated signals |
| US5457716A (en) * | 1994-01-31 | 1995-10-10 | Motorola, Inc. | Automatic frequency control in a radio communication receiver |
-
1994
- 1994-07-25 JP JP6172209A patent/JP2689909B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-24 US US08/505,848 patent/US5706315A/en not_active Expired - Lifetime
- 1995-07-25 GB GB9515250A patent/GB2291751B/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214637A (ja) * | 1984-04-10 | 1985-10-26 | Nec Corp | 周波数シンセサイザ方式ラジオ受信機 |
| JPS63131728A (ja) * | 1986-11-21 | 1988-06-03 | Mitsubishi Electric Corp | ダブルス−パ−ヘテロダイン方式無線機 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7333828B2 (en) | 2002-12-31 | 2008-02-19 | Curitel Communications, Inc. | Method for compensating output power of mobile terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9515250D0 (en) | 1995-09-20 |
| GB2291751B (en) | 1999-07-21 |
| JP2689909B2 (ja) | 1997-12-10 |
| US5706315A (en) | 1998-01-06 |
| GB2291751A (en) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689909B2 (ja) | 周波数制御回路 | |
| US5752174A (en) | Radio receiver with automatic adjustment of oscillation frequencies | |
| JPH0744485B2 (ja) | 自動車電話装置 | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| JPH08288796A (ja) | 周波数自動制御回路 | |
| JP2880376B2 (ja) | 周波数安定化装置 | |
| JPH0770994B2 (ja) | 位相同期回路 | |
| JPH11289270A (ja) | 受信機 | |
| JPH0469450B2 (ja) | ||
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH08288843A (ja) | Ｐｌｌシンセサイザ | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JP2003124804A (ja) | 発振回路 | |
| JPH05122066A (ja) | 周波数シンセサイザ | |
| JP2002290234A (ja) | Ｐｌｌ回路 | |
| JPH05327492A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH08330998A (ja) | チューナ装置 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JP2004064098A (ja) | 自動周波数制御方式 | |
| JPS637022A (ja) | 位相同期発振器 | |
| JPH0637825A (ja) | Ｆｓｋ受信器 | |
| JPH07162272A (ja) | 自動周波数制御回路 | |
| JP2001320274A (ja) | Ｐｌｌ回路 | |
| JPH04237215A (ja) | Ｐｌｌ回路 | |
| JPH066178A (ja) | Ａｆｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |