JPH08335655A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH08335655A JPH08335655A JP7346366A JP34636695A JPH08335655A JP H08335655 A JPH08335655 A JP H08335655A JP 7346366 A JP7346366 A JP 7346366A JP 34636695 A JP34636695 A JP 34636695A JP H08335655 A JPH08335655 A JP H08335655A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- heat
- package according
- rod
- pkg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体パッケージを構成するリードから発生
する熱を効果的に放熱させ得る半導体パッケージを提供
することである。 【解決手段】 パッケージ（ＰＫＧ）の内部に半導体チ
ップ（Ｃ）の放熱のための下部放熱板（ＨＳ1）を内装
するとともに、前記下部放熱板（ＨＳ1）の上部に接着
された内部リード（ＩＬ）の上部に接着テープ（Ａ
Ｔ2）を接着し、前記接着テープ（ＡＴ2）の上部にも放
熱手段を備えて、内部リード（ＩＬ）から発生する熱を
パッケージ（ＰＫＧ）の外部へ速く放出し得ることによ
り、劣化問題を解決して、回路の信号伝達速度を高速化
させる等、高集積化半導体パッケージ製品の機能をなお
一層高めることができる。
する熱を効果的に放熱させ得る半導体パッケージを提供
することである。 【解決手段】 パッケージ（ＰＫＧ）の内部に半導体チ
ップ（Ｃ）の放熱のための下部放熱板（ＨＳ1）を内装
するとともに、前記下部放熱板（ＨＳ1）の上部に接着
された内部リード（ＩＬ）の上部に接着テープ（Ａ
Ｔ2）を接着し、前記接着テープ（ＡＴ2）の上部にも放
熱手段を備えて、内部リード（ＩＬ）から発生する熱を
パッケージ（ＰＫＧ）の外部へ速く放出し得ることによ
り、劣化問題を解決して、回路の信号伝達速度を高速化
させる等、高集積化半導体パッケージ製品の機能をなお
一層高めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージを
構成するリードから発生する熱を効果的に放熱させるた
めの半導体パッケージに関するものである。
構成するリードから発生する熱を効果的に放熱させるた
めの半導体パッケージに関するものである。
【０００２】
【従来の技術】一般に、半導体パッケージは外部回路と
の連結のための数多い外部リード（ＯＬ）を形成するこ
とになり、この外部リードはパッケージ（ＰＫＧ）内の
内部リード（ＩＬ）とワイヤ（Ｗ）を介して半導体チッ
プ（Ｃ）と接続される構成を有する。ところで、全ての
半導体パッケージは回路の動作時に各部材から多量の熱
が発生し、この際、パッケージ（ＰＫＧ）内に湿気が残
存していると、発生された熱により気泡が発生するか、
パッケージにクラックを誘発するか、酷い場合はパッケ
ージ自体の外部までも壊れる問題が発生し、回路では信
号伝達時間が遅延されて信号処理速度に悪影響を及ぼす
等の多くの問題を有していた。
の連結のための数多い外部リード（ＯＬ）を形成するこ
とになり、この外部リードはパッケージ（ＰＫＧ）内の
内部リード（ＩＬ）とワイヤ（Ｗ）を介して半導体チッ
プ（Ｃ）と接続される構成を有する。ところで、全ての
半導体パッケージは回路の動作時に各部材から多量の熱
が発生し、この際、パッケージ（ＰＫＧ）内に湿気が残
存していると、発生された熱により気泡が発生するか、
パッケージにクラックを誘発するか、酷い場合はパッケ
ージ自体の外部までも壊れる問題が発生し、回路では信
号伝達時間が遅延されて信号処理速度に悪影響を及ぼす
等の多くの問題を有していた。
【０００３】従って、このような問題点を解決するた
め、従来は、図１の例示のように半導体チップ（Ｃ）の
下部に放熱板（ヒートシンク；ＨＳ1）を付着させる構
成により、半導体チップ（Ｃ）から発生する熱を外部へ
放出させ得るようにしてきたのである。
め、従来は、図１の例示のように半導体チップ（Ｃ）の
下部に放熱板（ヒートシンク；ＨＳ1）を付着させる構
成により、半導体チップ（Ｃ）から発生する熱を外部へ
放出させ得るようにしてきたのである。
【０００４】
【発明が解決しようとする課題】しかしながら、半導体
チップが小面積に高集積化が行われ、パッケージの軽薄
短小化が進行されるにつれて、回路動作時に発生される
熱はさらに多くなり、これを放熱し得る手段は極めて限
定的であるため、現在でも効果的な熱放出に対する研究
が間断なく進行されている実情である。
チップが小面積に高集積化が行われ、パッケージの軽薄
短小化が進行されるにつれて、回路動作時に発生される
熱はさらに多くなり、これを放熱し得る手段は極めて限
定的であるため、現在でも効果的な熱放出に対する研究
が間断なく進行されている実情である。
【０００５】従って、本発明は軽薄短小化された構造を
有するとともに、高集積化された半導体パッケージから
発生する熱の放熱効果を極大化し得る手段を提供するこ
とである。
有するとともに、高集積化された半導体パッケージから
発生する熱の放熱効果を極大化し得る手段を提供するこ
とである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体パッケージは、半導体チップ（Ｃ）か
ら発生する熱を放熱するための下部放熱板（ＨＳ1）を
内装した半導体パッケージにおいて、下部放熱板（ＨＳ
1）の上面に接着された内部リード（ＩＬ）の上部に接
着テープ（ＡＴ2）を接着し、前記接着テープ（ＡＴ2）
の上部に内部リード（ＩＬ）の熱を放出し得る放熱手段
を備えることを特徴とする。
に本発明の半導体パッケージは、半導体チップ（Ｃ）か
ら発生する熱を放熱するための下部放熱板（ＨＳ1）を
内装した半導体パッケージにおいて、下部放熱板（ＨＳ
1）の上面に接着された内部リード（ＩＬ）の上部に接
着テープ（ＡＴ2）を接着し、前記接着テープ（ＡＴ2）
の上部に内部リード（ＩＬ）の熱を放出し得る放熱手段
を備えることを特徴とする。
【０００７】また、前記接着テープ（ＡＴ2）は電気的
に非伝導的であり、熱的には伝導性であることを特徴と
する。また、前記放熱手段がパッケージ（ＰＫＧ）に内
装される放熱棒（ＨＢ）であることを特徴とする。ま
た、放熱手段としての放熱棒（ＨＢ）が拡張されてパッ
ケージ（ＰＫＧ）の表面に露出されることを特徴とす
る。
に非伝導的であり、熱的には伝導性であることを特徴と
する。また、前記放熱手段がパッケージ（ＰＫＧ）に内
装される放熱棒（ＨＢ）であることを特徴とする。ま
た、放熱手段としての放熱棒（ＨＢ）が拡張されてパッ
ケージ（ＰＫＧ）の表面に露出されることを特徴とす
る。
【０００８】また、放熱手段としての放熱棒（ＨＢ）が
拡張されてパッケージ（ＰＫＧ）の外部に突出されるこ
とを特徴とする。また、放熱手段として放熱棒（ＨＢ）
を備え、前記放熱棒（ＨＢ）と一体に上部放熱板（ＨＳ
2）が形成されることを特徴とする。また、前記上部放
熱板（ＨＳ2）がパッケージ（ＰＫＧ）の表面に露出さ
れて露出面を有することを特徴とする。
拡張されてパッケージ（ＰＫＧ）の外部に突出されるこ
とを特徴とする。また、放熱手段として放熱棒（ＨＢ）
を備え、前記放熱棒（ＨＢ）と一体に上部放熱板（ＨＳ
2）が形成されることを特徴とする。また、前記上部放
熱板（ＨＳ2）がパッケージ（ＰＫＧ）の表面に露出さ
れて露出面を有することを特徴とする。
【０００９】また、前記放熱棒（ＨＳ2）がパッケージ
（ＰＫＧ）の外部に突出されることを特徴とする。ま
た、前記上部放熱板（ＨＳ2）の露出面に突出部位
（ａ）が形成されることを特徴とする。また、前記放熱
棒（ＨＢ）の側面にモルドコンパウンドが流動し得るよ
うに複数の円形又は多角形の流入口（ｂ）が穿孔される
ことを特徴とする。また、前記放熱棒（ＨＢ）と上部放
熱板（ＨＳ2）間に支持部（ＳＤ）を介在して上部放熱
板（ＨＳ2）と一体的に構成されることを特徴とする。
（ＰＫＧ）の外部に突出されることを特徴とする。ま
た、前記上部放熱板（ＨＳ2）の露出面に突出部位
（ａ）が形成されることを特徴とする。また、前記放熱
棒（ＨＢ）の側面にモルドコンパウンドが流動し得るよ
うに複数の円形又は多角形の流入口（ｂ）が穿孔される
ことを特徴とする。また、前記放熱棒（ＨＢ）と上部放
熱板（ＨＳ2）間に支持部（ＳＤ）を介在して上部放熱
板（ＨＳ2）と一体的に構成されることを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明すると次のようである。本発明は半導体パ
ッケージから発生する熱を効果的に放熱するため、パッ
ケージ（ＰＫＧ）の内部に半導体チップ（Ｃ）の放熱の
ための下部放熱板（ＨＳ1）を内装するとともに、前記
下部放熱板（ＨＳ1）の上部に接着された内部リード
（ＩＬ）の上部に接着テープ（ＡＴ2）を接着し、同接
着テープ（ＡＴ2）の上部に放熱手段を備えて、内部リ
ード（ＩＬ）から発生する熱をパッケージ（ＰＫＧ）の
外部へ速く拡散放出させ得るようにしたものである。
て詳細に説明すると次のようである。本発明は半導体パ
ッケージから発生する熱を効果的に放熱するため、パッ
ケージ（ＰＫＧ）の内部に半導体チップ（Ｃ）の放熱の
ための下部放熱板（ＨＳ1）を内装するとともに、前記
下部放熱板（ＨＳ1）の上部に接着された内部リード
（ＩＬ）の上部に接着テープ（ＡＴ2）を接着し、同接
着テープ（ＡＴ2）の上部に放熱手段を備えて、内部リ
ード（ＩＬ）から発生する熱をパッケージ（ＰＫＧ）の
外部へ速く拡散放出させ得るようにしたものである。
【００１１】ここで、内部リード（ＩＬ）の上部に接着
される接着テープ（ＡＴ2）は電気的に非伝導性で、各
内部リード間は電気的に絶縁された状態であり、熱的に
は伝導性で、各内部リード間から発生する熱は接着テー
プ（ＡＴ2）を通じて伝導され放熱手段である放熱棒
（ＨＢ）から放出される。
される接着テープ（ＡＴ2）は電気的に非伝導性で、各
内部リード間は電気的に絶縁された状態であり、熱的に
は伝導性で、各内部リード間から発生する熱は接着テー
プ（ＡＴ2）を通じて伝導され放熱手段である放熱棒
（ＨＢ）から放出される。
【００１２】前記接着テープ（ＡＴ2）の上部に接着さ
れる放熱手段である放熱棒（ＨＢ）は、図２に示すよう
に、パッケージ（ＰＫＧ）内に内装されるか、又はこの
放熱棒（ＨＢ）は、図４に示すように、その大きさを拡
張してパッケージ（ＰＫＧ）の表面に露出されるように
設置されるか、又はその以上に突出設置されて放熱効率
を高めることができるものである。
れる放熱手段である放熱棒（ＨＢ）は、図２に示すよう
に、パッケージ（ＰＫＧ）内に内装されるか、又はこの
放熱棒（ＨＢ）は、図４に示すように、その大きさを拡
張してパッケージ（ＰＫＧ）の表面に露出されるように
設置されるか、又はその以上に突出設置されて放熱効率
を高めることができるものである。
【００１３】又、放熱手段として放熱棒（ＨＢ）を備
え、その放熱棒（ＨＢ）と一体に上部放熱板（ＨＳ2）
を形成して、放熱効率を極大化することもできる。この
際、上部放熱板（ＨＳ2）は、図３に示すように、パッ
ケージ（ＰＫＧ）の表面に露出される露出面を有するよ
うにするとともに露出面に突出部位（ａ）を形成するこ
とができ、さらに上部放熱板（ＨＳ2）の全体をパッケ
ージ（ＰＫＧ）の外部へ大きく突出させることにより、
放熱効果を増大させることもできるものである。
え、その放熱棒（ＨＢ）と一体に上部放熱板（ＨＳ2）
を形成して、放熱効率を極大化することもできる。この
際、上部放熱板（ＨＳ2）は、図３に示すように、パッ
ケージ（ＰＫＧ）の表面に露出される露出面を有するよ
うにするとともに露出面に突出部位（ａ）を形成するこ
とができ、さらに上部放熱板（ＨＳ2）の全体をパッケ
ージ（ＰＫＧ）の外部へ大きく突出させることにより、
放熱効果を増大させることもできるものである。
【００１４】図５は本発明において、リードフレームの
リードに接着テープ（ＡＴ2）を付着した状態を示すリ
ードフレームの平面図である。即ち、これは図１〜図４
は半導体パッケージを上から見たもので、接着テープの
付着状態を示すものである。図６及び図７は上部放熱板
（ＨＳ2）上に放熱棒（ＨＢ）が配置された状態を示す
平面図及び斜視図である。
リードに接着テープ（ＡＴ2）を付着した状態を示すリ
ードフレームの平面図である。即ち、これは図１〜図４
は半導体パッケージを上から見たもので、接着テープの
付着状態を示すものである。図６及び図７は上部放熱板
（ＨＳ2）上に放熱棒（ＨＢ）が配置された状態を示す
平面図及び斜視図である。
【００１５】一方、本発明では、放熱棒の設置によるモ
ルド効率に鑑みて、放熱棒（ＨＢ）の側面方向にモルデ
ィングコンパウンドの流動を妨害しないように、複数の
多角形又は円形流入口（ｂ）を図８に形成することによ
り、モルド時、モルドコンパウンドが円滑に注入（流
動）されるようにするか、又は図９に示すように本発明
の放熱棒（ＨＢ）と上部放熱板（ＨＳ2）間に支持部
（ＳＤ）を介在して上部放熱板（ＨＳ2）との一体的構
成となるようにすることにより、モルドコンパウンドが
円滑に流動し得るようにするものである。
ルド効率に鑑みて、放熱棒（ＨＢ）の側面方向にモルデ
ィングコンパウンドの流動を妨害しないように、複数の
多角形又は円形流入口（ｂ）を図８に形成することによ
り、モルド時、モルドコンパウンドが円滑に注入（流
動）されるようにするか、又は図９に示すように本発明
の放熱棒（ＨＢ）と上部放熱板（ＨＳ2）間に支持部
（ＳＤ）を介在して上部放熱板（ＨＳ2）との一体的構
成となるようにすることにより、モルドコンパウンドが
円滑に流動し得るようにするものである。
【００１６】以上説明したように、本発明は、内部リー
ド（ＩＤ）の上部に接着テープ（ＡＴ2）を付着し、放
熱手段として放熱棒（ＨＢ）と上部放熱板（ＨＳ2）を
備えることにより、半導体パッケージの使用時、内部リ
ード（ＩＬ）から発生する熱が接着テープ（ＡＴ2）、
放熱棒（ＨＢ）及び上部放熱板（ＨＳ2）を通じて即時
放出可能であるので、既存の半導体パッケージが有して
いた劣化問題を易しく解決して回路の信号伝達速度を高
速化させ得る等、高集積化半導体パッケージ製品の機能
をなお一層高めることができる。
ド（ＩＤ）の上部に接着テープ（ＡＴ2）を付着し、放
熱手段として放熱棒（ＨＢ）と上部放熱板（ＨＳ2）を
備えることにより、半導体パッケージの使用時、内部リ
ード（ＩＬ）から発生する熱が接着テープ（ＡＴ2）、
放熱棒（ＨＢ）及び上部放熱板（ＨＳ2）を通じて即時
放出可能であるので、既存の半導体パッケージが有して
いた劣化問題を易しく解決して回路の信号伝達速度を高
速化させ得る等、高集積化半導体パッケージ製品の機能
をなお一層高めることができる。
【図１】一般のヒートシンクが内装された半導体パッケ
ージの断面構成図である。
ージの断面構成図である。
【図２】本発明において、リードの放熱のための放熱棒
が備えられた半導体パッケージの断面構成図である。
が備えられた半導体パッケージの断面構成図である。
【図３】本発明の他の実施例を示す半導体パッケージの
断面構成図である。
断面構成図である。
【図４】本発明のさらに他の実施例を示す半導体パッケ
ージの断面構成図である。
ージの断面構成図である。
【図５】本発明において、リードフレームのリードに接
着テープを付着した状態を示すリードフレームの平面図
である。
着テープを付着した状態を示すリードフレームの平面図
である。
【図６】本発明において、半導体パッケージに内装され
る上部放熱板の底面図である。
る上部放熱板の底面図である。
【図７】本発明において、半導体パッケージに内装され
る上部放熱板の斜視図である。
る上部放熱板の斜視図である。
【図８】本発明のリードに設置される放熱棒の側面構成
図である。
図である。
【図９】本発明において、放熱棒と上部放熱板間に支持
部を使用して一体形に構成した一例を示す例示図であ
る。
部を使用して一体形に構成した一例を示す例示図であ
る。
Ｃ 半導体チップ ＨＳ1 下部放熱板 ＨＳ2 上部放熱板 ＩＬ 内部リード ＡＴ1，ＡＴ2 接着テープ ＰＫＧ パッケージ ＨＢ 放熱棒 ａ 露出面突出部位 ｂ 流入口 ＳＤ 支持部
Claims (11)
- 【請求項１】 半導体チップ（Ｃ）から発生する熱を放
熱するための下部放熱板（ＨＳ1）を内装した半導体パ
ッケージにおいて、 下部放熱板（ＨＳ1）の上面に接着された内部リード
（ＩＬ）の上部に接着テープ（ＡＴ2）を接着し、前記
接着テープ（ＡＴ2）の上部に内部リード（ＩＬ）の熱
を放出し得る放熱手段を備えることを特徴とする半導体
パッケージ。 - 【請求項２】 前記接着テープ（ＡＴ2）は電気的に非
伝導的であり、熱的には伝導性であることを特徴とする
請求項１記載の半導体パッケージ。 - 【請求項３】 前記放熱手段がパッケージ（ＰＫＧ）に
内装される放熱棒（ＨＢ）であることを特徴とする請求
項１記載の半導体パッケージ。 - 【請求項４】 放熱手段としての放熱棒（ＨＢ）が拡張
されてパッケージ（ＰＫＧ）の表面に露出されることを
特徴とする請求項３記載の半導体パッケージ。 - 【請求項５】 放熱手段としての放熱棒（ＨＢ）が拡張
されてパッケージ（ＰＫＧ）の外部に突出されることを
特徴とする請求項３記載の半導体パッケージ。 - 【請求項６】 放熱手段として放熱棒（ＨＢ）を備え、
前記放熱棒（ＨＢ）と一体に上部放熱板（ＨＳ2）が形
成されることを特徴とする請求項１記載の半導体パッケ
ージ。 - 【請求項７】 前記上部放熱板（ＨＳ2）がパッケージ
（ＰＫＧ）の表面に露出されて露出面を有することを特
徴とする請求項６記載の半導体パッケージ。 - 【請求項８】 前記放熱棒（ＨＳ2）がパッケージ（Ｐ
ＫＧ）の外部に突出されることを特徴とする請求項６記
載の半導体パッケージ。 - 【請求項９】 前記上部放熱板（ＨＳ2）の露出面に突
出部位（ａ）が形成されることを特徴とする請求項７記
載の半導体パッケージ。 - 【請求項１０】 前記放熱棒（ＨＢ）の側面にモルドコ
ンパウンドが流動し得るように複数の円形又は多角形の
流入口（ｂ）が穿孔されることを特徴とする請求項３乃
至９のいずれか一項記載の半導体パッケージ。 - 【請求項１１】 前記放熱棒（ＨＢ）と上部放熱板（Ｈ
Ｓ2）間に支持部（ＳＤ）を介在して上部放熱板（Ｈ
Ｓ2）と一体的に構成されることを特徴とする請求項６
乃至９のいずれか一項記載の半導体パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034663A KR0170023B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 패키지 |
| KR1994-P-34663 | 1994-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335655A true JPH08335655A (ja) | 1996-12-17 |
| JP2660504B2 JP2660504B2 (ja) | 1997-10-08 |
Family
ID=19401873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7346366A Expired - Lifetime JP2660504B2 (ja) | 1994-12-16 | 1995-12-12 | 半導体パッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5629561A (ja) |
| JP (1) | JP2660504B2 (ja) |
| KR (1) | KR0170023B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244721B1 (ko) * | 1997-05-13 | 2000-02-15 | 김규현 | 반도체패키지 |
| JP2007142226A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法、およびその半導体装置に用いるリードフレームの製造方法 |
| JP2009246319A (ja) * | 2008-04-01 | 2009-10-22 | Fujikura Ltd | ヒートスプレッダーおよびその製造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854511A (en) * | 1995-11-17 | 1998-12-29 | Anam Semiconductor, Inc. | Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads |
| US5825623A (en) * | 1995-12-08 | 1998-10-20 | Vlsi Technology, Inc. | Packaging assemblies for encapsulated integrated circuit devices |
| KR19980035920A (ko) * | 1996-11-15 | 1998-08-05 | 구자홍 | 에스오피타입 반도체 패키지 |
| JP3003638B2 (ja) * | 1997-08-05 | 2000-01-31 | 日本電気株式会社 | 半導体装置、その製造方法 |
| US6049125A (en) | 1997-12-29 | 2000-04-11 | Micron Technology, Inc. | Semiconductor package with heat sink and method of fabrication |
| US6002165A (en) * | 1998-02-23 | 1999-12-14 | Micron Technology, Inc. | Multilayered lead frame for semiconductor packages |
| US6075288A (en) | 1998-06-08 | 2000-06-13 | Micron Technology, Inc. | Semiconductor package having interlocking heat sinks and method of fabrication |
| US6215175B1 (en) | 1998-07-06 | 2001-04-10 | Micron Technology, Inc. | Semiconductor package having metal foil die mounting plate |
| JP2000058735A (ja) * | 1998-08-07 | 2000-02-25 | Hitachi Ltd | リードフレーム、半導体装置及び半導体装置の製造方法 |
| TW388976B (en) * | 1998-10-21 | 2000-05-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with fully exposed heat sink |
| US6545350B2 (en) * | 2001-01-31 | 2003-04-08 | United Microelectronics Corp. | Integrated circuit packages and the method for the same |
| US6429513B1 (en) | 2001-05-25 | 2002-08-06 | Amkor Technology, Inc. | Active heat sink for cooling a semiconductor chip |
| US7145254B2 (en) * | 2001-07-26 | 2006-12-05 | Denso Corporation | Transfer-molded power device and method for manufacturing transfer-molded power device |
| US7126218B1 (en) | 2001-08-07 | 2006-10-24 | Amkor Technology, Inc. | Embedded heat spreader ball grid array |
| US6737750B1 (en) | 2001-12-07 | 2004-05-18 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
| JP3923368B2 (ja) * | 2002-05-22 | 2007-05-30 | シャープ株式会社 | 半導体素子の製造方法 |
| US7345364B2 (en) * | 2004-02-04 | 2008-03-18 | Agere Systems Inc. | Structure and method for improved heat conduction for semiconductor devices |
| TWI255541B (en) * | 2005-09-29 | 2006-05-21 | Advanced Semiconductor Eng | Package of leadframe with heatsinks |
| US7468548B2 (en) * | 2005-12-09 | 2008-12-23 | Fairchild Semiconductor Corporation | Thermal enhanced upper and dual heat sink exposed molded leadless package |
| KR100798895B1 (ko) * | 2006-12-21 | 2008-01-29 | 주식회사 실리콘웍스 | 방열패턴을 구비하는 반도체 집적회로 |
| CN104576565A (zh) * | 2013-10-18 | 2015-04-29 | 飞思卡尔半导体公司 | 具有散热体的半导体器件及其组装方法 |
| KR20160009950A (ko) | 2014-07-17 | 2016-01-27 | 주식회사 솔루엠 | 리드프레임 및 이를 갖는 전력 반도체 패키지 |
| DE102020215812A1 (de) | 2020-12-14 | 2022-06-15 | Robert Bosch Gesellschaft mit beschränkter Haftung | Leistungsmodul |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63222450A (ja) * | 1987-03-11 | 1988-09-16 | Hitachi Chem Co Ltd | 半導体装置およびその製造法 |
| US5064968A (en) * | 1990-01-16 | 1991-11-12 | Hughes Aircraft Company | Domed lid for integrated circuit package |
| JPH055411A (ja) * | 1991-06-28 | 1993-01-14 | Sekiyu Sangyo Kasseika Center | デイーゼルエンジンの排気ガス浄化装置 |
| JPH05206337A (ja) * | 1992-01-27 | 1993-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 放射熱伝達装置 |
| US5280409A (en) * | 1992-10-09 | 1994-01-18 | Sun Microsystems, Inc. | Heat sink and cover for tab integrated circuits |
| JP2740602B2 (ja) * | 1992-10-21 | 1998-04-15 | 京セラ株式会社 | 半導体素子収納用パッケージ |
| JPH06275677A (ja) * | 1993-03-23 | 1994-09-30 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージおよび半導体装置 |
| US5485037A (en) * | 1993-04-12 | 1996-01-16 | Amkor Electronics, Inc. | Semiconductor device having a thermal dissipator and electromagnetic shielding |
-
1994
- 1994-12-16 KR KR1019940034663A patent/KR0170023B1/ko not_active IP Right Cessation
-
1995
- 1995-12-12 JP JP7346366A patent/JP2660504B2/ja not_active Expired - Lifetime
- 1995-12-12 US US08/570,794 patent/US5629561A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244721B1 (ko) * | 1997-05-13 | 2000-02-15 | 김규현 | 반도체패키지 |
| JP2007142226A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法、およびその半導体装置に用いるリードフレームの製造方法 |
| JP4688647B2 (ja) * | 2005-11-21 | 2011-05-25 | パナソニック株式会社 | 半導体装置とその製造方法 |
| JP2009246319A (ja) * | 2008-04-01 | 2009-10-22 | Fujikura Ltd | ヒートスプレッダーおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2660504B2 (ja) | 1997-10-08 |
| US5629561A (en) | 1997-05-13 |
| KR0170023B1 (ko) | 1999-02-01 |
| KR960026690A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2660504B2 (ja) | 半導体パッケージ | |
| US7550832B2 (en) | Stackable semiconductor package | |
| KR100781100B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JPH04263457A (ja) | 半導体装置 | |
| JPH02291160A (ja) | 半導体装置 | |
| JP2000049271A (ja) | 半導体装置 | |
| JPH0529504A (ja) | ヒートシンク付半導体パツケージ | |
| JP2961976B2 (ja) | ヒートシンク付半導体パッケージ | |
| JPH06112674A (ja) | 電子部品搭載装置用のヒートシンク | |
| JP2718203B2 (ja) | ヒートシンク付セラミックパッケージ | |
| JPH07283352A (ja) | 半導体装置及びその搬送方法 | |
| JPH04269855A (ja) | ヒートシンク付半導体パッケージ | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| KR200183066Y1 (ko) | 반도체 패키지 제조용 히트싱크구조 | |
| JPH09139444A (ja) | 樹脂封止型半導体装置 | |
| JPH06326230A (ja) | 樹脂封止型半導体装置 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JPH1056110A (ja) | 半導体用プラスチックパッケージと半導体装置 | |
| JPH05198735A (ja) | マルチチップモジュール | |
| JPH04267547A (ja) | ヒートシンク付半導体パッケージ | |
| KR940011796B1 (ko) | 반도체장치 | |
| JPH06236944A (ja) | 半導体実装における放熱装置 | |
| KR200176241Y1 (ko) | 반도체 패키지 구조 | |
| JPH0789279A (ja) | Ｉｃカードのｉｃモジュール実装構造 | |
| JPH0831986A (ja) | 放熱板付半導体装置 |