JPH08321745A - オーディオデータ処理装置 - Google Patents
オーディオデータ処理装置Info
- Publication number
- JPH08321745A JPH08321745A JP7330105A JP33010595A JPH08321745A JP H08321745 A JPH08321745 A JP H08321745A JP 7330105 A JP7330105 A JP 7330105A JP 33010595 A JP33010595 A JP 33010595A JP H08321745 A JPH08321745 A JP H08321745A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data processing
- interpolation
- audio data
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
- H04H60/04—Studio equipment; Interconnection of studios
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
- Stereophonic System (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】高速処理が可能で、且つ汎用性に優れたオーデ
ィオデータの処理が実現できる。 【解決手段】複数のデジタルオーディオ入力チャネルＣ
Ｈ１〜ＣＨ６を並列的に入力接続し、規格化された統一
サンプル周波数４４．１ＫＨｚで決まる周期Ｔｕ毎に、
各入力チャネルのデータを時分割で個別に処理した後に
指定された混合を行ってＤＡコンバータ４４からライン
アウトするデータ処理回路１０を設ける。データ処理回
路１０は、統一サンプル周波数４４．１ＫＨｚとオーデ
ィオデータの音源サンプル周波数が相違する場合、補間
処理を行う。データ処理回路１０としては乗算パイプラ
イン回路と加減算パイプライン回路を備えたロジックを
使用する。
ィオデータの処理が実現できる。 【解決手段】複数のデジタルオーディオ入力チャネルＣ
Ｈ１〜ＣＨ６を並列的に入力接続し、規格化された統一
サンプル周波数４４．１ＫＨｚで決まる周期Ｔｕ毎に、
各入力チャネルのデータを時分割で個別に処理した後に
指定された混合を行ってＤＡコンバータ４４からライン
アウトするデータ処理回路１０を設ける。データ処理回
路１０は、統一サンプル周波数４４．１ＫＨｚとオーデ
ィオデータの音源サンプル周波数が相違する場合、補間
処理を行う。データ処理回路１０としては乗算パイプラ
イン回路と加減算パイプライン回路を備えたロジックを
使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル音源から
のオーディオデータを入力して必要なデータ処理を施し
た後にアナログ信号に変換してラインアウトするオーデ
ィオデータ処理装置に関し、特に、パイプライン化され
たロジック回路を使用して多チャネルのデジタル処理を
時分割で行うようにしたオーディオデータ処理装置に関
する。
のオーディオデータを入力して必要なデータ処理を施し
た後にアナログ信号に変換してラインアウトするオーデ
ィオデータ処理装置に関し、特に、パイプライン化され
たロジック回路を使用して多チャネルのデジタル処理を
時分割で行うようにしたオーディオデータ処理装置に関
する。
【０００２】
【従来の技術】近年、コンピュータ等のマルチメディア
機器と呼ばれる機器では異なる複数のデジタル音源から
のオーディオデータを再生できることが要求されてお
り、これらの複数のデジタル音源からのオーディオデー
タをミキシングして出力する必要がある。特にコンピュ
ータに要求されるデジタル音源は、異なる流れで設計さ
れた複数のデジタル音源があり、これらの全ての音源に
対処できるデータ処理装置が要求される。
機器と呼ばれる機器では異なる複数のデジタル音源から
のオーディオデータを再生できることが要求されてお
り、これらの複数のデジタル音源からのオーディオデー
タをミキシングして出力する必要がある。特にコンピュ
ータに要求されるデジタル音源は、異なる流れで設計さ
れた複数のデジタル音源があり、これらの全ての音源に
対処できるデータ処理装置が要求される。
【０００３】このように、異なる流れで設計された種々
のデジタル音源は、それぞれ個別のサンプリング周波数
で設計されているために、それぞれのサンプリング周波
数に対応したデジタルアナログコンバータ（ＤＡＣ）を
用意する必要がある。例えば、ＰＣＭ音源（ウェーブテ
ーブル音源）と呼ばれる音源装置（ウウェーブテーブル
シンセシス）は、例えば８個の入力チャネルがあり、そ
れらの入力チャネルに入力された同じサンプリング周期
のオーディオデータを加算するものである。
のデジタル音源は、それぞれ個別のサンプリング周波数
で設計されているために、それぞれのサンプリング周波
数に対応したデジタルアナログコンバータ（ＤＡＣ）を
用意する必要がある。例えば、ＰＣＭ音源（ウェーブテ
ーブル音源）と呼ばれる音源装置（ウウェーブテーブル
シンセシス）は、例えば８個の入力チャネルがあり、そ
れらの入力チャネルに入力された同じサンプリング周期
のオーディオデータを加算するものである。
【０００４】このようなＰＣＭ音源に対処できるように
するためには、８ｋＨｚ，１６ｋＨｚ，３２ｋＨｚ，４
８ｋＨｚといったサンプリング周波数に対応したＤＡＣ
を用意し、それぞれのＤＡＣから出力されたアナログ信
号をトランジスタ等のアナログデバイスを用いてミキシ
ングする。また、別の方法として、８ｋＨｚ，１６ｋＨ
ｚ，３２ｋＨｚ，４８ｋＨｚといった周波数に切替え可
能なＤＡＣを用意し、サンプリング周波数に応じてＤＡ
Ｃを動作させるクロック周波数を変更することにより、
様々なＰＣＭを再現している。
するためには、８ｋＨｚ，１６ｋＨｚ，３２ｋＨｚ，４
８ｋＨｚといったサンプリング周波数に対応したＤＡＣ
を用意し、それぞれのＤＡＣから出力されたアナログ信
号をトランジスタ等のアナログデバイスを用いてミキシ
ングする。また、別の方法として、８ｋＨｚ，１６ｋＨ
ｚ，３２ｋＨｚ，４８ｋＨｚといった周波数に切替え可
能なＤＡＣを用意し、サンプリング周波数に応じてＤＡ
Ｃを動作させるクロック周波数を変更することにより、
様々なＰＣＭを再現している。
【０００５】また、ＦＭ音源と呼ばれる音源装置は、正
弦波信号の組み合わせで記録された情報と例えば５５．
５ｋＨｚというサンプリング周期のデジタル音源の形で
出力される。更に、ＰＣＭ音源と似た形式のもので、Ｃ
Ｄプレーヤーやディジタルオーディオテープのような連
続した音声や音楽をＰＣＭで記録したデジタルオーディ
オ音源があり、このデジタルオーディオ音源は例えば４
４．１ｋＨｚといった規格で規定されたサンプリング周
期のオーディオデータが出力される。
弦波信号の組み合わせで記録された情報と例えば５５．
５ｋＨｚというサンプリング周期のデジタル音源の形で
出力される。更に、ＰＣＭ音源と似た形式のもので、Ｃ
Ｄプレーヤーやディジタルオーディオテープのような連
続した音声や音楽をＰＣＭで記録したデジタルオーディ
オ音源があり、このデジタルオーディオ音源は例えば４
４．１ｋＨｚといった規格で規定されたサンプリング周
期のオーディオデータが出力される。
【０００６】
【発明が解決しようとする課題】このようにパーソナル
コンピューターに要求される音源装置には、様々なサン
プリング周期のデジタル音源があり、それぞれの音源に
対応したＤＡＣを用意しなければならない。更に、これ
らの音源を同時に出力可能とする場合には、それぞれの
音源に対応して設けられたＤＡＣから出力されるアナロ
グオーディオデータをアナログデバイスを用いてミキシ
ングしなければならない。その結果、集積技術が向上し
ているデジタルデバイスに対し、集積化が困難なアナロ
グデバイスを用いなければならないので、種々の音源装
置に対応すると、印刷配線基板上での音源回路が専有す
る面積が大きくなってしまう。
コンピューターに要求される音源装置には、様々なサン
プリング周期のデジタル音源があり、それぞれの音源に
対応したＤＡＣを用意しなければならない。更に、これ
らの音源を同時に出力可能とする場合には、それぞれの
音源に対応して設けられたＤＡＣから出力されるアナロ
グオーディオデータをアナログデバイスを用いてミキシ
ングしなければならない。その結果、集積技術が向上し
ているデジタルデバイスに対し、集積化が困難なアナロ
グデバイスを用いなければならないので、種々の音源装
置に対応すると、印刷配線基板上での音源回路が専有す
る面積が大きくなってしまう。
【０００７】また、これのデジタル音源を装備し、音源
回路の縮小を計る方法として、これらの種々のデジタル
音源のサンプリング周波数に対応可能なＤＡＣを設け、
種々のデジタル音源のオーディオデータをＤＡＣに選択
的に入力する、つまり、デジタル的な選択回路を用いる
ことによって、表面上はこれらの音源に対応可能とする
方法がある。
回路の縮小を計る方法として、これらの種々のデジタル
音源のサンプリング周波数に対応可能なＤＡＣを設け、
種々のデジタル音源のオーディオデータをＤＡＣに選択
的に入力する、つまり、デジタル的な選択回路を用いる
ことによって、表面上はこれらの音源に対応可能とする
方法がある。
【０００８】しかし、このように選択的に出力可能とし
た装置では、同時に複数のデジタル音源を再生すること
ができないという欠点がある。このように複数のデジタ
ル音源を再生することができないという欠点を補い、更
に、音源回路を縮小する方法として、集積密度の向上が
可能なデジタル回路で上述のミキシング回路を実現する
ことが考えられる。
た装置では、同時に複数のデジタル音源を再生すること
ができないという欠点がある。このように複数のデジタ
ル音源を再生することができないという欠点を補い、更
に、音源回路を縮小する方法として、集積密度の向上が
可能なデジタル回路で上述のミキシング回路を実現する
ことが考えられる。
【０００９】近年、コンピュータ等では異なる複数のデ
ジタル音源からのオーディオデータが用いられており、
各種オーディオデータに対して補間、音量調整、フィル
タリング及びミキサ等の処理を、デジタルデータのまま
対処できるデータ処理装置が要求されている。このよう
に各種のオーディオ信号をデジタルデータで処理しよう
とする場合、音源が異なると音源サンプル周波数が異な
るため、音源サンプル周波数を統一サンプルする必要が
ある。通常、音源側には出力サンプリング周波数を変更
する手段はないので、コンピュータ側に設けたデジタル
オーディオの処理装置で、４４．１ｋＨｚや４８ＫＨｚ
等の統一サンプル周波数に変換して出力する必要があ
る。
ジタル音源からのオーディオデータが用いられており、
各種オーディオデータに対して補間、音量調整、フィル
タリング及びミキサ等の処理を、デジタルデータのまま
対処できるデータ処理装置が要求されている。このよう
に各種のオーディオ信号をデジタルデータで処理しよう
とする場合、音源が異なると音源サンプル周波数が異な
るため、音源サンプル周波数を統一サンプルする必要が
ある。通常、音源側には出力サンプリング周波数を変更
する手段はないので、コンピュータ側に設けたデジタル
オーディオの処理装置で、４４．１ｋＨｚや４８ＫＨｚ
等の統一サンプル周波数に変換して出力する必要があ
る。
【００１０】従来、オーディオ信号をディジタルデータ
として処理する装置を構成しようとする場合は、完全な
ロジックで組むか、デジタル・シグナル・プロセッサ
（ＤＳＰ）によるソフトウェア的な手法で実現するのが
一般的である。図３９に従来のオーディオ信号のデジタ
ル処理に使用されるロジック回路の一例を示す。ランダ
ムロジックによって実現する場合は、演算の深さ、演算
データの幅に応じてセレクタ３０１，３０２、演算器３
０３，３０４，３０５を直列に接続し、所望の処理を実
現していた。特に音源サンプル周波数の異なる複数の音
声データをミキシングするようなケースでは、音源サン
プル周波数の公倍数となる高い周波数でのフィルタリン
グなどの演算処理が必要であったため、高速または複雑
な演算回路を必要としている。
として処理する装置を構成しようとする場合は、完全な
ロジックで組むか、デジタル・シグナル・プロセッサ
（ＤＳＰ）によるソフトウェア的な手法で実現するのが
一般的である。図３９に従来のオーディオ信号のデジタ
ル処理に使用されるロジック回路の一例を示す。ランダ
ムロジックによって実現する場合は、演算の深さ、演算
データの幅に応じてセレクタ３０１，３０２、演算器３
０３，３０４，３０５を直列に接続し、所望の処理を実
現していた。特に音源サンプル周波数の異なる複数の音
声データをミキシングするようなケースでは、音源サン
プル周波数の公倍数となる高い周波数でのフィルタリン
グなどの演算処理が必要であったため、高速または複雑
な演算回路を必要としている。
【００１１】しかしながら、図３９の従来装置にあって
は、セレクタ３０１，３０２、演算器３０３，３０４，
３０５を直並列に接続し、順番に演算を実施して所望の
オーディオ処理を実現するため、処理速度の向上が期待
できる一方で、ゲート規模が大きくなる問題がある。特
に有限インパルス応答型のデジタルフィルタのように、
何回にも亘って積和演算を反復しなければならないケー
スでは、ゲート規模の問題が顕著に現れる。
は、セレクタ３０１，３０２、演算器３０３，３０４，
３０５を直並列に接続し、順番に演算を実施して所望の
オーディオ処理を実現するため、処理速度の向上が期待
できる一方で、ゲート規模が大きくなる問題がある。特
に有限インパルス応答型のデジタルフィルタのように、
何回にも亘って積和演算を反復しなければならないケー
スでは、ゲート規模の問題が顕著に現れる。
【００１２】またデジタル・シグナル・プロセッサのソ
フトウェアで実現する場合は、柔軟性の高いオーディオ
データの処理が実現できる一方、汎用性の高いものであ
るため、目的とする性能を最大限に引き出そうとする場
合は、それに見合ったデジタル・シグナル・プロセッサ
を選択又は開発する必要が生じ、コストアップにつなが
る。また処理速度は、ランダムロジックと比較して劣
る。
フトウェアで実現する場合は、柔軟性の高いオーディオ
データの処理が実現できる一方、汎用性の高いものであ
るため、目的とする性能を最大限に引き出そうとする場
合は、それに見合ったデジタル・シグナル・プロセッサ
を選択又は開発する必要が生じ、コストアップにつなが
る。また処理速度は、ランダムロジックと比較して劣
る。
【００１３】本発明は、このような背景に鑑みてなされ
たもので、高速処理が可能で、且つ汎用性に優れたオー
ディオデータの処理が実現できるロジックを用いたオー
ディオデータ処理装置を提供することを目的とする。ま
た本発明は、音源に依存して異なる音源サンプル周波数
をもつオーディオデータを、４４．１ｋＨｚでの統一サ
ンプル周波数に変換して出力するため、様々な補間処理
を実現するロジック及びソフトで実現されるオーディオ
データ処理装置を提供することを目的とする。
たもので、高速処理が可能で、且つ汎用性に優れたオー
ディオデータの処理が実現できるロジックを用いたオー
ディオデータ処理装置を提供することを目的とする。ま
た本発明は、音源に依存して異なる音源サンプル周波数
をもつオーディオデータを、４４．１ｋＨｚでの統一サ
ンプル周波数に変換して出力するため、様々な補間処理
を実現するロジック及びソフトで実現されるオーディオ
データ処理装置を提供することを目的とする。
【００１４】さらに本件は、上述の種々のデジタル音源
回路と、これらの種々のデジタル音源のミキシングが可
能な回路とを１つの集積回路に内蔵可能とする程度まで
小形化したオーディオデータの処理装置を提供するもの
である。
回路と、これらの種々のデジタル音源のミキシングが可
能な回路とを１つの集積回路に内蔵可能とする程度まで
小形化したオーディオデータの処理装置を提供するもの
である。
【００１５】
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１（Ａ）にハードウェア構成を、また図１
（Ｂ）に対応する機能構成を示す。まず本発明は、図１
（Ａ）に示すように、１又は複数のオーディオ情報を入
力してデータ処理を施して出力するオーディオデータ処
理装置を対象とし、オーディオ情報を入力する複数の入
力チャネルＣＨ１〜ＣＨ６と、複数の入力チャネルＣＨ
１〜ＣＨ６を並列的に入力接続し、規格化された所定の
統一サンプル周波数４４．１ｋＨｚで決まる周期Ｔｕ毎
に、各入力チャネルＣＨ１〜ＣＨ６に必要なデータ処理
を時分割で個別に行った後に混合して出力するデータ処
理回路１０を設けたことを特徴とする。
図であり、図１（Ａ）にハードウェア構成を、また図１
（Ｂ）に対応する機能構成を示す。まず本発明は、図１
（Ａ）に示すように、１又は複数のオーディオ情報を入
力してデータ処理を施して出力するオーディオデータ処
理装置を対象とし、オーディオ情報を入力する複数の入
力チャネルＣＨ１〜ＣＨ６と、複数の入力チャネルＣＨ
１〜ＣＨ６を並列的に入力接続し、規格化された所定の
統一サンプル周波数４４．１ｋＨｚで決まる周期Ｔｕ毎
に、各入力チャネルＣＨ１〜ＣＨ６に必要なデータ処理
を時分割で個別に行った後に混合して出力するデータ処
理回路１０を設けたことを特徴とする。
【００１６】データ処理回路１０は、統一サンプル周波
数４４．１ｋＨｚとオーディオデータの音源サンプル周
波数が相違する場合、入力チャネルのオーディオデータ
を統一サンプル周波数４４．１ＫＨｚのサンプルデータ
に変換する処理を行う。即ち、データ処理回路１０は、
統一サンプル周波数４４．１ｋＨｚに対しオーディオデ
ータの音源サンプル周波数が相違する場合、統一サンプ
ル周波数に同期して補間データを演算して統一サンプル
周波数のオーディオデータに変換する。この補間処理
は、曲線近似に基づいた補間データの演算であり、具体
的には、直線近似に基づいて補間データを演算する。
数４４．１ｋＨｚとオーディオデータの音源サンプル周
波数が相違する場合、入力チャネルのオーディオデータ
を統一サンプル周波数４４．１ＫＨｚのサンプルデータ
に変換する処理を行う。即ち、データ処理回路１０は、
統一サンプル周波数４４．１ｋＨｚに対しオーディオデ
ータの音源サンプル周波数が相違する場合、統一サンプ
ル周波数に同期して補間データを演算して統一サンプル
周波数のオーディオデータに変換する。この補間処理
は、曲線近似に基づいた補間データの演算であり、具体
的には、直線近似に基づいて補間データを演算する。
【００１７】データ処理回路１０は直線近似に基づいた
前記補間データの演算のため、音源サンプル周期毎に、
少なくとも３つの連続するサンプルデータを保持する保
持部と、保持部に保持された少なくとも３つの連続する
サンプルデータに基づいて演算が可能な遅延時間を有し
て、保管時間位置を算出する時間位置演算部と、保持部
に保持されたサンプルデータと時間位置演算部で算出さ
れた補間時間位置に基づいて補間データを演算する補間
演算と備える。
前記補間データの演算のため、音源サンプル周期毎に、
少なくとも３つの連続するサンプルデータを保持する保
持部と、保持部に保持された少なくとも３つの連続する
サンプルデータに基づいて演算が可能な遅延時間を有し
て、保管時間位置を算出する時間位置演算部と、保持部
に保持されたサンプルデータと時間位置演算部で算出さ
れた補間時間位置に基づいて補間データを演算する補間
演算と備える。
【００１８】このようなデータ処理回路１０における補
間データの演算は、音源からリアルタイムで音源サンプ
リング周期Ｔｓで出力されるオーディオデータを、統一
サンプル周期Ｔｕという非同期のタイミングでリアルタ
イムに処理可能とするため、即ち、書込みを音源サンプ
ル周期Ｔｓで、読出しを統一サンプル周期Ｔｕで行うた
めに、最低３つのサンプルデータ保持部が必要である。
間データの演算は、音源からリアルタイムで音源サンプ
リング周期Ｔｓで出力されるオーディオデータを、統一
サンプル周期Ｔｕという非同期のタイミングでリアルタ
イムに処理可能とするため、即ち、書込みを音源サンプ
ル周期Ｔｓで、読出しを統一サンプル周期Ｔｕで行うた
めに、最低３つのサンプルデータ保持部が必要である。
【００１９】また入力されたオーディオデータを統一サ
ンプル周期Ｔｕのタイミングでリアルタイムに処理する
ために、統一サンプル周期Ｔｕの現在のタイミングより
も数周期前（Ｎｄ周期以上前）のデータを求めることが
必要があることによる。更に具体的には、データ処理回
路１０は、直線近似に基づいた補間データの演算のた
め、データ保持部で、入力データの音源サンプル周期Ｔ
ｓ毎に、少なくとも連続する３つのサンプルデータＳ
(n) 、Ｓ(n-1) 及びＳ(n-2) を保持する。また遅延周期
数設定部により、音源サンプル周期Ｔｓを統一サンプル
周期Ｔｕで割った商に１を加えて、統一サンプル周期Ｔ
ｕに達した際に、補間データを算出する過去の周期まで
の遅延周期数Ｎｄを設定する。更に、カウンタでサンプ
ルクロックが得られる毎にクリアされ、所定の基本クロ
ックを計数してカウント値cntを出力する。
ンプル周期Ｔｕのタイミングでリアルタイムに処理する
ために、統一サンプル周期Ｔｕの現在のタイミングより
も数周期前（Ｎｄ周期以上前）のデータを求めることが
必要があることによる。更に具体的には、データ処理回
路１０は、直線近似に基づいた補間データの演算のた
め、データ保持部で、入力データの音源サンプル周期Ｔ
ｓ毎に、少なくとも連続する３つのサンプルデータＳ
(n) 、Ｓ(n-1) 及びＳ(n-2) を保持する。また遅延周期
数設定部により、音源サンプル周期Ｔｓを統一サンプル
周期Ｔｕで割った商に１を加えて、統一サンプル周期Ｔ
ｕに達した際に、補間データを算出する過去の周期まで
の遅延周期数Ｎｄを設定する。更に、カウンタでサンプ
ルクロックが得られる毎にクリアされ、所定の基本クロ
ックを計数してカウント値cntを出力する。
【００２０】更に、第１時間位置演算部は、基本クロッ
クが得られる毎に、統一サンプル周期Ｔｕに遅延周期数
Ｎｄを乗じた値（Ｔｕ＊Ｎｄ）からカウンタ値cnt とサ
ンプル周期Ｔｕを減算して補間データの演算に使用する
第１の時間位置ＣＴ１を算出する。即ち、 ＣＴ１＝（Ｔｕ＊Ｎｄ）− cnt−Ｔｕ を算出する。
クが得られる毎に、統一サンプル周期Ｔｕに遅延周期数
Ｎｄを乗じた値（Ｔｕ＊Ｎｄ）からカウンタ値cnt とサ
ンプル周期Ｔｕを減算して補間データの演算に使用する
第１の時間位置ＣＴ１を算出する。即ち、 ＣＴ１＝（Ｔｕ＊Ｎｄ）− cnt−Ｔｕ を算出する。
【００２１】同時に、第２時間位置演算部が基本クロッ
クが得られる毎に、統一サンプル周期Ｔｕに遅延周期数
Ｎｄを乗じた値からカウンタ値cnt を減算して、補間デ
ータの演算に使用する第２の時間位置ＣＴ２を算出す
る。即ち、 ＣＴ２＝（Ｔｕ＊Ｎｄ）− cnt を算出する。
クが得られる毎に、統一サンプル周期Ｔｕに遅延周期数
Ｎｄを乗じた値からカウンタ値cnt を減算して、補間デ
ータの演算に使用する第２の時間位置ＣＴ２を算出す
る。即ち、 ＣＴ２＝（Ｔｕ＊Ｎｄ）− cnt を算出する。
【００２２】補間データの演算に際しては、切替選択部
で統一サンプル周期Ｔｕに遅延周期数Ｎｄを乗じた値
（Ｔｕ＊Ｎｄ）と音源サンプル周期Ｔｓとの差ΔＴをカ
ウンタ値cnt と比較する。即ち、 ΔＴ＝（Ｔｕ＊Ｎｄ）−Ｔｓ を求め、 ΔＴ≧cnt を比較判別する。
で統一サンプル周期Ｔｕに遅延周期数Ｎｄを乗じた値
（Ｔｕ＊Ｎｄ）と音源サンプル周期Ｔｓとの差ΔＴをカ
ウンタ値cnt と比較する。即ち、 ΔＴ＝（Ｔｕ＊Ｎｄ）−Ｔｓ を求め、 ΔＴ≧cnt を比較判別する。
【００２３】カウンタ値cnt が差ΔＴ以下の場合は、第
１時間位置ＣＴ１を補間時間位置Ｃとして選択する。ま
たカウンタ値cnt が差ΔＴを越えていた場合は、第２時
間位置ＣＴ２を補間時間位置Ｃとして選択する。また新
旧データＡ，Ｂとして、１つ前のデータＳ(n-1) と２つ
前のデータＳ(n-2) を選択する。またカウンタ値cnt が
差ΔＴを越えていた場合は、第２時間位置ＣＴ２を補間
時間位置Ｃとして選択する。また新旧データＡ，Ｂとし
て、現在のデータＳ(n)と１つ前のデータＳ(n-1) を選
択する。
１時間位置ＣＴ１を補間時間位置Ｃとして選択する。ま
たカウンタ値cnt が差ΔＴを越えていた場合は、第２時
間位置ＣＴ２を補間時間位置Ｃとして選択する。また新
旧データＡ，Ｂとして、１つ前のデータＳ(n-1) と２つ
前のデータＳ(n-2) を選択する。またカウンタ値cnt が
差ΔＴを越えていた場合は、第２時間位置ＣＴ２を補間
時間位置Ｃとして選択する。また新旧データＡ，Ｂとし
て、現在のデータＳ(n)と１つ前のデータＳ(n-1) を選
択する。
【００２４】補間演算部は、統一サンプル周期Ｔｕに達
する毎に、データ保持部に保持している現在のデータＳ
(n) と１つ前のデータＳ(n-1) の新旧２つのデータＡ，
Ｂと、切替選択部で選択された補間時間位置Ｃに基づい
て直線近似に基づく補間データＸを演算する。即ち、補
間演算部は、新旧２つのデータをＡ，Ｂ、補間時間位置
をＣ、音源サンプル周期ＴｓをＤとした場合、補間デー
タＸを、 Ｘ＝Ａ−（Ａ−Ｂ）Ｃ／Ｄ として算出する。これを具体的に現わすと、Ｘ＝Ｓ(n-
1) −｛（Ｓ(n-1) −Ｓ(n-2) ｝ＣＴ１／Ｔｓ 又は
Ｘ＝Ｓ(n) −｛（Ｓ(n) −Ｓ(n-1) ｝ＣＴ２／Ｔｓ
となる。勿論、算出された補間データは、現在時点より
遅延周期数Ｎｄだけ前のデータである。
する毎に、データ保持部に保持している現在のデータＳ
(n) と１つ前のデータＳ(n-1) の新旧２つのデータＡ，
Ｂと、切替選択部で選択された補間時間位置Ｃに基づい
て直線近似に基づく補間データＸを演算する。即ち、補
間演算部は、新旧２つのデータをＡ，Ｂ、補間時間位置
をＣ、音源サンプル周期ＴｓをＤとした場合、補間デー
タＸを、 Ｘ＝Ａ−（Ａ−Ｂ）Ｃ／Ｄ として算出する。これを具体的に現わすと、Ｘ＝Ｓ(n-
1) −｛（Ｓ(n-1) −Ｓ(n-2) ｝ＣＴ１／Ｔｓ 又は
Ｘ＝Ｓ(n) −｛（Ｓ(n) −Ｓ(n-1) ｝ＣＴ２／Ｔｓ
となる。勿論、算出された補間データは、現在時点より
遅延周期数Ｎｄだけ前のデータである。
【００２５】この直線補間処理は、音源サンプル周波数
が予め判っており、音源サンプル周期Ｔｓと統一サンプ
ル周期Ｔｕの非整数倍または非整数分の１にあることを
前提に、各統一サンプル周期における補間タイミングの
変化を考慮して音源サンプル周期Ｔｓ内でのデータ補間
の時間位置と前後のサンプルデータから補間データを適
切に算出できる。
が予め判っており、音源サンプル周期Ｔｓと統一サンプ
ル周期Ｔｕの非整数倍または非整数分の１にあることを
前提に、各統一サンプル周期における補間タイミングの
変化を考慮して音源サンプル周期Ｔｓ内でのデータ補間
の時間位置と前後のサンプルデータから補間データを適
切に算出できる。
【００２６】一方、データ処理回路１０は、サンプルデ
ータの周期が判らない場合もあることから、本発明は、
入力データの音源サンプル周期Ｔｓを計測する。そし
て、データ処理回路１０は、計測した音源サンプル周期
Ｔｓとの比（Ｔｓ／Ｔｕ）が整数分の１の場合、統一サ
ンプル周期Ｔｕの間に存在する音源サンプル周期毎のデ
ータを除去する間引き処理を行う。
ータの周期が判らない場合もあることから、本発明は、
入力データの音源サンプル周期Ｔｓを計測する。そし
て、データ処理回路１０は、計測した音源サンプル周期
Ｔｓとの比（Ｔｓ／Ｔｕ）が整数分の１の場合、統一サ
ンプル周期Ｔｕの間に存在する音源サンプル周期毎のデ
ータを除去する間引き処理を行う。
【００２７】また統一サンプル周期Ｔｕとの比（Ｔｓ／
Ｔｕ）が整数倍の場合、音源サンプル周期Ｔｓの間の統
一サンプル周期Ｔｕの位置にゼロデータを入れて補間す
る所謂ゼロ詰め補間を行う。更に、統一サンプル周期Ｔ
ｕとの比（Ｔｓ／Ｔｕ）が非整数倍の場合には、音源サ
ンプル周期Ｔｓの間の統一サンプル周期Ｔｕの位置に直
線近似による補間データを入れて直線補間する。この直
線近似の詳細は前述した通りである。
Ｔｕ）が整数倍の場合、音源サンプル周期Ｔｓの間の統
一サンプル周期Ｔｕの位置にゼロデータを入れて補間す
る所謂ゼロ詰め補間を行う。更に、統一サンプル周期Ｔ
ｕとの比（Ｔｓ／Ｔｕ）が非整数倍の場合には、音源サ
ンプル周期Ｔｓの間の統一サンプル周期Ｔｕの位置に直
線近似による補間データを入れて直線補間する。この直
線近似の詳細は前述した通りである。
【００２８】データ処理回路１０の音量調整処理として
は、入力データに設定された音量係数を乗算して音量調
整されたデータを出力する。またデータ処理回路１０
は、入力データを規定レベルに補正した後に、設定され
た音量係数を乗算して音量調整されたデータを出力する
ようにしてもよい。データ処理回路１０のフィルタ処理
としては、入力データに所定のフィルタ係数を乗算し、
出力データを演算する。具体的なデータ処理回路１０の
フィルタ処理としては、現在処理対象としている注目デ
ータを中心とした前後の時間軸上に存在する統一サンプ
ル周期毎の所定次数分の入力データと、有限インパルス
応答に従った固定次数のフィルタ係数の各積の総和によ
り、注目データのフィルタ出力データを演算する。
は、入力データに設定された音量係数を乗算して音量調
整されたデータを出力する。またデータ処理回路１０
は、入力データを規定レベルに補正した後に、設定され
た音量係数を乗算して音量調整されたデータを出力する
ようにしてもよい。データ処理回路１０のフィルタ処理
としては、入力データに所定のフィルタ係数を乗算し、
出力データを演算する。具体的なデータ処理回路１０の
フィルタ処理としては、現在処理対象としている注目デ
ータを中心とした前後の時間軸上に存在する統一サンプ
ル周期毎の所定次数分の入力データと、有限インパルス
応答に従った固定次数のフィルタ係数の各積の総和によ
り、注目データのフィルタ出力データを演算する。
【００２９】データ処理回路１０のミキサ処理として
は、混合対象として選択された複数のデータを入力して
加算する。データ処理回路１０をロジックで実現する場
合、複数チャネル分のオーディオデータの補間、音量調
整及び混合出力を統一サンプル周期Ｔｕ毎に時分割で行
う第１処理回路８０と、複数チャネル分のフィルタ処理
を統一サンプル周期Ｔｕ毎に時分割で行う第２処理回路
８２を設ける。
は、混合対象として選択された複数のデータを入力して
加算する。データ処理回路１０をロジックで実現する場
合、複数チャネル分のオーディオデータの補間、音量調
整及び混合出力を統一サンプル周期Ｔｕ毎に時分割で行
う第１処理回路８０と、複数チャネル分のフィルタ処理
を統一サンプル周期Ｔｕ毎に時分割で行う第２処理回路
８２を設ける。
【００３０】第１及び第２処理回路８０，８２の各々
は、複数の入力データ中の２つを選択した後に乗算する
乗算パイプライン回路と、複数の入力データ中の２つを
選択した後に加算または減算する加減算パイプライン回
路を備える。また乗算パイプライン回路及び加減算パイ
プライン回路との間で、入力データの読出しと出力デー
タの書込みを行うデータメモリを備える。
は、複数の入力データ中の２つを選択した後に乗算する
乗算パイプライン回路と、複数の入力データ中の２つを
選択した後に加算または減算する加減算パイプライン回
路を備える。また乗算パイプライン回路及び加減算パイ
プライン回路との間で、入力データの読出しと出力デー
タの書込みを行うデータメモリを備える。
【００３１】各パイプライン回路の制御動作は、制御メ
モリ４８とシーケンサ４６，４８のシーケンスカウンタ
を使用して行う。制御メモリは、乗算パイプライン回路
及び加減算パイプライン回路を、統一サンプル周期Ｔｕ
内で動作させる制御パターンを基本クロック周期毎に格
納している。シーケンスカウンタは、統一サンプル周期
Ｔｕに達する毎にクリアされ、統一サンプル周期Ｔｕ毎
に基本クロックの計数を繰り返して制御メモリのアクセ
スアドレスを生成し、制御メモリから動作パターンを読
み出して乗算パイプライン回路と加減算パイプライン回
路に、複数チャネル分の処理を時分割に行わせる。
モリ４８とシーケンサ４６，４８のシーケンスカウンタ
を使用して行う。制御メモリは、乗算パイプライン回路
及び加減算パイプライン回路を、統一サンプル周期Ｔｕ
内で動作させる制御パターンを基本クロック周期毎に格
納している。シーケンスカウンタは、統一サンプル周期
Ｔｕに達する毎にクリアされ、統一サンプル周期Ｔｕ毎
に基本クロックの計数を繰り返して制御メモリのアクセ
スアドレスを生成し、制御メモリから動作パターンを読
み出して乗算パイプライン回路と加減算パイプライン回
路に、複数チャネル分の処理を時分割に行わせる。
【００３２】ここで、乗算パイプライン回路は、複数の
入力データの内の１つを選択する第１セレクタと、複数
の入力データの内の１つを選択する第２セレクタと、第
１セレクタの出力を保持する第１レジスタと、第２セレ
クタの出力を保持する第２レジスタと、第１レジスタと
第２レジスタの値を乗算する乗算器と、乗算器の出力を
保持する第１出力レジスタで構成される。
入力データの内の１つを選択する第１セレクタと、複数
の入力データの内の１つを選択する第２セレクタと、第
１セレクタの出力を保持する第１レジスタと、第２セレ
クタの出力を保持する第２レジスタと、第１レジスタと
第２レジスタの値を乗算する乗算器と、乗算器の出力を
保持する第１出力レジスタで構成される。
【００３３】また加減算パイプライン回路は、複数の入
力データの内の１つを選択する第３セレクタと、複数の
入力データの内の１つを選択する第４セレクタと、第１
セレクタの出力を保持する第３レジスタと、第２セレク
タの出力を保持する第４レジスタと、第３レジスタと第
４レジスタの値を加算又は減算する加減算器と、加減算
器の出力を保持する第２出力レジスタと、第１出力レジ
スタ又は第２出力レジスタを選択するマルチプレクサで
構成される。
力データの内の１つを選択する第３セレクタと、複数の
入力データの内の１つを選択する第４セレクタと、第１
セレクタの出力を保持する第３レジスタと、第２セレク
タの出力を保持する第４レジスタと、第３レジスタと第
４レジスタの値を加算又は減算する加減算器と、加減算
器の出力を保持する第２出力レジスタと、第１出力レジ
スタ又は第２出力レジスタを選択するマルチプレクサで
構成される。
【００３４】セレクタ入力には、第１及び第２の出力レ
ジスタの出力を必要に応じて帰還接続する。第１出力レ
ジスタ及び第２出力レジスタは、シフトレジスタとして
の機能を有し、動作パターンにより出力動作が指定され
た場合、加減算器の出力データを保持した後に、シフト
アップ又はシフトダウン行い、出力データを簡単に倍ま
たは半分にすることができる。
ジスタの出力を必要に応じて帰還接続する。第１出力レ
ジスタ及び第２出力レジスタは、シフトレジスタとして
の機能を有し、動作パターンにより出力動作が指定され
た場合、加減算器の出力データを保持した後に、シフト
アップ又はシフトダウン行い、出力データを簡単に倍ま
たは半分にすることができる。
【００３５】フィルタ処理を行う第２処理回路の加減算
パイプライン回路は、加減算器の出力を直接セレクタ入
力側に帰還接続したことを特徴とする。また第１及び第
２の出力レジスタの入力側への帰還接続回路に、帰還デ
ータの一部をマスクするマスク回路を設ける。複数の入
力チャネル回路は、ウェーブテーブル音源として知られ
たＰＣＭ音源モジュールの出力、ＦＭ音源モジュールの
出力、アンプ及びＡＤコンバータを備えたマイク入力回
路の出力、外部接続されるＣＤ装置の出力、外部接続さ
れるオーディオ装置のデジタル出力、及びデータバスを
介して外部接続される外部記憶装置を転送データを、各
々入力接続する。
パイプライン回路は、加減算器の出力を直接セレクタ入
力側に帰還接続したことを特徴とする。また第１及び第
２の出力レジスタの入力側への帰還接続回路に、帰還デ
ータの一部をマスクするマスク回路を設ける。複数の入
力チャネル回路は、ウェーブテーブル音源として知られ
たＰＣＭ音源モジュールの出力、ＦＭ音源モジュールの
出力、アンプ及びＡＤコンバータを備えたマイク入力回
路の出力、外部接続されるＣＤ装置の出力、外部接続さ
れるオーディオ装置のデジタル出力、及びデータバスを
介して外部接続される外部記憶装置を転送データを、各
々入力接続する。
【００３６】このようにロジックで実現したデータ処理
回路は、乗算と減算のパイプライン演算ができ、これに
より演算速度が飛躍的に高められる。例えばフィルタ処
理の積和計算の繰り返しについては、現在の乗算と、前
回の乗算結果の加算がパイプライン処理によりループし
ながら並行して演算できる。また補間処理は減算、乗
算、減算であり、音量調整は乗算２回であり、更にミキ
サ出力は複数回の加算であり、乗算と減算のパイプライ
ン演算を適切に組合わせることで、多チャンネル分の処
理を、統一サンプル周期毎に効率良く演算し、異なる音
源サンプル周波数のデジタルオーディオデータを、統一
周波数４４．１ｋＨｚに統一できる。
回路は、乗算と減算のパイプライン演算ができ、これに
より演算速度が飛躍的に高められる。例えばフィルタ処
理の積和計算の繰り返しについては、現在の乗算と、前
回の乗算結果の加算がパイプライン処理によりループし
ながら並行して演算できる。また補間処理は減算、乗
算、減算であり、音量調整は乗算２回であり、更にミキ
サ出力は複数回の加算であり、乗算と減算のパイプライ
ン演算を適切に組合わせることで、多チャンネル分の処
理を、統一サンプル周期毎に効率良く演算し、異なる音
源サンプル周波数のデジタルオーディオデータを、統一
周波数４４．１ｋＨｚに統一できる。
【００３７】更に、計算量の多いフィルタ処理について
は、補間、音量調整、ミキサ出力の第１処理回路に対し
第２処理回路として別のハードウェア構成をとったこと
で、比較的低速（低消費電流及び低コスト）の演算素子
を使っても、余裕をもった処理ができる。
は、補間、音量調整、ミキサ出力の第１処理回路に対し
第２処理回路として別のハードウェア構成をとったこと
で、比較的低速（低消費電流及び低コスト）の演算素子
を使っても、余裕をもった処理ができる。
【００３８】
＜目 次＞ １．装置構成と機能 ２．データ処理回路のロジック構成と制御 ３．オーディオデータの処理 （１）補間処理 （２）音量調整処理 （３）フィルタ処理 （４）ミキサ処理 （５）他の実施形態 ４．音源サンプル周波数の計測と補間処理 ５．音量調整制御 １．装置構成と機能 図２は本発明のオーディオデータ処理装置の全体的なブ
ロック構成を示した実施形態である。
ロック構成を示した実施形態である。
【００３９】図２において、データ処理部１０は複数の
チャネル入力ＣＨ１〜ＣＨ６を有し、各チャネルＣＨ１
〜ＣＨ６から入力するデジタルオーディオデータを統一
サンプル周波数４４．１ｋＨｚとして処理する。データ
処理部１０に入力するデジタルオーディオデータの音源
サンプル周波数は、音源により様々である。統一サンプ
ル周波数４４．１ｋＨｚより低い音源サンプル周波数の
デジタルオーディオデータについては、補間処理により
統一サンプル周波数４４．１ｋＨｚのデジタルオーディ
オデータに変換して、音量調整、フィルタリング、ミキ
サ等の必要な処理を行う。また統一サンプル周波数４
４．１ｋＨｚより高い周波数の音源サンプル周波数をも
つデジタルオーディオデータについては、間引き処理に
より統一サンプル周波数４４．１ｋＨｚのデジタルオー
ディオデータに変換する。
チャネル入力ＣＨ１〜ＣＨ６を有し、各チャネルＣＨ１
〜ＣＨ６から入力するデジタルオーディオデータを統一
サンプル周波数４４．１ｋＨｚとして処理する。データ
処理部１０に入力するデジタルオーディオデータの音源
サンプル周波数は、音源により様々である。統一サンプ
ル周波数４４．１ｋＨｚより低い音源サンプル周波数の
デジタルオーディオデータについては、補間処理により
統一サンプル周波数４４．１ｋＨｚのデジタルオーディ
オデータに変換して、音量調整、フィルタリング、ミキ
サ等の必要な処理を行う。また統一サンプル周波数４
４．１ｋＨｚより高い周波数の音源サンプル周波数をも
つデジタルオーディオデータについては、間引き処理に
より統一サンプル周波数４４．１ｋＨｚのデジタルオー
ディオデータに変換する。
【００４０】図２の実施形態にあっては、データ処理部
１０に対する入力チャネルＣＨ１としては、ＰＣＭ音源
モジュール２２を接続している。ウェーブテーブルメモ
リ２０を使った複数チャネル同時発生のＰＣＭ音源モジ
ュール２２は、ＣＰＵ１２の指示に従って音源出力を行
う。データ処理部１０の入力チャネルＣＨ２にはＦＭ音
源モジュール２４が接続される。ＦＭ音源モジュール２
４はＣＰＵ１２の制御に基づき、効果音、楽器音を模し
たＦＭ方式による複数チャネル同時発生の音源出力を行
う。
１０に対する入力チャネルＣＨ１としては、ＰＣＭ音源
モジュール２２を接続している。ウェーブテーブルメモ
リ２０を使った複数チャネル同時発生のＰＣＭ音源モジ
ュール２２は、ＣＰＵ１２の指示に従って音源出力を行
う。データ処理部１０の入力チャネルＣＨ２にはＦＭ音
源モジュール２４が接続される。ＦＭ音源モジュール２
４はＣＰＵ１２の制御に基づき、効果音、楽器音を模し
たＦＭ方式による複数チャネル同時発生の音源出力を行
う。
【００４１】データ処理部１０の入力チャネルＣＨ３に
は、マイク入力端子２８からの音声信号がアンプ３２で
増幅された後、ＡＤコンバータ３２でシリアルのデジタ
ルオーディオデータに変換されて入力される。データ処
理部１０の入力チャネルＣＨ４にはＣＤシリアルデータ
入力端子３４が接続され、光ディスクドライブによるＣ
Ｄ装置で再生したデジタルオーディオ信号が入力され
る。このＣＤシリアルデータ入力端子３４に対するデジ
タルオーディオ信号の音源サンプル周波数は、４４．１
ＫＨｚである。また前段にＡＤＰＣＭデコーダを設けて
ＣＤ−ＲＯＭ−ＸＡから出力される１８．９ＫＨｚまた
は３７．８ＫＨｚの音声信号も入力することができ
る。。
は、マイク入力端子２８からの音声信号がアンプ３２で
増幅された後、ＡＤコンバータ３２でシリアルのデジタ
ルオーディオデータに変換されて入力される。データ処
理部１０の入力チャネルＣＨ４にはＣＤシリアルデータ
入力端子３４が接続され、光ディスクドライブによるＣ
Ｄ装置で再生したデジタルオーディオ信号が入力され
る。このＣＤシリアルデータ入力端子３４に対するデジ
タルオーディオ信号の音源サンプル周波数は、４４．１
ＫＨｚである。また前段にＡＤＰＣＭデコーダを設けて
ＣＤ−ＲＯＭ−ＸＡから出力される１８．９ＫＨｚまた
は３７．８ＫＨｚの音声信号も入力することができ
る。。
【００４２】データ処理部１０の入力チャネルＣＨ５に
は、ＡＵＸ入力端子３５が接続される。ＡＵＸ接続端子
３５からはビデオ、ＣＤなどのディジタルオーディオ信
号等化入力される。データ処理部１０のチャネルＣＨ６
は入力用のチャネルと出力用のチャネルをもち、それぞ
れＦＩＦＯ４０，４２を介してバスインタフェースモジ
ュール３８と接続し、バスインタフェースモジュール３
８をバス１８に接続している。バス１８はメインメモリ
１４とＤＭＡコントローラ１６に接続され、ＤＭＡコン
トローラ１６の制御によりメインメモリ１４との間でデ
ジタルオーディオデータのデータ転送を行うようにして
いる。
は、ＡＵＸ入力端子３５が接続される。ＡＵＸ接続端子
３５からはビデオ、ＣＤなどのディジタルオーディオ信
号等化入力される。データ処理部１０のチャネルＣＨ６
は入力用のチャネルと出力用のチャネルをもち、それぞ
れＦＩＦＯ４０，４２を介してバスインタフェースモジ
ュール３８と接続し、バスインタフェースモジュール３
８をバス１８に接続している。バス１８はメインメモリ
１４とＤＭＡコントローラ１６に接続され、ＤＭＡコン
トローラ１６の制御によりメインメモリ１４との間でデ
ジタルオーディオデータのデータ転送を行うようにして
いる。
【００４３】このバス１８により転送されるオーディオ
データの音源サンプル周波数は８ｋＨｚから４８ｋＨｚ
の範囲にあり、ステレオ信号またはモノラル信号のいず
れかとなる。チャネルＣＨ６の出力側については、チャ
ネルＣＨ１〜ＣＨ５から入力したデジタルオーディオ信
号または入力した複数のデジタルオーディオ信号の混合
結果を外部メモリに出力してファイル等に格納するため
に使用される。データ処理部１０のデジタルオーディオ
データは、例えば１６ビットのデータ幅をもち、統一サ
ンプル周波数４４．１ｋＨｚに従った統一サンプル周期
Ｔｕごとに直列変換してＤＡコンバータ４４に出力し、
アナログオーディオ信号に変換してＬ／Ｒ出力端子４６
よりラインアウトする。このＬ／Ｒ出力端子４６から出
力されるデジタルオーディオ信号は、入力チャネルＣＨ
１〜ＣＨ６の音源サンプル周波数が統一サンプル周波数
４４．１ｋＨｚ以外の周波数であっても、データ処理部
１０による処理で全て４４．１ｋＨｚの統一サンプル周
波数に変換された後に、ＤＡコンバータ４４でアナログ
オーディオ信号に変換されることになる。
データの音源サンプル周波数は８ｋＨｚから４８ｋＨｚ
の範囲にあり、ステレオ信号またはモノラル信号のいず
れかとなる。チャネルＣＨ６の出力側については、チャ
ネルＣＨ１〜ＣＨ５から入力したデジタルオーディオ信
号または入力した複数のデジタルオーディオ信号の混合
結果を外部メモリに出力してファイル等に格納するため
に使用される。データ処理部１０のデジタルオーディオ
データは、例えば１６ビットのデータ幅をもち、統一サ
ンプル周波数４４．１ｋＨｚに従った統一サンプル周期
Ｔｕごとに直列変換してＤＡコンバータ４４に出力し、
アナログオーディオ信号に変換してＬ／Ｒ出力端子４６
よりラインアウトする。このＬ／Ｒ出力端子４６から出
力されるデジタルオーディオ信号は、入力チャネルＣＨ
１〜ＣＨ６の音源サンプル周波数が統一サンプル周波数
４４．１ｋＨｚ以外の周波数であっても、データ処理部
１０による処理で全て４４．１ｋＨｚの統一サンプル周
波数に変換された後に、ＤＡコンバータ４４でアナログ
オーディオ信号に変換されることになる。
【００４４】データ処理部１０の内部には入力チャネル
ＣＨ１〜ＣＨ６からのデジタルオーディオデータの補
間、音量調整、フィルタリング、ミキサ等の処理に必要
な各種のパラメータを予め記憶したデータメモリ４８が
設けられる。またデータメモリ４８は、処理の途中でデ
ータを一時記憶して次の処理に引き渡すデータバッファ
としても使用される。
ＣＨ１〜ＣＨ６からのデジタルオーディオデータの補
間、音量調整、フィルタリング、ミキサ等の処理に必要
な各種のパラメータを予め記憶したデータメモリ４８が
設けられる。またデータメモリ４８は、処理の途中でデ
ータを一時記憶して次の処理に引き渡すデータバッファ
としても使用される。
【００４５】更にデータ処理部１０に対しては、補間用
カウンタ回路５０が設けられている。補間用カウンタ回
路５０には、基本クロックＣＬ１、統一クロックＣＬ
２、及び補間対象とする音源サンプル周波数に対応した
サンプルクロックＣＬ３が供給されている。ここで基本
クロックＣＬ１の周波数を例えば１６．９３４４ＭＨｚ
とする。そこで、統一サンプル周波数４４．１ｋＨｚの
統一クロックＣＬ２のクロック周期、即ち統一サンプル
周期Ｔｕを基本クロックＣＬ１のクロック数で表わす
と、Ｔｕ＝３８４クロックとなる。
カウンタ回路５０が設けられている。補間用カウンタ回
路５０には、基本クロックＣＬ１、統一クロックＣＬ
２、及び補間対象とする音源サンプル周波数に対応した
サンプルクロックＣＬ３が供給されている。ここで基本
クロックＣＬ１の周波数を例えば１６．９３４４ＭＨｚ
とする。そこで、統一サンプル周波数４４．１ｋＨｚの
統一クロックＣＬ２のクロック周期、即ち統一サンプル
周期Ｔｕを基本クロックＣＬ１のクロック数で表わす
と、Ｔｕ＝３８４クロックとなる。
【００４６】サンプルクロックＣＬ３は適宜の入力オー
ディオデータの音源サンプル周波数に対応して定まる
が、この実施形態にあっては音源サンプル周波数を１６
ｋＨｚとした場合を例にとっている。音源サンプル周波
数１６ｋＨｚのサンプルクロックＣＬ３のクロック周
期、即ち音源サンプル周期Ｔｓを基本クロックＣＬ１の
数で表わすと、Ｔｓ＝１０５８．４クロックとなる。
ディオデータの音源サンプル周波数に対応して定まる
が、この実施形態にあっては音源サンプル周波数を１６
ｋＨｚとした場合を例にとっている。音源サンプル周波
数１６ｋＨｚのサンプルクロックＣＬ３のクロック周
期、即ち音源サンプル周期Ｔｓを基本クロックＣＬ１の
数で表わすと、Ｔｓ＝１０５８．４クロックとなる。
【００４７】補間用カウンタ回路５０は、サンプルクロ
ックＣＬ３が得られるごとに、内部に設けているカウン
タをクリアし、次にサンプルクロックＣＬ３が得られる
までの間、基本クロックＣＬ１を計数してカウント値ｃ
ｎｔを求め、このカウント値ｃｎｔに基づいて、補間計
算に用いる補間データの時間的位置ＣＴをデータ処理部
１０に供給している。この補間用カウンタ回路５０の詳
細については、後の補間処理の説明で明らかにされる。
ックＣＬ３が得られるごとに、内部に設けているカウン
タをクリアし、次にサンプルクロックＣＬ３が得られる
までの間、基本クロックＣＬ１を計数してカウント値ｃ
ｎｔを求め、このカウント値ｃｎｔに基づいて、補間計
算に用いる補間データの時間的位置ＣＴをデータ処理部
１０に供給している。この補間用カウンタ回路５０の詳
細については、後の補間処理の説明で明らかにされる。
【００４８】図３は図２のチャネルＣＨ１〜ＣＨ６に対
するデータ処理部１０により実現されるデジタルオーデ
ィオデータの処理機能の機能ブロックである。まずＰＣ
Ｍ音源モジュール２２の入力チャネルＣＨ１について
は、必要な処理は全てＰＣＭ音源モジュール２２側で済
んでおり、ＰＣＭ音源モジュール２２の音源サンプル周
波数も統一サンプル周波数４４．１ｋＨｚの場合を例に
とっていることから、そのままミキサ部５２に入力して
いる。
するデータ処理部１０により実現されるデジタルオーデ
ィオデータの処理機能の機能ブロックである。まずＰＣ
Ｍ音源モジュール２２の入力チャネルＣＨ１について
は、必要な処理は全てＰＣＭ音源モジュール２２側で済
んでおり、ＰＣＭ音源モジュール２２の音源サンプル周
波数も統一サンプル周波数４４．１ｋＨｚの場合を例に
とっていることから、そのままミキサ部５２に入力して
いる。
【００４９】ＦＭ音源モジュール２４の入力チャネルＣ
Ｈ２については、音源サンプル周波数が統一サンプル周
波数４４．１ｋＨｚになっていないことから、補間部５
４で補間処理を行って４４．１ｋＨｚのサンプル周期の
データに変換した後、フィルタ部５６で高周波ノイズを
除去するローパスフィルタの処理を行ってミキサ部５２
に入力している。
Ｈ２については、音源サンプル周波数が統一サンプル周
波数４４．１ｋＨｚになっていないことから、補間部５
４で補間処理を行って４４．１ｋＨｚのサンプル周期の
データに変換した後、フィルタ部５６で高周波ノイズを
除去するローパスフィルタの処理を行ってミキサ部５２
に入力している。
【００５０】マイク入力及びＣＤシリアルデータ入力と
なる入力チャネルＣＨ３，ＣＨ４については、各々音源
サンプル周波数が４４．１ｋＨｚとなっていることか
ら、補間処理は行わず、各々音量調整部５７，５８で音
量調整を行った後にミキサ部５２に入力している。ＡＵ
Ｘ入力端子からのビデオデジタルオーディオデータを入
力するチャネルＣＨ５にあっては、例えば音源サンプル
周波数が１６ｋＨｚであることから、補間部６０で４
４．１ｋＨｚに補間した後、音量調整部６２で音量調整
し、更に補間で生じた高周波ノイズを除去するローパス
フィルタ処理をフィルタ部６４で行った後にミキサ部５
２に出力している。
なる入力チャネルＣＨ３，ＣＨ４については、各々音源
サンプル周波数が４４．１ｋＨｚとなっていることか
ら、補間処理は行わず、各々音量調整部５７，５８で音
量調整を行った後にミキサ部５２に入力している。ＡＵ
Ｘ入力端子からのビデオデジタルオーディオデータを入
力するチャネルＣＨ５にあっては、例えば音源サンプル
周波数が１６ｋＨｚであることから、補間部６０で４
４．１ｋＨｚに補間した後、音量調整部６２で音量調整
し、更に補間で生じた高周波ノイズを除去するローパス
フィルタ処理をフィルタ部６４で行った後にミキサ部５
２に出力している。
【００５１】更にチャネルＣＨ６の入力となるデータバ
スからのデジタルオーディオデータについては、ＦＩＦ
Ｏ４０から例えば音源サンプル周波数８ｋＨｚで読み出
し、補間部６６で４４．１ｋＨｚに補間した後、音量調
整部６８の音量調整、フィルタ部７０によるローパスフ
ィルタ処理を経て、ミキサ部５２に供給している。更
に、チャネルＣＨ６の出力側については、ミキサ部５２
を介して得られた統一サンプル周波数４４．１ｋＨｚの
デジタルオーディオデータをフィルタ部７２で元に戻し
た後、音量調整部７０で音量調整し、更に逆補間部７６
で元の８ｋＨｚのサンプルデータに間引き処理等により
戻し、最終的にＬ／Ｒミキサ７８で混合し、出力用のＦ
ＩＦＯ４２に出力する。
スからのデジタルオーディオデータについては、ＦＩＦ
Ｏ４０から例えば音源サンプル周波数８ｋＨｚで読み出
し、補間部６６で４４．１ｋＨｚに補間した後、音量調
整部６８の音量調整、フィルタ部７０によるローパスフ
ィルタ処理を経て、ミキサ部５２に供給している。更
に、チャネルＣＨ６の出力側については、ミキサ部５２
を介して得られた統一サンプル周波数４４．１ｋＨｚの
デジタルオーディオデータをフィルタ部７２で元に戻し
た後、音量調整部７０で音量調整し、更に逆補間部７６
で元の８ｋＨｚのサンプルデータに間引き処理等により
戻し、最終的にＬ／Ｒミキサ７８で混合し、出力用のＦ
ＩＦＯ４２に出力する。
【００５２】このようにデータ処理部１０は、入力チャ
ネルＣＨ１〜ＣＨ６の各々について固有のデジタルオー
ディオデータの処理を行い、最終的にミキサ部５２で指
定された混合を行って、ＤＡコンバータ４４にシリアル
デジタルオーディオデータとして出力するものである
が、これら多チャネル入力に対し、この実施形態にあっ
ては、補間処理，音量調整処理，ミキサ処理と、フィル
タ処理の２つに分けて、専用の処理回路を設け、各処理
回路を統一サンプル周波数４４．１ｋＨｚの統一サンプ
ル周期Ｔｕごとに時分割で多重処理している。 ２．データ処理回路のロジック構成と制御 図４は図２のデータ処理部１０の内部回路の基本構成で
ある。データ処理部１０には外部入力される多チャネル
のデジタルオーディオデータを対象に、補間、音量調整
及びミキサの各処理を行う第１処理回路８０と、同じく
多チャネルの外部入力となるデジタルオーディオデータ
を対象にフィルタ処理を行う第２処理回路８２を設けて
いる。
ネルＣＨ１〜ＣＨ６の各々について固有のデジタルオー
ディオデータの処理を行い、最終的にミキサ部５２で指
定された混合を行って、ＤＡコンバータ４４にシリアル
デジタルオーディオデータとして出力するものである
が、これら多チャネル入力に対し、この実施形態にあっ
ては、補間処理，音量調整処理，ミキサ処理と、フィル
タ処理の２つに分けて、専用の処理回路を設け、各処理
回路を統一サンプル周波数４４．１ｋＨｚの統一サンプ
ル周期Ｔｕごとに時分割で多重処理している。 ２．データ処理回路のロジック構成と制御 図４は図２のデータ処理部１０の内部回路の基本構成で
ある。データ処理部１０には外部入力される多チャネル
のデジタルオーディオデータを対象に、補間、音量調整
及びミキサの各処理を行う第１処理回路８０と、同じく
多チャネルの外部入力となるデジタルオーディオデータ
を対象にフィルタ処理を行う第２処理回路８２を設けて
いる。
【００５３】第１処理回路８０に対しては、多チャネル
分の補間、音量調整及びミキサ処理を統一サンプル周期
Ｔｕの間に１回行うため、また第２処理回路８２に対し
ては、同一の周期Ｔｕの間で必要なフィルタ演算を行う
ため、シーケンサ８４が設けられている。データメモリ
４８は第１処理回路８０及び第２処理回路８２で共用さ
れており、シーケンサ８４によるアクセス要求の元に、
第１処理回路８０，第２処理回路８２に対する必要とす
るデータの読み書きを行っている。また外部のＤＡコン
バータ４４に対する出力は、最終的に第１処理回路８０
のミキサ処理が行われることから、第１処理回路８０側
からの出力となる。
分の補間、音量調整及びミキサ処理を統一サンプル周期
Ｔｕの間に１回行うため、また第２処理回路８２に対し
ては、同一の周期Ｔｕの間で必要なフィルタ演算を行う
ため、シーケンサ８４が設けられている。データメモリ
４８は第１処理回路８０及び第２処理回路８２で共用さ
れており、シーケンサ８４によるアクセス要求の元に、
第１処理回路８０，第２処理回路８２に対する必要とす
るデータの読み書きを行っている。また外部のＤＡコン
バータ４４に対する出力は、最終的に第１処理回路８０
のミキサ処理が行われることから、第１処理回路８０側
からの出力となる。
【００５４】図５は図４のデータ処理部１０に設けた第
１処理回路８０の実施形態である。第１処理回路８０
は、上側の乗算パイプライン回路８０−１と下側の加減
算パイプライン回路８０−２で構成される。乗算パイプ
ライン回路８０−１は２系統の外部入力を個別に選択す
るセレクタ８８，９０を有し、続いてレジスタ９２，９
４を設けている。レジスタ９２，９４に続いては乗算器
９６が設けられ、２つのレジスタ入力を乗算している。
乗算器９６に続いては出力レジスタ９８が設けられる。
１処理回路８０の実施形態である。第１処理回路８０
は、上側の乗算パイプライン回路８０−１と下側の加減
算パイプライン回路８０−２で構成される。乗算パイプ
ライン回路８０−１は２系統の外部入力を個別に選択す
るセレクタ８８，９０を有し、続いてレジスタ９２，９
４を設けている。レジスタ９２，９４に続いては乗算器
９６が設けられ、２つのレジスタ入力を乗算している。
乗算器９６に続いては出力レジスタ９８が設けられる。
【００５５】また加減算パイプライン回路８０−２は２
系統の外部入力を個別に選択するセレクタ１００，１０
２、２つのセレクタ出力を保持するレジスタ１０４，１
０６、２つのレジスタ入力の加算または減算を行う加減
算器１０８、更にシフト機能付きのレジスタ１１０が設
けられる。またシフト機能付きレジスタ１１０に続いて
は、乗算パイプライン回路８０−１と加減算パイプライ
ン回路８０−２の出力を選択するマルチプレクサ１１２
が設けられる。シフト機能付きレジスタ１１０の後に
は、更にシフト機能付きレジスタ１１３が設けられ、最
終出力を保持した後にシフト動作を行い、シリアルデー
タとして外部ＤＡコンバータ４４に出力される。
系統の外部入力を個別に選択するセレクタ１００，１０
２、２つのセレクタ出力を保持するレジスタ１０４，１
０６、２つのレジスタ入力の加算または減算を行う加減
算器１０８、更にシフト機能付きのレジスタ１１０が設
けられる。またシフト機能付きレジスタ１１０に続いて
は、乗算パイプライン回路８０−１と加減算パイプライ
ン回路８０−２の出力を選択するマルチプレクサ１１２
が設けられる。シフト機能付きレジスタ１１０の後に
は、更にシフト機能付きレジスタ１１３が設けられ、最
終出力を保持した後にシフト動作を行い、シリアルデー
タとして外部ＤＡコンバータ４４に出力される。
【００５６】乗算パイプライン回路８０−１のセレクタ
９０には、出力レジスタ９８の出力が帰還されている。
またレジスタ９２の出力をセレクタ８８に帰還してい
る。このような適宜の段のレジスタ出力の入力セレクタ
への帰還により、入力結果を再入力したり演算結果を再
入力するループ処理が可能となる。乗算パイプライン回
路８０−１の出力レジスタ９８の出力は加減算パイプラ
イン回路８０−２のセレクタ１００にも入力され、乗算
パイプライン回路８０−１の乗算結果を加減算パイプラ
イン回路８０−２に入力して、乗算に続き加算または減
算ができるようにしている。
９０には、出力レジスタ９８の出力が帰還されている。
またレジスタ９２の出力をセレクタ８８に帰還してい
る。このような適宜の段のレジスタ出力の入力セレクタ
への帰還により、入力結果を再入力したり演算結果を再
入力するループ処理が可能となる。乗算パイプライン回
路８０−１の出力レジスタ９８の出力は加減算パイプラ
イン回路８０−２のセレクタ１００にも入力され、乗算
パイプライン回路８０−１の乗算結果を加減算パイプラ
イン回路８０−２に入力して、乗算に続き加算または減
算ができるようにしている。
【００５７】更に加減算パイプライン回路８０−２にあ
っては、最終段の出力機能付きレジスタ１１０の出力の
セレクタ１０２の帰還に加えて加減算器１０８の出力を
直接、セレクタ１０２に帰還している。この結果、加減
算器１０８による演算結果を次の加減算に直ちにループ
することができる。この加減算器１０８からの直接的な
セレクタ１０２に対する帰還接続は、後の説明で明らか
にされるフィルタ処理で使用される。
っては、最終段の出力機能付きレジスタ１１０の出力の
セレクタ１０２の帰還に加えて加減算器１０８の出力を
直接、セレクタ１０２に帰還している。この結果、加減
算器１０８による演算結果を次の加減算に直ちにループ
することができる。この加減算器１０８からの直接的な
セレクタ１０２に対する帰還接続は、後の説明で明らか
にされるフィルタ処理で使用される。
【００５８】加減算パイプライン回路８０−２には更
に、マスク用のＡＮＤゲート１１４が設けられている。
ＡＮＤゲート１１４の一方にはシフト機能付きレジスタ
１１０のデータが入力され、他方には適宜のマスクデー
タが入力され、セレクタ１０２に帰還する出力データの
一部をマスク可能としている。乗算パイプライン回路８
０−１及び加減算パイプライン回路８０−２に対して
は、統一クロック周波数４４．１ｋＨｚの統一サンプル
周期Ｔｕで全てのチャネル入力のデジタルオーディオデ
ータについて、例えば図３のような各種の処理を実現す
るため、シーケンサ８４が設けられている。シーケンサ
８４にはシーケンスカウンタ１１６が設けられる。
に、マスク用のＡＮＤゲート１１４が設けられている。
ＡＮＤゲート１１４の一方にはシフト機能付きレジスタ
１１０のデータが入力され、他方には適宜のマスクデー
タが入力され、セレクタ１０２に帰還する出力データの
一部をマスク可能としている。乗算パイプライン回路８
０−１及び加減算パイプライン回路８０−２に対して
は、統一クロック周波数４４．１ｋＨｚの統一サンプル
周期Ｔｕで全てのチャネル入力のデジタルオーディオデ
ータについて、例えば図３のような各種の処理を実現す
るため、シーケンサ８４が設けられている。シーケンサ
８４にはシーケンスカウンタ１１６が設けられる。
【００５９】シーケンスカウンタ１１６は統一サンプル
クロックＣＬ２が得られるごとにクリアされ、次に統一
サンプルクロックＣＬ２が得られるまでの間、基本クロ
ックＣＬ１をカウントする。ここで基本クロックＣＬ１
として例えば１６．９３４４ＭＨｚを使用していること
から、統一サンプルクロックＣＬ２の周期ＴｕはＴｕ＝
３８４クロックで表わすことができる。
クロックＣＬ２が得られるごとにクリアされ、次に統一
サンプルクロックＣＬ２が得られるまでの間、基本クロ
ックＣＬ１をカウントする。ここで基本クロックＣＬ１
として例えば１６．９３４４ＭＨｚを使用していること
から、統一サンプルクロックＣＬ２の周期ＴｕはＴｕ＝
３８４クロックで表わすことができる。
【００６０】シーケンスカウンタ１１６に対しては、フ
ラッシュメモリ等の不揮発性メモリを使用した制御メモ
リ１１８が設けられる。制御メモリ１１８は統一サンプ
ルクロックＣＬ２の周期Ｔｕ＝３８４に対応した制御ア
ドレス０〜３８３を有し、各制御アドレスにデジタルオ
ーディオデータの補間処理、音量調整処理、ミキサ処理
を実現するため、乗算パイプライン回路８０−１及びま
たは加減算パイプライン回路８０−２の各回路部を動作
するための例えばビット対応の制御情報が格納されてい
る。
ラッシュメモリ等の不揮発性メモリを使用した制御メモ
リ１１８が設けられる。制御メモリ１１８は統一サンプ
ルクロックＣＬ２の周期Ｔｕ＝３８４に対応した制御ア
ドレス０〜３８３を有し、各制御アドレスにデジタルオ
ーディオデータの補間処理、音量調整処理、ミキサ処理
を実現するため、乗算パイプライン回路８０−１及びま
たは加減算パイプライン回路８０−２の各回路部を動作
するための例えばビット対応の制御情報が格納されてい
る。
【００６１】シーケンスカウンタ１１６の０〜３８３の
カウント値による制御メモリ１１８のアドレス指定によ
るアクセスは、直接アドレス０〜３８３を指定してもよ
いし、所定のメモリ領域に変換された相対的なカウント
値０〜３８３で変化する相対アドレスを使用してもよ
い。制御メモリ１１８よりシーケンスカウンタ１１６の
各カウントごとに読み出される制御データは、制御出力
レジスタ１２０に供給される。制御出力レジスタ１２０
は乗算パイプライン回路８０−１及び加減算パイプライ
ン回路８０−２の各回路素子に対応したビット領域のビ
ットデータに基づいた動作を行わせる。
カウント値による制御メモリ１１８のアドレス指定によ
るアクセスは、直接アドレス０〜３８３を指定してもよ
いし、所定のメモリ領域に変換された相対的なカウント
値０〜３８３で変化する相対アドレスを使用してもよ
い。制御メモリ１１８よりシーケンスカウンタ１１６の
各カウントごとに読み出される制御データは、制御出力
レジスタ１２０に供給される。制御出力レジスタ１２０
は乗算パイプライン回路８０−１及び加減算パイプライ
ン回路８０−２の各回路素子に対応したビット領域のビ
ットデータに基づいた動作を行わせる。
【００６２】例えばレジスタ９２，９４，９８，１０
４，１０６については、保持または非保持のいずれかで
あることから、制御出力レジスタの制御情報は１ビット
でよい。またセレクタ８８，９０，１００．１０２はそ
の入力数の選択を必要とするから、入力数の２進表示の
ビット数を制御ビットとすればよい。乗算器９６は乗算
の有無であることから、１ビットでよい。また乗算器９
６を常時動作とすれば、ビット制御は不要である。
４，１０６については、保持または非保持のいずれかで
あることから、制御出力レジスタの制御情報は１ビット
でよい。またセレクタ８８，９０，１００．１０２はそ
の入力数の選択を必要とするから、入力数の２進表示の
ビット数を制御ビットとすればよい。乗算器９６は乗算
の有無であることから、１ビットでよい。また乗算器９
６を常時動作とすれば、ビット制御は不要である。
【００６３】加減算器１０８については、加減算の選択
に制御ビットが１ビット必要である。シフト機能付きレ
ジスタ１１０は、保持動作の制御に１ビット、シフトア
ップ機能に１ビット、更にシフトダウン機能に１ビット
の合計３ビットが必要である。マルチプレクサ１１２
は、１ビットで切り替えることができる。このため制御
出力レジスタ１２０としては、必要な制御パターンを合
計したビット数分の幅、例えば６４ビット幅を持つ。
に制御ビットが１ビット必要である。シフト機能付きレ
ジスタ１１０は、保持動作の制御に１ビット、シフトア
ップ機能に１ビット、更にシフトダウン機能に１ビット
の合計３ビットが必要である。マルチプレクサ１１２
は、１ビットで切り替えることができる。このため制御
出力レジスタ１２０としては、必要な制御パターンを合
計したビット数分の幅、例えば６４ビット幅を持つ。
【００６４】更に制御メモリ１１８には、データメモリ
４８に対するリード、ライトのアクセス情報が格納され
ており、シーケンスカウンタ１１６のカウント値による
アドレス指定で制御出力レジスタ１２０に対する制御デ
ータの出力と同時に、メモリアクセスレジスタ１２２に
メモリアクセスデータが出力される。メモリアクセスレ
ジスタ１２２には、シーケンスカウンタ１１６のそのと
きのカウント値の動作で必要な乗算パイプライン回路８
０−１及び加減算パイプライン回路８０−２に対するデ
ータの読出しまたはデータの書込みが指定される。
４８に対するリード、ライトのアクセス情報が格納され
ており、シーケンスカウンタ１１６のカウント値による
アドレス指定で制御出力レジスタ１２０に対する制御デ
ータの出力と同時に、メモリアクセスレジスタ１２２に
メモリアクセスデータが出力される。メモリアクセスレ
ジスタ１２２には、シーケンスカウンタ１１６のそのと
きのカウント値の動作で必要な乗算パイプライン回路８
０−１及び加減算パイプライン回路８０−２に対するデ
ータの読出しまたはデータの書込みが指定される。
【００６５】図６は、図５のシーケンスカウンタ１１６
による統一サンプル周期Ｔｕ＝３８４クロックの１処理
サイクルを取り出している。図６において、４４．１ｋ
Ｈｚのサンプル周波数で決まる統一サンプル周期Ｔｕ＝
３８４クロックの時間帯は、例えば基本クロックＣＬ１
の１６クロックで１つのステートサイクルを構成し、Ｔ
ｕ＝３８４クロックであることから、ステートサイクル
１〜２４に分けることができる。
による統一サンプル周期Ｔｕ＝３８４クロックの１処理
サイクルを取り出している。図６において、４４．１ｋ
Ｈｚのサンプル周波数で決まる統一サンプル周期Ｔｕ＝
３８４クロックの時間帯は、例えば基本クロックＣＬ１
の１６クロックで１つのステートサイクルを構成し、Ｔ
ｕ＝３８４クロックであることから、ステートサイクル
１〜２４に分けることができる。
【００６６】１つのステートサイクルは、ステートサイ
クル１に代表して示すように、基本クロックＣＬ１の１
クロックに対応して１６ステートに分けられており、そ
れぞれステート番号を１６進で０〜Ｆとしている。この
ような統一サンプル周期Ｔｕで決まる３８４クロックの
処理を１６ステートのステートサイクル１〜２４に分類
しておくことで、統一サンプル周期Ｔｕ＝３８４クロッ
クの中で例えば図３に示した６つのチャネル入力ＣＨ１
〜ＣＨ６に要求される各データ処理を行うための制御デ
ータの割付けが容易にできる。
クル１に代表して示すように、基本クロックＣＬ１の１
クロックに対応して１６ステートに分けられており、そ
れぞれステート番号を１６進で０〜Ｆとしている。この
ような統一サンプル周期Ｔｕで決まる３８４クロックの
処理を１６ステートのステートサイクル１〜２４に分類
しておくことで、統一サンプル周期Ｔｕ＝３８４クロッ
クの中で例えば図３に示した６つのチャネル入力ＣＨ１
〜ＣＨ６に要求される各データ処理を行うための制御デ
ータの割付けが容易にできる。
【００６７】但し、図６のステート及びステートサイク
ルは、実際の制御メモリ１１８のシーケンスカウンタ１
１６によるアクセスでは特に意識されていない。制御メ
モリ１１８にあっては、シーケンスカウンタ１１６より
出力される０〜３８３のカウント値で決まるアクセスア
ドレスを認識して、指定されたアクセスアドレスの制御
データを制御出力レジスタ１２０に読み出してセットす
る処理を行うだけである。
ルは、実際の制御メモリ１１８のシーケンスカウンタ１
１６によるアクセスでは特に意識されていない。制御メ
モリ１１８にあっては、シーケンスカウンタ１１６より
出力される０〜３８３のカウント値で決まるアクセスア
ドレスを認識して、指定されたアクセスアドレスの制御
データを制御出力レジスタ１２０に読み出してセットす
る処理を行うだけである。
【００６８】図７は、図４のデータ処理部１０のシーケ
ンスカウンタ８４，８６による第１処理回路８０，第２
処理回路８２の統一サンプル周期Ｔｕ＝３８４クロック
における１回の処理内容である。まずＴｕ＝３８４クロ
ックの処理期間は、前半の１９２クロックのＬ処理サイ
クル１２４と後半の同じく１９２クロックのＲ処理サイ
クル１２６で構成される。
ンスカウンタ８４，８６による第１処理回路８０，第２
処理回路８２の統一サンプル周期Ｔｕ＝３８４クロック
における１回の処理内容である。まずＴｕ＝３８４クロ
ックの処理期間は、前半の１９２クロックのＬ処理サイ
クル１２４と後半の同じく１９２クロックのＲ処理サイ
クル１２６で構成される。
【００６９】Ｌ，Ｒのステレオデジタルオーディオデー
タの処理内容は全く同じになる。このため、前半のＬ処
理サイクル１２４と後半のＲ処理サイクル１２６の制御
メモリ１１８の制御内容は基本的に同じであり、Ｒ，
Ｌ，Ｒデータに入力のセレクトや制御メモリ４８のリー
ド／ライトが異なるだけである。このため図５のシーケ
ンスカウンタ１１６にあっては、実際には統一クロック
ＣＬ２でクリアした後に、基本クロックＣＬ１を１９２
カウントする処理を２回繰り返し、図７のＬ処理サイク
ル１２４とＲ処理サイクル１２６を実行することにな
る。
タの処理内容は全く同じになる。このため、前半のＬ処
理サイクル１２４と後半のＲ処理サイクル１２６の制御
メモリ１１８の制御内容は基本的に同じであり、Ｒ，
Ｌ，Ｒデータに入力のセレクトや制御メモリ４８のリー
ド／ライトが異なるだけである。このため図５のシーケ
ンスカウンタ１１６にあっては、実際には統一クロック
ＣＬ２でクリアした後に、基本クロックＣＬ１を１９２
カウントする処理を２回繰り返し、図７のＬ処理サイク
ル１２４とＲ処理サイクル１２６を実行することにな
る。
【００７０】図７のＬ処理サイクル１２４は、下側に取
り出して示すように、図４の第１処理回路８０によるデ
ータ処理１２８と第２処理回路８２によるデータ処理１
８０の並列処理となる。第１処理回路８０によるデータ
処理１２８は、例えばチャネルＣＨ２の補間処理、チャ
ネルＣＨ３の音量調整処理、チャネルＣＨ４の音量調整
処理、チャネルＣＨ５の補間処理、チャネルＣＨ５の音
量調整処理、チャネルＣＨ６の補間処理、チャネルＣＨ
６の音量調整、最後のミキサ処理の順番となる。
り出して示すように、図４の第１処理回路８０によるデ
ータ処理１２８と第２処理回路８２によるデータ処理１
８０の並列処理となる。第１処理回路８０によるデータ
処理１２８は、例えばチャネルＣＨ２の補間処理、チャ
ネルＣＨ３の音量調整処理、チャネルＣＨ４の音量調整
処理、チャネルＣＨ５の補間処理、チャネルＣＨ５の音
量調整処理、チャネルＣＨ６の補間処理、チャネルＣＨ
６の音量調整、最後のミキサ処理の順番となる。
【００７１】また第２処理回路８２のデータ処理１３０
については、チャネルＣＨ２のフィルタ処理、チャネル
ＣＨ４のフィルタ処理、及びチャネルＣＨ５のフィルタ
処理となる。このようなデータ処理１２８，１３０の並
列処理は、Ｒ処理サイクル１２６についても全く同じで
ある。ここでデータ処理１２８の補間、音量調整、ミキ
サ処理については、チャネルＣＨ２〜ＣＨ６の５チャネ
ル分が１９２クロックの間に十分に時分割処理できる。
これに対しデータ処理１３０のフィルタ処理について
は、有限インパルス応答型のデジタルフィルタ処理であ
るため、フィルタの効果と精度を必要で充分なものとす
るための有限個のフィルタ係数を時間軸上に展開するこ
とにより、補間、音量調整、ミキサの処理に比べると、
１つのフィルタ処理に要する時間が長くなり、そこで、
フィルタ処理専用に第２処理回路８２を割り当ててい
る。
については、チャネルＣＨ２のフィルタ処理、チャネル
ＣＨ４のフィルタ処理、及びチャネルＣＨ５のフィルタ
処理となる。このようなデータ処理１２８，１３０の並
列処理は、Ｒ処理サイクル１２６についても全く同じで
ある。ここでデータ処理１２８の補間、音量調整、ミキ
サ処理については、チャネルＣＨ２〜ＣＨ６の５チャネ
ル分が１９２クロックの間に十分に時分割処理できる。
これに対しデータ処理１３０のフィルタ処理について
は、有限インパルス応答型のデジタルフィルタ処理であ
るため、フィルタの効果と精度を必要で充分なものとす
るための有限個のフィルタ係数を時間軸上に展開するこ
とにより、補間、音量調整、ミキサの処理に比べると、
１つのフィルタ処理に要する時間が長くなり、そこで、
フィルタ処理専用に第２処理回路８２を割り当ててい
る。
【００７２】また図７のフィルタ処理１２８にあって
は、各チャネルごとに補間、音量調整、ミキサの処理領
域を分けているが、処理の途中段階でデータメモリ４８
に対する処理結果の読み書きが可能であるため、補間処
理、音量調整処理、ミキサ処理のそれぞれをステートサ
イクル単位に混在させた処理とすることも可能である。
更に、データ処理１２８，１３０のいずれについても完
全に１９２クロックの全ステートを使用する必要はな
く、要求されたチャネル入力数の範囲で１９２クロック
内に処理が収まるように制御メモリ１１８を作成すれば
よい。
は、各チャネルごとに補間、音量調整、ミキサの処理領
域を分けているが、処理の途中段階でデータメモリ４８
に対する処理結果の読み書きが可能であるため、補間処
理、音量調整処理、ミキサ処理のそれぞれをステートサ
イクル単位に混在させた処理とすることも可能である。
更に、データ処理１２８，１３０のいずれについても完
全に１９２クロックの全ステートを使用する必要はな
く、要求されたチャネル入力数の範囲で１９２クロック
内に処理が収まるように制御メモリ１１８を作成すれば
よい。
【００７３】図８は、図５の乗算パイプライン回路８０
−１の基本的な動作のタイミングチャートである。この
タイミングチャートは、セレクタ８０，９０で同じ入力
データＡを選択してレジスタ９２，９４に格納した後に
乗算器９６で乗算して出力レジスタ９８に格納する処理
を例にとっている。即ち、統一クロック周期Ｔｕ＝３８
４クロックをもつ図８（Ａ）の基準クロックＣＬ１に対
し、図８（Ｂ）のシーケンスカウンタ１１６の値は１６
進で０〜ＢＦと変化する。図８（Ｃ）（Ｅ）（Ｆ）
（Ｈ）（Ｉ）には、レジスタ９２の入力とロード、レジ
スタ９４の入力とロード、更にレジスタ９８のロードが
示されている。
−１の基本的な動作のタイミングチャートである。この
タイミングチャートは、セレクタ８０，９０で同じ入力
データＡを選択してレジスタ９２，９４に格納した後に
乗算器９６で乗算して出力レジスタ９８に格納する処理
を例にとっている。即ち、統一クロック周期Ｔｕ＝３８
４クロックをもつ図８（Ａ）の基準クロックＣＬ１に対
し、図８（Ｂ）のシーケンスカウンタ１１６の値は１６
進で０〜ＢＦと変化する。図８（Ｃ）（Ｅ）（Ｆ）
（Ｈ）（Ｉ）には、レジスタ９２の入力とロード、レジ
スタ９４の入力とロード、更にレジスタ９８のロードが
示されている。
【００７４】レジスタ９２，９４，９８は、基本クロッ
クＣＬ１の立下がりで動作する。図８（Ｂ）は、レジス
タ９２に対する入力となるセレクタ８８の入力データ
Ａ，Ｂ，Ｃ，Ｄのセレクタビットであり、シーケンスカ
ウンタのカウント値１，３，５，７で順番にセレクトさ
れて、レジスタ９２に図８（Ｅ）に示すようにロードさ
れる。
クＣＬ１の立下がりで動作する。図８（Ｂ）は、レジス
タ９２に対する入力となるセレクタ８８の入力データ
Ａ，Ｂ，Ｃ，Ｄのセレクタビットであり、シーケンスカ
ウンタのカウント値１，３，５，７で順番にセレクトさ
れて、レジスタ９２に図８（Ｅ）に示すようにロードさ
れる。
【００７５】レジスタ９４側も、図８（Ｆ）（Ｇ）
（Ｈ）に示すように、同じ入力データＡ，Ｂ，Ｃ，Ｄに
ついて同様に動作する。そして図８（Ｉ）に示すよう
に、出力レジスタ９８にはシーケンスカウンタのカウン
ト値１，３，５，７のタイミングで乗算器９６で乗算さ
れた値（Ａ×Ａ），（Ｂ×Ｂ），（Ｃ×Ｃ），（Ｄ×
Ｄ）がが順次ロードされることになる。
（Ｈ）に示すように、同じ入力データＡ，Ｂ，Ｃ，Ｄに
ついて同様に動作する。そして図８（Ｉ）に示すよう
に、出力レジスタ９８にはシーケンスカウンタのカウン
ト値１，３，５，７のタイミングで乗算器９６で乗算さ
れた値（Ａ×Ａ），（Ｂ×Ｂ），（Ｃ×Ｃ），（Ｄ×
Ｄ）がが順次ロードされることになる。
【００７６】図１０は図５の乗算パイプライン回路８０
−１及び加減算パイプライン回路８０−２における制御
内容と、必要とするステート数即ち基本クロック数を示
したもので、セレクトラッチ、乗算ラッチ、加減算ラッ
チ、メモリリード、メモリライト、出力ラッチ、出力セ
レクタのいずれについても、１ステートで処理すること
ができる。 ３．オーディオデータの処理 （１）補間処理 図１０は、図２のデータ処理部１０で行われるデジタル
オーディオデータの補間処理の処理機能を示したブロッ
ク図である。図１０の補間処理部は、データ保持部１３
２、補間用カウンタ回路５０及び補間演算部１３６で構
成される。
−１及び加減算パイプライン回路８０−２における制御
内容と、必要とするステート数即ち基本クロック数を示
したもので、セレクトラッチ、乗算ラッチ、加減算ラッ
チ、メモリリード、メモリライト、出力ラッチ、出力セ
レクタのいずれについても、１ステートで処理すること
ができる。 ３．オーディオデータの処理 （１）補間処理 図１０は、図２のデータ処理部１０で行われるデジタル
オーディオデータの補間処理の処理機能を示したブロッ
ク図である。図１０の補間処理部は、データ保持部１３
２、補間用カウンタ回路５０及び補間演算部１３６で構
成される。
【００７７】データ保持部１３２は、シリアルデータと
して入力されるオーディオ入力データをシリアル／パラ
レル変換器１３８でパラレルデータに変換した後、３段
に直列接続したレジスタ１４０，１４２，１４４に１６
ｋＨｚのサンプルクロックＣＬ３に従って順次保持させ
る。このため、レジスタ１４０に保持されている現在デ
ータをＳ(n) とすると、レジスタ１４２には１周期前の
データＳ(n-1) が保持され、レジスタ１４４には２周期
前のデータＳ(n-2) が保持される。セレクタ１４６，１
４８は、３つの連続する入力データＳ(n) ，Ｓ(n-1) ，
Ｓ(n-2) の中から２つの新データと旧データを選択して
補間演算部１３６に出力する。ここで補間演算部１３６
に入力する新データをＡ、１周期前の旧データをＢとし
ている。
して入力されるオーディオ入力データをシリアル／パラ
レル変換器１３８でパラレルデータに変換した後、３段
に直列接続したレジスタ１４０，１４２，１４４に１６
ｋＨｚのサンプルクロックＣＬ３に従って順次保持させ
る。このため、レジスタ１４０に保持されている現在デ
ータをＳ(n) とすると、レジスタ１４２には１周期前の
データＳ(n-1) が保持され、レジスタ１４４には２周期
前のデータＳ(n-2) が保持される。セレクタ１４６，１
４８は、３つの連続する入力データＳ(n) ，Ｓ(n-1) ，
Ｓ(n-2) の中から２つの新データと旧データを選択して
補間演算部１３６に出力する。ここで補間演算部１３６
に入力する新データをＡ、１周期前の旧データをＢとし
ている。
【００７８】補間用カウンタ回路５０はカウンタ１５０
を有する。カウンタ１５０は１６ｋＨｚのサンプルクロ
ックＣＬ３が得られるごとにカウント値ｃｎｔを０にク
リアし、次にサンプルクロックＣＬ３が得られるまでの
間、基本クロックＣＬ１を計数する。即ち、カウンタ１
５０はサンプルクロックＣＬ３の音源サンプル周期Ｔｓ
ごとにcnt ＝０〜１０５８．４の範囲で変化する。
を有する。カウンタ１５０は１６ｋＨｚのサンプルクロ
ックＣＬ３が得られるごとにカウント値ｃｎｔを０にク
リアし、次にサンプルクロックＣＬ３が得られるまでの
間、基本クロックＣＬ１を計数する。即ち、カウンタ１
５０はサンプルクロックＣＬ３の音源サンプル周期Ｔｓ
ごとにcnt ＝０〜１０５８．４の範囲で変化する。
【００７９】カウンタ１５０に続いては、補間計算の際
に補間データを求める音源サンプル周期Ｔｓ内の時間位
置を求める第１時間位置演算部１５２と第２時間位置演
算部１５４が設けられる。また第１時間位置演算部１５
２の第１時間位置ＣＴ１と第２時間位置演算部１５４の
第２時間位置ＣＴ２は、セレクタ１５８に与えられる。
に補間データを求める音源サンプル周期Ｔｓ内の時間位
置を求める第１時間位置演算部１５２と第２時間位置演
算部１５４が設けられる。また第１時間位置演算部１５
２の第１時間位置ＣＴ１と第２時間位置演算部１５４の
第２時間位置ＣＴ２は、セレクタ１５８に与えられる。
【００８０】セレクタ１５８は切替制御部１５６により
切り替えられ、補間演算部１３６に対する補間時間位置
Ｃとして第１時間位置ＣＴ１または第２時間位置ＣＴ２
を供給する。同時に、切替制御部１５６はセレクタ１４
６，１４８を選択する。即ち、第１時間位置ＣＴ１を選
択した場合には、セレクタ１４６，１４８によりレジス
タ１４２，１４４からの１つ前のデータＳ(n-1) と２つ
前のデータＳ(n-2) を補間演算部１３６に新データＡ，
旧データＢとして入力する。
切り替えられ、補間演算部１３６に対する補間時間位置
Ｃとして第１時間位置ＣＴ１または第２時間位置ＣＴ２
を供給する。同時に、切替制御部１５６はセレクタ１４
６，１４８を選択する。即ち、第１時間位置ＣＴ１を選
択した場合には、セレクタ１４６，１４８によりレジス
タ１４２，１４４からの１つ前のデータＳ(n-1) と２つ
前のデータＳ(n-2) を補間演算部１３６に新データＡ，
旧データＢとして入力する。
【００８１】また第２時間位置ＣＴ２をセレクタ１５８
で選択した場合には、セレクタ１４６，１４８でセレク
タ１４０，１４２の出力を選択し、現在のデータＳ(n)
ト１つ前のＳ(n-1) を補間演算部１３６に新データＡ，
旧データＢとして入力する。補間演算部１３６は、新デ
ータＡ、旧データＢ及び時間位置Ｃ、更に１６ｋＨｚの
サンプルクロックＣＬ３の音源サンプル周期Ｔｓ＝Ｄの
４つのパラメータに基づき、次式に従って補間データＸ
を演算する。
で選択した場合には、セレクタ１４６，１４８でセレク
タ１４０，１４２の出力を選択し、現在のデータＳ(n)
ト１つ前のＳ(n-1) を補間演算部１３６に新データＡ，
旧データＢとして入力する。補間演算部１３６は、新デ
ータＡ、旧データＢ及び時間位置Ｃ、更に１６ｋＨｚの
サンプルクロックＣＬ３の音源サンプル周期Ｔｓ＝Ｄの
４つのパラメータに基づき、次式に従って補間データＸ
を演算する。
【００８２】 Ｘ＝Ａ−（Ａ−Ｂ）Ｃ／Ｄ （１） 図１１は図１０の補間処理の原理説明図である。実際の
信号波形１６０の変化について、１６ｋＨｚの音源サン
プル周期Ｔｓ＝Ｄの間隔でサンプルデータが得られる。
ここで前回のサンプルクロックＣＬ３が時刻ｔ−１で得
られ、今回のサンプルデータＡが時刻ｔで得られたとす
る。このように連続する２つのデータＡ，Ｂが得られれ
ば、その間の任意の時間位置ｔx のデータＸを直線補間
により求めることができる。
信号波形１６０の変化について、１６ｋＨｚの音源サン
プル周期Ｔｓ＝Ｄの間隔でサンプルデータが得られる。
ここで前回のサンプルクロックＣＬ３が時刻ｔ−１で得
られ、今回のサンプルデータＡが時刻ｔで得られたとす
る。このように連続する２つのデータＡ，Ｂが得られれ
ば、その間の任意の時間位置ｔx のデータＸを直線補間
により求めることができる。
【００８３】この直線補間は前回のデータＢと現在のデ
ータＡを結ぶ直線１６２の傾きを求め、時刻ｔのデータ
Ａの位置から補間位置ｔx までの補間時間位置Ｃを求め
ればよい。このように新データＡ、旧データＢ、音源サ
ンプル周期Ｄ及び補間時間位置Ｃが得られれば、前記
（１）式により、補間データＸを求めることができる。
図１１のサンプルデータＸを求めるための時刻ｔx を示
す補間時間位置Ｃは、統一クロック周波数が４４．１ｋ
Ｈｚであり、また音源サンプル周波数が１６ｋＨｚと割
り切れない関係にあることから、例えば図１２（Ａ）の
ように、時刻（ｔ−６）〜（ｔ＋５）の統一サンプル周
期Ｔｕ＝３８４に対し、１６ｋＨｚのサンプルデータＳ
(n-2) 〜Ｓ(n+2) の音源サンプル周期Ｔｓ＝１０５８．
４クロックは毎回ずれるようになる。
ータＡを結ぶ直線１６２の傾きを求め、時刻ｔのデータ
Ａの位置から補間位置ｔx までの補間時間位置Ｃを求め
ればよい。このように新データＡ、旧データＢ、音源サ
ンプル周期Ｄ及び補間時間位置Ｃが得られれば、前記
（１）式により、補間データＸを求めることができる。
図１１のサンプルデータＸを求めるための時刻ｔx を示
す補間時間位置Ｃは、統一クロック周波数が４４．１ｋ
Ｈｚであり、また音源サンプル周波数が１６ｋＨｚと割
り切れない関係にあることから、例えば図１２（Ａ）の
ように、時刻（ｔ−６）〜（ｔ＋５）の統一サンプル周
期Ｔｕ＝３８４に対し、１６ｋＨｚのサンプルデータＳ
(n-2) 〜Ｓ(n+2) の音源サンプル周期Ｔｓ＝１０５８．
４クロックは毎回ずれるようになる。
【００８４】このため、例えば図１２（Ａ）の現在時刻
ｔで補間処理を行う場合、１つ前のサンプルデータＳ
(n) ともう１つ前のＳ(n-1) の２つが必要であることか
ら、その区間内の３つの統一サンプル周期Ｔｕ＝３８４
クロックのタイミング（ｔ−３），（ｔ−２），（ｔ−
１）の補間を行うことになる。即ち、現在時刻ｔに対し
統一クロック周期Ｔｕの３周期分前の時刻のデータ補間
を行うことになる。
ｔで補間処理を行う場合、１つ前のサンプルデータＳ
(n) ともう１つ前のＳ(n-1) の２つが必要であることか
ら、その区間内の３つの統一サンプル周期Ｔｕ＝３８４
クロックのタイミング（ｔ−３），（ｔ−２），（ｔ−
１）の補間を行うことになる。即ち、現在時刻ｔに対し
統一クロック周期Ｔｕの３周期分前の時刻のデータ補間
を行うことになる。
【００８５】この現在時刻ｔに対しデータ補間を行う時
刻（ｔ−３）までの遅延周期数をＮｄとすると、遅延周
期数Ｎｄは次式により求めることができる。 Ｎｄ＝INT （Ｔｓ／Ｔｕ）＋１＝INT （１０５８．４／３８４）＋１ ＝INT （２．７５６２６）＋１ ＝２＋１ ＝３ （２） この（２）式は入力音源サンプル周期Ｔｓと統一サンプ
ル周期Ｔｕの比（Ｔｓ／Ｔｕ）の整数化した値に１を加
えたものである。したがって、図１２の入力音源サンプ
ル周波数１６ｋＨｚの周期Ｔｓ＝１０５８．４と統一サ
ンプル周波数４４．１ｋＨｚの周期Ｔｕ＝３８４の場合
には、遅延周期数Ｎｄ＝３周期として求めることができ
る。
刻（ｔ−３）までの遅延周期数をＮｄとすると、遅延周
期数Ｎｄは次式により求めることができる。 Ｎｄ＝INT （Ｔｓ／Ｔｕ）＋１＝INT （１０５８．４／３８４）＋１ ＝INT （２．７５６２６）＋１ ＝２＋１ ＝３ （２） この（２）式は入力音源サンプル周期Ｔｓと統一サンプ
ル周期Ｔｕの比（Ｔｓ／Ｔｕ）の整数化した値に１を加
えたものである。したがって、図１２の入力音源サンプ
ル周波数１６ｋＨｚの周期Ｔｓ＝１０５８．４と統一サ
ンプル周波数４４．１ｋＨｚの周期Ｔｕ＝３８４の場合
には、遅延周期数Ｎｄ＝３周期として求めることができ
る。
【００８６】このように現在時刻に対する補間対象とな
る遅延周期数Ｎｄが求まれば、例えば図１２（Ａ）の現
在時刻ｔ，ｔ＋１，ｔ＋２の各々で補間する補間時刻
は、時刻ｔ−３，ｔ−２，ｔ−１となる。補間時刻ｔ−
３，ｔ−２，ｔ−１の補間については、前後のサンプル
データＳ(n-1) ，Ｓ(n) と、サンプルデータＳ(n) のタ
イミングｎからの補間時間位置Ｃを求めればよい。
る遅延周期数Ｎｄが求まれば、例えば図１２（Ａ）の現
在時刻ｔ，ｔ＋１，ｔ＋２の各々で補間する補間時刻
は、時刻ｔ−３，ｔ−２，ｔ−１となる。補間時刻ｔ−
３，ｔ−２，ｔ−１の補間については、前後のサンプル
データＳ(n-1) ，Ｓ(n) と、サンプルデータＳ(n) のタ
イミングｎからの補間時間位置Ｃを求めればよい。
【００８７】まず現在時刻ｔ，ｔ＋１の場合について
は、サンプルデータＳ(n) を保持したタイミングでのカ
ウンタ値ｃｎｔ＝０のクリア後の連続的な計数であるこ
とから、カウント値ｃｎｔの値を統一サンプル周期Ｔｕ
＝３８４クロックの３倍の値から算出すれば求まる。こ
れが第２時間位置ＣＴ２である。これを一般的に表わす
と、 ＣＴ２＝（Ｎｄ×Ｔｕ）−ｃｎｔ （３） となる。この実施形態では入力音源サンプル周波数１６
ｋＨｚ、統一サンプル周波数４４．１ｋＨｚであること
から、 ＣＴ２＝（３×３８４）−ｃｎｔ ＝１１５２−ｃｎｔ （４） となる。この（４）式の第２時間位置ＣＴ２が図１０の
第２時間位置算出部１５４で算出されている。
は、サンプルデータＳ(n) を保持したタイミングでのカ
ウンタ値ｃｎｔ＝０のクリア後の連続的な計数であるこ
とから、カウント値ｃｎｔの値を統一サンプル周期Ｔｕ
＝３８４クロックの３倍の値から算出すれば求まる。こ
れが第２時間位置ＣＴ２である。これを一般的に表わす
と、 ＣＴ２＝（Ｎｄ×Ｔｕ）−ｃｎｔ （３） となる。この実施形態では入力音源サンプル周波数１６
ｋＨｚ、統一サンプル周波数４４．１ｋＨｚであること
から、 ＣＴ２＝（３×３８４）−ｃｎｔ ＝１１５２−ｃｎｔ （４） となる。この（４）式の第２時間位置ＣＴ２が図１０の
第２時間位置算出部１５４で算出されている。
【００８８】一方、現在時刻がｔ＋２となったとき、次
のサンプルデータＳ（ｎ＋１）が得られており、このと
きカウンタ値ｃｎｔはｃｎｔ＝０となる。したがって、
前記（４）式の時間位置ＣＴ２を使用することはできな
い。この場合には、一般的には次式の第１時間位置ＣＴ
１を使用する。 ＣＴ１＝｛（Ｎｄ×Ｔｕ）−ｃｎｔ｝−Ｔｓ （５） これは入力音源サンプル周波数１６ｋＨｚ、統一サンプ
ル周波数４４．１ｋＨｚの場合には、 ＣＴ１＝（３×３８４−ｃｎｔ）−１０５８．４ ＝９３．６−ｃｎｔ （６） となる。即ち時間位置ＣＴ１は、統一サンプル周波数Ｔ
ｕに遅延時間周期Ｎｄを掛け合わせた値から入力音源サ
ンプル周期Ｔｓを差し引いた差、いわゆるΔＴ＝９３．
６からサンプルタイミングでクリアされたカウンタ値ｃ
ｎｔの値を差し引いた値である。この（６）式の第１時
間位置ＣＴ１が図１０の第１時間位置演算部１５２で演
算される。
のサンプルデータＳ（ｎ＋１）が得られており、このと
きカウンタ値ｃｎｔはｃｎｔ＝０となる。したがって、
前記（４）式の時間位置ＣＴ２を使用することはできな
い。この場合には、一般的には次式の第１時間位置ＣＴ
１を使用する。 ＣＴ１＝｛（Ｎｄ×Ｔｕ）−ｃｎｔ｝−Ｔｓ （５） これは入力音源サンプル周波数１６ｋＨｚ、統一サンプ
ル周波数４４．１ｋＨｚの場合には、 ＣＴ１＝（３×３８４−ｃｎｔ）−１０５８．４ ＝９３．６−ｃｎｔ （６） となる。即ち時間位置ＣＴ１は、統一サンプル周波数Ｔ
ｕに遅延時間周期Ｎｄを掛け合わせた値から入力音源サ
ンプル周期Ｔｓを差し引いた差、いわゆるΔＴ＝９３．
６からサンプルタイミングでクリアされたカウンタ値ｃ
ｎｔの値を差し引いた値である。この（６）式の第１時
間位置ＣＴ１が図１０の第１時間位置演算部１５２で演
算される。
【００８９】更に、現在時刻（ｔ＋２）における時刻
（ｔ−１）の補間については、このとき新たなサンプル
データＳ(n+1) が保持されるため、補間計算に使用する
新旧データＡ，Ｂがそのままでは、Ａ＝Ｓ(n+1) 、Ｂ＝
Ｓ(n) に更新されてしまう。そこで、Ａ＝Ｓ(n) 、Ｂ＝
Ｓ(n-1) に戻す保持データの切替えが必要になる。図１
０の切替制御部１５６は、一般的には次式の比較演算を
行っている。
（ｔ−１）の補間については、このとき新たなサンプル
データＳ(n+1) が保持されるため、補間計算に使用する
新旧データＡ，Ｂがそのままでは、Ａ＝Ｓ(n+1) 、Ｂ＝
Ｓ(n) に更新されてしまう。そこで、Ａ＝Ｓ(n) 、Ｂ＝
Ｓ(n-1) に戻す保持データの切替えが必要になる。図１
０の切替制御部１５６は、一般的には次式の比較演算を
行っている。
【００９０】 ｛（Ｎｄ×Ｔｕ）−Ｔｓ｝≧ｃｎｔ （７） この比較演算は入力音源サンプル周波数１６ｋＨｚ、統
一サンプル周波数４４．１ｋＨｚの場合には、 ｛（３×３８４）−１０５８．４｝≧ｃｎｔ （８） ９３．６≧ｃｎｔ となる。即ち、ΔＴ＝９３．６とカウンタ値ｃｎｔを比
較し、カウンタ値ｃｎｔがサンプルタイミングにより０
によりクリアされてΔＴ＝９３．６に増加するまでの間
は、図１０のセレクタ１５８により第１時間位置ＣＴ１
を選択し、且つセレクタ１４６，１４８により１つ前の
データＳ(n-1) と２つ前のデータＳ(n-2)を新旧データ
Ａ，Ｂとして選択させ、補間演算部１３６に補間演算を
行わせる。
一サンプル周波数４４．１ｋＨｚの場合には、 ｛（３×３８４）−１０５８．４｝≧ｃｎｔ （８） ９３．６≧ｃｎｔ となる。即ち、ΔＴ＝９３．６とカウンタ値ｃｎｔを比
較し、カウンタ値ｃｎｔがサンプルタイミングにより０
によりクリアされてΔＴ＝９３．６に増加するまでの間
は、図１０のセレクタ１５８により第１時間位置ＣＴ１
を選択し、且つセレクタ１４６，１４８により１つ前の
データＳ(n-1) と２つ前のデータＳ(n-2)を新旧データ
Ａ，Ｂとして選択させ、補間演算部１３６に補間演算を
行わせる。
【００９１】これをまとめると次のようになる。 ９３．６≧ｃｎｔの時 Ａ＝Ｓ(n-1) Ｂ＝Ｓ(n-2) Ｃ＝ＣＴ１ Ｄ＝Ｔｓ＝１０５８．４ Ｘ＝Ｓ(s-1) −｛Ｓ(n-1) −Ｓ(n-2) ｝・ＣＴ１／１０５８．４ （９） 具体的には、例えば図１２（Ａ）の現在時刻ｔ＋２にお
ける３周期前の時刻ｔ−１の補間データの演算である。
ける３周期前の時刻ｔ−１の補間データの演算である。
【００９２】これに対し、カウンタ値ｃｎｔがΔＴ＝９
３．６以上の場合、例えば図１２（Ａ）の現在時刻ｔ，
ｔ＋１に対応した補間時刻ｔ−３，ｔ−２の場合には、
図１０の切替制御部１５６はセレクタ１５８で第２時間
位置ＣＴ２を選択し、且つセレクタ１４６，１４８によ
り現在のデータＳ(n) と１つ前のデータＳ(n-1) を新旧
データＡ，Ｂとして選択させ、補間演算部１３６で補間
データＸの演算を行う。これをまとめると次のようにな
る。
３．６以上の場合、例えば図１２（Ａ）の現在時刻ｔ，
ｔ＋１に対応した補間時刻ｔ−３，ｔ−２の場合には、
図１０の切替制御部１５６はセレクタ１５８で第２時間
位置ＣＴ２を選択し、且つセレクタ１４６，１４８によ
り現在のデータＳ(n) と１つ前のデータＳ(n-1) を新旧
データＡ，Ｂとして選択させ、補間演算部１３６で補間
データＸの演算を行う。これをまとめると次のようにな
る。
【００９３】９３．６＜ｃｎｔの時 Ａ＝Ｓ(n) Ｂ＝Ｓ(n-1) Ｃ＝ＣＴ２ Ｄ＝Ｔｓ＝１０５８．４ Ｘ＝Ｓ(n) −｛Ｓ(n) −Ｓ(n-1) ｝・ＣＴ２／１０５８．４ （１０） ここで、図１２（Ａ）の時刻ｔ，ｔ＋１，ｔ＋２，ｔ＋
３で演算するＮｄ＝３周期前の時刻ｔ−３，ｔ−２，ｔ
−１，ｔの補間データＸ（ｔ−３），Ｘ（ｔ−２），Ｘ
（ｔ−１），Ｘ（ｔ）は、次のようになる。 Ｘ(t-3) ＝Ｓ(n) −｛Ｓ(n) −Ｓ(n-1) ｝×{3×384 −cnt(t)} ／1058.4 Ｘ(t-2) ＝Ｓ(n) −｛Ｓ(n) −Ｓ(n-1) ｝×{3×384 −cnt(t+1)} ／1058.4 Ｘ(t-1) ＝Ｓ(n) −｛Ｓ(n) −Ｓ(n-1) ｝ ×{3×384 −cnt(t+2)-1058.4}／1058.4 Ｘ(t) ＝Ｓ(n+1) −｛Ｓ(n+1) −Ｓ(n) ｝×{3×384 −cnt(t+1)} ／1058.4 図１２（Ａ）は、統一サンプル周波数ｆｕ＝４４．１Ｋ
Ｈｚに対し、音源サンプル周波数ｆｓが１６ＫＨｚと低
い場合の補間処理であるが、逆に統一サンプル周波数ｆ
ｕ＝４４．１ＫＨｚに対し、音源サンプル周波数ｆｓが
例えば４８ＫＨｚと高い場合の補間処理は、図１２
（Ｂ）のようになる。この場合、音源サンプル周期Ｔｓ
は、Ｔｓ＝３５２．８となり、（２）式の遅延周期数Ｎ
ｄは、 Ｎｄ＝INT （３５２．８／３８４）＋１＝１ となり、従って、サンプル時刻毎に１周期前の補間デー
タを演算する。即ち、図１２（Ｂ）の時刻ｔ−２，ｔ−
１，ｔ，ｔ＋１，ｔ＋２の各々で演算するＮｄ＝１周期
前の時刻ｔ−３，ｔ−２，ｔ−１，ｔ，ｔ＋１の補間デ
ータＸ（ｔ−３），Ｘ（ｔ−２），Ｘ（ｔ−１），Ｘ
（ｔ），Ｘ（ｔ＋１）は、次のようになる。 Ｘ(t-3) ＝Ｓ(n-2) −｛Ｓ(n-2) −Ｓ(n-3) ｝×{1×384 −cnt(t-2)} ／352.8 Ｘ(t-2) ＝Ｓ(n-1) −｛Ｓ(n-1) −Ｓ(n-2) ｝×{1×384 −cnt(t-1)} ／352.8 Ｘ(t-1) ＝Ｓ(n) −｛Ｓ(n) −Ｓ(n-1) ｝×{1×384 −cnt(t) } ／352.8 Ｘ(t) ＝Ｓ(n+1) −｛Ｓ(n+1) −Ｓ(n) ｝ ×{1×384 −cnt(t+1)-352.8} ／352.8 Ｘ(t+1) ＝Ｓ(n+3) −｛Ｓ(n+3) −Ｓ(n+2) ｝×{1×384 −cnt(t+2)} ／352.8 図１３は、図１０のカウンタ回路５０及びデータ保持部
１３２の基本クロックＣＬ１に同期した処理のフローチ
ャートである。基本クロックが得られるごとに図１３の
フローチャートが実行され、まずステップＳ１でサンプ
ルクロックが得られたか否かチェックする。サンプルク
ロックが得られていれば、ステップＳ２でカウンタ１５
０をクリアしてカウント値ｃｎｔ＝０とする。
３で演算するＮｄ＝３周期前の時刻ｔ−３，ｔ−２，ｔ
−１，ｔの補間データＸ（ｔ−３），Ｘ（ｔ−２），Ｘ
（ｔ−１），Ｘ（ｔ）は、次のようになる。 Ｘ(t-3) ＝Ｓ(n) −｛Ｓ(n) −Ｓ(n-1) ｝×{3×384 −cnt(t)} ／1058.4 Ｘ(t-2) ＝Ｓ(n) −｛Ｓ(n) −Ｓ(n-1) ｝×{3×384 −cnt(t+1)} ／1058.4 Ｘ(t-1) ＝Ｓ(n) −｛Ｓ(n) −Ｓ(n-1) ｝ ×{3×384 −cnt(t+2)-1058.4}／1058.4 Ｘ(t) ＝Ｓ(n+1) −｛Ｓ(n+1) −Ｓ(n) ｝×{3×384 −cnt(t+1)} ／1058.4 図１２（Ａ）は、統一サンプル周波数ｆｕ＝４４．１Ｋ
Ｈｚに対し、音源サンプル周波数ｆｓが１６ＫＨｚと低
い場合の補間処理であるが、逆に統一サンプル周波数ｆ
ｕ＝４４．１ＫＨｚに対し、音源サンプル周波数ｆｓが
例えば４８ＫＨｚと高い場合の補間処理は、図１２
（Ｂ）のようになる。この場合、音源サンプル周期Ｔｓ
は、Ｔｓ＝３５２．８となり、（２）式の遅延周期数Ｎ
ｄは、 Ｎｄ＝INT （３５２．８／３８４）＋１＝１ となり、従って、サンプル時刻毎に１周期前の補間デー
タを演算する。即ち、図１２（Ｂ）の時刻ｔ−２，ｔ−
１，ｔ，ｔ＋１，ｔ＋２の各々で演算するＮｄ＝１周期
前の時刻ｔ−３，ｔ−２，ｔ−１，ｔ，ｔ＋１の補間デ
ータＸ（ｔ−３），Ｘ（ｔ−２），Ｘ（ｔ−１），Ｘ
（ｔ），Ｘ（ｔ＋１）は、次のようになる。 Ｘ(t-3) ＝Ｓ(n-2) −｛Ｓ(n-2) −Ｓ(n-3) ｝×{1×384 −cnt(t-2)} ／352.8 Ｘ(t-2) ＝Ｓ(n-1) −｛Ｓ(n-1) −Ｓ(n-2) ｝×{1×384 −cnt(t-1)} ／352.8 Ｘ(t-1) ＝Ｓ(n) −｛Ｓ(n) −Ｓ(n-1) ｝×{1×384 −cnt(t) } ／352.8 Ｘ(t) ＝Ｓ(n+1) −｛Ｓ(n+1) −Ｓ(n) ｝ ×{1×384 −cnt(t+1)-352.8} ／352.8 Ｘ(t+1) ＝Ｓ(n+3) −｛Ｓ(n+3) −Ｓ(n+2) ｝×{1×384 −cnt(t+2)} ／352.8 図１３は、図１０のカウンタ回路５０及びデータ保持部
１３２の基本クロックＣＬ１に同期した処理のフローチ
ャートである。基本クロックが得られるごとに図１３の
フローチャートが実行され、まずステップＳ１でサンプ
ルクロックが得られたか否かチェックする。サンプルク
ロックが得られていれば、ステップＳ２でカウンタ１５
０をクリアしてカウント値ｃｎｔ＝０とする。
【００９４】続いてステップＳ３でサンプルデータの更
新を行う。即ち、レジスタ１４０のサンプルデータＳ
(n) を新データとし、レジスタ１４０のデータをレジス
タ１４２に移して、Ｓ(n-1) ＝Ｓ(n) とし、更にレジス
タ１４２のデータをレジスタ１４４に移し、Ｓ(n-2) ＝
Ｓ(n-1) とする。一方、ステップＳ１でサンプルクロッ
クが得られていないタイミングにあっては、ステップＳ
４でカウンタ１５０のカウントアップ動作をしてカウン
タ値ｃｎｔを１つ増加させる。続いてステップＳ５で、
第２時間位置ＣＴ２を更新したカウンタ値ｃｎｔを使用
して求め、更にステップＳ６で第１時間位置ＣＴ１を求
める。この第１時間位置ＣＴ１は、第２時間位置ＣＴ２
の値から音源サンプル周期Ｔｓ＝１０５８．４を差し引
いた値である。
新を行う。即ち、レジスタ１４０のサンプルデータＳ
(n) を新データとし、レジスタ１４０のデータをレジス
タ１４２に移して、Ｓ(n-1) ＝Ｓ(n) とし、更にレジス
タ１４２のデータをレジスタ１４４に移し、Ｓ(n-2) ＝
Ｓ(n-1) とする。一方、ステップＳ１でサンプルクロッ
クが得られていないタイミングにあっては、ステップＳ
４でカウンタ１５０のカウントアップ動作をしてカウン
タ値ｃｎｔを１つ増加させる。続いてステップＳ５で、
第２時間位置ＣＴ２を更新したカウンタ値ｃｎｔを使用
して求め、更にステップＳ６で第１時間位置ＣＴ１を求
める。この第１時間位置ＣＴ１は、第２時間位置ＣＴ２
の値から音源サンプル周期Ｔｓ＝１０５８．４を差し引
いた値である。
【００９５】図１４は、図１０のカウンタ回路５０に設
けた切替制御部１５６による時間位置ＣＴ１，ＣＴ２の
選択と、セレクタ１４６，１４８による新旧データの選
択に基づく補間データＸの演算処理のフローチャートで
ある。まずステップＳ１で、統一サンプル周波数４４．
１ｋＨｚのクロックＣＬ２の有無をチェックし、統一ク
ロックＣＬ２が得られるとステップＳ２に進み、切替制
御部１５６の比較演算としてΔＴ＝９３．６とそのとき
のカウント値ｃｎｔを比較する。このときカウント値ｃ
ｎｔがΔＴ＝９３．６以下であればステップＳ３に進
み、時間位置Ｃとして第１時間位置ＣＴ１を算出し、ス
テップＳ４で新データＡ＝Ｓ(n-1) 及び旧データＢ＝Ｓ
(n-2) を選択し、ステップＳ５で補間データＸを算出す
る。この補間計算におけるＤは入力音源サンプル周期Ｔ
ｓ＝１０５８．４クロックである。
けた切替制御部１５６による時間位置ＣＴ１，ＣＴ２の
選択と、セレクタ１４６，１４８による新旧データの選
択に基づく補間データＸの演算処理のフローチャートで
ある。まずステップＳ１で、統一サンプル周波数４４．
１ｋＨｚのクロックＣＬ２の有無をチェックし、統一ク
ロックＣＬ２が得られるとステップＳ２に進み、切替制
御部１５６の比較演算としてΔＴ＝９３．６とそのとき
のカウント値ｃｎｔを比較する。このときカウント値ｃ
ｎｔがΔＴ＝９３．６以下であればステップＳ３に進
み、時間位置Ｃとして第１時間位置ＣＴ１を算出し、ス
テップＳ４で新データＡ＝Ｓ(n-1) 及び旧データＢ＝Ｓ
(n-2) を選択し、ステップＳ５で補間データＸを算出す
る。この補間計算におけるＤは入力音源サンプル周期Ｔ
ｓ＝１０５８．４クロックである。
【００９６】一方、ステップＳ２でカウント値ｃｎｔが
ΔＴ＝９３．６を超えていた場合にはステップＳ６に進
み、時間位置Ｃとして第２時間位置ＣＴ２を選択し、ス
テップＳ７で新データＡ＝Ｓ(n) 及び旧データＢ＝Ｓ(n
-1) を選択した後、ステップＳ５で補間データＸを演算
する。図１５は図１０の補間演算部１３６による補間デ
ータＸの演算処理を、図５に示した乗算パイプライン回
路８０−１及び加減算パイプライン回路８０−２で実行
した場合のタイミングチャートである。
ΔＴ＝９３．６を超えていた場合にはステップＳ６に進
み、時間位置Ｃとして第２時間位置ＣＴ２を選択し、ス
テップＳ７で新データＡ＝Ｓ(n) 及び旧データＢ＝Ｓ(n
-1) を選択した後、ステップＳ５で補間データＸを演算
する。図１５は図１０の補間演算部１３６による補間デ
ータＸの演算処理を、図５に示した乗算パイプライン回
路８０−１及び加減算パイプライン回路８０−２で実行
した場合のタイミングチャートである。
【００９７】図１５は、基準クロックＣＬ１で決まるス
テート番号に対する乗算器９６と加減算器１０８内の動
作を示している。まずステート番号０では、乗算器９６
側のセレクタ８８，９０で補間時間位置Ｃと入力音源サ
ンプル周期Ｄの逆数で与えられる定数１／Ｄを選択し、
レジスタ９２を介して乗算器９６で（Ｃ×１／Ｄ）の乗
算を行い、結果を出力レジスタ９８にラッチする。
テート番号に対する乗算器９６と加減算器１０８内の動
作を示している。まずステート番号０では、乗算器９６
側のセレクタ８８，９０で補間時間位置Ｃと入力音源サ
ンプル周期Ｄの逆数で与えられる定数１／Ｄを選択し、
レジスタ９２を介して乗算器９６で（Ｃ×１／Ｄ）の乗
算を行い、結果を出力レジスタ９８にラッチする。
【００９８】この乗算器９６側の乗算と並行して、加減
算器１０８側でセレクタ１００，１０２がそれぞれ新デ
ータＡと旧データＢをセレクトして、レジスタ１０４，
１０６を介して加減算器１０８に与え、このとき加減算
器１０８は減算動作にセットされていることから減算
（Ａ−Ｂ）を行う。次のステート番号１では、乗算器９
６側の乗算（ｃ×１／Ｄ）と加減算器１０８側の減算結
果（Ａ−Ｂ）をセレクタ８８，９０で選択して乗算器９
６に入力し、両者の乗算結果（Ａ−Ｂ），（Ｃ／Ｄ）を
求める。次のステート番号２にあっては、乗算器９６側
の乗算結果と新データＡの選択結果を加減算器で減算し
て補間データＸを算出する。最後のステート番号３にあ
っては、加減算器１０８の演算器即ち補間データＸをシ
フト機能付きレジスタ１１０にシフトした後、マルチプ
レクサ１１２で選択し、データメモリ４８に書き込むラ
イト動作を行う。 （２）音量調整処理 図１６は、図４のデータ処理部１０の第１処理回路８０
側で行われる音量調整処理の機能ブロックである。この
音量調整処理は、データメモリ４８のデータ格納部１６
４に格納されている音量調整対象とするオーディオデー
タを入力データＡとして音量調整部１７０に読み込む。
またデータメモリ４８のＡＧＣ係数格納部１６６に格納
されている予め定めたレベルに調整するためのＡＧＣ係
数を入力データＢとして読み込む。
算器１０８側でセレクタ１００，１０２がそれぞれ新デ
ータＡと旧データＢをセレクトして、レジスタ１０４，
１０６を介して加減算器１０８に与え、このとき加減算
器１０８は減算動作にセットされていることから減算
（Ａ−Ｂ）を行う。次のステート番号１では、乗算器９
６側の乗算（ｃ×１／Ｄ）と加減算器１０８側の減算結
果（Ａ−Ｂ）をセレクタ８８，９０で選択して乗算器９
６に入力し、両者の乗算結果（Ａ−Ｂ），（Ｃ／Ｄ）を
求める。次のステート番号２にあっては、乗算器９６側
の乗算結果と新データＡの選択結果を加減算器で減算し
て補間データＸを算出する。最後のステート番号３にあ
っては、加減算器１０８の演算器即ち補間データＸをシ
フト機能付きレジスタ１１０にシフトした後、マルチプ
レクサ１１２で選択し、データメモリ４８に書き込むラ
イト動作を行う。 （２）音量調整処理 図１６は、図４のデータ処理部１０の第１処理回路８０
側で行われる音量調整処理の機能ブロックである。この
音量調整処理は、データメモリ４８のデータ格納部１６
４に格納されている音量調整対象とするオーディオデー
タを入力データＡとして音量調整部１７０に読み込む。
またデータメモリ４８のＡＧＣ係数格納部１６６に格納
されている予め定めたレベルに調整するためのＡＧＣ係
数を入力データＢとして読み込む。
【００９９】更にデータメモリ４８のボリューム係数格
納部１６８に格納されている調整操作により設定された
ボリューム係数を入力データＣとして読み込み、出力デ
ータＸを Ｘ＝Ａ×Ｂ×Ｃ （１１） Ａ：データ Ｂ：ＡＧＣ係数 Ｃ：ボリューム係数 として求める。
納部１６８に格納されている調整操作により設定された
ボリューム係数を入力データＣとして読み込み、出力デ
ータＸを Ｘ＝Ａ×Ｂ×Ｃ （１１） Ａ：データ Ｂ：ＡＧＣ係数 Ｃ：ボリューム係数 として求める。
【０１００】即ち、音量調整の対象となる入力データＡ
に対し、まず一定レベルに調整するためのＡＧＣ係数と
なる入力データＢを掛け合わせ、その後に外部設定され
たボリューム係数の入力データＣを掛け合わせて、音量
調整された出力データＸを求めることになる。尚、ボリ
ューム係数としては、データメモリ４８に格納せずに直
接入力してもよい。
に対し、まず一定レベルに調整するためのＡＧＣ係数と
なる入力データＢを掛け合わせ、その後に外部設定され
たボリューム係数の入力データＣを掛け合わせて、音量
調整された出力データＸを求めることになる。尚、ボリ
ューム係数としては、データメモリ４８に格納せずに直
接入力してもよい。
【０１０１】音量調整部１７０は図５の乗算パイプライ
ン回路８０−１を使用して実現でき、シーケンサ８４に
より例えば図１７のタイミングチャートに示す制御動作
が行われる。図１７の音量調整制御にあっては、ステー
ト番号０で、乗算器９６側で調整対象となるオーディオ
データＡとＡＧＣ係数の入力データＢを選択して乗算結
果（Ａ×Ｂ）を求める。
ン回路８０−１を使用して実現でき、シーケンサ８４に
より例えば図１７のタイミングチャートに示す制御動作
が行われる。図１７の音量調整制御にあっては、ステー
ト番号０で、乗算器９６側で調整対象となるオーディオ
データＡとＡＧＣ係数の入力データＢを選択して乗算結
果（Ａ×Ｂ）を求める。
【０１０２】次のステート番号１で、乗算結果を帰還し
て選択すると共にボリューム係数の入力データＣを選択
して乗算し、音量調整された出力データＸを求め、最後
のステート番号２で、出力ラッチ、マルチプレクサ及び
データメモリに対するライト動作を行う。 （３）フィルタ処理 図１８は、図４のデータ処理部１０に設けた第２処理回
路８２側で行われるフィルタ処理の機能ブロックであ
る。図１８において、データメモリ４８にはフィルタリ
ング対象とするオーディオデータを格納したデータ格納
部１７２と、フィルタリングに使用するフィルタ係数を
格納したフィルタ係数格納部１７４が設けられている。
て選択すると共にボリューム係数の入力データＣを選択
して乗算し、音量調整された出力データＸを求め、最後
のステート番号２で、出力ラッチ、マルチプレクサ及び
データメモリに対するライト動作を行う。 （３）フィルタ処理 図１８は、図４のデータ処理部１０に設けた第２処理回
路８２側で行われるフィルタ処理の機能ブロックであ
る。図１８において、データメモリ４８にはフィルタリ
ング対象とするオーディオデータを格納したデータ格納
部１７２と、フィルタリングに使用するフィルタ係数を
格納したフィルタ係数格納部１７４が設けられている。
【０１０３】フィルタ演算部１７６は、例えば有限イン
パルス応答型のデジタルフィルタを実現するための演算
処理を実行し、既に説明した補間処理によりオーディオ
データに含まれる高周波ノイズをカットするためのロー
パスフィルタの処理を実現する。この有限インパルス応
答型のローパスフィルタのデジタル処理のための演算
は、次式で与えられる。
パルス応答型のデジタルフィルタを実現するための演算
処理を実行し、既に説明した補間処理によりオーディオ
データに含まれる高周波ノイズをカットするためのロー
パスフィルタの処理を実現する。この有限インパルス応
答型のローパスフィルタのデジタル処理のための演算
は、次式で与えられる。
【０１０４】 Ａ：データ Ｂ：フィルタ係数 Ｎ：次数で例えば５７ 即ち、有限インパルス応答型のデジタルフィルタにあっ
ては、現在処理対象となる注目データを中心に時間軸の
前後にインパルス応答による所定の分布をもつ有限次数
のフィルタ係数を使用し、各フィルタ係数の値と入力デ
ータとの積の総和を算出する。例えば有限インパルス応
答の次数をＮ＝５７に設定した場合、１回のフィルタ演
算にあっては、フィルタ係数格納部１７４及びデータ格
納部１７２に格納された５７次分のデータ及びフィルタ
係数を使用した積和計算をシーケンサ８６の制御に従っ
て繰り返す。
ては、現在処理対象となる注目データを中心に時間軸の
前後にインパルス応答による所定の分布をもつ有限次数
のフィルタ係数を使用し、各フィルタ係数の値と入力デ
ータとの積の総和を算出する。例えば有限インパルス応
答の次数をＮ＝５７に設定した場合、１回のフィルタ演
算にあっては、フィルタ係数格納部１７４及びデータ格
納部１７２に格納された５７次分のデータ及びフィルタ
係数を使用した積和計算をシーケンサ８６の制御に従っ
て繰り返す。
【０１０５】このフィルタ演算部１７６を実現する図４
の第２処理回路８２のロジック構成は図５と同じである
が、積和計算を繰り返す際には加減算パイプライン回路
８０−２の出力段のシフト機能付きレジスタ１１０に対
する加算結果のラッチは行わず、直接的にセレクタ１０
２に帰還して次の演算サイクルとの連携を早めている。
の第２処理回路８２のロジック構成は図５と同じである
が、積和計算を繰り返す際には加減算パイプライン回路
８０−２の出力段のシフト機能付きレジスタ１１０に対
する加算結果のラッチは行わず、直接的にセレクタ１０
２に帰還して次の演算サイクルとの連携を早めている。
【０１０６】図１９は、図１８のシーケンサ８６による
図５の乗算パイプライン回路８０−１と加減算パイプラ
イン回路８０−２を有するフィルタ演算部１７６におけ
る演算処理のタイミングチャートである。まずステート
番号０で乗算器９６側がデータＡ０とフィルタ係数Ｂ０
を選択して乗算し、次のステート番号１で加減算器１０
８に入力して前回の加算結果（最初は０）と加算する。
同時に乗算器９６側にあっては、次のデータＡ１とフィ
ルタ係数Ｂ１を入力して乗算結果（Ａ１×Ｂ１）を求め
ている。
図５の乗算パイプライン回路８０−１と加減算パイプラ
イン回路８０−２を有するフィルタ演算部１７６におけ
る演算処理のタイミングチャートである。まずステート
番号０で乗算器９６側がデータＡ０とフィルタ係数Ｂ０
を選択して乗算し、次のステート番号１で加減算器１０
８に入力して前回の加算結果（最初は０）と加算する。
同時に乗算器９６側にあっては、次のデータＡ１とフィ
ルタ係数Ｂ１を入力して乗算結果（Ａ１×Ｂ１）を求め
ている。
【０１０７】これをＴ＝１〜５７の５７ステートに亘っ
て連続的に繰り返す。最後のステート番号５７にあって
は、加減算器１０８の５７次分の積和計算の結果をフィ
ルタ出力データとして、出力ラッチ、マルチプレクサを
介してデータメモリ４８にライトする。 （４）ミキサ処理 図２０は、図４のデータ処理部１０に設けた第１処理回
路８０側で行われるミキサ処理の機能ブロックである。
このミキサ処理にあっては、データメモリ４８にミキシ
ング対象となるデジタルデータを格納したデータ格納部
１７８が設けられている。この例にあっては、４種類の
デジタルデータＡ，Ｂ，Ｃ，Ｄを選択してミキシングす
るものとする。
て連続的に繰り返す。最後のステート番号５７にあって
は、加減算器１０８の５７次分の積和計算の結果をフィ
ルタ出力データとして、出力ラッチ、マルチプレクサを
介してデータメモリ４８にライトする。 （４）ミキサ処理 図２０は、図４のデータ処理部１０に設けた第１処理回
路８０側で行われるミキサ処理の機能ブロックである。
このミキサ処理にあっては、データメモリ４８にミキシ
ング対象となるデジタルデータを格納したデータ格納部
１７８が設けられている。この例にあっては、４種類の
デジタルデータＡ，Ｂ，Ｃ，Ｄを選択してミキシングす
るものとする。
【０１０８】シーケンサ８４は、所定のミキシングタイ
ミングでデータメモリ４８のデータ格納部１７８よりデ
ータＡ〜Ｄを読み出し、ミキサ演算部１８０において Ｘ＝Ａ＋Ｂ＋Ｃ＋Ｄ （１３） のミキシング演算を行わせる。ミキサ演算部１８０の処
理は、シーケンサ８４による図５の加減算パイプライン
回路８０−２の制御で実現できる。
ミングでデータメモリ４８のデータ格納部１７８よりデ
ータＡ〜Ｄを読み出し、ミキサ演算部１８０において Ｘ＝Ａ＋Ｂ＋Ｃ＋Ｄ （１３） のミキシング演算を行わせる。ミキサ演算部１８０の処
理は、シーケンサ８４による図５の加減算パイプライン
回路８０−２の制御で実現できる。
【０１０９】図２１は、図２０のシーケンサ８４による
ミキサ演算部１８０のミキシング処理のタイミングチャ
ートである。まずステート番号０で加減算器１０８側で
最初の２つのデータＡ，Ｂを選択して加算し、次のステ
ート番号１で前回の加算結果（Ａ＋Ｂ）と新たなデータ
Ｃを選択して加算し、同様にステート番号２で最後のデ
ータＤを選択してそれまでの加算結果に加算する。最後
のステート３では加減算器１０８の加算結果をミキサ出
力データとしてラッチした後にデータメモリに書き込
む。
ミキサ演算部１８０のミキシング処理のタイミングチャ
ートである。まずステート番号０で加減算器１０８側で
最初の２つのデータＡ，Ｂを選択して加算し、次のステ
ート番号１で前回の加算結果（Ａ＋Ｂ）と新たなデータ
Ｃを選択して加算し、同様にステート番号２で最後のデ
ータＤを選択してそれまでの加算結果に加算する。最後
のステート３では加減算器１０８の加算結果をミキサ出
力データとしてラッチした後にデータメモリに書き込
む。
【０１１０】この図２１のタイミングチャートにあって
は、ステート番号３でミックス出力データＸをデータメ
モリ４８に書き込むようにしているが、ミキサによる処
理は図３の機能ブロックから明らかなように、データ処
理部１０における最終段の処理となることから、図５の
加減算パイプライン回路８０−２の加減算器１０８の出
力段のシフト機能付きレジスタ１１０に格納した後、シ
フト動作によりパラレルデータに変換して、マルチプレ
クサ１１２から外部のＤＡコンバータ４４に出力してア
ナログデータに変換してラインアウトするようになる。 （５）他の実施形態 図２２は図５の乗算及び加減算パイプライン回路を備え
た図１０のデータ処理部１０により実現される本発明の
他の実施形態の機能ブロックであり、この実施形態にあ
っては、入力チャネルＣＨ１〜ＣＨ４のミキサ入力部１
８２，１８４，１８６，１８８のそれぞれを、ミキサ入
力部１８２に代表して示すように、データ入力部１９
０、データ補間部１９２、フィルタ部１９４及び音量調
整部１９６で構成し、全て統一サンプル周波数４４．１
ｋＨｚに対し異なった音源サンプル周波数のオーディオ
データを入力して処理した後にミキサ部１９８で処理し
て、最終的にＤＡコンバータを備えたデータ出力部２０
０よりアナログオーディオ信号としてラインアウトする
ようにしている。
は、ステート番号３でミックス出力データＸをデータメ
モリ４８に書き込むようにしているが、ミキサによる処
理は図３の機能ブロックから明らかなように、データ処
理部１０における最終段の処理となることから、図５の
加減算パイプライン回路８０−２の加減算器１０８の出
力段のシフト機能付きレジスタ１１０に格納した後、シ
フト動作によりパラレルデータに変換して、マルチプレ
クサ１１２から外部のＤＡコンバータ４４に出力してア
ナログデータに変換してラインアウトするようになる。 （５）他の実施形態 図２２は図５の乗算及び加減算パイプライン回路を備え
た図１０のデータ処理部１０により実現される本発明の
他の実施形態の機能ブロックであり、この実施形態にあ
っては、入力チャネルＣＨ１〜ＣＨ４のミキサ入力部１
８２，１８４，１８６，１８８のそれぞれを、ミキサ入
力部１８２に代表して示すように、データ入力部１９
０、データ補間部１９２、フィルタ部１９４及び音量調
整部１９６で構成し、全て統一サンプル周波数４４．１
ｋＨｚに対し異なった音源サンプル周波数のオーディオ
データを入力して処理した後にミキサ部１９８で処理し
て、最終的にＤＡコンバータを備えたデータ出力部２０
０よりアナログオーディオ信号としてラインアウトする
ようにしている。
【０１１１】図２３は本発明の別の実施形態であり、チ
ャネルＣＨ１〜ＣＨ４についてそれぞれ異なったデジタ
ルオーディオデータの処理形態をとっている。即ちチャ
ネルＣＨ１については音量調整部２０２のみであり、こ
れに対しチャネルＣＨ２については音源サンプル周波数
が異なることから、補間部２０４、音量調整部２０６を
設け、更にチャネルＣＨ１，ＣＨ３側との混合を行うミ
キサ部２０８を設け、最終的にフィルタ部２１０を介
し、更にミキサ部２１２でチャネルＣＨ４のフィルタ部
２１４の出力データを混合して出力できるようにしてい
る。
ャネルＣＨ１〜ＣＨ４についてそれぞれ異なったデジタ
ルオーディオデータの処理形態をとっている。即ちチャ
ネルＣＨ１については音量調整部２０２のみであり、こ
れに対しチャネルＣＨ２については音源サンプル周波数
が異なることから、補間部２０４、音量調整部２０６を
設け、更にチャネルＣＨ１，ＣＨ３側との混合を行うミ
キサ部２０８を設け、最終的にフィルタ部２１０を介
し、更にミキサ部２１２でチャネルＣＨ４のフィルタ部
２１４の出力データを混合して出力できるようにしてい
る。
【０１１２】このような図２３のチャネルＣＨ１〜ＣＨ
４における各デジタルオーディオデータに対する処理
も、図３のデータ処理部１０の機能ブロックを実現する
図４乃至図２１に示した処理により簡単に実現できる。 ４．音源サンプル周波数の計測と補間処理 図２４は図２のデータ処理部１０をプロセッサによるプ
ログラム制御で実現するための実施形態であり、図５の
ロジック回路を使用した場合に比べ、デジタルオーディ
オ信号の各種の処理の柔軟性をより一層高めることがで
きる。
４における各デジタルオーディオデータに対する処理
も、図３のデータ処理部１０の機能ブロックを実現する
図４乃至図２１に示した処理により簡単に実現できる。 ４．音源サンプル周波数の計測と補間処理 図２４は図２のデータ処理部１０をプロセッサによるプ
ログラム制御で実現するための実施形態であり、図５の
ロジック回路を使用した場合に比べ、デジタルオーディ
オ信号の各種の処理の柔軟性をより一層高めることがで
きる。
【０１１３】図２４において、データ処理部１０にはＭ
ＰＵ２６が設けられ、そのバス２１８に対しデータメモ
リ２２０、外部入出力のためのチャネルＣＨ１〜ＣＨ６
を備えた入出力モジュール２２２、処理済みデジタルオ
ーディオ信号をアナログオーディオ信号に変換して出力
するＤＡコンバータ２２４、図２の上位のＣＰＵ１２に
対する上位インタフェース２２６を設けている。
ＰＵ２６が設けられ、そのバス２１８に対しデータメモ
リ２２０、外部入出力のためのチャネルＣＨ１〜ＣＨ６
を備えた入出力モジュール２２２、処理済みデジタルオ
ーディオ信号をアナログオーディオ信号に変換して出力
するＤＡコンバータ２２４、図２の上位のＣＰＵ１２に
対する上位インタフェース２２６を設けている。
【０１１４】図２５は、図２４のＭＰＵ２１６のプログ
ラム制御により実現される本発明のデータ処理部１０の
機能ブロック図である。この実施形態にあっては、チャ
ネル入力ＣＨ１〜ＣＨ５に対応して５つのミキサ入力部
２３０−１〜２３０−５が設けられる。ミキサ入力部２
３０−１〜２３０−５は、ミキサ入力部２３０−１に代
表して示すように、サンプルクロック計測部２３４、補
間部２３６、音量調整部２３８及びフィルタ部２４０を
備える。
ラム制御により実現される本発明のデータ処理部１０の
機能ブロック図である。この実施形態にあっては、チャ
ネル入力ＣＨ１〜ＣＨ５に対応して５つのミキサ入力部
２３０−１〜２３０−５が設けられる。ミキサ入力部２
３０−１〜２３０−５は、ミキサ入力部２３０−１に代
表して示すように、サンプルクロック計測部２３４、補
間部２３６、音量調整部２３８及びフィルタ部２４０を
備える。
【０１１５】サンプルクロック計測部２３４は、チャネ
ルＣＨ１から入力する任意のデジタルオーディオデータ
からその音源サンプル周波数を測定し、音源サンプル周
波数の測定結果に応じ、補間部２３６における補間処理
を決める。ここでデータ処理部１０にあっては統一サン
プル周波数４４．１ｋＨｚを使用しており、その周期Ｔ
ｕに対しサンプルクロック計測部２３４で計測した入力
デジタルオーディオ信号の音源サンプル周波数の周期Ｔ
ｓとの関係を算出して補間部２３６の処理を決める。
ルＣＨ１から入力する任意のデジタルオーディオデータ
からその音源サンプル周波数を測定し、音源サンプル周
波数の測定結果に応じ、補間部２３６における補間処理
を決める。ここでデータ処理部１０にあっては統一サン
プル周波数４４．１ｋＨｚを使用しており、その周期Ｔ
ｕに対しサンプルクロック計測部２３４で計測した入力
デジタルオーディオ信号の音源サンプル周波数の周期Ｔ
ｓとの関係を算出して補間部２３６の処理を決める。
【０１１６】図２６のフローチャートは、図５のチャネ
ルＣＨ１のミキサ入力部２３０−１の処理手順である。
まずステップＳ１で補間モード設定処理を行う。この補
間モード設定処理は、全ての入力チャネルＣＨ１〜ＣＨ
５について行われる。サンプルクロック計測処理が済む
と、ステップＳ２で、まずチャネルＣＨ＝１をセット
し、ステップＳ３で、チャネルＣＨ１の音源サンプル周
期Ｔｓが統一サンプル周期Ｔｕに等しいか否かチェック
する。
ルＣＨ１のミキサ入力部２３０−１の処理手順である。
まずステップＳ１で補間モード設定処理を行う。この補
間モード設定処理は、全ての入力チャネルＣＨ１〜ＣＨ
５について行われる。サンプルクロック計測処理が済む
と、ステップＳ２で、まずチャネルＣＨ＝１をセット
し、ステップＳ３で、チャネルＣＨ１の音源サンプル周
期Ｔｓが統一サンプル周期Ｔｕに等しいか否かチェック
する。
【０１１７】等しくなければ、ステップＳ４で補間処理
を行う。等しければステップＳ４の補間処理は行わな
い。次にステップＳ５で音量調整処理を行う。次にステ
ップＳ６で補間処理の有無をチェックし、補間処理を行
っていればステップＳ７でフィルタ処理を行う。フィル
タ処理が済んだならば、ステップＳ８でチャネルＣＨ１
を１つインクリメントし、ステップＳ９で最終チャネル
に達したか否かチェックする。
を行う。等しければステップＳ４の補間処理は行わな
い。次にステップＳ５で音量調整処理を行う。次にステ
ップＳ６で補間処理の有無をチェックし、補間処理を行
っていればステップＳ７でフィルタ処理を行う。フィル
タ処理が済んだならば、ステップＳ８でチャネルＣＨ１
を１つインクリメントし、ステップＳ９で最終チャネル
に達したか否かチェックする。
【０１１８】最終チャネルＣＨ５に達するまで、以上の
ステップＳ３〜Ｓ９の処理を繰り返す。ステップＳ９で
最終チャネルＣＨ５の処理が済んだことが判別される
と、ステップＳ１０でミキサ処理を行った後、ステップ
Ｓ１１で出力処理を行う。このステップＳ２〜Ｓ１１の
処理は、統一サンプル周波数４４．１ｋＨｚに対応した
周期Ｔｕごとに繰り返される。
ステップＳ３〜Ｓ９の処理を繰り返す。ステップＳ９で
最終チャネルＣＨ５の処理が済んだことが判別される
と、ステップＳ１０でミキサ処理を行った後、ステップ
Ｓ１１で出力処理を行う。このステップＳ２〜Ｓ１１の
処理は、統一サンプル周波数４４．１ｋＨｚに対応した
周期Ｔｕごとに繰り返される。
【０１１９】図２７は、図２６のステップＳ１の補間モ
ード設定処理の中で使用される音源サンプル周期Ｔｓを
計測するための割込み処理の詳細を示したフローチャー
トである。この割込み処理は、非常に短い周期で発生す
るタイマ割込によって起動する。まずステップＳ１で、
カウンタｃｎｔをカウントアップし、次のステップＳ２
で入力チャネルからのサンプルクロックの有無をチェッ
クしている。サンプルクロックが得られると、ステップ
Ｓ３で音源サンプル周期Ｔｓがカウンタｃｎｔから得ら
れ、ステップＳ４でカウンタｃｎｔを０にクリアする。
ステップＳ２でサンプルクロックが得られない場合は、
そのまま割込み処理を抜ける。
ード設定処理の中で使用される音源サンプル周期Ｔｓを
計測するための割込み処理の詳細を示したフローチャー
トである。この割込み処理は、非常に短い周期で発生す
るタイマ割込によって起動する。まずステップＳ１で、
カウンタｃｎｔをカウントアップし、次のステップＳ２
で入力チャネルからのサンプルクロックの有無をチェッ
クしている。サンプルクロックが得られると、ステップ
Ｓ３で音源サンプル周期Ｔｓがカウンタｃｎｔから得ら
れ、ステップＳ４でカウンタｃｎｔを０にクリアする。
ステップＳ２でサンプルクロックが得られない場合は、
そのまま割込み処理を抜ける。
【０１２０】図２８は、図２６のステップＳ１における
補間モード設定処理の詳細を示したフローチャートであ
る。この補間モード設定処理にあっては、まずステップ
Ｓ１で音源サンプル周期Ｔｓと統一サンプル周期Ｔｕと
の比（Ｔｓ／Ｔｕ）を算出する。この比が整数分の１か
否かステップＳ２でチェックし、整数分の１であればス
テップＳ４に進み、サンプルデータの間引きモードをセ
ットする。
補間モード設定処理の詳細を示したフローチャートであ
る。この補間モード設定処理にあっては、まずステップ
Ｓ１で音源サンプル周期Ｔｓと統一サンプル周期Ｔｕと
の比（Ｔｓ／Ｔｕ）を算出する。この比が整数分の１か
否かステップＳ２でチェックし、整数分の１であればス
テップＳ４に進み、サンプルデータの間引きモードをセ
ットする。
【０１２１】ステップＳ２で整数分の１でなければステ
ップＳ３に進み、整数倍か否かチェックする。整数倍で
あればステップＳ５に進み、ゼロ詰め補間モードをセッ
トする。ステップＳ３で整数倍でもなかった場合には、
ステップＳ６で近似曲線補間モードのセット、例えば直
線補間モードをセットする。図２９は、図２８のステッ
プＳ４の間引きモードをセットした場合の間引き処理を
示している。まず統一サンプル周期Ｔｕに対し入力音源
サンプル周期Ｔｓが短いことから、統一サンプル周期Ｔ
ｕに同期したサンプルデータ２４２，２４８の間のサン
プルデータ２４４，２４６についてはサンプルデータと
して保持せず、サンプルデータ２４４，２４６を間引
く。これによって統一サンプル周期Ｔｕをもつ黒丸のサ
ンプルデータに変換することができる。
ップＳ３に進み、整数倍か否かチェックする。整数倍で
あればステップＳ５に進み、ゼロ詰め補間モードをセッ
トする。ステップＳ３で整数倍でもなかった場合には、
ステップＳ６で近似曲線補間モードのセット、例えば直
線補間モードをセットする。図２９は、図２８のステッ
プＳ４の間引きモードをセットした場合の間引き処理を
示している。まず統一サンプル周期Ｔｕに対し入力音源
サンプル周期Ｔｓが短いことから、統一サンプル周期Ｔ
ｕに同期したサンプルデータ２４２，２４８の間のサン
プルデータ２４４，２４６についてはサンプルデータと
して保持せず、サンプルデータ２４４，２４６を間引
く。これによって統一サンプル周期Ｔｕをもつ黒丸のサ
ンプルデータに変換することができる。
【０１２２】図３０は、図２８のステップＳ５のゼロ詰
め補間モードをセットした場合のゼロ詰め補間処理を説
明する。この場合、統一サンプル周期Ｔｕに対し入力サ
ンプル周期Ｔｓが例えば２倍と長くなっている。２Ｔｕ
の周期で得られる音源サンプル周期Ｔｓのサンプルデー
タは例えばサンプルデータ２５０，２５２に示すように
なり、この間に存在する統一サンプル周期Ｔｕのタイミ
ングの補間位置については、ゼロデータ２５４を補間す
る。
め補間モードをセットした場合のゼロ詰め補間処理を説
明する。この場合、統一サンプル周期Ｔｕに対し入力サ
ンプル周期Ｔｓが例えば２倍と長くなっている。２Ｔｕ
の周期で得られる音源サンプル周期Ｔｓのサンプルデー
タは例えばサンプルデータ２５０，２５２に示すように
なり、この間に存在する統一サンプル周期Ｔｕのタイミ
ングの補間位置については、ゼロデータ２５４を補間す
る。
【０１２３】このようなゼロ詰め補間にあっては、ゼロ
詰め補間処理を行った後にフィルタ処理によりローパス
フィルタを通し、またゼロ詰め補間で全体のレベルが下
がっていることから、レベルを上げるレベル調整処理が
行われる。図３１のフローチャートは図２９の間引き処
理である。まずステップＳ１で、統一サンプル周期Ｔｕ
の間に得られるサンプルデータの数を計数するカウンタ
ＭをＭ＝０にクリアする。次に、サンプルデータが得ら
れるごとに０にクリアされているカウント値ｃｎｔが、
既に計測された入力音源サンプル周期Ｔｓに一致したか
否かチェックする。
詰め補間処理を行った後にフィルタ処理によりローパス
フィルタを通し、またゼロ詰め補間で全体のレベルが下
がっていることから、レベルを上げるレベル調整処理が
行われる。図３１のフローチャートは図２９の間引き処
理である。まずステップＳ１で、統一サンプル周期Ｔｕ
の間に得られるサンプルデータの数を計数するカウンタ
ＭをＭ＝０にクリアする。次に、サンプルデータが得ら
れるごとに０にクリアされているカウント値ｃｎｔが、
既に計測された入力音源サンプル周期Ｔｓに一致したか
否かチェックする。
【０１２４】ステップＳ２でカウント値ｃｎｔが入力音
源サンプル周期Ｔｓに一致したら、ステップＳ３に進
み、カウンタＭを１つカウントアップする。続いてステ
ップＳ４で、カウンタＭの値が統一サンプル周期Ｔｕと
音源サンプル周期Ｔｓの比（Ｔｕ／Ｔｓ）に達したか否
かチェックする。例えば図２９にあっては、Ｍ＝３に達
したか否かチェックする。Ｍ＝３に達するまではステッ
プＳ２〜Ｓ４の処理を繰り返しており、サンプルデータ
の出力は行われない。
源サンプル周期Ｔｓに一致したら、ステップＳ３に進
み、カウンタＭを１つカウントアップする。続いてステ
ップＳ４で、カウンタＭの値が統一サンプル周期Ｔｕと
音源サンプル周期Ｔｓの比（Ｔｕ／Ｔｓ）に達したか否
かチェックする。例えば図２９にあっては、Ｍ＝３に達
したか否かチェックする。Ｍ＝３に達するまではステッ
プＳ２〜Ｓ４の処理を繰り返しており、サンプルデータ
の出力は行われない。
【０１２５】ステップＳ４でＭ＝３に達すると、ステッ
プＳ５でそのときのサンプルデータを出力する。ステッ
プＳ６にあっては、チャネル入力切替えの有無をチェッ
クしており、チャネル入力切替えがあるまでステップＳ
１〜Ｓ６の処理を繰り返す。チャネル入力切替えがあれ
ば再び図２８にリターンし、新たな切替チャネルにおけ
る補間モード設定処理を行うことになる。
プＳ５でそのときのサンプルデータを出力する。ステッ
プＳ６にあっては、チャネル入力切替えの有無をチェッ
クしており、チャネル入力切替えがあるまでステップＳ
１〜Ｓ６の処理を繰り返す。チャネル入力切替えがあれ
ば再び図２８にリターンし、新たな切替チャネルにおけ
る補間モード設定処理を行うことになる。
【０１２６】図３２は図３０のゼロ詰め補間処理のフロ
ーチャートである。まずステップＳ１で、音源サンプル
周期Ｔｓの間に存在する補間データ、即ちゼロ詰めデー
タの数を示すカウンタＮを０にクリアし、ステップＳ２
で、音源サンプル周期Ｔｓごとに０にクリアされるカウ
ンタ値ｃｎｔが統一サンプル周期Ｔｕに達したか否かチ
ェックしている。
ーチャートである。まずステップＳ１で、音源サンプル
周期Ｔｓの間に存在する補間データ、即ちゼロ詰めデー
タの数を示すカウンタＮを０にクリアし、ステップＳ２
で、音源サンプル周期Ｔｓごとに０にクリアされるカウ
ンタ値ｃｎｔが統一サンプル周期Ｔｕに達したか否かチ
ェックしている。
【０１２７】カウンタ値ｃｎｔが統一サンプル周期Ｔｕ
に達したならば、ステップＳ３でカウンタＮを１つカウ
ントアップし、ステップＳ４で、入力音源サンプル周期
Ｔｓと統一サンプル周期Ｔｕの比（Ｔｓ／Ｔｕ）、図３
０の場合にはＮ＝２に達したか否かチェックする。ステ
ップＳ４でＮ＝２に達すれば次のサンプルタイミングで
あることから、ステップＳ５で、入力したサンプルデー
タをゼロ詰め補間に伴うレベル低下を補障するため、例
えば（Ｔｓ／Ｔｕ）＝２倍に補正した後、ステップＳ６
でサンプルデータを出力する。
に達したならば、ステップＳ３でカウンタＮを１つカウ
ントアップし、ステップＳ４で、入力音源サンプル周期
Ｔｓと統一サンプル周期Ｔｕの比（Ｔｓ／Ｔｕ）、図３
０の場合にはＮ＝２に達したか否かチェックする。ステ
ップＳ４でＮ＝２に達すれば次のサンプルタイミングで
あることから、ステップＳ５で、入力したサンプルデー
タをゼロ詰め補間に伴うレベル低下を補障するため、例
えば（Ｔｓ／Ｔｕ）＝２倍に補正した後、ステップＳ６
でサンプルデータを出力する。
【０１２８】一方、ステップＳ４でＮ＝２に達しない場
合には、ステップＳ７で、Ｓ＝０としたゼロ詰めデータ
を生成し、これをステップＳ６で補間詰めのサンプルデ
ータとして出力する。ステップＳ８にあっては、チャネ
ル入力切替えを監視しており、チャネル入力切替えがあ
るまでステップＳ１〜Ｓ７の処理を繰り返す。 ５．音量調整制御 本発明のオーディオデータ処理装置にあっては、通常の
デジタルオーディオ入力チャネルについてはボリューム
操作による音量設定が行われる。このようなボリューム
操作による音量設定に対し、急激なボリューム調整値の
変化に対し正確に音量調整を行った場合には、急激な音
量変化でデジタル的なノイズを発生する。
合には、ステップＳ７で、Ｓ＝０としたゼロ詰めデータ
を生成し、これをステップＳ６で補間詰めのサンプルデ
ータとして出力する。ステップＳ８にあっては、チャネ
ル入力切替えを監視しており、チャネル入力切替えがあ
るまでステップＳ１〜Ｓ７の処理を繰り返す。 ５．音量調整制御 本発明のオーディオデータ処理装置にあっては、通常の
デジタルオーディオ入力チャネルについてはボリューム
操作による音量設定が行われる。このようなボリューム
操作による音量設定に対し、急激なボリューム調整値の
変化に対し正確に音量調整を行った場合には、急激な音
量変化でデジタル的なノイズを発生する。
【０１２９】そこで図３３の実施形態にあっては、急激
な音量変化値のオーディオ波形の不連続性によるノイズ
を低減させるように音量制御を行うことを特徴とする。
図３３は、まず入力段にレジスタ２６０，２６２，２６
４が設けられる。レジスタ２６０には出力データＸが帰
還されて現在値Ａが保持される。レジスタ２６２にはボ
リューム調整に伴う外部からの音量設定値Ｂが保持され
る。更にレジスタ２６４には、予め定めたシーケンサ８
４による統一サンプル周波数４４．１ｋＨｚの処理周期
Ｔｕの間に変化させる歩進値Ｃが保持される。
な音量変化値のオーディオ波形の不連続性によるノイズ
を低減させるように音量制御を行うことを特徴とする。
図３３は、まず入力段にレジスタ２６０，２６２，２６
４が設けられる。レジスタ２６０には出力データＸが帰
還されて現在値Ａが保持される。レジスタ２６２にはボ
リューム調整に伴う外部からの音量設定値Ｂが保持され
る。更にレジスタ２６４には、予め定めたシーケンサ８
４による統一サンプル周波数４４．１ｋＨｚの処理周期
Ｔｕの間に変化させる歩進値Ｃが保持される。
【０１３０】レジスタ２６０の現在値Ａとレジスタ２６
４の歩進値Ｃは演算部２６６に与えられ、シーケンサ８
４による処理周期ＴｕごとにＸ＝Ａ±Ｃの音量調整演算
を行う。またレジスタ２６０の現在値Ａと外部のボリュ
ームにより設定された音量設定値Ｂ（目標値）は、比較
部２６８で比較される。比較部２６８の比較結果は、演
算部２６６における歩進値Ｃの加算または減算を決め
る。設定値Ｂが現在値Ａより大きければ、演算部２６６
はＸ＝Ａ＋Ｃの加算を行う。また設定値Ｂが現在値Ａよ
り小さければ、演算部２６６はＸ＝Ａ−Ｃの減算を行
う。
４の歩進値Ｃは演算部２６６に与えられ、シーケンサ８
４による処理周期ＴｕごとにＸ＝Ａ±Ｃの音量調整演算
を行う。またレジスタ２６０の現在値Ａと外部のボリュ
ームにより設定された音量設定値Ｂ（目標値）は、比較
部２６８で比較される。比較部２６８の比較結果は、演
算部２６６における歩進値Ｃの加算または減算を決め
る。設定値Ｂが現在値Ａより大きければ、演算部２６６
はＸ＝Ａ＋Ｃの加算を行う。また設定値Ｂが現在値Ａよ
り小さければ、演算部２６６はＸ＝Ａ−Ｃの減算を行
う。
【０１３１】演算部２６６の演算出力Ｘは、比較部２７
２で設定値Ｂと比較されている。比較部２７２は、比較
結果に応じセレクタ２７０を制御する。演算出力Ｘが設
定値Ｂに一致していないときは、セレクタ２７０は演算
部２６６の出力Ｘを選択して出力データＸとしている。
比較部２７２で出力Ｘが設定値Ｂに一致した場合には、
設定値Ｂを選択して出力データＸとする。
２で設定値Ｂと比較されている。比較部２７２は、比較
結果に応じセレクタ２７０を制御する。演算出力Ｘが設
定値Ｂに一致していないときは、セレクタ２７０は演算
部２６６の出力Ｘを選択して出力データＸとしている。
比較部２７２で出力Ｘが設定値Ｂに一致した場合には、
設定値Ｂを選択して出力データＸとする。
【０１３２】図３４は、図３３における音量制御のタイ
ムチャートである。いま時刻ｔ１で、現在値Ａに対し外
部よりボリューム設定により新たな設定値Ｂが設定され
たとする。この時刻ｔ１よりシーケンサ２５０で決まる
処理周期Ｔｕごとに演算部２６６でＡ＋Ｃの演算が行わ
れ、歩進値Ｃずつ演算部２６６の出力Ｘが増加する。そ
して時刻ｔ２で設定値Ｂに一致する。時刻ｔ１〜ｔ２の
間は、セレクタ２７０は演算部２６６の出力Ｘを選択出
力している。
ムチャートである。いま時刻ｔ１で、現在値Ａに対し外
部よりボリューム設定により新たな設定値Ｂが設定され
たとする。この時刻ｔ１よりシーケンサ２５０で決まる
処理周期Ｔｕごとに演算部２６６でＡ＋Ｃの演算が行わ
れ、歩進値Ｃずつ演算部２６６の出力Ｘが増加する。そ
して時刻ｔ２で設定値Ｂに一致する。時刻ｔ１〜ｔ２の
間は、セレクタ２７０は演算部２６６の出力Ｘを選択出
力している。
【０１３３】時刻ｔ２に達すると、セレクタ２７０は設
定値Ｂを選択出力する。これにより、急激な音量設定値
の変化があっても、実際に出力されるデータは歩進値Ｃ
で制限された時間勾配となり、急激な音量変化によるオ
ーディオ波形の不連続性によるノイズ発生を確実に防止
できる。図３５は、図３３の機能ブロックをプロセッサ
によるプログラム制御で実現したフローチャートであ
る。まずステップＳ１で、現在値Ａ、設定値Ｂ、歩進値
Ｃを読み取り、ステップＳ２で、現在値Ａが設定値Ｂに
一致するか否かチェックする。一致していなければ、ス
テップＳ３で、現在値Ａに歩進値Ｃを加算する。この場
合の歩進値Ｃの加算は、現在値Ａが設定値Ｂより小さけ
れば−Ｃを加算し、大きければＣを加算する。
定値Ｂを選択出力する。これにより、急激な音量設定値
の変化があっても、実際に出力されるデータは歩進値Ｃ
で制限された時間勾配となり、急激な音量変化によるオ
ーディオ波形の不連続性によるノイズ発生を確実に防止
できる。図３５は、図３３の機能ブロックをプロセッサ
によるプログラム制御で実現したフローチャートであ
る。まずステップＳ１で、現在値Ａ、設定値Ｂ、歩進値
Ｃを読み取り、ステップＳ２で、現在値Ａが設定値Ｂに
一致するか否かチェックする。一致していなければ、ス
テップＳ３で、現在値Ａに歩進値Ｃを加算する。この場
合の歩進値Ｃの加算は、現在値Ａが設定値Ｂより小さけ
れば−Ｃを加算し、大きければＣを加算する。
【０１３４】続いてステップＳ４で、出力Ｘが設定値Ｂ
に達したか否かチェックしており、一致するまではステ
ップＳ５で、ステップＳ３の演算結果Ｘを出力して現在
値ＡをＡ＝Ｘに更新する。ステップＳ４で演算値Ｘが設
定値Ｂに一致すれば、ステップＳ６でＸ＝Ｂとして出力
し、また現在値Ａを設定値Ｂに更新する。図３６は、図
３３〜図３５に示した音量調整の制御機能を応用して、
電子演奏装置のキー操作に対するオーディオ波形のエン
ベローブ調整を簡単に実現することを特徴とする。
に達したか否かチェックしており、一致するまではステ
ップＳ５で、ステップＳ３の演算結果Ｘを出力して現在
値ＡをＡ＝Ｘに更新する。ステップＳ４で演算値Ｘが設
定値Ｂに一致すれば、ステップＳ６でＸ＝Ｂとして出力
し、また現在値Ａを設定値Ｂに更新する。図３６は、図
３３〜図３５に示した音量調整の制御機能を応用して、
電子演奏装置のキー操作に対するオーディオ波形のエン
ベローブ調整を簡単に実現することを特徴とする。
【０１３５】図３６の機能ブロックは、図３３に対し新
たに入力側のレジスタ２６２に対しセレクタ２７４を設
け、またレジスタ２６４に対しセレクタ２７６を設けて
いる。セレクタ２７４に対しては、キーの時間的な変化
に対応した音量設定値Ｂ１，Ｂ２，Ｂ３，Ｂ４が入力さ
れる。セレクタ２７６には音量設定値Ｂ１〜Ｂ４のそれ
ぞれに対応した固有の歩進値Ｃ１，Ｃ２，Ｃ３，Ｃ４が
設定される。
たに入力側のレジスタ２６２に対しセレクタ２７４を設
け、またレジスタ２６４に対しセレクタ２７６を設けて
いる。セレクタ２７４に対しては、キーの時間的な変化
に対応した音量設定値Ｂ１，Ｂ２，Ｂ３，Ｂ４が入力さ
れる。セレクタ２７６には音量設定値Ｂ１〜Ｂ４のそれ
ぞれに対応した固有の歩進値Ｃ１，Ｃ２，Ｃ３，Ｃ４が
設定される。
【０１３６】シーケンサ２５０は、設定値Ｐ１〜Ｐ４に
現在値Ａが達するごとに次のシーケンスに進むようにな
る。通常、キー入力のオン操作に対しては、アタック、
ディケイ、サスティン、リリースの４つのモードが設定
されている。この４つのモードに対応して、セレクタ２
７４に対する音量設定値Ｂ１〜Ｂ４及びそれぞれの音量
設定値に変化するための歩進値Ｃ１〜Ｃ４が設定され
る。
現在値Ａが達するごとに次のシーケンスに進むようにな
る。通常、キー入力のオン操作に対しては、アタック、
ディケイ、サスティン、リリースの４つのモードが設定
されている。この４つのモードに対応して、セレクタ２
７４に対する音量設定値Ｂ１〜Ｂ４及びそれぞれの音量
設定値に変化するための歩進値Ｃ１〜Ｃ４が設定され
る。
【０１３７】例えばず３７（Ｂ）のようなキー入力に対
し、図３７（Ａ）に示すようなアタック、ディケイ、サ
スティン、リリースの４つのモードの音量設定値Ｂ１，
Ｂ２，Ｂ３，Ｂ４が決められる。そして、それぞれのア
タック特性２８０、ディケイ特性２８２、サスティン特
性２８４及びリリース特性２８６における単位周期Ｔｕ
の歩進値は、固有の歩進値Ｃ１〜Ｃ４が使用される。
し、図３７（Ａ）に示すようなアタック、ディケイ、サ
スティン、リリースの４つのモードの音量設定値Ｂ１，
Ｂ２，Ｂ３，Ｂ４が決められる。そして、それぞれのア
タック特性２８０、ディケイ特性２８２、サスティン特
性２８４及びリリース特性２８６における単位周期Ｔｕ
の歩進値は、固有の歩進値Ｃ１〜Ｃ４が使用される。
【０１３８】このような設定値Ｂ１〜Ｂ４及び歩進値Ｃ
１〜Ｃ４が設定された状態でのエンベローブ波形の発生
処理は、次のようになる。まずシーケンサ２５０はセレ
クタ２７４，２７６によりアタックモードの音量設定値
Ｂ１と歩進値Ｃ１を選択し、レジスタ２６２，２６４に
セットする。この状態でシーケンサ２５０は、処理周期
Ｔｕごとに現在値を格納したレジスタ２６０とレジスタ
２６２の音量設定値Ｂ１との比較部２６８による比較結
果に基づき、演算部２６６で現在値Ａに対する歩進値Ｃ
１の加算を繰り返す。
１〜Ｃ４が設定された状態でのエンベローブ波形の発生
処理は、次のようになる。まずシーケンサ２５０はセレ
クタ２７４，２７６によりアタックモードの音量設定値
Ｂ１と歩進値Ｃ１を選択し、レジスタ２６２，２６４に
セットする。この状態でシーケンサ２５０は、処理周期
Ｔｕごとに現在値を格納したレジスタ２６０とレジスタ
２６２の音量設定値Ｂ１との比較部２６８による比較結
果に基づき、演算部２６６で現在値Ａに対する歩進値Ｃ
１の加算を繰り返す。
【０１３９】比較部２７２で設定値Ｂ１に達したことが
判別されると、シーケンサ８４に一致出力が与えられ、
次のディケイモードの音量設定値Ｂ２と歩進値Ｃ２がセ
レクタ２７４，２７６により選択される。以下同様に、
サスティンモード及びリリースモードについて同様な処
理を繰り返する。結果として図３７（Ｂ）のキーオンか
らキーオフに対応して、図３７（Ａ）のエンベローブ波
形を発生することができる。
判別されると、シーケンサ８４に一致出力が与えられ、
次のディケイモードの音量設定値Ｂ２と歩進値Ｃ２がセ
レクタ２７４，２７６により選択される。以下同様に、
サスティンモード及びリリースモードについて同様な処
理を繰り返する。結果として図３７（Ｂ）のキーオンか
らキーオフに対応して、図３７（Ａ）のエンベローブ波
形を発生することができる。
【０１４０】図３８は図３６の処理をフローチャートで
示したもので、カウンタｎで決まるｎ＝４回だけ図３５
のボリュームによる音量調整の場合と同様な処理を繰り
返することになる。尚、本発明は上記の実施形態に示し
た数値による限定は受けない。
示したもので、カウンタｎで決まるｎ＝４回だけ図３５
のボリュームによる音量調整の場合と同様な処理を繰り
返することになる。尚、本発明は上記の実施形態に示し
た数値による限定は受けない。
【０１４１】
【発明の効果】以上説明してきたように本発明によれ
ば、複数のデジタル音源からの異なった音源サンプル周
波数のデジタルオーディオデータを入力して、所定の統
一サンプル周波数例えば４４．１ｋＨｚに統一してデー
タ処理することができ、デジタル音源側が必ずしも４
４．１ＫＨｚの統一された周波数のデータを出力する必
要がなく、本発明の装置をコンピュータ装置に対するオ
ーディオデータのインタフェースとして使用すること
で、各種のデジタル音源を一括して必要なオーディオ処
理を行うことができる。
ば、複数のデジタル音源からの異なった音源サンプル周
波数のデジタルオーディオデータを入力して、所定の統
一サンプル周波数例えば４４．１ｋＨｚに統一してデー
タ処理することができ、デジタル音源側が必ずしも４
４．１ＫＨｚの統一された周波数のデータを出力する必
要がなく、本発明の装置をコンピュータ装置に対するオ
ーディオデータのインタフェースとして使用すること
で、各種のデジタル音源を一括して必要なオーディオ処
理を行うことができる。
【０１４２】また多チャネルデジタルデータの時分割処
理を行うロジック回路として乗算パイプライン回路と加
減算パイプライン回路を相互接続したハードウェアを使
用することで、多チャネルのオーディオデータの処理を
統一サンプル周波数４４．１ｋＨｚの処理周期内で効率
良く時分割に処理することができ、ロジック回路そのも
のも簡単で、制御処理もシーケンサによる一義的な制御
メモリのアドレス指定で済み、この結果、簡単な回路で
多チャネル処理を実現できる。
理を行うロジック回路として乗算パイプライン回路と加
減算パイプライン回路を相互接続したハードウェアを使
用することで、多チャネルのオーディオデータの処理を
統一サンプル周波数４４．１ｋＨｚの処理周期内で効率
良く時分割に処理することができ、ロジック回路そのも
のも簡単で、制御処理もシーケンサによる一義的な制御
メモリのアドレス指定で済み、この結果、簡単な回路で
多チャネル処理を実現できる。
【０１４３】更に、データ処理回路をプロセッサによる
ソフトウェア処理として柔軟性をもたせることで、適宜
のデジタルオーディオデータの音源サンプル周波数を計
測して統一サンプル周波数との関係から必要とする補間
処理や間引き処理を行い、装置側で外部のデジタル音源
の音源サンプル周波数を意識することなく自動的に補間
や間引きにより統一サンプル周波数４４．１ｋＨｚへの
変換を効率良く行うことができる。また補間処理も音源
サンプル周波数の状況に応じて適切に行うことができ
る。
ソフトウェア処理として柔軟性をもたせることで、適宜
のデジタルオーディオデータの音源サンプル周波数を計
測して統一サンプル周波数との関係から必要とする補間
処理や間引き処理を行い、装置側で外部のデジタル音源
の音源サンプル周波数を意識することなく自動的に補間
や間引きにより統一サンプル周波数４４．１ｋＨｚへの
変換を効率良く行うことができる。また補間処理も音源
サンプル周波数の状況に応じて適切に行うことができ
る。
【図１】本発明の原理説明図
【図２】本発明の実施例を示したブロック図
【図３】図２のデータ処理回路の機能ブロック図
【図４】図２のデータ処理回路のブロック図
【図５】図４の第１処理回路の回路ブロック図
【図６】図５のシーケンサによる統一サンプル周期のス
テートサイクルの説明図
テートサイクルの説明図
【図７】図５の第１処理回路と第２処理回路の統一サン
プル周期における時分割処理の説明図
プル周期における時分割処理の説明図
【図８】図５の乗算パイプライン回路側の基本的な動作
のタイミングチャート
のタイミングチャート
【図９】図５の回路ブロックにおける動作と必要ステー
ト数の説明図
ト数の説明図
【図１０】図５の第１処理回路に設けられる補間処理の
機能ブロック図
機能ブロック図
【図１１】補間処理の原理説明図
【図１２】音源サンプル周波数を１６ＫＨｚ、４８ＫＨ
ｚとした場合の補間処理のタイミング説明図
ｚとした場合の補間処理のタイミング説明図
【図１３】図１０のカウンタ処理の処理動作のフローチ
ャート
ャート
【図１４】図１０のカウンタ値に基づく切替選択と補間
計算を示したフローチャート
計算を示したフローチャート
【図１５】図１０の補間演算部の機能を実現する図５の
回路の動作説明図
回路の動作説明図
【図１６】図４の第１処理回路に設けられる音量調整の
機能ブロック図
機能ブロック図
【図１７】図１６の音量調整部の機能を実現する図５の
回路の動作説明図
回路の動作説明図
【図１８】図４の第２処理回路に設けられるフィルタ処
理の機能ブロック図
理の機能ブロック図
【図１９】図１８のフィルタ処理の機能を実現する図５
の回路の動作説明図
の回路の動作説明図
【図２０】図４の第１処理回路に設けられるミキサ出力
処理の機能ブロック図
処理の機能ブロック図
【図２１】図１８のミキサ出力処理の機能を実現する図
５の回路の動作説明図
５の回路の動作説明図
【図２２】図２のデータ処理回路の他の実施形態の機能
ブロック図
ブロック図
【図２３】図２のデータ処理回路の他の実施形態の機能
ブロック図
ブロック図
【図２４】図２のデータ処理回路をプロセッサ処理に実
現する動作環境のブロック図
現する動作環境のブロック図
【図２５】図２４のプロセッサで実現するデータ処理回
路の機能ブロック図
路の機能ブロック図
【図２６】図２５の入力チャネル処理のフローチャート
【図２７】図２６のサンプルクロック計測処理のフロー
チャート
チャート
【図２８】図２６の補間モード設定処理のフローチャー
ト
ト
【図２９】間引き処理の説明図
【図３０】ゼロ詰め補間処理の説明図
【図３１】図２８の間引き処理のフローチャート
【図３２】図２８のゼロ詰め補間処理のフローチャート
【図３３】本発明で用いる音量調整処理の機能ブロック
図
図
【図３４】図３３による音量調整のタイムチャート
【図３５】図３３の音量調整処理のフローチャート
【図３６】図３３の音量調整を応用したデジタル演奏機
器のキー入力に伴なうエンベローブ処理の機能ブロック
図
器のキー入力に伴なうエンベローブ処理の機能ブロック
図
【図３７】図３６のエンベローブ処理のタイムチャート
【図３８】図３６のエンベローブ処理のフローチャート
【図３９】ランダムロジックで実現した従来装置の回路
ブロック図
ブロック図
１０：データ処理回路 １２：ＣＰＵ １４：メモリ １６：ＤＭＡコントローラ １８：バス ２０：ウェーブテーブルメモリ ２２：ＰＣＭ音源モジュール ２４：ＦＭモジュール ２６：アダプタモジュール ２８：マイク入力端子 ３０：アンプ ３２：ＡＤコンバータ ３４：ＣＤシリアルデータ入力端子 ３５：ＡＵＸ入力端子 ３６：バスコネクタ ４０，４２：ＦＩＦＯ ４４：ＤＡコンバータ ４６：Ｌ／Ｒ出力端子 ４８：データメモリ ５０：補間用カウンタ回路 ５２：ミキサ出力部 ５４，６０，６６：補間部 ５６，６４，７０，７２：フィルタ部 ５８，６２，６８，７４：音量調整部 ７２：フィルタ部 ７６：逆補間部 ７８：Ｌ／Ｒミキサ ８０：第１処理回路 ８２：第２処理回路 ８４，２５０：シーケンサ ８８，９０，１００，１０２：セレクタ（第１〜第４セ
レクタ） ９２，９４，１０４，１０６：レジスタ（第１〜第４レ
ジスタ） ９６：乗算器 １０８：加減算器 ９８，１１０，１１３：出力レジスタ（シフト機能付
き） １１２：マルチプレクサ １１４：マスク用ＡＮＤゲート １１６：シーケンスカウンタ １１８：制御メモリ １２０：制御出力レジスタ １２２：メモリアクセスレジスタ １２４：Ｌ処理サイクル １２６：Ｒ処理サイクル １３２：データ保持部 １３６：補間演算部 １３８，１４０，１４２：レジスタ １４６，１４８：レジスタ １５０：カウンタ １５２：第１時間位置演算部 １５４：第２時間位置演算部 １５６：切替制御部 １５８：セレクタ １６４，１７２，１７８：データ格納部 １６６：ＡＧＣ計数格納部 １６８：ボリューム係数格納部 １７０：音量調整部 １７４：フィルタ係数格納部 １７６：フィルタ演算部 １８０：ミキサ演算部 １８２，１８４，１８６，１８８，２２８，２３０，２
３２：ミキサ入力部 １９８：ミキサ部 ２００：データ出力部 ２０２，２０６，２３８：音量調整部 ２０４，２３６：補間部 ２０８，２１２：ミキサ部 ２１０，２１４，２４０：フィルタ部 ２１６：ＭＰＵ ２１８：バス ２２０：データメモリ ２２２：入出力モジュール ２２４：ＤＡコンバータ ２２６：上位インタフェース ２３４：サンプルクロック計測部 ２６０，２６２，２６４：レジスタ ２６８，２７２：比較部 ２６６：演算部 ２７０，２７４，２７６：セレクタ
レクタ） ９２，９４，１０４，１０６：レジスタ（第１〜第４レ
ジスタ） ９６：乗算器 １０８：加減算器 ９８，１１０，１１３：出力レジスタ（シフト機能付
き） １１２：マルチプレクサ １１４：マスク用ＡＮＤゲート １１６：シーケンスカウンタ １１８：制御メモリ １２０：制御出力レジスタ １２２：メモリアクセスレジスタ １２４：Ｌ処理サイクル １２６：Ｒ処理サイクル １３２：データ保持部 １３６：補間演算部 １３８，１４０，１４２：レジスタ １４６，１４８：レジスタ １５０：カウンタ １５２：第１時間位置演算部 １５４：第２時間位置演算部 １５６：切替制御部 １５８：セレクタ １６４，１７２，１７８：データ格納部 １６６：ＡＧＣ計数格納部 １６８：ボリューム係数格納部 １７０：音量調整部 １７４：フィルタ係数格納部 １７６：フィルタ演算部 １８０：ミキサ演算部 １８２，１８４，１８６，１８８，２２８，２３０，２
３２：ミキサ入力部 １９８：ミキサ部 ２００：データ出力部 ２０２，２０６，２３８：音量調整部 ２０４，２３６：補間部 ２０８，２１２：ミキサ部 ２１０，２１４，２４０：フィルタ部 ２１６：ＭＰＵ ２１８：バス ２２０：データメモリ ２２２：入出力モジュール ２２４：ＤＡコンバータ ２２６：上位インタフェース ２３４：サンプルクロック計測部 ２６０，２６２，２６４：レジスタ ２６８，２７２：比較部 ２６６：演算部 ２７０，２７４，２７６：セレクタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年３月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２２
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項２３
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項２６
【補正方法】変更
【補正内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項２７
【補正方法】変更
【補正内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】このように、異なる流れで設計された種々
のデジタル音源は、それぞれ個別のサンプリング周波数
で設計されているために、それぞれのサンプリング周波
数に対応したデジタルアナログコンバータ（ＤＡＣ）を
用意する必要がある。例えば、ＰＣＭ音源（ウェーブテ
ーブル音源）と呼ばれる音源装置（ウウェーブテーブル
シンセサイズ）は、例えば８個の入力チャネルがあり、
それらの入力チャネルに入力された同じサンプリング周
期のオーディオデータを加算するものである。
のデジタル音源は、それぞれ個別のサンプリング周波数
で設計されているために、それぞれのサンプリング周波
数に対応したデジタルアナログコンバータ（ＤＡＣ）を
用意する必要がある。例えば、ＰＣＭ音源（ウェーブテ
ーブル音源）と呼ばれる音源装置（ウウェーブテーブル
シンセサイズ）は、例えば８個の入力チャネルがあり、
それらの入力チャネルに入力された同じサンプリング周
期のオーディオデータを加算するものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】近年、コンピュータ等では異なる複数のデ
ジタル音源からのオーディオデータが用いられており、
各種オーディオデータに対して補間、音量調整、フィル
タリング及びミキサ等の処理を、デジタルデータのまま
対処できるデータ処理装置が要求されている。このよう
に各種のオーディオ信号をデジタルデータで処理しよう
とする場合、音源が異なると音源サンプル周波数が異な
るため、音源サンプル周波数を統一する必要がある。通
常、音源側には出力サンプリング周波数を変更する手段
はないので、コンピュータ側に設けたデジタルオーディ
オの処理装置で、４４．１ｋＨｚや４８ＫＨｚ等の統一
サンプル周波数に変換して出力する必要がある。
ジタル音源からのオーディオデータが用いられており、
各種オーディオデータに対して補間、音量調整、フィル
タリング及びミキサ等の処理を、デジタルデータのまま
対処できるデータ処理装置が要求されている。このよう
に各種のオーディオ信号をデジタルデータで処理しよう
とする場合、音源が異なると音源サンプル周波数が異な
るため、音源サンプル周波数を統一する必要がある。通
常、音源側には出力サンプリング周波数を変更する手段
はないので、コンピュータ側に設けたデジタルオーディ
オの処理装置で、４４．１ｋＨｚや４８ＫＨｚ等の統一
サンプル周波数に変換して出力する必要がある。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】データ処理回路１０は直線近似に基づいた
前記補間データの演算のため、音源サンプル周期毎に、
少なくとも３つの連続するサンプルデータを保持する保
持部と、保持部に保持された少なくとも３つの連続する
サンプルデータに基づいて演算が可能な遅延時間を有し
て、補間時間位置を算出する時間位置演算部と、保持部
に保持されたサンプルデータと時間位置演算部で算出さ
れた補間時間位置に基づいて補間データを演算する補間
演算部と備える。
前記補間データの演算のため、音源サンプル周期毎に、
少なくとも３つの連続するサンプルデータを保持する保
持部と、保持部に保持された少なくとも３つの連続する
サンプルデータに基づいて演算が可能な遅延時間を有し
て、補間時間位置を算出する時間位置演算部と、保持部
に保持されたサンプルデータと時間位置演算部で算出さ
れた補間時間位置に基づいて補間データを演算する補間
演算部と備える。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】また入力されたオーディオデータを統一サ
ンプル周期Ｔｕのタイミングでリアルタイムに処理する
ために、統一サンプル周期Ｔｕの現在のタイミングより
も数周期前（Ｎｄ周期以上前）のデータを求めることが
必要があることによる。更に具体的には、データ処理回
路１０は、直線近似に基づいた補間データの演算のた
め、データ保持部で、入力データの音源サンプル周期Ｔ
ｓ毎に、少なくとも連続する３つのサンプルデータＳ
(n) 、Ｓ(n-1) 及びＳ(n-2) を保持する。また遅延周期
数設定部により、音源サンプル周期Ｔｓを統一サンプル
周期Ｔｕで割った商に１を加えて、統一サンプル周期Ｔ
ｕに達した際に、補間データを算出する過去の周期まで
の遅延周期数Ｎｄを設定する。更に、カウンタはサンプ
ルクロックが得られる毎にクリアされ、所定の基本クロ
ックを計数してカウント値cntを出力する。
ンプル周期Ｔｕのタイミングでリアルタイムに処理する
ために、統一サンプル周期Ｔｕの現在のタイミングより
も数周期前（Ｎｄ周期以上前）のデータを求めることが
必要があることによる。更に具体的には、データ処理回
路１０は、直線近似に基づいた補間データの演算のた
め、データ保持部で、入力データの音源サンプル周期Ｔ
ｓ毎に、少なくとも連続する３つのサンプルデータＳ
(n) 、Ｓ(n-1) 及びＳ(n-2) を保持する。また遅延周期
数設定部により、音源サンプル周期Ｔｓを統一サンプル
周期Ｔｕで割った商に１を加えて、統一サンプル周期Ｔ
ｕに達した際に、補間データを算出する過去の周期まで
の遅延周期数Ｎｄを設定する。更に、カウンタはサンプ
ルクロックが得られる毎にクリアされ、所定の基本クロ
ックを計数してカウント値cntを出力する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】また加減算パイプライン回路は、複数の入
力データの内の１つを選択する第３セレクタと、複数の
入力データの内の１つを選択する第４セレクタと、第３
セレクタの出力を保持する第３レジスタと、第４セレク
タの出力を保持する第４レジスタと、第３レジスタと第
４レジスタの値を加算又は減算する加減算器と、加減算
器の出力を保持する第２出力レジスタと、第１出力レジ
スタ又は第２出力レジスタを選択するマルチプレクサで
構成される。
力データの内の１つを選択する第３セレクタと、複数の
入力データの内の１つを選択する第４セレクタと、第３
セレクタの出力を保持する第３レジスタと、第４セレク
タの出力を保持する第４レジスタと、第３レジスタと第
４レジスタの値を加算又は減算する加減算器と、加減算
器の出力を保持する第２出力レジスタと、第１出力レジ
スタ又は第２出力レジスタを選択するマルチプレクサで
構成される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】データ処理部１０の入力チャネルＣＨ３に
は、マイク入力端子２８からの音声信号がアンプ３０で
増幅された後、ＡＤコンバータ３２でシリアルのデジタ
ルオーディオデータに変換されて入力される。データ処
理部１０の入力チャネルＣＨ４にはＣＤシリアルデータ
入力端子３４が接続され、光ディスクドライブによるＣ
Ｄ装置で再生したデジタルオーディオ信号が入力され
る。このＣＤシリアルデータ入力端子３４に対するデジ
タルオーディオ信号の音源サンプル周波数は、４４．１
ＫＨｚである。また前段にＡＤＰＣＭデコーダを設けて
ＣＤ−ＲＯＭ−ＸＡから出力される１８．９ＫＨｚまた
は３７．８ＫＨｚの音声信号も入力することができる。
は、マイク入力端子２８からの音声信号がアンプ３０で
増幅された後、ＡＤコンバータ３２でシリアルのデジタ
ルオーディオデータに変換されて入力される。データ処
理部１０の入力チャネルＣＨ４にはＣＤシリアルデータ
入力端子３４が接続され、光ディスクドライブによるＣ
Ｄ装置で再生したデジタルオーディオ信号が入力され
る。このＣＤシリアルデータ入力端子３４に対するデジ
タルオーディオ信号の音源サンプル周波数は、４４．１
ＫＨｚである。また前段にＡＤＰＣＭデコーダを設けて
ＣＤ−ＲＯＭ−ＸＡから出力される１８．９ＫＨｚまた
は３７．８ＫＨｚの音声信号も入力することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正内容】
【００４２】データ処理部１０の入力チャネルＣＨ５に
は、ＡＵＸ入力端子３５が接続される。ＡＵＸ接続端子
３５からはビデオ、ＣＤなどのディジタルオーディオ信
号等が入力される。データ処理部１０のチャネルＣＨ６
は入力用のチャネルと出力用のチャネルをもち、それぞ
れＦＩＦＯ４０，４２を介してバスインタフェースモジ
ュール３８と接続し、バスインタフェースモジュール３
８をバス１８に接続している。バス１８はメインメモリ
１４とＤＭＡコントローラ１６に接続され、ＤＭＡコン
トローラ１６の制御によりメインメモリ１４との間でデ
ジタルオーディオデータのデータ転送を行うようにして
いる。
は、ＡＵＸ入力端子３５が接続される。ＡＵＸ接続端子
３５からはビデオ、ＣＤなどのディジタルオーディオ信
号等が入力される。データ処理部１０のチャネルＣＨ６
は入力用のチャネルと出力用のチャネルをもち、それぞ
れＦＩＦＯ４０，４２を介してバスインタフェースモジ
ュール３８と接続し、バスインタフェースモジュール３
８をバス１８に接続している。バス１８はメインメモリ
１４とＤＭＡコントローラ１６に接続され、ＤＭＡコン
トローラ１６の制御によりメインメモリ１４との間でデ
ジタルオーディオデータのデータ転送を行うようにして
いる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】更にチャネルＣＨ６の入力となるデータバ
スからのデジタルオーディオデータについては、ＦＩＦ
Ｏ４０から例えば音源サンプル周波数８ｋＨｚで読み出
し、補間部６６で４４．１ｋＨｚに補間した後、音量調
整部６８の音量調整、フィルタ部７０によるローパスフ
ィルタ処理を経て、ミキサ部５２に供給している。更
に、チャネルＣＨ６の出力側については、ミキサ部５２
を介して得られた統一サンプル周波数４４．１ｋＨｚの
デジタルオーディオデータをフィルタ部７２で元に戻し
た後、音量調整部７４で音量調整し、更に逆補間部７６
で元の８ｋＨｚのサンプルデータに間引き処理等により
戻し、最終的にＬ／Ｒミキサ７８で混合し、出力用のＦ
ＩＦＯ４２に出力する。
スからのデジタルオーディオデータについては、ＦＩＦ
Ｏ４０から例えば音源サンプル周波数８ｋＨｚで読み出
し、補間部６６で４４．１ｋＨｚに補間した後、音量調
整部６８の音量調整、フィルタ部７０によるローパスフ
ィルタ処理を経て、ミキサ部５２に供給している。更
に、チャネルＣＨ６の出力側については、ミキサ部５２
を介して得られた統一サンプル周波数４４．１ｋＨｚの
デジタルオーディオデータをフィルタ部７２で元に戻し
た後、音量調整部７４で音量調整し、更に逆補間部７６
で元の８ｋＨｚのサンプルデータに間引き処理等により
戻し、最終的にＬ／Ｒミキサ７８で混合し、出力用のＦ
ＩＦＯ４２に出力する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正内容】
【００６９】Ｌ，Ｒのステレオデジタルオーディオデー
タの処理内容は全く同じになる。このため、前半のＬ処
理サイクル１２４と後半のＲ処理サイクル１２６の制御
メモリ１１８の制御内容は基本的に同じであり、入力の
セレクトや制御メモリ４８のリード／ライトが異なるだ
けである。このため図５のシーケンスカウンタ１１６に
あっては、実際には統一クロックＣＬ２でクリアした後
に、基本クロックＣＬ１を１９２カウントする処理を２
回繰り返し、図７のＬ処理サイクル１２４とＲ処理サイ
クル１２６を実行することになる。
タの処理内容は全く同じになる。このため、前半のＬ処
理サイクル１２４と後半のＲ処理サイクル１２６の制御
メモリ１１８の制御内容は基本的に同じであり、入力の
セレクトや制御メモリ４８のリード／ライトが異なるだ
けである。このため図５のシーケンスカウンタ１１６に
あっては、実際には統一クロックＣＬ２でクリアした後
に、基本クロックＣＬ１を１９２カウントする処理を２
回繰り返し、図７のＬ処理サイクル１２４とＲ処理サイ
クル１２６を実行することになる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正内容】
【００７０】図７のＬ処理サイクル１２４は、下側に取
り出して示すように、図４の第１処理回路８０によるデ
ータ処理１２８と第２処理回路８２によるデータ処理１
３０の並列処理となる。第１処理回路８０によるデータ
処理１２８は、例えばチャネルＣＨ２の補間処理、チャ
ネルＣＨ３の音量調整処理、チャネルＣＨ４の音量調整
処理、チャネルＣＨ５の補間処理、チャネルＣＨ５の音
量調整処理、チャネルＣＨ６の補間処理、チャネルＣＨ
６の音量調整、最後のミキサ処理の順番となる。
り出して示すように、図４の第１処理回路８０によるデ
ータ処理１２８と第２処理回路８２によるデータ処理１
３０の並列処理となる。第１処理回路８０によるデータ
処理１２８は、例えばチャネルＣＨ２の補間処理、チャ
ネルＣＨ３の音量調整処理、チャネルＣＨ４の音量調整
処理、チャネルＣＨ５の補間処理、チャネルＣＨ５の音
量調整処理、チャネルＣＨ６の補間処理、チャネルＣＨ
６の音量調整、最後のミキサ処理の順番となる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正内容】
【００７３】図８は、図５の乗算パイプライン回路８０
−１の基本的な動作のタイミングチャートである。この
タイミングチャートは、セレクタ８８，９０で同じ入力
データＡを選択してレジスタ９２，９４に格納した後に
乗算器９６で乗算して出力レジスタ９８に格納する処理
を例にとっている。即ち、統一クロック周期Ｔｕ＝３８
４クロックをもつ図８（Ａ）の基準クロックＣＬ１に対
し、図８（Ｂ）のシーケンスカウンタ１１６の値は１６
進で０〜ＢＦと変化する。図８（Ｃ）（Ｅ）（Ｆ）
（Ｈ）（Ｉ）には、レジスタ９２の入力とロード、レジ
スタ９４の入力とロード、更にレジスタ９８のロードが
示されている。
−１の基本的な動作のタイミングチャートである。この
タイミングチャートは、セレクタ８８，９０で同じ入力
データＡを選択してレジスタ９２，９４に格納した後に
乗算器９６で乗算して出力レジスタ９８に格納する処理
を例にとっている。即ち、統一クロック周期Ｔｕ＝３８
４クロックをもつ図８（Ａ）の基準クロックＣＬ１に対
し、図８（Ｂ）のシーケンスカウンタ１１６の値は１６
進で０〜ＢＦと変化する。図８（Ｃ）（Ｅ）（Ｆ）
（Ｈ）（Ｉ）には、レジスタ９２の入力とロード、レジ
スタ９４の入力とロード、更にレジスタ９８のロードが
示されている。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正内容】
【００７４】レジスタ９２，９４，９８は、基本クロッ
クＣＬ１の立下がりで動作する。図８（Ｄ）は、レジス
タ９２に対する入力となるセレクタ８８の入力データ
Ａ，Ｂ，Ｃ，Ｄのセレクトビットであり、シーケンスカ
ウンタのカウント値１，３，５，７で順番にセレクトさ
れて、レジスタ９２に図８（Ｅ）に示すようにロードさ
れる。
クＣＬ１の立下がりで動作する。図８（Ｄ）は、レジス
タ９２に対する入力となるセレクタ８８の入力データ
Ａ，Ｂ，Ｃ，Ｄのセレクトビットであり、シーケンスカ
ウンタのカウント値１，３，５，７で順番にセレクトさ
れて、レジスタ９２に図８（Ｅ）に示すようにロードさ
れる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正内容】
【００８０】セレクタ１５８は切替制御部１５６により
切り替えられ、補間演算部１３６に対する補間時間位置
Ｃとして第１時間位置ＣＴ１または第２時間位置ＣＴ２
を供給する。同時に、切替制御部１５６はセレクタ１４
６，１４８を選択する。即ち、第１時間位置ＣＴ１を選
択した場合には、セレクタ１４６，１４８によりセレク
タ１４２，１４４からの１つ前のデータＳ(n-1) と２つ
前のデータＳ(n-2) を補間演算部１３６に新データＡ，
旧データＢとして入力する。
切り替えられ、補間演算部１３６に対する補間時間位置
Ｃとして第１時間位置ＣＴ１または第２時間位置ＣＴ２
を供給する。同時に、切替制御部１５６はセレクタ１４
６，１４８を選択する。即ち、第１時間位置ＣＴ１を選
択した場合には、セレクタ１４６，１４８によりセレク
タ１４２，１４４からの１つ前のデータＳ(n-1) と２つ
前のデータＳ(n-2) を補間演算部１３６に新データＡ，
旧データＢとして入力する。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正内容】
【００９０】 ｛（Ｎｄ×Ｔｕ）−Ｔｓ｝≧ｃｎｔ （７） この比較演算は入力音源サンプル周波数１６ｋＨｚ、統
一サンプル周波数４４．１ｋＨｚの場合には、 ｛（３×３８４）−１０５８．４｝≧ｃｎｔ （８） ９３．６≧ｃｎｔ となる。即ち、ΔＴ＝９３．６とカウンタ値ｃｎｔを比
較し、カウンタ値ｃｎｔがサンプルタイミングにより０
にクリアされてΔＴ＝９３．６に増加するまでの間は、
図１０のセレクタ１５８により第１時間位置ＣＴ１を選
択し、且つセレクタ１４６，１４８により１つ前のデー
タＳ(n-1) と２つ前のデータＳ(n-2) を新旧データＡ，
Ｂとして選択させ、補間演算部１３６に補間演算を行わ
せる。
一サンプル周波数４４．１ｋＨｚの場合には、 ｛（３×３８４）−１０５８．４｝≧ｃｎｔ （８） ９３．６≧ｃｎｔ となる。即ち、ΔＴ＝９３．６とカウンタ値ｃｎｔを比
較し、カウンタ値ｃｎｔがサンプルタイミングにより０
にクリアされてΔＴ＝９３．６に増加するまでの間は、
図１０のセレクタ１５８により第１時間位置ＣＴ１を選
択し、且つセレクタ１４６，１４８により１つ前のデー
タＳ(n-1) と２つ前のデータＳ(n-2) を新旧データＡ，
Ｂとして選択させ、補間演算部１３６に補間演算を行わ
せる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正内容】
【００９１】これをまとめると次のようになる。 ９３．６≧ｃｎｔの時 Ａ＝Ｓ(n-1) Ｂ＝Ｓ(n-2) Ｃ＝ＣＴ１ Ｄ＝Ｔｓ＝１０５８．４ Ｘ＝Ｓ(m-1) −｛Ｓ(n-1) −Ｓ(n-2) ｝・ＣＴ１／１０５８．４ （９） 具体的には、例えば図１２（Ａ）の現在時刻ｔ＋２にお
ける３周期前の時刻ｔ−１の補間データの演算である。
ける３周期前の時刻ｔ−１の補間データの演算である。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正内容】
【００９８】この乗算器９６側の乗算と並行して、加減
算器１０８側でセレクタ１００，１０２がそれぞれ新デ
ータＡと旧データＢをセレクトして、レジスタ１０４，
１０６を介して加減算器１０８に与え、このとき加減算
器１０８は減算動作にセットされていることから減算
（Ａ−Ｂ）を行う。次のステート番号１では、乗算器９
６側の乗算（Ｃ×１／Ｄ）と加減算器１０８側の減算結
果（Ａ−Ｂ）をセレクタ８８，９０で選択して乗算器９
６に入力し、両者の乗算結果（Ａ−Ｂ）×（Ｃ／Ｄ）を
求める。次のステート番号２にあっては、乗算器９６側
の乗算結果と新データＡの選択結果を加減算器で減算し
て補間データＸを算出する。最後のステート番号３にあ
っては、加減算器１０８の演算器即ち補間データＸをシ
フト機能付きレジスタ１１０にシフトした後、マルチプ
レクサ１１２で選択し、データメモリ４８に書き込むラ
イト動作を行う。 （２）音量調整処理 図１６は、図４のデータ処理部１０の第１処理回路８０
側で行われる音量調整処理の機能ブロックである。この
音量調整処理は、データメモリ４８のデータ格納部１６
４に格納されている音量調整対象とするオーディオデー
タを入力データＡとして音量調整部１７０に読み込む。
またデータメモリ４８のＡＧＣ係数格納部１６６に格納
されている予め定めたレベルに調整するためのＡＧＣ係
数を入力データＢとして読み込む。
算器１０８側でセレクタ１００，１０２がそれぞれ新デ
ータＡと旧データＢをセレクトして、レジスタ１０４，
１０６を介して加減算器１０８に与え、このとき加減算
器１０８は減算動作にセットされていることから減算
（Ａ−Ｂ）を行う。次のステート番号１では、乗算器９
６側の乗算（Ｃ×１／Ｄ）と加減算器１０８側の減算結
果（Ａ−Ｂ）をセレクタ８８，９０で選択して乗算器９
６に入力し、両者の乗算結果（Ａ−Ｂ）×（Ｃ／Ｄ）を
求める。次のステート番号２にあっては、乗算器９６側
の乗算結果と新データＡの選択結果を加減算器で減算し
て補間データＸを算出する。最後のステート番号３にあ
っては、加減算器１０８の演算器即ち補間データＸをシ
フト機能付きレジスタ１１０にシフトした後、マルチプ
レクサ１１２で選択し、データメモリ４８に書き込むラ
イト動作を行う。 （２）音量調整処理 図１６は、図４のデータ処理部１０の第１処理回路８０
側で行われる音量調整処理の機能ブロックである。この
音量調整処理は、データメモリ４８のデータ格納部１６
４に格納されている音量調整対象とするオーディオデー
タを入力データＡとして音量調整部１７０に読み込む。
またデータメモリ４８のＡＧＣ係数格納部１６６に格納
されている予め定めたレベルに調整するためのＡＧＣ係
数を入力データＢとして読み込む。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正内容】
【０１１３】図２４において、データ処理部１０にはＭ
ＰＵ２１６が設けられ、そのバス２１８に対しデータメ
モリ２２０、外部入出力のためのチャネルＣＨ１〜ＣＨ
６を備えた入出力モジュール２２２、処理済みデジタル
オーディオ信号をアナログオーディオ信号に変換して出
力するＤＡコンバータ２２４、図２の上位のＣＰＵ１２
に対する上位インタフェース２２６を設けている。
ＰＵ２１６が設けられ、そのバス２１８に対しデータメ
モリ２２０、外部入出力のためのチャネルＣＨ１〜ＣＨ
６を備えた入出力モジュール２２２、処理済みデジタル
オーディオ信号をアナログオーディオ信号に変換して出
力するＤＡコンバータ２２４、図２の上位のＣＰＵ１２
に対する上位インタフェース２２６を設けている。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正内容】
【０１２９】そこで図３３の実施形態にあっては、急激
な音量変化値のオーディオ波形の不連続性によるノイズ
を低減させるように音量制御を行うことを特徴とする。
図３３は、まず入力段にレジスタ２６０，２６２，２６
４が設けられる。レジスタ２６０には出力データＸが帰
還されて現在値Ａが保持される。レジスタ２６２にはボ
リューム調整に伴う外部からの音量設定値Ｂが保持され
る。更にレジスタ２６４には、予め定めたシーケンサ２
５０による統一サンプル周波数４４．１ｋＨｚの処理周
期Ｔｕの間に変化させる歩進値Ｃが保持される。
な音量変化値のオーディオ波形の不連続性によるノイズ
を低減させるように音量制御を行うことを特徴とする。
図３３は、まず入力段にレジスタ２６０，２６２，２６
４が設けられる。レジスタ２６０には出力データＸが帰
還されて現在値Ａが保持される。レジスタ２６２にはボ
リューム調整に伴う外部からの音量設定値Ｂが保持され
る。更にレジスタ２６４には、予め定めたシーケンサ２
５０による統一サンプル周波数４４．１ｋＨｚの処理周
期Ｔｕの間に変化させる歩進値Ｃが保持される。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正内容】
【０１３０】レジスタ２６０の現在値Ａとレジスタ２６
４の歩進値Ｃは演算部２６６に与えられ、シーケンサ２
５０による処理周期ＴｕごとにＸ＝Ａ±Ｃの音量調整演
算を行う。またレジスタ２６０の現在値Ａと外部のボリ
ュームにより設定された音量設定値Ｂ（目標値）は、比
較部２６８で比較される。比較部２６８の比較結果は、
演算部２６６における歩進値Ｃの加算または減算を決め
る。設定値Ｂが現在値Ａより大きければ、演算部２６６
はＸ＝Ａ＋Ｃの加算を行う。また設定値Ｂが現在値Ａよ
り小さければ、演算部２６６はＸ＝Ａ−Ｃの減算を行
う。
４の歩進値Ｃは演算部２６６に与えられ、シーケンサ２
５０による処理周期ＴｕごとにＸ＝Ａ±Ｃの音量調整演
算を行う。またレジスタ２６０の現在値Ａと外部のボリ
ュームにより設定された音量設定値Ｂ（目標値）は、比
較部２６８で比較される。比較部２６８の比較結果は、
演算部２６６における歩進値Ｃの加算または減算を決め
る。設定値Ｂが現在値Ａより大きければ、演算部２６６
はＸ＝Ａ＋Ｃの加算を行う。また設定値Ｂが現在値Ａよ
り小さければ、演算部２６６はＸ＝Ａ−Ｃの減算を行
う。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１３９
【補正方法】変更
【補正内容】
【０１３９】比較部２７２で設定値Ｂ１に達したことが
判別されると、シーケンサ２５０に一致出力が与えら
れ、次のディケイモードの音量設定値Ｂ２と歩進値Ｃ２
がセレクタ２７４，２７６により選択される。以下同様
に、サスティンモード及びリリースモードについて同様
な処理を繰り返する。結果として図３７（Ｂ）のキーオ
ンからキーオフに対応して、図３７（Ａ）のエンベロー
ブ波形を発生することができる。
判別されると、シーケンサ２５０に一致出力が与えら
れ、次のディケイモードの音量設定値Ｂ２と歩進値Ｃ２
がセレクタ２７４，２７６により選択される。以下同様
に、サスティンモード及びリリースモードについて同様
な処理を繰り返する。結果として図３７（Ｂ）のキーオ
ンからキーオフに対応して、図３７（Ａ）のエンベロー
ブ波形を発生することができる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｈ 17/02 ６６１ Ｇ１０Ｈ 7/00 ５２１Ｔ (72)発明者 宮台 智治 神奈川県横浜市港北区新横浜二丁目15番16 株式会社富士通コンピュータテクノロジ 内
Claims (29)
- 【請求項１】１又は複数のオーディオ情報を入力してデ
ータ処理を施して出力するオーディオデータ処理装置に
於いて、 オーディオ情報を入力する複数の入力チャネルと、 前記複数の入力チャネルを並列的に入力接続し、規格化
された所定の統一サンプル周波数で決まる周期Ｔｕ毎
に、前記各入力チャネルのオーディオデータに必要なデ
ータ処理を時分割で個別に行った後に混合して出力する
データ処理回路と、を備えたことを特徴とするオーディ
オデータ処理装置。 - 【請求項２】請求項１記載のオーディオデータ処理装置
に於いて、前記データ処理回路は、前記統一サンプル周
波数と前記オーディオデータの音源サンプル周波数が相
違する場合、前記入力チャネルのオーディオデータを前
記統一サンプル周波数のデータに変換する処理を行うこ
とを特徴とするオーディオデータ処理装置。 - 【請求項３】請求項１記載のオーディオデータ処理装置
に於いて、前記データ処理回路は、前記統一サンプル周
波数と前記オーディオデータの音源サンプル周波数が相
違する場合、前記統一サンプル周波数に同期して補間デ
ータを演算して統一サンプル周波数のオーディオデータ
に変換することを特徴とするオーディオデータ処理装
置。 - 【請求項４】請求項３記載のオーディオデータ処理装置
に於いて、前記データ処理回路は、曲線近似に基づいて
前記補間データの演算を行うことを特徴とするオーディ
オ情報処理装置。 - 【請求項５】請求項４記載のオーディオデータ処理装置
に於いて、前記データ処理回路は、直線近似に基づいて
前記補間データの演算を行うことを特徴とするオーディ
オデータ処理装置。 - 【請求項６】請求項５記載のオーディオデータ処理装置
に於いて、前記データ処理回路は直線近似に基づいた前
記補間データの演算のため、 前記（音源）サンプル周期毎に、少なくとも３つの連続
するサンプルデータを保持する保持部と、 前記保持部に保持された少なくとも３つの連続するサン
プルデータに基づいて演算が可能な遅延時間を有して、
前記保管時間位置を算出する時間位置演算部と、 前記保持部に保持されたサンプルデータと時間位置演算
部で算出された補間時間位置に基づいて補間データを演
算する補間演算と、 を備えたことを特徴とするオーディオデータ処理装置。 - 【請求項７】請求項５記載のオーディオデータ処理装置
に於いて、前記データ処理回路は、直線近似に基づいた
前記補間データの演算のため、 前記サンプル周期毎に、少なくとも連続する３つのサン
プルデータＳ(n) 、Ｓ(n-1) 及びＳ(n-2) を保持するデ
ータ保持部と、 前記音源サンプル周期Ｔｓを統一サンプル周期Ｔｕで割
った商に１を加えて、統一サンプル周期Ｔｕに達した際
に、補間データを算出する過去の周期までの遅延周期数
Ｎｄを設定する遅延周期数設定部と、 前記音源サンプル周期Ｔｓ毎にクリアされ、所定の基本
クロックを計数してカウント値cnt を出力するカウンタ
と、 前記基本クロックが得られる毎に、前記統一サンプル周
期Ｔｕに前記遅延周期数Ｎｄを乗じた値（Ｔｕ＊Ｎｄ）
から前記カウンタ値cnt と音源サンプル周期Ｔs を減算
して補間データの演算に使用する第１の時間位置ＣＴ１
を算出する第１時間位置演算部と、 前記基本クロックが得られる毎に、前記統一サンプル周
期Ｔｕに前記遅延周期数Ｎｄを乗じた値から前記カウン
タ値cnt を減算して補間データの演算に使用する第２の
時間位置ＣＴ２を算出する第２時間位置演算部と、 前記統一サンプル周期Ｔｕに前記遅延周期数Ｎｄを乗じ
た値（Ｔｕ＊Ｎｄ）と前記音源サンプル周期Ｔｓとの差
ΔＴを前記カウンタ値cnt と比較し、前記カウンタ値cn
t が前記差ΔＴ以下の場合は、前記第１時間位置ＣＴ１
を補間時間位置Ｃとして選択すると共に１つ前のデータ
Ｓ(n-1) と２つ前のデータＳ(n-2) を新旧データＡ，Ｂ
として選択し、前記カウンタ値cnt が前記差ΔＴを越え
ていた場合は、前記第２時間位置ＣＴ２を補間時間位置
ＣＴとして選択すると共に現在のデータＳ(n) と１つ前
のデータＳ(n-1) を新旧データＡ，Ｂとして選択する切
替選択部と、 前記統一サンプル周期Ｔｕに達する毎に、前記切替選択
部で選択された新旧データＡ，Ｂと補間時間位置Ｃに基
づいて直線近似に基づく補間データＸを演算する補間演
算部と、を備えたことを特徴とするオーディオデータ処
理装置。 - 【請求項８】請求項７記載のオーディオデータ処理装置
に於いて、前記補間演算部は、新旧２つのデータをＡ，
Ｂ、補間時間位置をＣ、音源サンプル周期ＴｓをＤとし
た場合、補間データＸを、 Ｘ＝Ａ−（Ａ−Ｂ）Ｃ／Ｄ として算出することを特徴とするオーディオデータ処理
装置。 - 【請求項９】請求項２記載のオーディオデータ処理装置
に於いて、前記データ処理部は、前記入力データの音源
サンプル周期Ｔｓを計測し、該計測結果に応じて異なっ
た変換処理を行うことを特徴とするオーディオデータ処
理装置。 - 【請求項１０】請求項９記載のオーディオデータ処理装
置に於いて、前記データ処理部は、前記入力データの音
源サンプル周期Ｔｓを計測し、前記統一サンプル周期Ｔ
ｕとの比（Ｔｓ／Ｔｕ）が整数分の１の場合、前記統一
サンプル周期Ｔｕの間に存在する音源サンプル周期Ｔｓ
毎のデータを除去する間引き処理を行うことを特徴とす
るオーディオデータ処理装置。 - 【請求項１１】請求項９記載のオーディオデータ処理装
置に於いて、前記データ処理部は、前記入力データの音
源サンプル周期Ｔｓを計測し、前記統一サンプル周期Ｔ
ｕとの比（Ｔｓ／Ｔｕ）が整数倍の場合、前記音源サン
プル周期Ｔｓの間の前記統一サンプル周期Ｔｕの位置に
ゼロデータを入れて補間することを特徴とするオーディ
オデータ処理装置。 - 【請求項１２】請求項９記載のオーディオデータ処理装
置に於いて、前記データ処理部は、前記入力データの音
源サンプル周期Ｔｓを計測し、前記統一サンプル周期Ｔ
ｕとの比（Ｔｓ／Ｔｕ）が非整数倍または非整数分の１
の場合、前記音源サンプル周期Ｔｓの間の前記統一サン
プル周期Ｔｕの位置に直線近似による補間データを入れ
て直線補間することを特徴とするオーディオデータ処理
装置。 - 【請求項１３】請求項１２記載のオーディオデータ処理
装置に於いて、前記データ処理回路は、直線近似に基づ
いた前記補間データの演算のため、 前記音源サンプル周期毎に、少なくとも連続する３つの
サンプルデータＳ(n)、Ｓ(n-1) 及びＳ(n-2) を保持す
るデータ保持部と、 前記音源サンプル周期Ｔｓを統一サンプル周期Ｔｕで割
った商に１を加えて、統一サンプル周期Ｔｕに達した際
に、補間データを算出する過去の周期までの遅延周期数
Ｎｄを設定する遅延周期数設定部と、 前記サンプルクロックが得られる毎にクリアされ、所定
の基本クロックを計数してカウント値cnt を出力するカ
ウンタと、 前記基本クロックが得られる毎に、前記統一サンプル周
期Ｔｕに前記遅延周期数Ｎｄを乗じた値（Ｔｕ＊Ｎｄ）
から前記カウンタ値cnt と音源サンプル周期Ｔｓを減算
して補間データの演算に使用する第１の時間位置ＣＴ１
を算出する第１時間位置演算部と、 前記基本クロックが得られる毎に、前記統一サンプル周
期Ｔｕに前記遅延周期数Ｎｄを乗じた値から前記カウン
タ値cnt を減算して補間データの演算に使用する第２の
時間位置ＣＴ２を算出する第２時間位置演算部と、 前記統一サンプル周期Ｔｕに前記遅延周期数Ｎｄを乗じ
た値（Ｔｕ＊Ｎｄ）と前記音源サンプル周期Ｔｓとの差
ΔＴを前記カウンタ値cnt と比較し、前記カウンタ値cn
t が前記差ΔＴ以下の場合は、前記第１時間位置ＣＴ１
を補間時間位置Ｃとして選択すると共に１つの前のデー
タＳ(n-1) と２つ前のデータＳ（n-2)の２つを新旧デー
タＡ，Ｂとして選択し、前記カウンタ値cnt が前記差Δ
Ｔを越えていた場合は、前記第２時間位置ＣＴ２を補間
時間位置ＣＴとして選択すると共に現在のデータＳ(n)
と１つ前のデータＳ（n-1)の２つを新旧データＡ，Ｂと
して選択する切替選択部と、 前記統一サンプル周期Ｔｕに達する毎に、前記切替選択
部で選択された新旧データＡ，Ｂと補間時間位置Ｃに基
づいて直線近似に基づく補間データＸを演算する補間演
算部と、を備えたことを特徴とするオーディオデータ処
理装置。 - 【請求項１４】請求項１３記載のオーディオデータ処理
装置に於いて、前記補間演算部は、新旧２つのデータを
Ａ，Ｂ、補間時間位置をＣ、音源サンプル周期ＴｓをＤ
とした場合、補間データＸを、 Ｘ＝Ａ−（Ａ−Ｂ）Ｃ／Ｄ として算出することを特徴とするオーディオデータ処理
装置。 - 【請求項１５】請求項１記載のオーディオデータ処理装
置に於いて、前記データ処理回路は、入力データに設定
された音量係数を乗算して音量調整されたデータを出力
することを特徴とするオーディオデータ処理装置。 - 【請求項１６】請求項１記載のオーディオデータ処理装
置に於いて、前記データ処理回路は、入力データを規定
レベルに補正した後に、設定された音量係数を乗算して
音量調整されたデータを出力することを特徴とするオー
ディオデータ処理装置。 - 【請求項１７】請求項１記載のオーディオデータ処理装
置に於いて、前記データ処理回路は、入力データに所定
のフィルタ係数を乗算し、出力データを演算することを
特徴とするオーディオデータ処理装置。 - 【請求項１８】請求項１記載のオーディオデータ処理装
置に於いて、前記データ処理回路は、入力データの高周
波ノイズ成分を除去するローパスフィルタであり、有限
インパルス応答に従ったフィルタ係数から出力データを
演算することを特徴とするオーディオデータ処理装置。 - 【請求項１９】請求項１８記載のオーディオデータ処理
装置に於いて、前記データ処理回路は、現在処理対象と
している注目データを中心とした前後の時間軸上に存在
する統一サンプル周期毎の所定次数分の入力データと、
前記有限インパルス応答に従った固定次数のフィルタ係
数の各積の総和により前記注目データのフィルタ出力デ
ータを演算することを特徴とするオーディオデータ処理
装置。 - 【請求項２０】請求項１８記載のオーディオデータ処理
装置に於いて、前記データ処理回路は、混合対象として
選択された複数のデータを入力して加算することにより
ミキサ出力データを得ることを特徴とするオーディオデ
ータ処理装置。 - 【請求項２１】請求項１記載のオーディオデータ処理装
置に於いて、前記データ処理回路は、 前記複数チャネル分のオーディオデータの補間、音量調
整及び混合出力を前記統一サンプル周期Ｔｕ毎に時分割
で行う第１処理回路と、 前記複数チャネル分のフィルタ処理を前記統一サンプル
周期Ｔｕ毎に時分割で行う第２処理回路と、を備えたこ
とを特徴とするオーディオデータ処理装置。 - 【請求項２２】請求項２０記載のオーディオデータ処理
装置に於いて、前記第１及び第２処理回路の各々は、 複数の入力データ中の２つを選択した後に乗算する乗算
パイプライン回路と、 複数の入力データ中の２つを選択した後に加算または減
算する加減算パイプライン回路と、 前記乗算パイプライン回路及び加減算パイプライン回路
との間で、入力データの読出しと出力データの書込みを
行うデータメモリと、 前記乗算パイプライン回路及び加減算パイプライン回路
を、前記統一サンプル周期Ｔｕ内で動作させる制御パタ
ーンを基本クロック周期毎に格納した制御メモリと、 前記統一サンプル周期Ｔｕ毎に前記基本クロックの計数
を繰り返してアドレスを生成し、該アドレスにより前記
制御メモリから動作パターンを読み出して前記乗算パイ
プライン回路と加減算パイプライン回路による複数の入
力チャネル分の処理を時分割に行わせるシーケンスカウ
ンタと、を備えたことを特徴とするオーディオデータ処
理装置。 - 【請求項２３】請求項２１記載のオーディオデータ処理
装置に於いて、 前記乗算パイプライン回路は、 複数の入力データの内の１つを選択する第１セレクタ
と、 複数の入力データの内の１つを選択する第２セレクタ
と、 前記１セレクタの出力を保持する第１レジスタと、 前記２セレクタの出力を保持する第２レジスタと、 前記第１レジスタと第２レジスタの値を乗算する乗算器
と、 前記乗算器の出力を保持する第１出力レジスタと、を備
え、 前記加減算パイプライン回路は、 複数の入力データの内の１つを選択する第３セレクタ
と、 複数の入力データの内の１つを選択する第４セレクタ
と、 前記１セレクタの出力を保持する第３レジスタと、 前記２セレクタの出力を保持する第４レジスタと、 前記第３レジスタと第４レジスタの値を加算又は減算す
る加減算器と、 前記加減算器の出力を保持する第２出力レジスタと、 前記第１出力レジスタ又は前記第２出力レジスタを選択
するマルチプレクサを備えたことを特徴とするオーディ
オデータ処理装置。 - 【請求項２４】請求項２３記載のオーディオデータ処理
装置に於いて、前記第１乃至第４のセレクタ入力に、前
記第１及び第２の出力レジスタの出力を必要に応じて帰
還接続したことを特徴とするオーディオデータ処理装
置。 - 【請求項２５】請求項２４記載のオーディオデータ処理
装置に於いて、前記乗算器に続いて設けた第１出力レジ
スタ及び前記加減算器に続いて設けた第２出力レジスタ
はシフトレジスタとしての機能を有し、前記動作パター
ンにより出力動作が指定された場合、前記加減算器の出
力データを保持し、前記動作パターンによりシフト動作
が指定された場合は、保持したデータのシフトアップま
たはシフトダウンを行うことを特徴とするオーディオデ
ータ処理装置。 - 【請求項２６】請求項２２記載のオーディオデータ処理
装置に於いて、フィルタ処理を行う前記第２処理回路の
加減算パイプライン回路は、前記加減算器の出力を直接
セレクタ入力側に帰還接続したことを特徴とするオーデ
ィオデータ処理装置。 - 【請求項２７】請求項２２記載のオーディオデータ処理
装置に於いて、前記第１及び第２の出力レジスタの入力
側への帰還接続回路に、帰還データの一部をマスクする
マスク回路を設けたことを特徴とするオーディオデータ
処理装置。 - 【請求項２８】請求項１記載のオーディオデータ処理装
置に於いて、前記統一サンプル周波数は４４．１ｋＨｚ
であり、前記統一サンプル周期Ｔｕは、その逆数である
ことを特徴とするオーディオデータ処理装置。 - 【請求項２９】請求項１記載のオーディオデータ処理装
置に於いて、前記複数の入力チャネルは、ＰＣＭ（ウェ
ーブテーブル）音源モジュールの出力、ＦＭ音源モジュ
ールの出力、アンプ及びＡＤコンバータを備えたマイク
入力回路の出力、外部接続されるＣＤ装置の出力、外部
接続されるオーディオ装置のデジタル出力、及びデータ
バスを介して外部接続される外部記憶装置の転送データ
を、各々入力接続することを特徴とするオーディオデー
タ処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330105A JPH08321745A (ja) | 1995-03-20 | 1995-12-19 | オーディオデータ処理装置 |
| US08/612,160 US5825899A (en) | 1995-03-20 | 1996-03-07 | Audio data processing apparatus |
| EP96103751A EP0734018B1 (en) | 1995-03-20 | 1996-03-10 | Audio data processing apparatus |
| EP00119274A EP1071231A3 (en) | 1995-03-20 | 1996-03-10 | Audio data processing apparatus |
| DE69624743T DE69624743T2 (de) | 1995-03-20 | 1996-03-10 | Gerät zur Audiodatenverarbeitung |
| CN96104260.5A CN1120412C (zh) | 1995-03-20 | 1996-03-20 | 音频数据处理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-61320 | 1995-03-20 | ||
| JP6132095 | 1995-03-20 | ||
| JP7330105A JPH08321745A (ja) | 1995-03-20 | 1995-12-19 | オーディオデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321745A true JPH08321745A (ja) | 1996-12-03 |
Family
ID=26402362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7330105A Pending JPH08321745A (ja) | 1995-03-20 | 1995-12-19 | オーディオデータ処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5825899A (ja) |
| EP (2) | EP1071231A3 (ja) |
| JP (1) | JPH08321745A (ja) |
| CN (1) | CN1120412C (ja) |
| DE (1) | DE69624743T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025332A1 (ja) * | 2004-08-30 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | サンプリングレート変換演算装置 |
| US7221293B2 (en) | 2005-03-23 | 2007-05-22 | Matsushita Electric Industrial Co., Ltd. | Data conversion processing apparatus |
| US7236599B1 (en) | 2000-05-22 | 2007-06-26 | Intel Corporation | Generating separate analog audio programs from a digital link |
| WO2020059085A1 (ja) * | 2018-09-20 | 2020-03-26 | ＡｌｐｈａＴｈｅｔａ株式会社 | 演奏装置およびノイズ削減プログラム |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3327116B2 (ja) * | 1996-04-30 | 2002-09-24 | ソニー株式会社 | 信号処理装置、信号記録装置及び信号再生装置 |
| JP3500026B2 (ja) * | 1997-01-27 | 2004-02-23 | 矢崎総業株式会社 | データ変調装置、及びデータ変調方法 |
| JP2953442B2 (ja) * | 1997-07-16 | 1999-09-27 | 日本ビクター株式会社 | 光ディスク再生装置 |
| US6738561B1 (en) * | 1997-11-21 | 2004-05-18 | Victor Company Of Japan, Ltd. | Recording medium and signal processing apparatus |
| US6119091A (en) * | 1998-06-26 | 2000-09-12 | Lsi Logic Corporation | DVD audio decoder having a direct access PCM FIFO |
| US6119092A (en) * | 1998-06-26 | 2000-09-12 | Lsi Logic Corporation | Audio decoder bypass module for communicating compressed audio to external components |
| EP1089242B1 (en) * | 1999-04-09 | 2006-11-08 | Texas Instruments Incorporated | Supply of digital audio and video products |
| US7062336B1 (en) * | 1999-10-08 | 2006-06-13 | Realtek Semiconductor Corp. | Time-division method for playing multi-channel voice signals |
| US7610553B1 (en) * | 2003-04-05 | 2009-10-27 | Apple Inc. | Method and apparatus for reducing data events that represent a user's interaction with a control interface |
| US7337026B2 (en) * | 2004-03-19 | 2008-02-26 | Via Technologies Inc. | Digital audio volume control |
| US7391871B2 (en) * | 2004-08-11 | 2008-06-24 | Broadcom Corporation | Method and system for PCM audio ramp and decay function |
| US20080233869A1 (en) * | 2007-03-19 | 2008-09-25 | Thomas Baker | Method and system for a single-chip fm tuning system for transmit and receive antennas |
| CN103825654B (zh) * | 2013-09-30 | 2015-05-27 | 深圳光启创新技术有限公司 | 光通信系统及其实现多通道信号传输的方法、装置 |
| JP6206692B2 (ja) * | 2014-06-20 | 2017-10-04 | 株式会社村田製作所 | 抜取データ処理装置、抜取データ処理方法及びコンピュータプログラム |
| DK178785B1 (da) | 2016-02-29 | 2017-01-30 | Positive Energies Aps | Cykelstel med indbygget og aftageligt batteri |
| US10255898B1 (en) * | 2018-08-09 | 2019-04-09 | Google Llc | Audio noise reduction using synchronized recordings |
| CN110750752B (zh) * | 2019-09-10 | 2023-12-05 | 许昌许继软件技术有限公司 | 一种模拟量数据的插值方法及装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE389784C (de) * | 1918-07-24 | 1924-02-15 | Albert Necke | Koepf- und Sammelvorrichtung fuer Ruebenerntemaschinen |
| JPS556958A (en) * | 1978-06-30 | 1980-01-18 | Victor Co Of Japan Ltd | Sampling frequency converter |
| FR2552958A1 (fr) * | 1983-10-03 | 1985-04-05 | Moulin Andre | Console numerique de traitements de signaux |
| JPS60256198A (ja) * | 1984-06-01 | 1985-12-17 | ヤマハ株式会社 | 効果付与装置 |
| JPS61269408A (ja) * | 1984-12-05 | 1986-11-28 | Nec Corp | デジタル式自動利得調整回路 |
| EP0199192B1 (en) * | 1985-04-12 | 1995-09-13 | Yamaha Corporation | Tone signal generation device |
| JPS63106815A (ja) * | 1986-10-24 | 1988-05-11 | Hitachi Ltd | デイジタル・パタ−ン発生器 |
| AT389784B (de) * | 1987-09-10 | 1990-01-25 | Siemens Ag Oesterreich | Verfahren zur verarbeitung und konzentration von digitalen audiosignalen |
| AT389407B (de) * | 1988-05-11 | 1989-12-11 | Siemens Ag Oesterreich | Koppelfeld fuer digitale audiosignale |
| JPH0222927A (ja) * | 1988-07-11 | 1990-01-25 | Fujitsu Ltd | ディジタル変調における雑音低減回路 |
| JPH031198A (ja) * | 1989-05-29 | 1991-01-07 | Pioneer Electron Corp | ディジタル信号処理装置 |
| JP3190080B2 (ja) * | 1990-11-30 | 2001-07-16 | 株式会社東芝 | サンプリング周波数変換装置 |
| JP2844944B2 (ja) * | 1991-02-26 | 1999-01-13 | 日本電気株式会社 | サンプリング周波数変換器 |
| JPH0562495A (ja) * | 1991-09-02 | 1993-03-12 | Pioneer Electron Corp | サンプリング周波数変換器 |
| JPH05252119A (ja) * | 1992-03-06 | 1993-09-28 | Sanyo Electric Co Ltd | サンプリング周波数変換装置 |
| US5416264A (en) * | 1992-07-27 | 1995-05-16 | Yamaha Corporation | Waveform-forming device having memory storing non-compressed/compressed waveform samples |
| JPH06168575A (ja) * | 1992-11-30 | 1994-06-14 | Kawai Musical Instr Mfg Co Ltd | デジタルミキサ |
| US5621805A (en) * | 1994-06-07 | 1997-04-15 | Aztech Systems Ltd. | Apparatus for sample rate conversion |
-
1995
- 1995-12-19 JP JP7330105A patent/JPH08321745A/ja active Pending
-
1996
- 1996-03-07 US US08/612,160 patent/US5825899A/en not_active Expired - Fee Related
- 1996-03-10 EP EP00119274A patent/EP1071231A3/en not_active Withdrawn
- 1996-03-10 EP EP96103751A patent/EP0734018B1/en not_active Expired - Lifetime
- 1996-03-10 DE DE69624743T patent/DE69624743T2/de not_active Expired - Fee Related
- 1996-03-20 CN CN96104260.5A patent/CN1120412C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7236599B1 (en) | 2000-05-22 | 2007-06-26 | Intel Corporation | Generating separate analog audio programs from a digital link |
| WO2006025332A1 (ja) * | 2004-08-30 | 2006-03-09 | Matsushita Electric Industrial Co., Ltd. | サンプリングレート変換演算装置 |
| US7378996B2 (en) | 2004-08-30 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Sampling rate conversion calculating apparatus |
| US7221293B2 (en) | 2005-03-23 | 2007-05-22 | Matsushita Electric Industrial Co., Ltd. | Data conversion processing apparatus |
| WO2020059085A1 (ja) * | 2018-09-20 | 2020-03-26 | ＡｌｐｈａＴｈｅｔａ株式会社 | 演奏装置およびノイズ削減プログラム |
| JPWO2020059085A1 (ja) * | 2018-09-20 | 2021-08-30 | ＡｌｐｈａＴｈｅｔａ株式会社 | 演奏装置およびノイズ削減プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0734018A2 (en) | 1996-09-25 |
| DE69624743T2 (de) | 2003-03-13 |
| US5825899A (en) | 1998-10-20 |
| EP1071231A3 (en) | 2002-06-12 |
| CN1120412C (zh) | 2003-09-03 |
| EP0734018B1 (en) | 2002-11-13 |
| EP0734018A3 (en) | 1997-08-06 |
| DE69624743D1 (de) | 2002-12-19 |
| CN1142079A (zh) | 1997-02-05 |
| EP1071231A2 (en) | 2001-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08321745A (ja) | オーディオデータ処理装置 | |
| US7612281B2 (en) | Reverberation effect adding device | |
| US4392018A (en) | Speech synthesizer with smooth linear interpolation | |
| JP2576647B2 (ja) | 波形発生装置 | |
| JP3175179B2 (ja) | デジタルピッチシフター | |
| US5418321A (en) | Audio channel system for providing an analog signal corresponding to a sound waveform in a computer system | |
| JPH07181974A (ja) | 楽音発生装置 | |
| Snell | Design of a digital oscillator which will generate up to 256 low distortion sine waves in real time | |
| Adams et al. | A stereo asynchronous digital sample-rate converter for digital audio | |
| JP2833403B2 (ja) | 電子楽器の音源装置 | |
| US5283387A (en) | Musical sound generator with single signal processing means | |
| US5442125A (en) | Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner | |
| JPH06168575A (ja) | デジタルミキサ | |
| JP2905904B2 (ja) | 電子楽器の信号処理装置 | |
| KR20010036860A (ko) | 고속 퓨리에 변환 장치 | |
| JPS6239744B2 (ja) | ||
| JPH07325581A (ja) | 楽音発生装置 | |
| JP3435702B2 (ja) | 楽音発生装置 | |
| JP3371643B2 (ja) | 信号処理装置 | |
| JP2905905B2 (ja) | 楽音発生装置 | |
| JP2814939B2 (ja) | 波形処理装置 | |
| JP3610759B2 (ja) | ディジタル信号処理装置 | |
| JPH06177676A (ja) | 信号処理装置 | |
| Tomarakos et al. | Using The Low-Cost, High Performance ADSP-21065L Digital Signal Processor For Digital Audio Applications | |
| JP4127130B2 (ja) | データ処理装置およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020917 |