WO2006025332A1

WO2006025332A1 - サンプリングレート変換演算装置

Info

Publication number: WO2006025332A1
Application number: PCT/JP2005/015668
Authority: WO
Inventors: Hiroyuki Waki
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2004-08-30
Filing date: 2005-08-29
Publication date: 2006-03-09
Also published as: US20070257711A1; JPWO2006025332A1; US7378996B2; CN101006641A

Abstract

　会話音声データに要求される低遅延性と、オーディオデータに要求される高音質とを同時に満足する、安価で高性能なサンプリングレート変換演算装置を提供すること。　第１のデジタル信号処理部は、低遅延性が要求される会話音声データを、出力端子（１１１）の標本化周波数に合わせて出力する。第２のデジタル信号処理部は、低遅延性よりも高品質が要求されるオーディオデータを、出力端子（１１１）の標本化周波数に合わせて出力する。加算部（１０７）は、第１のデジタル信号処理部が出力した会話音声データと、第２のデジタル信号処理部が出力したオーディオデータとを加算して、出力端子（１１１）から出力する。

Description

明細書

サンプリングレート変換演算装置

技術分野

[0001] 本発明は、サンプリングレート変換演算装置に関し、より特定的には、複数のデジタル信号系列のサンプリングレートを変換するサンプリングレート変換演算装置に関する。

背景技術

[0002] 近年のデジタルデバイスの発達を背景として、従来アナログ回路で実現していた様々な信号処理回路が、デジタル信号処理により実現されるようになった。

[0003] デジタル信号処理では、入力信号を離散時点で標本ィ匕し、これをデジタル数値で量子化したデジタル信号系列を使って各種の処理を実現する。一般的によく利用されている線开時不変システム（linear time invariant system)では、標本化の時間間隔が常に一定であるものとみなして、るため、標本化の時間間隔が異なるデジタル信号系列同士を同時に扱うことはできない。

[0004] サンプリングレート変換演算装置 (もしくは、リサンプリングシステム）とは、デジタル信号系列の標本ィ匕の時間間隔を変換するための装置である。従来のサンプリングレート変換演算装置は、標本ィ匕間隔 (逆数を「サンプリング周波数」、もしくは「標本ィ匕周波数」ともいう）を整数分の 1に狭めるインタポレーシヨン処理部と、標本化間隔を整数倍に延ばすデシメーシヨン処理部力なっていた (例えば、特許文献 1参照)。図 1 5は、従来のサンプリングレート変換演算装置の構成を示すブロック図である。図 15 において、従来のサンプリング変換演算装置は、入力端子 301、インタポレーシヨン処理部 302、信号線 303、デシメーシヨン処理部 304、及び出力端子 305を備える。

[0005] インタポレーシヨン処理部 302に入力されたデジタル信号系列は、インタポレーション処理によって、標本ィ匕間隔を整数分の 1に狭められた信号として、信号線 303から出力される。インタポレーシヨン処理が施されたデジタル信号系列は、標本化間隔を狭められた倍数分だけ標本点のデータ量が増える。この増えたデータ量を間引きするため、デシメーシヨン処理部 304は、デジタル信号系列の標本化間隔を整数倍に延ばして、データ量を調整している。

[0006] これらの一連の処理により、従来のサンプリングレート変換演算装置は、入力端子 3 01から入力されたデジタル信号系列に対して、有理数比で標本ィ匕間隔の変換を行い、変換後のデジタル信号系列を出力端子 305から出力していた。

特許文献 1：特開平 8— 46484号公報

発明の開示

発明が解決しょうとする課題

[0007] し力しながら、従来のサンプリングレート変換演算装置においては、高音質であることが要求されるオーディオデータと、高音質であることよりも低遅延性が求められる会話音声データとを、同時に処理して合成するような場合、それぞれの標本化間隔の基準となる周波数の最小公倍数に相当する周波数が非常に高くなるため、会話音声データに対する処理負荷が著しく増大するという課題を有していた。

[0008] 例えば、従来のサンプリングレート変換演算装置力標本化周波数が異なる 3つのデジタル信号系列 F11〜F13を、同時に処理して合成して、デジタル信号系列 F15 を出力する場合を考える。デジタル信号系列 F11〜F13は、図 16に一例を示したように、一般的に利用されてヽる会話音声やオーディオなどのデジタル信号系列である。ここでは、デジタル信号系列 F11として、移動体通信で利用される 384kHz基準の 8kHzで標本化された AMRのデコードデータが入力されるものとする。デジタル信号系列 F12として、放送系で利用される 27MHz基準の 44. 1kHzで標本化された A ACのデコードデータが入力されるものとする。デジタル信号系列 F13として、移動体通信で利用される 384kHz基準の 16kHzで標本化された AACのデコードデータが入力されるものとする。

[0009] また、出力端子 305から出力されるデジタル信号系列 F15の標本ィ匕周波数は、 Ml DI機器などの内部クロックを利用する装置との親和性を考慮して、 12MHz基準の 3 2kHzであるものとする。図 16を参照して、デジタル信号系列 F1の標本化周波数と、デジタル信号系列 F15の標本ィ匕周波数とは、整数比（すなわち、 Fl :F5 = 1 :4)の関係になっている。

[0010] このような場合、インタポレーシヨン処理部 302は、入力信号であるデジタル信号系列 F11〜F13を標本化周波数が 12MHzの信号（すなわち、 F14に示す内部処理用のデジタル信号系列）に揃えなければ、互いに加算して合成できない。また、デシメーシヨン処理部 304は、標本ィ匕周波数が 12MHzであるデジタル信号系列 F14を、標本ィ匕周波数が 32kHzであるデジタル信号系列 F15にデシメーシヨン処理しなければならない。

[0011] デジタル信号系列 F11は、標本ィ匕間隔が 125usecであるため、標本化周波数を 1 2MHzに合わせて標本ィ匕間隔を狭めると、データ量が 1500倍に増えることになる。カロえて、デジタル信号系列 F11は、会話音声データであるため、遅延時間を一定の時間以内にする必要があり、高頻度に処理しなければ、相づちなどのノンバーバルな音声信号が話し手と聞き手とでかみ合わなくなり、会話の品質が大幅に損なわれてしまう。

[0012] そのため、従来のサンプリングレート変換演算装置において、インタポレーシヨン処理部 302及びデシメーシヨン処理部 304は、高負荷でありながら常に高頻度で動作しなければならず、システムに多大な負荷をかけ、ハードウェアコストの増加や、電力消費の増大の要因となっていた。

[0013] それ故に、本発明の目的は、会話音声データが要求する低遅延性と、オーディオデータが要求する音質とを同時に満足する、安価で高性能なサンプリングレート変換演算装置を提供することである。

課題を解決するための手段

[0014] 本発明は、少なくとも第 1及び第 2のデジタル信号系列を含む複数のデジタル信号系列のサンプリングレートを変換するサンプリングレート変換演算装置に向けられている。そして、上記目的を達成させるために、本発明のサンプリングレート変換演算装置は、第 1のデジタル信号処理部と、第 2のデジタル信号処理部と、加算部と、出力端子とを備える。

[0015] 第 1のデジタル信号処理部は、第 1のデジタル信号系列の標本化周波数を所定の整数倍に増加させる。第 2のデジタル信号処理部は、第 2のデジタル信号系列の標本化周波数を所定の有理数倍に変倍させる。加算部は、第 1のデジタル信号処理部から出力されるデジタル信号系列と、第 2のデジタル信号処理部から出力されるデジタル信号系列とを加算する。出力端子は、加算部によって加算されたデジタル信号系列を出力する。第 1のデジタル信号処理部は、出力端子の標本化周波数に合わせて、第 1のデジタル信号系列の標本化周波数を増加させる倍数を決定する。第 2 のデジタル信号処理部は、出力端子の標本ィ匕周波数に合わせて、第 2のデジタル信号系列の標本化周波数を変倍させる有理数を決定する。

[0016] 第 1のデジタル信号系列は、会話音声データである。この場合、第 1のデジタル信号処理部は、会話音声データの標本化周波数を所定の整数倍に増加させる。また、第 2のデジタル信号系列は、オーディオデータである。この場合、第 2のデジタル信号処理部は、オーディオデータの標本ィ匕周波数を所定の有理数倍に変倍させる。

[0017] 好ましくは、サンプリングレート変換演算装置は、加算部と第 2のデジタル信号処理部との間に、第 2のデジタル信号処理部が出力したデジタル信号系列を一時的に蓄えるためのバッファをさらに備える。

[0018] 好ましくは、第 1のデジタル信号処理部は、第 1のデジタル信号系列が入力される入力端子と、第 1のデジタル信号系列の標本化周波数を、所定の整数倍に増加させるインタポレーシヨン処理部とを含む構成である。

[0019] 好ましくは、第 2のデジタル信号処理部は、第 2のデジタル信号系列が入力される入力端子と、第 2のデジタル信号系列の標本化周波数を、所定の整数倍に増加させるインタポレーシヨン処理部と、インタポレーシヨン処理部が出力したデジタル信号系列の標本ィ匕周波数を、出力端子の標本ィ匕周波数に合わせて整数分の 1に減少させるデシメーシヨン処理部とを含む構成である。

[0020] また、第 2のデジタル信号処理部は、第 2のデジタル信号系列を含む複数のデジタル信号系列が入力される複数の入力端子と、複数のデジタル信号系列の標本化周波数をそれぞれ整数倍に増加させて、互いに一致させる複数のインタポレーシヨン処理部と、複数のインタポレーシヨン処理部が出力したデジタル信号系列を加算する第 2の加算部と、第 2の加算部が出力したデジタル信号系列の標本ィ匕周波数を、出力端子の標本化周波数に合わせて整数分の 1に減少させるデシメーシヨン処理部とを含む構成であってもよい。

[0021] また、第 1のデジタル信号処理部は、第 1のデジタル信号系列が入力される入力端子と、第 1のデジタル信号系列の標本化周波数を、所定の整数倍に増加させる直線近似部とを含む構成であってもよ、。

[0022] また、第 2のデジタル信号処理部は、第 2のデジタル信号系列が入力される入力端子と、第 2のデジタル信号系列の標本化周波数を、所定の整数倍に増加させる直線近似部と、インタポレーシヨン処理部が出力したデジタル信号系列の標本ィ匕周波数を、出力端子の標本化周波数に合わせて整数分の 1に減少させるデシメーシヨン処理部とを含む構成であってもよヽ。

[0023] また、第 2のデジタル信号処理部は、第 2のデジタル信号系列を含む複数のデジタル信号系列が入力される複数の入力端子と、複数のデジタル信号系列の標本化周波数をそれぞれ整数倍に増加させて、互いに一致させる複数の直線近似部と、複数のインタポレーシヨン処理部が出力したデジタル信号系列を加算する第 2の加算部と、第 2の加算部が出力したデジタル信号系列の標本ィ匕周波数を、出力端子の標本化周波数に合わせて整数分の 1に減少させるデシメーシヨン処理部とを含む構成であつてもよい。

[0024] 好ましくは、出力端子の標本ィ匕周波数は、会話音声データの標本化周波数の倍数である。また、第 2のデジタル信号処理部に入力されるデジタル信号系列の標本ィ匕周波数は、 27MHz, 382kHz,又は 12MHzのいずれかを基準周波数とする。

[0025] また、本発明は、少なくとも第 1及び第 2のデジタル信号系列を含む複数のデジタル信号系列のサンプリングレートを変換する変換方法にも向けれている。そして上記目的を達成するために、本発明の変換方法は、第 1のデジタル信号処理ステップと、第 2のデジタル信号処理ステップと、加算ステップと、出力ステップとを備える。第 1のデジタル信号処理ステップは、第 1のデジタル信号系列の標本化周波数を所定の整数倍に増加させる。第 2のデジタル信号処理ステップは、第 2のデジタル信号系列の標本化周波数を所定の有理数倍に変倍させる。加算ステップは、第 1のデジタル信号処理ステップで出力されるデジタル信号系列と、第 2のデジタル信号処理ステップで出力されるデジタル信号系列とを加算する。出力ステップは、加算ステップによつて加算されたデジタル信号系列を出力端子力出力する。また、第 1のデジタル信号処理ステップは、出力端子の標本ィ匕周波数に合わせて、第 1のデジタル信号系列の標本ィ匕周波数を増加させる倍数を決定する。第 2のデジタル信号処理ステップは、出力端子の標本ィ匕周波数に合わせて、第 2のデジタル信号系列の標本化周波数を変倍させる有理数を決定する。

[0026] また、本発明は、少なくとも第 1及び第 2のデジタル信号系列を含む複数のデジタル信号系列のサンプリングレートを変換する集積回路にも向けれている。そして上記目的を達成するために、本発明の集積回路は、第 1のデジタル信号処理ステップと、第 2のデジタル信号処理ステップと、加算ステップと、出力ステップとを備える。第 1のデジタル信号処理ステップは、第 1のデジタル信号系列の標本化周波数を所定の整数倍に増加させる。第 2のデジタル信号処理ステップは、第 2のデジタル信号系列の標本化周波数を所定の有理数倍に変倍させる。加算ステップは、第 1のデジタル信号処理ステップで出力されるデジタル信号系列と、第 2のデジタル信号処理ステップで出力されるデジタル信号系列とを加算する。出力ステップは、加算ステップによつて加算されたデジタル信号系列を、出力端子力も出力する。また、第 1のデジタル信号処理ステップは、出力端子の標本ィ匕周波数に合わせて、第 1のデジタル信号系列の標本ィ匕周波数を増カロさせる倍数を決定する。第 2のデジタル信号処理ステップは、出力端子の標本ィ匕周波数に合わせて、第 2のデジタル信号系列の標本化周波数を変倍させる有理数を決定する。

発明の効果

[0027] 本発明のサンプリングレート変換演算装置によれば、低遅延性が求められる会話音声データに関しては、第 1のデジタル信号処理部でインタポレーシヨン処理だけを行うことで、速やかに出力端子の標本ィ匕周波数に合わせることができる。一方、低遅延性よりも処理の精度が要求されるオーディオデータに関しては、第 2のデジタル信号処理部を用いて、インタポレーシヨン処理及びデシメーシヨン処理を行うことで、高精度に出力端子の標本ィ匕周波数に合わせることができる。このように、会話音声データとオーディオデータとを別々に処理できるため、システムにかかる負荷を減少させ、処理効率を向上させることができる。また、システムの負荷が減少することで、ハードウェアのコストや電力消費量を大幅に抑制することができる。図面の簡単な説明 [図 1]図 1は、本発明の一実施形態に係るサンプリングレート変換演算装置の構成を示すブロック図である。

[図 2]図 2は、サンプリングレート変換演算装置が各部で扱う信号を説明する図である

[図 3]図 3は、インタポレーシヨン処理部 104の詳細な構成例を示すブロック図である

[図 4]図 4は、インタポレーシヨン処理部 104に入力されるデジタル信号系列 F1と源信号との関係を表す図である。

[図 5]図 5は、インタポレータ 1041で 0を挿入された後のデジタル信号系列 F1を示す図である。

[図 6]図 6は、 0を挿入する前のデジタル信号系列 F1に含まれる周波数成分を示す図である。

[図 7]図 7は、インタポレータ 1041を通過した後のデジタル信号系列 F1に含まれる周波数成分を示す図である。

[図 8]図 8は、インタポレーシヨンフィルタ 1042を通過した後のデジタル信号系列に含まれる周波数成分を示す図である。

[図 9]図 9は、インタポレーシヨンフィルタ 1042を通過した後のデジタル信号系列 F1 の値を示す図である。

[図 10]図 10は、デシメーシヨン処理部 110の詳細な構成例を示すブロック図である。

[図 11]図 11は、サンプリングレート変換演算装置を備えるデジタルデータ処理機器のハードウェア構成を示すブロック図である。

[図 12]図 12は、 2チャネルのデジタル信号系列を合成するサンプリングレート変換演算装置の構成を示す図である。

[図 13]図 13は、直線近似によって標本ィ匕間隔の減少させる方法を説明する図である

[図 14]図 14は、直線近似によって標本ィ匕間隔を減少させるサンプリングレート変換演算装置の構成を示すブロック図である。

[図 15]図 15は、従来のサンプリングレート変換演算装置の構成を示すブロック図である。

[図 16]図 16は、従来のサンプリングレート変換演算装置が各部で扱う信号を説明する図である。

符号の説明

[0029] 101〜103、 301 入力端子

111、 305 出力端子

104〜106、 304 インタポレーシヨン処理部

1041 インタポレータ

1042 インタポレーシヨンフィルタ

107、 108 カロ算部

109 バッファ部

110、 304 デシメーシヨン処理部

1101 デシメーシヨンフィルタ

1102 デシメータ

303 信号線

発明を実施するための最良の形態

[0030] 以下、本発明の実施形態について、図面を参照しながら説明する。

[0031] 図 1は、本発明の一実施形態に係るサンプリングレート変換演算装置の構成を示すブロック図である。図 1では、 3チャネルの異なるサンプリング周波数のデジタル信号系列を合成する場合のサンプリングレート変換演算装置について説明する。図 1に示すサンプリングレート変換演算装置において、 1つのチャネルから入力されるデジタル信号系列は、会話音声データであり、残りのチャネル力入力されるデジタル信号系列は、オーディオデータであるものとする。

[0032] 図 1において、サンプリングレート変換演算装置は、入力端子 101〜103、インタポレーシヨン処理部 104〜106、第 1の加算部 107、第 2の加算部 108、バッファ部 109 、デシメーシヨン処理部 110、及び出力端子 111を備える。また、入力端子 101、及び第 1のインタポレーション処理部 104を合わせて、第 1のデジタル信号処理部と記す。また、入力端子 102〜103、インタポレーシヨン処理部 105〜106、第 2の加算部 108、及びデシメーシヨン処理部 110を合わせて、第 2のデジタル信号処理部と記す

[0033] 入力端子 101〜103には、デジタル信号系列 F1〜F3が入力される。インタポレーシヨン処理部 104〜106は、インタポレーシヨン処理によって、入力端子 101〜103 力入力されるデジタル信号系列 F1〜F3の標本ィ匕間隔を狭めデータ数を増大させる。ここでは、入力端子 101から入力されるデジタル信号系列 F1は、会話音声データであり、入力端子 102、 103から入力されるデジタル信号系列 F2、 F3は、オーディォデータであるものとする。そのため、インタポレーシヨン処理部 104は、会話音声データを扱うことになり、インタポレーシヨン処理部 105、 106は、オーディオデータを扱うことになる。

[0034] 図 2は、サンプリングレート変換演算装置が各部で扱う信号を説明する図である。図 2を参照して、入力端子 101には、デジタル信号系列 F1として、移動体通信で利用される 384kHz基準の 8kHzで標本化された AMRのデコードデータが入力されるものとする。入力端子 102には、デジタル信号系列 F2として、放送系で利用される 27 MHz基準の 44. 1kHzで標本化された AACのデコードデータが入力されるものとする。入力端子 103には、デジタル信号系列 F3として、移動体通信で利用される 384k Hz基準の 16kHzで標本化された AACのデコードデータが入力されるものとする。また、出力端子 111から出力されるデジタル信号系列 Foutの標本ィ匕周波数は、 MIDI 機器などの内部クロックを利用する装置との親和性を考慮して、 12MHz基準の 32k Hzであるものとする。

[0035] なお、サンプリングレート変換演算装置には、デジタル信号系列 F1〜F3として、これら以外の周波数で標本化されたデコードデータが入力されてもよい。例えば、デジタル信号系列 F2又は F3として、 48kHzで標本化された AACのデコーダデータが入力される場合もある。

[0036] デジタル信号系列 F1として入力された AMRのデコーダデータ、及びデジタル信号系列 F3として入力された AACのデコーダデータの詳細については、 3GPP (3rd Generation Partnership Project)による WCDMA伝送規格書である TS25. 133、TS25. 211、及び AMRのコーデック規格である TS26. 090等に記載されている。また、デジタル信号系列 F2として入力された AACのデコーダデータの詳細については、 ARIB規格書等に記載されている。

[0037] 入力端子 101から入力されたデジタル信号系列 F1は、インタポレーシヨン処理部 1 04に入力される。インタポレーシヨン処理部 101は、インタポレーシヨン処理によって、会話音声データであるデジタル信号系列 F1を出力端子 111の標本ィ匕周波数に合わせて出力する。この例では、インタポレーシヨン処理部 104は、デジタル信号系列 F1の標本ィ匕周波数を 4倍に増カロさせる。

[0038] また、入力端子 102、 103から入力されるデジタル信号系列 F2、 F3は、インタポレーシヨン処理部 105、 106に入力される。インタポレーシヨン処理部 105及び 106は、インタポレーシヨン処理によって、オーディオデータであるデジタル信号系列 F2及び F3を同じ標本ィ匕間隔に揃えて出力する。この例では、インタポレーシヨン処理部 105 は、デジタル信号系列 F2の標本ィ匕周波数を 272倍に増カロさせる。インタポレーション処理部 106は、デジタル信号系列 F2の標本ィ匕周波数を 750倍に増加させる。

[0039] 第 2の加算部 108は、インタポレーシヨン処理部 105から出力されたデジタル信号系列と、インタポレーシヨン処理部 106から出力されたデジタル信号系列とを加算する。デシメーシヨン処理部 110は、デシメーシヨン処理によって、第 2の加算部 108から出力されたデジタル信号系列を出力端子 111の標本化周波数に合わせて出力する。第 1の加算部 107は、デシメーシヨン処理部 110でデシメーシヨン処理されたォーディォデータと、インタポレーシヨン処理部 104でインタポレーシヨン処理された会話音声データとを加算する。ノッファ部 109は、デシメーシヨンされたオーディオデータを蓄積するためのバッファである。

[0040] すなわち、第 1のデジタル信号処理部（インタポレーシヨン処理部 104)は、デジタル信号系列 F1の標本ィ匕周波数を、出力端子 101の標本ィ匕周波数に合わせて所定の整数倍 (この例では 4倍）に増加させている。第 2のデジタル信号処理部 (インタポレーシヨン処理部 105、 106、第 2の加算部 108、及びデシメーシヨン処理部 110)は、デジタル信号系列 F2及び F3の標本ィ匕周波数を、出力端子 101の標本ィ匕周波数に合わせて所定の有理数倍 (この例では、デジタル信号系列 F2を 272Z375倍に、デジタル信号系列 F3を 750Z375倍）に変倍にさせて、る。 [0041] 上述した構成によれば、サンプリングレート変換演算装置は、入力端子 101から入力された会話音声データ (デジタル信号系列 F1)に関して、出力端子 111に合わせたインタポレーシヨン処理だけを行えばよぐ従来のサンプリングレート変換演算装置で必要であったデシメーシヨン処理を行う必要がない。すなわち、デシメーシヨン処理部 110は、会話音声データ（デジタル信号系列 F1)をデジメーシヨン処理する必要がないため、高頻度で動作する必要がなくなる。また、インタポレーシヨン処理の倍数も出力端子 111に合わせた倍数だけになるので、上述した例では、会話音声データのデータ量も 4倍までしか増えない。また、データ量が減っている分、第 1の加算部 107 にかかる負荷も少なくなる。

[0042] オーディオ等のストリームデータは、 1秒から数秒程度の処理遅延が発生しても実用上ほとんど問題にならない。そのため、第 1の加算部 107のオーディオデータ用の入力ポートに、ノッファ部 109を接続することにより、計算量が多い第 2のデジタル信号処理部（すなわち、インタポレーシヨン処理部 105、 106、第 2の加算部 108、及びデシメーシヨン処理部 110)を、低ビットレートかつ高頻度の会話音声データの処理タイミングカも切り離すことができる。これにより、サンプリングレート変換演算装置は、第 2のデジタル信号処理部で行われる一連の処理をシステムの空き時間等を利用して、効率的に実施できるようになる。なお、ノッファ部 109は、サンプリングレート変換演算装置にとって必須の構成ではない。

[0043] 次に、インタポレーシヨン処理部 104及びデシメーシヨン処理部 110の詳細について、図 3〜10を用いて説明する。図 3は、インタポレーシヨン処理部 104の詳細な構成例を示すブロック図である。図 3において、インタポレーシヨン処理部 104は、インタポレータ 1041及びインタポレーシヨンフィルタ 1042を含む。なお、インタポレーシヨン処理部 105及びインタポレーシヨン処理部 106も、図 3と同様の構成である。

[0044] 図 4は、インタポレーシヨン処理部 104に入力されるデジタル信号系列 F1と源信号との関係を表す図である。図 4において、縦軸はデジタル信号系列 F1の値 (強さ）を、横軸は時間を表している。図 4に示すように、実線で示した源信号 (参照符号 A)は、菱形の点（参照符号 B)で示したデジタル信号系列 F1として、インタポレーシヨン処理部 104に入力される。 [0045] インタポレータ 1041は、入力端子 101から入力されたデジタル信号系列 F1に必要な倍数分の 0を挿入する。図 5は、インタポレータ 1041で 0を挿入された後のデジタル信号系列 F1を示す図である。ここでは、インタポレータ 1041は、デジタル信号系列 F1の標本ィ匕間隔を 1Z4に狭めている。図 5において、菱形の点（参照符号 C)は、挿入された 0点を示す。インタポレータ 1041を通過して 0が挿入されたデジタル信号系列 F1は、周波数成分で見ると源信号以外に高周波の信号成分を含む。図 6は、 0を挿入する前のデジタル信号系列 F1に含まれる周波数成分を示す図である。

[0046] 図 7は、インタポレータ 1041を通過した後のデジタル信号系列 F1に含まれる周波数成分を示す図である。図 7において、 0〜π Ζ4 (参照符号 X)で示される範囲が源信号力含まれている成分であり、 π Ζ4〜π (参照符号 Υ)で示される範囲が 0挿入で雑音として含まれてしまった成分である。すなわち、インタポレータ 1041を通過したデジタル信号系列 F1は、 0を 3つ挿入されたことにより、 3つの成分 (イメージ）を含んでいることが判る。

[0047] 図 7において、 π以上の成分は π以下の成分の折り返しであって、 π Ζ4から πまでの成分は、 0挿入で紛れ込んでしまった雑音成分である。そのため、インタポレータ 1041を通過したデジタル信号系列 F1は、 0から π Ζ4までの成分だけを通過させるローパスフィルタ (イメージ除去フィルタ）を用いれば、図 8で示す周波数成分を含む信号となる。すなわち、雑音成分を含む信号力元の信号成分を復元することができる。このフィルタ処理を行うのがインタポレーシヨンフィルタ 1042である。デジタル信号処理におけるローパスフィルタとして代表的なものに、 FIRフィルタなどがあるが、本発明の骨子とは無関係であるため説明を割愛する。

[0048] 図 9は、インタポレーシヨンフィルタ 1042を通過した後のデジタル信号系列 F1の値を示す図である。図 9に示したデジタル信号系列 F1は、雑音成分が除去され、元の信号成分のみを含むため、三角の点 (参照符号 D)に示されるように滑らかなカーブを描いていることがわかる。

[0049] 図 10は、デシメーシヨン処理部 110の詳細な構成例を示すブロック図である。図 10 において、デシメーシヨン処理部 110は、デシメーシヨンフィルタ 1101及びデシメータ 1102を含む。デシメーシヨン処理部 110に入力されたデジタル信号系列は、デシメーシヨンフィルタ 1101に入力される。デシメーシヨンフィルタ 1101は、ローパスフィルタであり、デシメータ 1102で間引きされた後の標本ィ匕間隔に合わせて、入力されたデジタル信号系列の高周波成分を除去する。デシメータ 1102は、出力端子 111 の標本化周波数に合わせて、入力されたデジタル信号系列の標本化間隔を整数倍に増加させる。

[0050] 本発明のサンプリングレート変換演算装置は、例えば、図 11に示すデジタルデータ処理機器で動作するものとする。デジタルデータ処理機器は、例えば、オーディオ機器、ビデオ機器、パーソナルコンピュータ、及び携帯情報端末などである。図 11において、デジタルデータ処理機器は、 CPU201、 DSP202、 AZD—DZAコンバータ 203、 IZOコントローラ 204、ノス 205、フラッシュ ROM206、及び DRAM207を備える。フラッシュ ROM206は、 CPUや DSPで動作するプログラムを格納する。 DRA M207は、各種処理における中間データ等を格納する。

[0051] 以上のように、本発明の一実施形態に係るサンプリングレート変換演算装置によれば、低遅延性が求められる会話音声データに関しては、第 1のデジタル信号処理部でインタポレーシヨン処理だけを行うことで、速やかに出力端子 111の標本ィ匕周波数に合わせることができる。一方、低遅延性よりも処理の精度が要求されるオーディオデータに関しては、第 2のデジタル信号処理部を用いて、インタポレーシヨン処理及びデシメーシヨン処理を行うことで、高精度に出力端子 111の標本ィ匕周波数に合わせることができる。このように、会話音声データとオーディオデータとを別々に処理できるため、システムにかかる負荷を減少させ、処理効率を向上させることができる。また、システムの負荷が減少することで、ハードウェアのコストや電力消費量を大幅に抑帘 Uすることができる。

[0052] なお、上述した説明では、サンプリングレート変換演算装置は、 3チャネルの異なるサンプリング周波数のデジタル信号系列を合成する例を示したが、合成するチヤネル数は、 3チャネルに限定されるものではない。例えば、サンプリングレート変換演算装置は、 2チャネルのデジタル信号系列を合成してもよいし（図 12参照）、 4チャネル以上のデジタル信号系列を合成してもよいものとする。図 12は、 2チャネルのデジタル信号系列を合成するサンプリングレート変換演算装置の構成を示す図である。 [0053] 図 12に示すサンプリングレート変換演算装置においても、低遅延性が求められる会話音声データ (あるいは、標本ィ匕周波数が出力端子 111と整数倍の関係にあるデジタル信号系列）に関しては、第 1のデジタル信号処理部でインタポレーシヨン処理だけを行うことで、速やかに出力端子 111の標本ィ匕周波数に合わせることができる。一方、低遅延性よりも処理の精度が要求されるオーディオデータ (あるいは、標本ィ匕周波数が出力端子 111と整数倍の関係にないデジタル信号系列）に関しては、第 2 のデジタル信号処理部を用いて、インタポレーシヨン処理及びデシメーシヨン処理を行うことで、高精度に出力端子 111の標本ィ匕周波数に合わせることができる。このように、デジタル信号系列 F1とデジタル信号系列 F2を別々に処理できるため、システムにかかる負荷を減少させ、処理効率を向上させることができる。

[0054] また、本発明のサンプリングレート変換演算装置は、インタポレーシヨン処理によってデジタル信号系列の標本化間隔を減少させて!/ヽたが、減少させる倍数が少な！、場合には、図 13に示すような直線近似によって、デジタル信号系列の標本ィ匕間隔を減少させる方法も考えられる。図 14は、直線近似によって標本ィ匕間隔を減少させるサンプリングレート変換演算装置の構成を示すブロック図である。この場合、サンプリングレート変換演算装置は、インタポレーシヨン処理部 104〜 106の代わりに、直線近似によって標本ィ匕間隔を減少させる直線近似部 104a〜106aを備えるものとする。

[0055] また、上述した説明では、主にデジタル信号系列の加算処理について述べたが、線形時不変システムの成立条件に照らし合わせれば、デジタル信号系列の減算処理、及び各種のフィルタ処理等についても、会話音声データとオーディオデータとを別々に処理することで、同様の効果を得ることができる。

[0056] また、サンプリングデータ変換演算装置において、インタポレーシヨン処理部 104〜 106、第 1の加算部 107、第 2の加算部 108、及びデジメーシヨン処理部 110などの機能ブロックは、プログラムとして動作しても良い。このプログラムは、 1つの CPU上で動作しても良、し、各機能ブロックの処理を分けて複数の CPU上で動作しても良、。

[0057] また、インタポレーシヨン処理部 104〜106、第 1の加算部 107、第 2の加算部 108 、及びデジメーシヨン処理部 110などの機能ブロックは、典型的には集積回路である LSIとして実現される。これらは個別に 1チップィ匕されても良いし、一部又は全てを含むように 1チップィ匕されても良い。ここでは、 LSIとした力集積度の違いにより、 IC、システム LSI、スーパー LSI、ウルトラ LSIと呼称されることもある。また、集積回路化の手法は LSIに限るものではなぐ専用回路又は汎用プロセッサで実現しても良い。

LSI製造後に、プログラムすることが可能な FPGA (Field Programmable Gate Array)や、 LSI内部の回路セルの接続や設定を再構成可能なリコンフィギャラブル' プロセッサを利用しても良い。さらには、半導体技術の進歩又は派生する別技術により LSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積ィ匕を行っても良い。例えば、バイオ技術の適応などが可能性としてありえる。

産業上の利用可能性

本発明のサンプリングレート変換演算装置は、高性能オーディオミキサ等を実現する技術として有用である。

Claims

請求の範囲

[1] 少なくとも第 1及び第 2のデジタル信号系列を含む複数のデジタル信号系列のサンプリングレートを変換するサンプリングレート変換演算装置であって、

前記第 1のデジタル信号系列の標本ィ匕周波数を所定の整数倍に増カロさせる第 1のデジタル信号処理部と、

前記第 2のデジタル信号系列の標本化周波数を所定の有理数倍に変倍させる第 2 のデジタル信号処理部と、

前記第 1のデジタル信号処理部から出力されるデジタル信号系列と、前記第 2のデジタル信号処理部カゝら出力されるデジタル信号系列とを加算する加算部と、前記加算部によって加算されたデジタル信号系列を出力する出力端子とを備え、前記第 1のデジタル信号処理部は、前記出力端子の標本ィ匕周波数に合わせて、前記第 1のデジタル信号系列の標本ィ匕周波数を増カロさせる倍数を決定し、

前記第 2のデジタル信号処理部は、前記出力端子の標本ィ匕周波数に合わせて、前記第 2のデジタル信号系列の標本化周波数を変倍させる有理数を決定することを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[2] 前記第 1のデジタル信号系列は、会話音声データであり、

前記第 1のデジタル信号処理部は、前記会話音声データの標本化周波数を所定の整数倍に増加させることを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[3] 前記第 2のデジタル信号系列は、オーディオデータであり、

前記第 2のデジタル信号処理部は、前記オーディオデータの標本化周波数を所定の有理数倍に変倍させることを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[4] 前記加算部と前記第 2のデジタル信号処理部との間に、前記第 2のデジタル信号処理部が出力したデジタル信号系列を一時的に蓄えるためのバッファをさらに備えることを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[5] 前記第 1のデジタル信号処理部は、

前記第 1のデジタル信号系列が入力される入力端子と、前記第 1のデジタル信号系列の標本ィ匕周波数を、所定の整数倍に増加させるィンタポレーシヨン処理部とを含むことを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[6] 前記第 2のデジタル信号処理部は、

前記第 2のデジタル信号系列が入力される入力端子と、

前記第 2のデジタル信号系列の標本ィ匕周波数を、所定の整数倍に増加させるィンタポレーシヨン処理部と、

前記インタポレーシヨン処理部が出力したデジタル信号系列の標本ィ匕周波数を、前記出力端子の標本ィヒ周波数に合わせて整数分の 1に減少させるデシメーシヨン処理部とを含むことを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[7] 前記第 2のデジタル信号処理部は、

前記第 2のデジタル信号系列を含む複数のデジタル信号系列が入力される複数の入力端子と、

前記複数のデジタル信号系列の標本化周波数をそれぞれ整数倍に増加させて、互いに一致させる複数のインタポレーシヨン処理部と、

前記複数のインタポレーシヨン処理部が出力したデジタル信号系列を加算する第 2の加算部と、

前記第 2の加算部が出力したデジタル信号系列の標本化周波数を、前記出力端子の標本化周波数に合わせて整数分の 1に減少させるデシメーシヨン処理部とを含むことを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[8] 前記第 1のデジタル信号処理部は、

前記第 1のデジタル信号系列が入力される入力端子と、

前記第 1のデジタル信号系列の標本ィ匕周波数を、所定の整数倍に増加させる直線近似部とを含むことを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[9] 前記第 2のデジタル信号処理部は、

前記第 2のデジタル信号系列が入力される入力端子と、

前記第 2のデジタル信号系列の標本ィ匕周波数を、所定の整数倍に増加させる直線近似部と、

[10] 前記第 2のデジタル信号処理部は、

前記複数のデジタル信号系列の標本化周波数をそれぞれ整数倍に増加させて、互いに一致させる複数の直線近似部と、

[11] 前記出力端子の標本化周波数は、会話音声データの標本化周波数の倍数であることを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[12] 前記第 2のデジタル信号処理部に入力されるデジタル信号系列の標本化周波数は、 27MHz, 382kHz,又は 12MHzのいずれかを基準周波数とすることを特徴とする、請求項 1に記載のサンプリングレート変換演算装置。

[13] 少なくとも第 1及び第 2のデジタル信号系列を含む複数のデジタル信号系列のサンプリングレートを変換する変換方法であって、

前記第 1のデジタル信号系列の標本ィ匕周波数を所定の整数倍に増カロさせる第 1のデジタル信号処理ステップと、

前記第 2のデジタル信号系列の標本化周波数を所定の有理数倍に変倍させる第 2 のデジタル信号処理ステップと、

前記第 1のデジタル信号処理ステップで出力されるデジタル信号系列と、前記第 2 のデジタル信号処理ステップで出力されるデジタル信号系列とを加算する加算ステツプと、前記加算ステップによって加算されたデジタル信号系列を出力端子力出力する出力ステップとを備え、

前記第 1のデジタル信号処理ステップは、前記出力端子の標本ィ匕周波数に合わせて、前記第 1のデジタル信号系列の標本ィ匕周波数を増加させる倍数を決定し、前記第 2のデジタル信号処理ステップは、前記出力端子の標本ィ匕周波数に合わせて、前記第 2のデジタル信号系列の標本ィ匕周波数を変倍させる有理数を決定することを特徴とする、変換方法。

少なくとも第 1及び第 2のデジタル信号系列を含む複数のデジタル信号系列のサンプリングレートを変換する集積回路であって、

前記第 1のデジタル信号処理ステップで出力されるデジタル信号系列と、前記第 2 のデジタル信号処理ステップで出力されるデジタル信号系列とを加算する加算ステツプと、

前記加算ステップによって加算されたデジタル信号系列を、出力端子から出力する出力ステップとを備え、

前記第 1のデジタル信号処理ステップは、前記出力端子の標本ィ匕周波数に合わせて、前記第 1のデジタル信号系列の標本ィ匕周波数を増加させる倍数を決定し、前記第 2のデジタル信号処理ステップは、前記出力端子の標本ィ匕周波数に合わせて、前記第 2のデジタル信号系列の標本ィ匕周波数を変倍させる有理数を決定することを特徴とする、集積回路。