JPH0831950A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0831950A JPH0831950A JP6158779A JP15877994A JPH0831950A JP H0831950 A JPH0831950 A JP H0831950A JP 6158779 A JP6158779 A JP 6158779A JP 15877994 A JP15877994 A JP 15877994A JP H0831950 A JPH0831950 A JP H0831950A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- interlayer insulating
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
ことを最も主要な特徴とする。 【構成】 半導体基板13の表面に、第1の導電層15
aと第2の導電層15bが互いに離されて形成されてい
る。層間絶縁膜23中に、第1の導電層15aの表面を
露出させるための第1のコンタクトホール10が設けら
れている。第1のコンタクトホール10内に、第1の導
電層15aに接触するように、第1の配線層4が埋め込
まれている。第1の配線層4の表面の位置は、層間絶縁
膜23の表面と同一か、またはそれ以下にされている。
第1の配線層4の表面を絶縁膜5が覆っている。層間絶
縁膜23中に、第2の導電層15bの表面を露出させる
ための第2のコンタクトホール9が設けられている。第
2のコンタクトホール9を通って、第2の導電層15b
に、第2の配線層6が接続されている。
Description
関するものであり、より特定的には、デバイスの段差を
低減することができるように改良された半導体装置に関
する。この発明は、また、重ね合わせ精度を向上するこ
とができるように改良された、半導体装置の製造方法に
関する。
それぞれの配線層は、異なる絶縁層の上に形成される。
これらの配線のそれぞれは、絶縁層中に設けられたコン
タクトホールを通って、半導体基板の上に形成された導
電層に接続される。
導体装置の一例である、従来のダイナミックランダムア
クセスメモリの平面図である。図16は、図15におけ
るA−A線に沿う断面図である。
ダムアクセスメモリ(DRAM)は半導体基板13を備
える。半導体基板13の主表面中に活性領域11を他の
活性領域から電気的に分離するためのフィールド酸化膜
12が設けられている。半導体基板13の上にゲート絶
縁膜14を介在させてゲート電極1が設けられている。
半導体基板13の主表面中であって、ゲート電極1の両
側に、1対のソース/ドレイン層15a,15bが設け
られている。ゲート電極1を覆うように、半導体基板1
3の上に第1の層間絶縁膜2が設けられている。第1の
層間絶縁膜2中に、ソース/ドレイン層の一方15aの
表面を露出させるための第1のコンタクトホール10が
設けられている。第1のコンタクトホール10を通っ
て、ソース/ドレイン層の一方15aに電気的に接続さ
れるように埋め込みビット配線層4が第1の層間絶縁膜
2の上に設けられている。埋め込みビット配線層4の上
部は、第1の層間絶縁膜2の表面上に水平方向に張り出
している。埋め込みビット配線層4を覆うように、第1
の層間絶縁膜2の上に第2の層間絶縁膜51が設けられ
ている。第1の層間絶縁膜2および第2の層間絶縁膜5
1を貫通するように、ソース/ドレイン層の他方15b
の表面を露出させるための第2のコンタクトホール9が
設けられている。第2のコンタクトホール9を通ってソ
ース/ドレイン層の他方15bに接続されるように、第
2の層間絶縁膜51の上にストレージノード配線6が設
けられている。ストレージノード配線6の表面を、キャ
パシタ絶縁膜16が被覆している。キャパシタ絶縁膜1
6を介在させて、ストレージノード配線6の表面をセル
プレート電極17が被覆している。
ついて説明する。図17を参照して、半導体基板13の
主表面中に、活性領域11を他の活性領域から分離する
ためのフィールド酸化膜12を形成する。半導体基板1
3の上に、ゲート絶縁膜14を介在させてゲート電極1
を形成する。半導体基板13の主表面中であって、ゲー
ト電極1の両側に1対のソース/ドレイン層15a,1
5bを、不純物注入により、形成する。ゲート電極1を
覆うように、半導体基板13の上に第1の層間絶縁膜2
を形成する。
上にフォトレジスト3を形成する。フォトレジスト3
を、ソース/ドレイン層の一方15aの上部分に開口部
3aができるように、パターニングする。
ト3をマスクに用いて、第1の層間絶縁膜2をエッチン
グし、第1の層間絶縁膜2中にソース/ドレイン層の一
方15aの表面を露出させるための第1のコンタクトホ
ール10を形成する。フォトレジスト3を除去する。
ル10を通って、ソース/ドレイン層の一方15aに電
気的に接続される、埋め込みビット配線を形成するため
の、導電層18を形成する。導電層18の上に、埋め込
みビット線の形状に相当する形状を有するフォトレジス
ト19を形成する。
19をマスクにして導電層18をパターニングし、埋め
込みビット配線層4を形成する。フォトレジスト19を
除去する。図22を参照して、埋め込みビット配線層4
を覆うように第1の層間絶縁膜の上に第2の層間絶縁膜
51を形成する。第2の層間絶縁膜51の上に、ポジ型
のフォトレジスト20を形成する。フォトレジスト20
の上にフォトマスク21を重ね合わせる。フォトマスク
21は、ソース/ドレイン層の他方15bの上部分に光
を通過させる部分21aを有する。フォトマスク21を
用いて、光22をフォトレジスト20に向けて選択的に
照射する。図23を参照して、現像を行なうことによ
り、レジスト20の露光部分を除去する。
ト20をマスクにして、第2の層間絶縁膜51と第1の
層間絶縁膜2をエッチングし、ソース/ドレイン層の他
方15bの表面を露出させるための第2のコンタクトホ
ール9を形成する。その後、フォトレジスト20を除去
する。
ル9を通って、ソース/ドレイン層の他方15bに接続
されるように、第2の層間絶縁膜51の上にストレージ
ノード配線6を形成する。ストレージノード配線6の表
面を、キャパシタ絶縁膜16で被覆する。キャパシタ絶
縁膜16を介在させて、ストレージノード配線6をセル
プレート電極17で被覆すると、従来のDRAMが完成
する。
半導体装置は、以上のように製造されていたので、次の
ような問題点があった。
て、第2のコンタクトホールを形成するとき、フォトマ
スク21の重ね合わせがずれたときに問題が生じる。
と、図26のように、フォトレジスト20中に、開口部
がずれて形成される。このような状態で、第1の層間絶
縁膜2と第2の層間絶縁膜51をエッチングし、第2の
コンタクトホール9を形成すると、図27を参照して、
ゲート電極1の表面の一部および埋め込みビット配線層
4の表面の一部が露出し、フィールド酸化膜12が削ら
れる。図27と図28を参照して、第2のコンタクトホ
ール9がずれて形成されると、ストレージノード配線6
をソース/ドレイン層の他方15bに接続したとき、ス
トレージノード配線6がゲート電極1および埋め込みビ
ット配線層4にも電気的に接続されたり、フィールド酸
化膜が削られることにより、リークなどの原因となる。
ひいては、DRAMの信頼性が低下する。したがって、
上述の方法では、重ね合わせの精度が非常に厳しく要求
されるという問題点があった。
配線層4が第1の層間絶縁膜2の上にまで張り出してい
るので、段差が生じ、以後の配線のパターニングがしに
くくなるという問題点があった。
膜の薄膜化ができ、ひいてはデバイスの段差を低減する
ことができるように改良された半導体装置を提供するこ
とにある。
化ができ、ひいてはデバイスの段差を低減することがで
きるように改良されたダイナミックランダムアクセスメ
モリを提供することにある。
の精度を向上させることができるように改良された、半
導体装置の製造方法を提供することにある。
おけるマージンを拡大することができるように改良され
た、半導体装置の製造方法を提供することにある。
の精度を向上させることができるように改良された、ダ
イナミックランダムアクセスメモリの製造方法を提供す
ることにある。
従う半導体装置は、半導体基板を備える。上記半導体基
板の表面に、第1導電層と第2導電層が互いに離されて
形成されている。半導体基板の上に層間絶縁膜が形成さ
れている。上記層間絶縁膜中に、上記第1導電層の表面
を露出させるための第1のコンタクトホールが設けられ
ている。上記第1のコンタクトホール内に、上記第1の
導電層に接触するように第1の配線層が埋め込まれてい
る。上記第1の配線層の表面の位置は、上記層間絶縁膜
の表面と同一か、またはそれ以下にされている。上記第
1の配線層の表面を絶縁膜が覆っている。上記層間絶縁
膜中に、上記第2の導電層の表面を露出させるための第
2のコンタクトホールが設けられている。上記第2のコ
ンタクトホールを通って、上記第2の導電層に接触する
ように、上記層間絶縁膜の上に第2の配線層が設けられ
ている。
は、半導体基板を備える。上記半導体基板の上にゲート
電極が設けられている。上記半導体基板の表面中であっ
て、上記ゲート電極の両側に1対のソース/ドレイン層
が設けられている。上記ゲート電極を覆うように、上記
半導体基板の上に層間絶縁膜が設けられている。上記層
間絶縁膜中に、上記ソース/ドレイン層の一方の表面を
露出させるための第1のコンタクトホールが設けられて
いる。上記第1のコンタクトホール内に、上記ソース/
ドレイン層の一方に電気的に接続されるように、埋め込
みビット配線層が埋め込まれている。上記埋め込みビッ
ト配線層の表面の位置は、上記層間絶縁膜の表面の位置
と同一か、またはそれ以下にされている。上記埋め込み
ビット配線層の表面を絶縁膜が覆っている。上記層間絶
縁膜中に、上記ソース/ドレイン層の他方の表面を露出
させるための第2のコンタクトホールが設けられてい
る。上記第2のコンタクトホールを通って、上記ソース
/ドレイン層の他方に接続されるように、上記層間絶縁
膜の上にストレージノード配線が設けられている。上記
ストレージノード電極の表面をキャパシタ絶縁膜が被覆
している。上記キャパシタ絶縁膜を介在させて、上記ス
トレージノード配線をセルプレート電極が被覆してい
る。
製造方法においては、まず、半導体基板の表面に、第1
の導電層と第2の導電層を互いに離して形成する。上記
半導体基板の上に層間絶縁膜を形成する。上記層間絶縁
膜中に、上記第1の導電層の表面を露出させるための第
1のコンタクトホールと、上記第2の導電層の表面を露
出させるための第2のコンタクトホールとを、同時に形
成する。上記第1および第2のコンタクトホール中に、
上記層間絶縁膜よりもエッチング速度の速い絶縁物を埋
め込む。上記第2のコンタクトホールの上をレジストで
覆い、上記第1のコンタクトホール中に埋め込まれてい
る上記絶縁物をエッチング除去する。上記レジストを除
去する。上記第1のコンタクトホールを通って、上記第
1の導電層に接続される第1の配線層を上記半導体基板
の上に形成する。上記第1の配線層を、その表面の位置
が上記層間絶縁膜の表面と同一かまたはそれ以下になる
までエッチバックし、それによって、上記第1のコンタ
クトホール内に埋め込まれた埋め込み第1配線層を形成
する。上記埋め込み第1配線層の表面を絶縁膜で被覆す
る。上記第2のコンタクトホール中に埋め込まれてい
る、上記絶縁物を除去する。上記第2のコンタクトホー
ルを通って、上記第2の導電層に接続される第2の配線
層を上記層間絶縁膜の上に形成する。
ば、第1の配線層の表面の位置が、層間絶縁膜の表面と
同一か、またはそれ以下にされているので、デバイスの
段差は低減される。
よれば、埋め込みビット配線層の表面の位置が、層間絶
縁膜の表面の位置と同一か、またはそれ以下にされてい
るので、ダイナミックランダムアクセスメモリの段差が
低減される。
製造方法によれば、層間絶縁膜中に、第1の導電層の表
面を露出させるための第1のコンタクトホールと、第2
の導電層の表面を露出させるための第2のコンタクトホ
ールとを同時に形成するので、第1のコンタクトホール
と第2のコンタクトホールの互いの位置がずれることは
ない。
る。
を参照して、実施例1に係るDRAMは、半導体基板1
3を備える。半導体基板13の表面中には、活性領域1
1を他の活性領域から分離するためのフィールド酸化膜
12が設けられている。半導体基板13の上に、ゲート
絶縁膜14を介在させて、ゲート電極1が設けられてい
る。半導体基板13の表面中であって、ゲート電極1の
両側に、導電層である、1対のソース/ドレイン層15
a,15bが設けられている。ゲート電極1を覆うよう
に、半導体基板13の上に層間絶縁膜23が設けられて
いる。層間絶縁膜23中に、ソース/ドレイン層の一方
15aの表面を露出させるための第1のコンタクトホー
ル10が設けられている。第1のコンタクトホール10
内に、ソース/ドレイン層の一方15aに接触するよう
に、埋め込みビット配線層4が埋め込まれている。埋め
込みビット配線層4の表面の位置は、層間絶縁膜23の
表面と同一にされている。埋め込みビット配線層4の表
面の位置は、層間絶縁膜23の表面より下であってもよ
い。
クトホール10の側壁面および底面を被覆するように設
けられたTiN膜8と、TiN膜8の上に設けられた、
ポリシリコン膜またはタングステンシリサイド膜38と
からなる。
が被覆している。絶縁膜5の膜厚は0.05μm以上で
ある。膜厚が0.05μm以下であると、電気的分離を
十分に行なえない。層間絶縁膜23中には、また、ソー
ス/ドレイン層の他方15bの表面を露出させるための
第2のコンタクトホール9が設けられている。第2のコ
ンタクトホール9を通って、ソース/ドレイン層の他方
15bに接続されるように、層間絶縁膜23の上にスト
レージノード配線6が設けられている。ストレージノー
ド配線6の表面を、キャパシタ絶縁膜16が被覆してい
る。キャパシタ絶縁膜16を介在させて、ストレージノ
ード配線6を覆うように、半導体基板13の上にセルプ
レート電極17が設けられている。
込みビット配線層4の表面の位置が、層間絶縁膜23の
表面の位置と同一か、またはそれより下にされているの
で、デバイスの段差が低減される。
いて説明する。図2を参照して、半導体基板13の表面
に、活性領域11を他の活性領域から分離するためのフ
ィールド酸化膜12を形成する。半導体基板13の上
に、ゲート絶縁膜14を介在させてゲート電極1を形成
する。半導体基板1の表面中であって、ゲート電極1の
両側に、1対のソース/ドレイン層15a,15bを形
成する。ゲート電極1を覆うように、半導体基板13の
上に、層間絶縁膜23を形成する。
フォトレジスト24を形成する。フォトレジスト24中
であって、ソース/ドレイン層の一方15aの上部分か
つソース/ドレイン層の他方15bの上部分に開口部9
a,10aを形成する。
4をマスクにして、層間絶縁膜23をエッチングし、そ
れによって、ソース/ドレイン層の一方15aの表面を
露出させるための第1のコンタクトホール10と、ソー
ス/ドレイン層の他方15bの表面を露出させるための
第2のコンタクトホール9とを同時に形成する。その
後、レジスト24を除去する。
ッチング速度の速い絶縁膜、たとえば、スピンコートが
可能な塗布型酸化膜(スピンオングラス等)7を、第1
のコンタクトホール10および第2のコンタクトホール
9内に埋め込まれるように、半導体基板13の上に形成
する。その後、絶縁膜7をエッチバックし、絶縁膜7の
表面の位置が、層間絶縁膜23の表面の位置よりも下に
なるようにする。
フォトレジスト25を形成する。フォトレジスト25
の、第1のコンタクトホール10の上部分をパターニン
グし、開口部25aを形成する。
5をマスクにして、絶縁膜7を異方性または等方性ある
いは双方によりエッチング除去する。
10の側壁面および底面を被覆するように層間絶縁膜2
3の上に、コリメーションスパッタ法で、TiNをスパ
ッタし、TiN膜8を形成する。その後、第1のコンタ
クトホール10内に埋め込まれるように、TiN膜8の
上に、ポリシリコン膜またはタングステンシリサイド膜
48を、CVD法で、形成する。
たはタングステンシリサイド膜48およびTiN膜8
を、エッチバックまたは化学的・機械的研磨法等により
研磨することにより、第1のコンタクトホール10内に
埋め込まれた埋め込みビット配線層4を形成する。エッ
チバックまたはCMP法等による研磨の条件は、埋め込
みビット配線層4の表面の位置が、層間絶縁膜23の表
面と同一かまたはそれ以下になるように選ばれる。
4の表面に接触するように、半導体基板の上に第2の絶
縁膜27を形成する。
であって、埋め込みビット配線層4の上部分のみに、レ
ジスト28を形成する。図11と図12を参照して、レ
ジスト28をマスクにして、第2の絶縁膜27をパター
ニングし、かつ、絶縁膜7を除去する。絶縁膜7のエッ
チング速度は、層間絶縁膜23のそれよりも速いので、
このときのエッチング時、層間絶縁膜23はエッチング
されない。絶縁膜7の除去により、ソース/ドレイン領
域の他方15bの表面が露出する。
ル9内に埋め込まれるように、半導体基板13の上にポ
リシリコン膜を形成し、これをパターニングして、スト
レージノード配線6を形成する。その後、ストレージノ
ード配線6の表面を、キャパシタ絶縁膜16で被覆す
る。キャパシタ絶縁膜16を介在させて、ストレージノ
ード配線6を被覆するように、セルプレート電極17を
形成すると、DRAMが完成する。
て、レジスト膜24中に、第1のコンタクトホール10
を形成するための開口部10aと第2のコンタクトホー
ルを形成するための開口部9aを同時に形成するので、
第1のコンタクトホールと第2のコンタクトホールの互
いの位置がずれることはない。また、フォトマスクをレ
ジストに重ねる工程が1回減り、トータルの重ね合わせ
の精度は、従来法に比べて、向上する。その結果、微細
加工におけるマージンが拡大する。また、図4を参照し
て、第1のコンタクトホール10と第2のコンタクトホ
ール9を同時に形成するので、層間絶縁膜を1層形成す
れば十分である。そのため、トータルの層間絶縁膜の膜
厚を、従来よりも薄くすることができ、ひいては、デバ
イスの段差を低減させることができる。
を例示したが、この発明はこれに限られるものでなく、
本発明を図14に示すようなバイポーラトランジスタに
適用することもできる。
レージノード配線6がコレクタ電極29に相当し、埋め
込みビット配線層4がベース電極30に相当し、他方の
ストレージノード配線6がエミッタ電極31に相当す
る。このようなバイポーラトランジスタに、本発明を適
用しても、層間絶縁膜の膜厚を、薄くでき、ひいてはデ
バイスの段差を低減することができる。
タの形成は、図2〜図13に示す方法に準じて行なえ
る。その結果、コレクタ電極29を形成するためのコン
タクトホール29a、ベース電極30を形成するための
コンタクトホール30a、エミッタ電極31を形成する
ためのコンタクトホール31aを形成するにあたって、
これらを同時に形成するので、トータルの重ね合わせ精
度を従来法に比べて向上させることができる。
局面に従う半導体装置によれば、第1の配線層の表面の
位置が、層間絶縁膜の表面と同一か、またはそれ以下に
されているので、デバイスの段差を低減することができ
る。
よれば、埋め込みビット配線層の表面の位置が、層間絶
縁膜の表面と同一か、またはそれ以下にされているの
で、段差が低減されたDRAMとなる。
製造方法によれば、第1の導電層の表面を露出させるた
めの第1のコンタクトホールと、第2の導電層の表面を
露出させるための第2のコンタクトホールとを同時に形
成するので、第1のコンタクトホールと第2のコンタク
トホールの互いの位置がずれることはない。また、フォ
トマスクをレジストに重ねる工程が1回減り、トータル
の重ね合わせ精度を、従来の方法に比べて向上させるこ
とができる。その結果、微細加工におけるマージンを拡
大させることができる。
第1の工程における半導体装置の断面図である。
第2の工程における半導体装置の断面図である。
第3の工程における半導体装置の断面図である。
第4の工程における半導体装置の断面図である。
第5の工程における半導体装置の断面図である。
第6の工程における半導体装置の断面図である。
第7の工程における半導体装置の断面図である。
第8の工程における半導体装置の断面図である。
の第9の工程における半導体装置の断面図である。
の第10の工程における半導体装置の断面図である。
の第11の工程における半導体装置の断面図である。
の第12の工程における半導体装置の断面図である。
る。
る。
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
工程における半導体装置の断面図である。
第1の図である。
第2の図である。
第3の図である。
である。
線、9 第2のコンタクトホール、10 第1のコンタ
クトホール、13 半導体基板、15 ソース/ドレイ
ン層、23 層間絶縁膜。
Claims (10)
- 【請求項1】 半導体基板と、 前記半導体基板の表面に互いに離されて形成された第1
導電層と第2導電層と、 前記半導体基板の上に形成された層間絶縁膜と、を備
え、 前記層間絶縁膜中には、前記第1導電層の表面を露出さ
せるための第1のコンタクトホールが設けられており、 当該装置は、また、前記第1のコンタクトホール内に前
記第1の導電層に接触するように埋め込まれた第1の配
線層、を備え、 前記第1の配線層の表面の位置は、前記層間絶縁膜の表
面と同一か、またはそれ以下にされており、 当該装置は、さらに、 前記第1の配線層の表面を覆う絶縁膜と、 前記層間絶縁膜中に設けられ、前記第2導電層の表面を
露出させるための第2のコンタクトホールと、 前記第2のコンタクトホールを通って、前記第2の導電
層に接触するように、前記層間絶縁膜の上に設けられた
第2の配線層と、を備えた半導体装置。 - 【請求項2】 前記絶縁膜の膜厚は0.05μm以上で
ある、請求項1に記載の半導体装置。 - 【請求項3】 前記半導体装置は、バイポーラトランジ
スタを含む、請求項1に記載の半導体装置。 - 【請求項4】 半導体基板と、 前記半導体基板の上に設けられたゲート電極と、 前記半導体基板の表面中であって、前記ゲート電極の両
側に設けられた1対のソース/ドレイン層と、 前記ゲート電極を覆うように前記半導体基板の上に設け
られた層間絶縁膜と、を備え、 前記層間絶縁膜中には、前記ソース/ドレイン層の一方
の表面を露出させるための第1のコンタクトホールが設
けられており、 当該装置はまた、前記第1のコンタクトホール内に、前
記ソース/ドレイン層の一方に電気的に接続されるよう
に埋め込まれた埋め込みビット配線層を備え、 前記埋め込みビット配線層の表面の位置は、前記層間絶
縁膜の表面の位置と同一か、またはそれ以下にされてお
り、 当該装置は、さらに、前記埋め込みビット配線層の表面
を覆う絶縁膜と、 前記層間絶縁膜中に設けられ、前記ソース/ドレイン層
の他方の表面を露出させるための第2のコンタクトホー
ルと、 前記第2のコンタクトホールを通って、前記ソース/ド
レイン層の他方に接続されるように、前記層間絶縁膜の
上に設けられたストレージノード配線と、 前記ストレージノード配線の表面を被覆するキャパシタ
絶縁膜と、 前記キャパシタ絶縁膜を介在させて前記ストレージノー
ド配線を被覆するセルプレート電極と、を備えた半導体
装置。 - 【請求項5】 半導体基板の表面に、第1の導電層と第
2の導電層を互いに離して形成する工程と、 前記半導体基板の上に層間絶縁膜を形成する工程と、 前記層間絶縁膜中に前記第1の導電層の表面を露出させ
るための第1のコンタクトホールと、前記第2の導電層
の表面を露出させるための第2のコンタクトホールとを
同時に形成する工程と、 前記第1および第2のコンタクトホール中に、前記層間
絶縁膜よりもエッチング速度の速い絶縁物を埋め込む工
程と、 前記第2のコンタクトホールの上をレジストで覆い、前
記第1のコンタクトホール中に埋め込まれている前記絶
縁物をエッチング除去する工程と、 前記レジストを除去する工程と、 前記第1のコンタクトホールを通って、前記第1の導電
層に接続される第1の配線層を前記半導体基板の上に形
成する工程と、 前記第1の配線層を、その表面の位置が前記層間絶縁膜
の表面と同一かまたはそれ以下になるまで削り、それに
よって、前記第1のコンタクトホール内に埋め込まれた
埋め込み第1配線層を形成する工程と、 前記埋め込み第1配線層の表面を絶縁膜で被覆する工程
と、 前記第2のコンタクトホール中に埋め込まれている前記
絶縁物を除去する工程と、 前記第2のコンタクトホールを通って前記第2の導電層
に接続される第2の配線層を前記層間絶縁膜の上に形成
する工程と、を備えた半導体装置の製造方法。 - 【請求項6】 前記第1の配線層を形成する工程は、 前記第1のコンタクトホールの側壁および底面を被覆す
るように、前記半導体基板の上にTiN膜を形成する工
程と、 前記TiN膜の上に、ポリシリコン膜またはWSi膜を
形成する工程と、を含む、請求項5に記載の半導体装置
の製造方法。 - 【請求項7】 前記TiN膜の形成は、コリメーション
スパッタ法により、TiNをスパッタすることにより行
なわれる、請求項6に記載の、半導体装置の製造方法。 - 【請求項8】 前記第1の配線層をエッチバックまたは
化学的・機械的研磨法によって削る、請求項5に記載
の、半導体装置の製造方法。 - 【請求項9】 前記層間絶縁膜よりもエッチング速度の
速い絶縁物は、スピンコートが可能な塗布型酸化膜によ
って形成される、請求項5に記載の半導体装置製造方
法。 - 【請求項10】 前記絶縁物はスピンオングラス膜を含
む、請求項9に記載の半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15877994A JP3520114B2 (ja) | 1994-07-11 | 1994-07-11 | 半導体装置の製造方法 |
US08/397,341 US5539231A (en) | 1994-07-11 | 1995-03-02 | Dynamic random access memory device having reduced stepped portions |
DE19509198A DE19509198C2 (de) | 1994-07-11 | 1995-03-14 | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur |
DE19549554A DE19549554C2 (de) | 1994-07-11 | 1995-03-14 | Halbleitervorrichtung mit einer Doppelschicht-Verbindungsschicht |
KR1019950019678A KR100188822B1 (ko) | 1994-07-11 | 1995-07-05 | 반도체장치 및 그의 제조방법 |
US08/870,233 US5776825A (en) | 1994-07-11 | 1997-06-05 | Method for forming a semiconductor device having reduced stepped portions |
US08/953,504 US6087693A (en) | 1994-07-11 | 1997-10-17 | Semiconductor device with reduced stepped portions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15877994A JP3520114B2 (ja) | 1994-07-11 | 1994-07-11 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003297597A Division JP2004006988A (ja) | 2003-08-21 | 2003-08-21 | バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0831950A true JPH0831950A (ja) | 1996-02-02 |
JP3520114B2 JP3520114B2 (ja) | 2004-04-19 |
Family
ID=15679154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15877994A Expired - Fee Related JP3520114B2 (ja) | 1994-07-11 | 1994-07-11 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5539231A (ja) |
JP (1) | JP3520114B2 (ja) |
KR (1) | KR100188822B1 (ja) |
DE (1) | DE19509198C2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6087693A (en) * | 1994-07-11 | 2000-07-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with reduced stepped portions |
JPH0936325A (ja) * | 1995-07-25 | 1997-02-07 | Hitachi Ltd | 半導体集積回路装置 |
JP3520144B2 (ja) * | 1995-10-26 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体記憶装置およびその製造方法 |
KR0179806B1 (ko) * | 1995-12-30 | 1999-03-20 | 문정환 | 반도체 메모리셀 제조방법 |
US5595929A (en) * | 1996-01-16 | 1997-01-21 | Vanguard International Semiconductor Corporation | Method for fabricating a dram cell with a cup shaped storage node |
US5780337A (en) * | 1996-09-23 | 1998-07-14 | United Microelectronics Corporation | Method of fabricating a bit line of a dynamic random access memory |
US5668038A (en) * | 1996-10-09 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | One step smooth cylinder surface formation process in stacked cylindrical DRAM products |
JPH10125865A (ja) * | 1996-10-15 | 1998-05-15 | Fujitsu Ltd | 半導体装置、半導体記憶装置、およびその製造方法 |
US6255685B1 (en) * | 1996-11-22 | 2001-07-03 | Sony Corporation | Semiconductor device and method of manufacturing the same |
US5766969A (en) * | 1996-12-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Multiple spacer formation/removal technique for forming a graded junction |
US5869879A (en) * | 1996-12-06 | 1999-02-09 | Advanced Micro Devices, Inc. | CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions |
US5869866A (en) | 1996-12-06 | 1999-02-09 | Advanced Micro Devices, Inc. | Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions |
TW402809B (en) * | 1997-10-18 | 2000-08-21 | United Microelectronics Corp | The manufacture method of electrical charge storage structure |
US6344413B1 (en) | 1997-12-22 | 2002-02-05 | Motorola Inc. | Method for forming a semiconductor device |
KR100263905B1 (ko) * | 1998-05-18 | 2000-09-01 | 윤종용 | 식각 장벽막 패턴을 이용한 콘택홀의 제조방법 |
TW382144B (en) * | 1998-06-17 | 2000-02-11 | United Microeletronics Corp | Method for simultaneous forming bit line contact and node contact |
US6346454B1 (en) * | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
US6720604B1 (en) * | 1999-01-13 | 2004-04-13 | Agere Systems Inc. | Capacitor for an integrated circuit |
EP1071130A3 (en) * | 1999-07-14 | 2005-09-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device interconnection structure comprising additional capacitors |
WO2001043176A1 (en) * | 1999-12-08 | 2001-06-14 | Samsung Electronics Co., Ltd. | Semiconductor device having a self-aligned contact structure and methods of forming the same |
US8009477B2 (en) * | 2008-07-30 | 2011-08-30 | Qimonda Ag | Integrated circuit and method of forming an integrated circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02312269A (ja) * | 1989-05-26 | 1990-12-27 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JP2508288B2 (ja) * | 1989-08-30 | 1996-06-19 | 三菱電機株式会社 | 半導体記憶装置 |
US5275972A (en) * | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
JP2519569B2 (ja) * | 1990-04-27 | 1996-07-31 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
JP2601022B2 (ja) * | 1990-11-30 | 1997-04-16 | 日本電気株式会社 | 半導体装置の製造方法 |
KR960008865B1 (en) * | 1992-07-15 | 1996-07-05 | Samsung Electronics Co Ltd | Method for manufacturing a capacitor in semiconductor memory device |
-
1994
- 1994-07-11 JP JP15877994A patent/JP3520114B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-02 US US08/397,341 patent/US5539231A/en not_active Expired - Lifetime
- 1995-03-14 DE DE19509198A patent/DE19509198C2/de not_active Expired - Fee Related
- 1995-07-05 KR KR1019950019678A patent/KR100188822B1/ko not_active IP Right Cessation
-
1997
- 1997-06-05 US US08/870,233 patent/US5776825A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100188822B1 (ko) | 1999-06-01 |
DE19509198A1 (de) | 1996-01-18 |
KR960006036A (ko) | 1996-02-23 |
US5776825A (en) | 1998-07-07 |
DE19509198C2 (de) | 1998-07-09 |
US5539231A (en) | 1996-07-23 |
JP3520114B2 (ja) | 2004-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3520114B2 (ja) | 半導体装置の製造方法 | |
US9123786B2 (en) | Interconnect line selectively isolated from an underlying contact plug | |
JP2920119B2 (ja) | 半導体素子のキャパシタ製造方法 | |
US6770555B2 (en) | Process for fabricating semiconductor integrated circuit device having polycide line and impurity region respectively exposed to contact holes different in depth | |
US5580811A (en) | Method for the fabrication of a semiconductor memory device having a capacitor | |
JP2003051555A (ja) | 自己整列された金属コンタクトプラグを備える半導体素子及びその製造方法 | |
KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
JP3321864B2 (ja) | 半導体装置とその製法 | |
JP4703807B2 (ja) | 半導体装置及びその製造方法 | |
JPH08181290A (ja) | 半導体装置および半導体装置の製造方法 | |
US5285110A (en) | Interconnection structure in semiconductor device | |
JPH11121327A (ja) | 半導体装置及びその製造方法 | |
JPH08125144A (ja) | 半導体記憶装置及びその製造方法 | |
JP3257625B2 (ja) | 半導体装置およびその製造方法 | |
JP3382005B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2747025B2 (ja) | 半導体装置の製造方法 | |
JPH1098167A (ja) | 半導体記憶装置及びその製造方法 | |
JP3172229B2 (ja) | 半導体装置の製造方法 | |
US6087693A (en) | Semiconductor device with reduced stepped portions | |
JP3398056B2 (ja) | 半導体装置とその製造方法 | |
JP2755226B2 (ja) | 半導体装置の製造方法 | |
KR100382545B1 (ko) | 반도체 소자의 제조방법 | |
JP2004006988A (ja) | バイポーラトランジスタ | |
JPH088349A (ja) | 半導体装置の製造方法 | |
KR101001633B1 (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |